JP3588926B2 - 半導体磁気センサ - Google Patents
半導体磁気センサ Download PDFInfo
- Publication number
- JP3588926B2 JP3588926B2 JP19680896A JP19680896A JP3588926B2 JP 3588926 B2 JP3588926 B2 JP 3588926B2 JP 19680896 A JP19680896 A JP 19680896A JP 19680896 A JP19680896 A JP 19680896A JP 3588926 B2 JP3588926 B2 JP 3588926B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- magnetic field
- drain
- magnetic sensor
- regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Hall/Mr Elements (AREA)
- Measuring Magnetic Variables (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、外部磁界の方向と強度を検出する半導体磁気センサに関する。
【０００２】
【従来の技術】
従来、半導体を用いた固体磁気センサとしては磁気抵抗効果を利用した磁気抵抗素子やホール効果を利用したホール素子などが代表的である。センサと信号処理回路とのモノリシック集積化は、シリコンホールＩＣなどで実用化されているが、直線性補償、温度補償、多次元信号処理、異常検出など高度の情報処理機能を持つ高機能磁気センサが必要となる。二つのコレクタ電極間の差動電流はチップに平行な磁界方位と強度に依存し、ある範囲で良好な直線性が得られるバイポーラ形磁気トランジスタは、集積回路化が容易な磁気センサである。さらに、４つのコレクタ電極を持つ磁気トランジスタは磁界の水平、垂直の２方向成分に感応する磁気ベクトルセンサとして動作する。
【０００３】
図２には従来の半導体磁気センサのチップ断面図と電流線図を示す。この従来の半導体磁気センサはバイポーラ形の磁気トランジスタで横型バイポーラトランジスタである。ｐ基板１にｎエピタキシャル層２を積層し、ｐ分離領域４によりｎ領域３が複数個形成され、ｎ領域３の表面層にｐ＋ 領域２１のエミッタ領域とｐ＋ 領域２２の複数個のコレクタ領域が形成され、エミッタ領域とコレクタ領域の間にｎ ＋ 領域２３が形成され、ｎ ＋ 領域２４と接続してゲート領域を形成している。これらの各領域上にはエミッタ電極２５、コレクタ電極２６およびゲート電極２７が形成される（図では各電極を模式的に線で表した）。つぎに図２を用いて動作原理を説明する。動作の基本原理は荷電粒子に及ぼすローレンツ力（Ｌｏｒｅｎｔｚ Ｆｏｒｃｅ）であり、一般には次式で与えられる。
【０００４】
【数１】
〔但し、ａ＝ｎ，ｐ 符号は＋；ｐ（正孔） −；ｎ（電子）〕
【０００５】
【数２】
図２に示す様な配置ではトランジスタを動作させると、左右対称に配置されたコレクタ電極２６に流れ込む電流は、トランジスタチップ面内に平行な磁界方向と強度に依存し、アンバランスを生じる。図中、点線は外部磁界が無い場合のコレクタ電流ＩＣ１（０）、ＩＣ２（０）の通電経路の方向を示し、実線はチップ面内に平行（紙面に垂直で紙面表面から裏面に向かって磁力線が走っている）な外部磁場が存在した場合のコレクタ電流ＩＣ１（Ｂ）、ＩＣ２（Ｂ）の電流経路の方向を示している。多数個のコレクタ領域（Ｍｕｌｔｃｏｌｌｅｃｔｏｒ）を対称配置した場合で、バイポーラトランジスタの各コレクタ電流の差から磁界の強さと方向を検出する方法である。この場合のｆｉｇｕｒｅ ｏｆ ｍｅｒｉｔ Ｓｒ は次式で表される。
【０００６】
【数３】
〔但し、Ｂは磁界がある場合、０は磁界が無い場合、ＩＣ１：第１コレクタ電流、ＩＣ２：第２コレクタ電流〕
前記は従来の磁気センサの一例を示したが、この他に磁気センシング機構として、クーロン力を利用したもの（磁針）、電磁誘導を利用したもの（コイル型磁気ヘッド）、固体内の磁気効果を利用したもの、磁気共鳴を利用したものなど、動作範囲や応用分野に応じて各種考案されている。引用文献としては「センサの辞典」編集；高橋ら，朝倉書店ｐｐ５２−６０などがある。また固体内の磁気効果を利用したものでも、固体材料としてここで説明した半導体の他に磁性体、超伝導体、誘電体などがある。ここで説明した半導体を利用した磁気センサはＩＣ化が容易であるなどの利点がある。
【０００７】
【発明が解決しようとする課題】
しかし、図２からわかるように、バイポーラ型の磁気トランジスタ（磁気センサ）を動作させるためには、ベース電流を流す必要があるが、このベース電流も外部磁場によるローレンツ力を受ける。そのため、センシング作用だけでなく駆動作用においても外部磁場の影響を受けることとなる。これは磁界強度および方向を検出する精度を向上させるために素子設計する上で制約となる。また、バイポーラ型トランジスタが抱える本質的な問題として、低消費電力化に限界がある。さらに、センサのみならず、駆動、制御、出力の各機能を集積回路化する上でマッチングをとる上でバイポーラ形では課題が多い。また、デバイスの微細化や高精度化の点でも限界がある。これらをまとめると、磁気センサにおいて解決しなければならない問題点は次のようになる。１）磁界方向の精度（バイポーラ型ではベース電流も磁場の影響を受ける）が悪い２）消費電力（駆動電力）が大きい３）ＣＭＯＳ回路（駆動、制御、出力）とのマッチングが悪い４）デバイスの加工精度が悪い
この発明の目的は、前記の課題を解決して、外部磁場の方向や磁界強度の検出精度の向上と低消費電力化およびＣＭＯＳ回路とのマッチングを図ることができる半導体磁気センサを提供することにある。
【０００８】
【課題を解決するための手段】
前記の目的を達成するために、第１導電形の第１領域の表面層に形成された第２導電形の第２領域と、第２領域の表面層に形成された第１導電形の第３領域と、第１領域の表面層に第２領域の周囲に第２領域と隔てられて複数個形成された第１導電形の第４領域と、第３領域と第４領域との間の第２領域上に絶縁膜を介して形成されたゲート電極と、第３領域上と断面形状において第３領域に挟まれた第２領域上とに選択的に形成されたソース電極と、前記第４領域それぞれの上に形成されたドレイン電極が形成される構成とする。
【０００９】
第２領域の表面形状が円形に形成され、複数個の第４領域が第２領域と同心円に等間隔に配置されることが効果的である。
外部磁場中において、複数個のドレイン電極に流れるドレイン電流の総和をドレイン電極数で割った平均ドレイン電流からの偏りによって外部磁界の方向と強度を検出することができる。
【００１０】
前記の構成とすることで、駆動作用が電流駆動から電圧駆動となり、外部磁場の影響であるローレンツ力を駆動作用において受けないようにでき、磁界方向や強度の検出精度を向上できる。また電圧駆動であるため駆動のための消費電力を低減できる。さらに、ＭＯＳ構造のため微細加工ができ、一層の精度向上を図ることができる。ＣＭＯＳ回路（駆動、制御、出力）とのマッチングの向上を図ることができる。
【００１１】
【発明の実施の形態】
図１はこの発明の一実施例で要部構成図を示し、同図（ａ）は平面図、同図（ｂ）は同図（ａ）のＡ−Ａ線で切断した断面図を示す。図１において、ｐ基板１上にｎエピタキシャル層２を形成し、ｎエピタキシャル層２を貫通しｐ基板１に達するｐ分離領域４を形成し、ｐ分離領域４に囲まれたｎエピタキシャル層２であるｎ領域３の表面層にｐウエル領域５を形成し、ｐウエル領域５の表面層にｎ＋ ソース領域６を形成する。またｎ領域３の表面層にｐウエル領域５と離してｎ＋ ドレイン領域７を形成し、ｎ＋ ソース領域６とｎ＋ ドレイン領域７に挟まれたｐウエル領域５およびｎ領域３の表面上にゲート絶縁膜８を介してゲートポリシリコン膜９が形成される。またｎ＋ ソース領域６上とｎ＋ ソース領域６にはさまれたｐウエル領域５上、ｎ＋ ドレイン領域７上およびゲートポリシリコン膜９上にはソース電極１０、ドレイン電極１１およびゲート電極１２がアルミニウム（Ａｌ）で形成され、ゲートポリシリコン膜９とソース電極１０およびドレイン電極１１とを絶縁分離することを主目的に層間絶縁膜１３が形成される。ゲート絶縁膜８および層間絶縁膜１３は酸化膜で形成されることが多い。ｎ＋ ドレイン領域７はｐウエル領域５と同心円状に等間隔で複数個配置される。図１の構成ではｎ＋ ソース領域６を共通として、ｎ＋ ドレイン領域７が１２個配置された横型ＭＯＳＦＥＴ構造となっている。勿論、ｎ＋ ドレイン領域７の個数はこれに限らない。この構造の動作をつぎに説明する。ドレイン電極にソース電極に対して例えば数十Ｖの正の電圧を印加して、ソース電極１０に対してゲート電極１２に＋１５Ｖの電圧を印加すると、ゲートポリシリコン膜９にその電圧が伝達され、ゲート絶縁膜８下のｐウエル領域５にｎチャネルが形成され電子電流１４がｎ＋ ソース領域６からｎ＋ ドレイン領域７に向かって放射状に流れ出す（同図（ａ）の矢印で示す）。ｎ＋ ドレイン領域７上に形成されたドレイン電極１１に（１）から（１２）の番号付けて、それぞれのドレイン電流をＩＤＳｊ （ｊ＝１，２，３・・・・・１２）とする。外部磁場が無い場合、ドレイン電流を総和した値ＩＤＳを１２ｍＡにして各ドレイン電流を実測してみるとＩＤＳ１ ＝ＩＤＳ２ ＝・・＝ＩＤＳ１２＝１ｍＡとなりドレイン電極に測定誤差範囲内（約１％）で同一の電流が流れることが確認された。このことから、外部磁場が無い場合は各ドレイン電極に流れるドレイン電流はその総和電流ＩＤＳをドレイン電極数ｎ（ここでは１２）で割った値となることが検証された。つぎに、図１（ａ）の平面内のＸ方向に０．１Ｔの強度の磁界を加えた場合、総和電流ＩＤＳは１２ｍＡと変わらないが、個々のドレイン電極に流れ込む電流値ＩＤＳｊ は表１のように変化した。
【００１２】
【表１】
この表１とドレイン電極の対称性を考慮すると、磁場の方向は、
【００１３】
【数４】
なる電極を結ぶ線上にあり、
【００１４】
【数５】
〔但し、ｊ＋１は時計回りにしてｊの次の電極、ｊ−１は時計回りにしてｊの前の電極〕
を満足するｊの方向であることがわかる。表１の場合はドレイン電極番号３と９を結ぶ方向に磁場方向がある。
【００１５】
外部磁場の方向をＸ−Ｙ面内でいろいろ変化させてみた結果、一般化できることがわかった。従って、（１）、（２）式を判定する回路を作り込めば、チップ面に平行な任意の方向の外部磁場の方向が決定できる。また、ドレイン電極数を増せばその方向決定精度を高めることができる。またＭＯＳＦＥＴ構造とすることで、電圧駆動型にでき、その結果、駆動の外部磁場の影響を排除でき、磁界強度を高精度に測定でき、さらに駆動の消費電力を低減できる。
【００１６】
【発明の効果】
この発明によれば、磁気センサである横型トランジスタを従来のバイポーラ型から電圧駆動型のＭＯＳ型にすることで、微細加工が可能となり、従来のバイポーラ型のトランジスタのコレクタ電極に相当するドレイン電極の数を従来のコレクタ電極の数より増やすことができ、外部磁場の方向を従来よりも高精度で決定できる。また外部磁場が駆動作用に影響を及ぼさないため高精度な磁界強度の測定ができ、低消費電力化ができる。さらにＣＭＯＳ回路（駆動、制御、出力）とのマッチングの向上を図ることができる。
【図面の簡単な説明】
【図１】この発明の一実施例で要部構成図を示し、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ線で切断した断面図
【図２】従来の半導体磁気センサのチップ断面図と電流線図
【符号の説明】
１ ｐ基板
２ ｎエピタキシャル層
３ ｎ領域
４ ｐ分離領域
５ ｐウエル領域
６ ｎ＋ ソース領域
７ ｎ＋ ドレイン領域
８ ゲート絶縁膜
９ ゲートポリシリコン膜
１０ ソース電極
１１ ドレイン電極
１２ ゲート電極
１３ 層間絶縁膜
１４ 電子電流
２１ ｐ＋ 領域
２２ ｐ＋ 領域
２３ ｎ＋ 領域
２４ ｎ＋ 領域
２５ エミッタ電極
２６ コレクタ電極
２７ ベース電極
【発明の属する技術分野】
この発明は、外部磁界の方向と強度を検出する半導体磁気センサに関する。
【０００２】
【従来の技術】
従来、半導体を用いた固体磁気センサとしては磁気抵抗効果を利用した磁気抵抗素子やホール効果を利用したホール素子などが代表的である。センサと信号処理回路とのモノリシック集積化は、シリコンホールＩＣなどで実用化されているが、直線性補償、温度補償、多次元信号処理、異常検出など高度の情報処理機能を持つ高機能磁気センサが必要となる。二つのコレクタ電極間の差動電流はチップに平行な磁界方位と強度に依存し、ある範囲で良好な直線性が得られるバイポーラ形磁気トランジスタは、集積回路化が容易な磁気センサである。さらに、４つのコレクタ電極を持つ磁気トランジスタは磁界の水平、垂直の２方向成分に感応する磁気ベクトルセンサとして動作する。
【０００３】
図２には従来の半導体磁気センサのチップ断面図と電流線図を示す。この従来の半導体磁気センサはバイポーラ形の磁気トランジスタで横型バイポーラトランジスタである。ｐ基板１にｎエピタキシャル層２を積層し、ｐ分離領域４によりｎ領域３が複数個形成され、ｎ領域３の表面層にｐ＋ 領域２１のエミッタ領域とｐ＋ 領域２２の複数個のコレクタ領域が形成され、エミッタ領域とコレクタ領域の間にｎ ＋ 領域２３が形成され、ｎ ＋ 領域２４と接続してゲート領域を形成している。これらの各領域上にはエミッタ電極２５、コレクタ電極２６およびゲート電極２７が形成される（図では各電極を模式的に線で表した）。つぎに図２を用いて動作原理を説明する。動作の基本原理は荷電粒子に及ぼすローレンツ力（Ｌｏｒｅｎｔｚ Ｆｏｒｃｅ）であり、一般には次式で与えられる。
【０００４】
【数１】
【０００５】
【数２】
【０００６】
【数３】
前記は従来の磁気センサの一例を示したが、この他に磁気センシング機構として、クーロン力を利用したもの（磁針）、電磁誘導を利用したもの（コイル型磁気ヘッド）、固体内の磁気効果を利用したもの、磁気共鳴を利用したものなど、動作範囲や応用分野に応じて各種考案されている。引用文献としては「センサの辞典」編集；高橋ら，朝倉書店ｐｐ５２−６０などがある。また固体内の磁気効果を利用したものでも、固体材料としてここで説明した半導体の他に磁性体、超伝導体、誘電体などがある。ここで説明した半導体を利用した磁気センサはＩＣ化が容易であるなどの利点がある。
【０００７】
【発明が解決しようとする課題】
しかし、図２からわかるように、バイポーラ型の磁気トランジスタ（磁気センサ）を動作させるためには、ベース電流を流す必要があるが、このベース電流も外部磁場によるローレンツ力を受ける。そのため、センシング作用だけでなく駆動作用においても外部磁場の影響を受けることとなる。これは磁界強度および方向を検出する精度を向上させるために素子設計する上で制約となる。また、バイポーラ型トランジスタが抱える本質的な問題として、低消費電力化に限界がある。さらに、センサのみならず、駆動、制御、出力の各機能を集積回路化する上でマッチングをとる上でバイポーラ形では課題が多い。また、デバイスの微細化や高精度化の点でも限界がある。これらをまとめると、磁気センサにおいて解決しなければならない問題点は次のようになる。１）磁界方向の精度（バイポーラ型ではベース電流も磁場の影響を受ける）が悪い２）消費電力（駆動電力）が大きい３）ＣＭＯＳ回路（駆動、制御、出力）とのマッチングが悪い４）デバイスの加工精度が悪い
この発明の目的は、前記の課題を解決して、外部磁場の方向や磁界強度の検出精度の向上と低消費電力化およびＣＭＯＳ回路とのマッチングを図ることができる半導体磁気センサを提供することにある。
【０００８】
【課題を解決するための手段】
前記の目的を達成するために、第１導電形の第１領域の表面層に形成された第２導電形の第２領域と、第２領域の表面層に形成された第１導電形の第３領域と、第１領域の表面層に第２領域の周囲に第２領域と隔てられて複数個形成された第１導電形の第４領域と、第３領域と第４領域との間の第２領域上に絶縁膜を介して形成されたゲート電極と、第３領域上と断面形状において第３領域に挟まれた第２領域上とに選択的に形成されたソース電極と、前記第４領域それぞれの上に形成されたドレイン電極が形成される構成とする。
【０００９】
第２領域の表面形状が円形に形成され、複数個の第４領域が第２領域と同心円に等間隔に配置されることが効果的である。
外部磁場中において、複数個のドレイン電極に流れるドレイン電流の総和をドレイン電極数で割った平均ドレイン電流からの偏りによって外部磁界の方向と強度を検出することができる。
【００１０】
前記の構成とすることで、駆動作用が電流駆動から電圧駆動となり、外部磁場の影響であるローレンツ力を駆動作用において受けないようにでき、磁界方向や強度の検出精度を向上できる。また電圧駆動であるため駆動のための消費電力を低減できる。さらに、ＭＯＳ構造のため微細加工ができ、一層の精度向上を図ることができる。ＣＭＯＳ回路（駆動、制御、出力）とのマッチングの向上を図ることができる。
【００１１】
【発明の実施の形態】
図１はこの発明の一実施例で要部構成図を示し、同図（ａ）は平面図、同図（ｂ）は同図（ａ）のＡ−Ａ線で切断した断面図を示す。図１において、ｐ基板１上にｎエピタキシャル層２を形成し、ｎエピタキシャル層２を貫通しｐ基板１に達するｐ分離領域４を形成し、ｐ分離領域４に囲まれたｎエピタキシャル層２であるｎ領域３の表面層にｐウエル領域５を形成し、ｐウエル領域５の表面層にｎ＋ ソース領域６を形成する。またｎ領域３の表面層にｐウエル領域５と離してｎ＋ ドレイン領域７を形成し、ｎ＋ ソース領域６とｎ＋ ドレイン領域７に挟まれたｐウエル領域５およびｎ領域３の表面上にゲート絶縁膜８を介してゲートポリシリコン膜９が形成される。またｎ＋ ソース領域６上とｎ＋ ソース領域６にはさまれたｐウエル領域５上、ｎ＋ ドレイン領域７上およびゲートポリシリコン膜９上にはソース電極１０、ドレイン電極１１およびゲート電極１２がアルミニウム（Ａｌ）で形成され、ゲートポリシリコン膜９とソース電極１０およびドレイン電極１１とを絶縁分離することを主目的に層間絶縁膜１３が形成される。ゲート絶縁膜８および層間絶縁膜１３は酸化膜で形成されることが多い。ｎ＋ ドレイン領域７はｐウエル領域５と同心円状に等間隔で複数個配置される。図１の構成ではｎ＋ ソース領域６を共通として、ｎ＋ ドレイン領域７が１２個配置された横型ＭＯＳＦＥＴ構造となっている。勿論、ｎ＋ ドレイン領域７の個数はこれに限らない。この構造の動作をつぎに説明する。ドレイン電極にソース電極に対して例えば数十Ｖの正の電圧を印加して、ソース電極１０に対してゲート電極１２に＋１５Ｖの電圧を印加すると、ゲートポリシリコン膜９にその電圧が伝達され、ゲート絶縁膜８下のｐウエル領域５にｎチャネルが形成され電子電流１４がｎ＋ ソース領域６からｎ＋ ドレイン領域７に向かって放射状に流れ出す（同図（ａ）の矢印で示す）。ｎ＋ ドレイン領域７上に形成されたドレイン電極１１に（１）から（１２）の番号付けて、それぞれのドレイン電流をＩＤＳｊ （ｊ＝１，２，３・・・・・１２）とする。外部磁場が無い場合、ドレイン電流を総和した値ＩＤＳを１２ｍＡにして各ドレイン電流を実測してみるとＩＤＳ１ ＝ＩＤＳ２ ＝・・＝ＩＤＳ１２＝１ｍＡとなりドレイン電極に測定誤差範囲内（約１％）で同一の電流が流れることが確認された。このことから、外部磁場が無い場合は各ドレイン電極に流れるドレイン電流はその総和電流ＩＤＳをドレイン電極数ｎ（ここでは１２）で割った値となることが検証された。つぎに、図１（ａ）の平面内のＸ方向に０．１Ｔの強度の磁界を加えた場合、総和電流ＩＤＳは１２ｍＡと変わらないが、個々のドレイン電極に流れ込む電流値ＩＤＳｊ は表１のように変化した。
【００１２】
【表１】
【００１３】
【数４】
【００１４】
【数５】
を満足するｊの方向であることがわかる。表１の場合はドレイン電極番号３と９を結ぶ方向に磁場方向がある。
【００１５】
外部磁場の方向をＸ−Ｙ面内でいろいろ変化させてみた結果、一般化できることがわかった。従って、（１）、（２）式を判定する回路を作り込めば、チップ面に平行な任意の方向の外部磁場の方向が決定できる。また、ドレイン電極数を増せばその方向決定精度を高めることができる。またＭＯＳＦＥＴ構造とすることで、電圧駆動型にでき、その結果、駆動の外部磁場の影響を排除でき、磁界強度を高精度に測定でき、さらに駆動の消費電力を低減できる。
【００１６】
【発明の効果】
この発明によれば、磁気センサである横型トランジスタを従来のバイポーラ型から電圧駆動型のＭＯＳ型にすることで、微細加工が可能となり、従来のバイポーラ型のトランジスタのコレクタ電極に相当するドレイン電極の数を従来のコレクタ電極の数より増やすことができ、外部磁場の方向を従来よりも高精度で決定できる。また外部磁場が駆動作用に影響を及ぼさないため高精度な磁界強度の測定ができ、低消費電力化ができる。さらにＣＭＯＳ回路（駆動、制御、出力）とのマッチングの向上を図ることができる。
【図面の簡単な説明】
【図１】この発明の一実施例で要部構成図を示し、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ線で切断した断面図
【図２】従来の半導体磁気センサのチップ断面図と電流線図
【符号の説明】
１ ｐ基板
２ ｎエピタキシャル層
３ ｎ領域
４ ｐ分離領域
５ ｐウエル領域
６ ｎ＋ ソース領域
７ ｎ＋ ドレイン領域
８ ゲート絶縁膜
９ ゲートポリシリコン膜
１０ ソース電極
１１ ドレイン電極
１２ ゲート電極
１３ 層間絶縁膜
１４ 電子電流
２１ ｐ＋ 領域
２２ ｐ＋ 領域
２３ ｎ＋ 領域
２４ ｎ＋ 領域
２５ エミッタ電極
２６ コレクタ電極
２７ ベース電極
Claims (3)
- 第１導電形の第１領域の表面層に形成された第２導電形の第２領域と、第２領域の表面層に形成された第１導電形の第３領域と、第１領域の表面層に第２領域の周囲に第２領域と隔てられて複数個形成された第１導電形の第４領域と、第３領域と第４領域との間の第２領域上に絶縁膜を介して形成されたゲート電極と、第３領域上と断面形状において第３領域に挟まれた第２領域上とに選択的に形成されたソース電極と、前記第４領域それぞれの上に形成されたドレイン電極とを備えたことを特徴とする半導体磁気センサ。
- 第２領域の表面形状が円形に形成され、複数個の第４領域が第２領域と同心円に等間隔に配置されることを特徴とする請求項１記載の半導体磁気センサ。
- 外部磁場中において、複数個のドレイン電極に流れるドレイン電流の総和をドレイン電極数で割った平均ドレイン電流からの偏りで外部磁界の方向と強度を検出することを特徴とする請求項１記載の半導体磁気センサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19680896A JP3588926B2 (ja) | 1996-07-26 | 1996-07-26 | 半導体磁気センサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19680896A JP3588926B2 (ja) | 1996-07-26 | 1996-07-26 | 半導体磁気センサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1041525A JPH1041525A (ja) | 1998-02-13 |
| JP3588926B2 true JP3588926B2 (ja) | 2004-11-17 |
Family
ID=16364002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19680896A Expired - Fee Related JP3588926B2 (ja) | 1996-07-26 | 1996-07-26 | 半導体磁気センサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3588926B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2000813A1 (en) * | 2007-05-29 | 2008-12-10 | Ecole Polytechnique Fédérale de Lausanne | Magnetic field sensor for measuring a direction of a magnetic field in a plane |
| EP2108966A1 (en) * | 2008-04-08 | 2009-10-14 | Ecole Polytechnique Fédérale de Lausanne (EPFL) | Current sensor and assembly group for current measurement |
-
1996
- 1996-07-26 JP JP19680896A patent/JP3588926B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1041525A (ja) | 1998-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3602611B2 (ja) | 横型ホール素子 | |
| US7872322B2 (en) | Magnetic field sensor with a hall element | |
| JP2000174357A (ja) | ホ―ル効果素子を有する半導体装置 | |
| TW201216538A (en) | Hall sensor | |
| US11205748B2 (en) | 3-contact vertical hall sensor elements connected in a ring and related devices, systems, and methods | |
| CN105406850B (zh) | 具有集成温度传感器的半导体开关 | |
| EP2469289B1 (en) | Field-effect magnetic sensor | |
| US7205622B2 (en) | Vertical hall effect device | |
| GB2261321A (en) | Power semiconductor device with temperature sensor | |
| US4100563A (en) | Semiconductor magnetic transducers | |
| JPH06314699A (ja) | 接合型電界効果トランジスタ及びそのトランジスタを含む半導体集積回路装置及びその製造方法 | |
| JP3588926B2 (ja) | 半導体磁気センサ | |
| US6744250B2 (en) | Device for measuring the strength of a vector component of a magnetic field, current-measuring device and use of a field-effect transistor | |
| JP4852752B2 (ja) | 化学・物理現象検出装置 | |
| JPH05121738A (ja) | Ｍｉｓｆｅｔを有する半導体装置 | |
| WO1997009742A1 (en) | Switched magnetic field sensitive field effect transistor device | |
| EP0773585A2 (en) | Pressure-contact type semiconductor device | |
| JPH0369159A (ja) | 半導体装置 | |
| EP0977264B1 (en) | Semiconductor structure for driver circuits with level shifting | |
| JPH0254969A (ja) | Ｍｏｓ型半導体装置 | |
| Funaki et al. | High voltage BiCDMOS technology on bonded 2/spl mu/m SOI integrating vertical npn pnp, 60 V-LDMOS and MPU, capable of 200/spl deg/C operation | |
| JP2924741B2 (ja) | 電流検出器付き半導体装置 | |
| JPS6312175A (ja) | 電流検出機能付半導体装置 | |
| RU2122258C1 (ru) | Сенсор вектора магнитного поля | |
| JPH0945974A (ja) | ホールｉｃ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040506 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040702 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040727 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040809 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070827 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |