TW310374B - The measuring apparatus and method for electric current leaking of memory device - Google Patents

The measuring apparatus and method for electric current leaking of memory device Download PDF

Info

Publication number
TW310374B
TW310374B TW85113285A TW85113285A TW310374B TW 310374 B TW310374 B TW 310374B TW 85113285 A TW85113285 A TW 85113285A TW 85113285 A TW85113285 A TW 85113285A TW 310374 B TW310374 B TW 310374B
Authority
TW
Taiwan
Prior art keywords
series
static random
memory
random access
access memory
Prior art date
Application number
TW85113285A
Other languages
English (en)
Inventor
Cherng-Yuan Chen
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Priority to TW85113285A priority Critical patent/TW310374B/zh
Application granted granted Critical
Publication of TW310374B publication Critical patent/TW310374B/zh

Links

Landscapes

  • Semiconductor Memories (AREA)

Description

310374 A7 A7 _____B7五、發明説明() 經濟部中央標準局員工消費合作社印製 5·1發明領域: 本發明係有關於一種記憶體元件之漏電流的測量裝 置及方法’特别是有關於一種靜態随機存取記憶體之漏電 流的測量裝置及方法。 5·2發明背景: 第一圈爲傳統具有四個電晶髗之靜態随機存取 記憶鱧(static random access me巾〇ry, SRAM〉的線路 圈,其中電晶體10及電晶體12之閘極由字元線信號(word line)所控制,其源極和汲極則分别由位元線信號(bit line) 及反向位元線信號控制。電晶鱧14及16經以閉鎖(latch) 方式連結以储存資料。由於電晶體之製造無法達到非常完 美的程度,因此必定有漏電流的產生。當流經電阻18或 1 9之漏電流小於從電源vcc所提供之供給雹流時,此靜態 随機存取記憶體可以正常工作。然而,當漏電流大於從電 源Vcc所提供之供給電流時’此靜態隨機存取記憶體將無 法正常工作以儲存電荷。傳統對於靜態随機存取記憶髖漏 電流之測量係使用一大面積之接觸(c〇ntact)窗,求得其 串連漏電流後,再將其平均以得到一平均値。然而,無法 由此平均値以確定該測試之晶片中是否具有缺陷之靜態 隨機存取記憶想。也就是説,雖然平均漏電流値小於供給 電流’並不能保證該晶片可正常工作。 本紙張尺度逋用中國國家標準(CNS ) A4規格(210X297公菔) (請先閱讀背面之注意事項再填寫本頁) •架. 訂 310374 五、發明説明() 5·3發明目的及极述·· 鑒於上述之發明背景中,傳统的測量方法所產生 多缺點,本發明的主要目的在提出—種記憶髖元件之 流的測量裝置及方法,係利用電路佈局方法及圈點
見复ϋ,使得可以經由一次的數據量取而 锖確度很高的漏電流値。 J 根據以上所述之目的,本發明提供了一 (渴電流的測量裝置,包含:多個用以儲存資料之記旰 儲存單元,及多個連接至記憶髏儲存單元接 31
接脚連接關係之開關裝置。串聯電阻裝置, J _. 一端接到— 電源,且每兩個雹阻裝置之連接點接至開關裝置。 經濟部中央標準局負工消费合作社印製 f請先聞讀背面之注意事頊再填寫本頁;> 訂· 另外,本發明提供了一種記憶體元件之渴電流的測量 方法。首先,經由開關装置將記憶體儲存單元連接至串 之電阻裝置,其中串聨耄阻裝置之一端接到—電源,且每 兩個電阻裝置之連接點則接至開關裝置。接著,控制開關 裝置,使得只有一個記憶雅儲存‘單元直接導通至串聯重阻 裝置’並測試導通之記憶體儲存單元之功能,以判斷其爲 良好、缺陷。重複上述開關裝置之控制及測試步驟,直到 所有之記憶體儲存單元均被執行爲止。最後,根據上述記 憶雜備存單元其中一行之第一個缺陷記憶體儲存單元位 置,及依據通過缺陷記憶體儲存單元之電壓、電阻關 3 經濟部中央橾準局黃工消費合作杜印製 A7 B7 五、發明説明() 得到一漏電流。 5·4國式簡單説明: 第一圈爲傳統具有四個電晶體之靜態随機存取記德# (static random access memory, SRAM)的線路圈。 第二圈爲本發明較佳實施例之線路圈。 第三圈爲應用圈點對應(bit map)測量技術於測量整烟晶 片之例子。 5-5發明詳私説明: 第二圈爲本發明較佳實施例之線路圈,其中靜態随機 存取記憶«20由四個重晶雜所组成,一般又稱爲4_丁之 記億體單元,係藉由閉鎖(丨atch)之連結方式以儲存資料。 每個静態随機存取記憶雅20之兩個接脚分别接到一個開 關閘22,此開關閘22可以經由控制信號以決定接腳是否 連接導通至外面其他元件。串聨之第一電阻24(其阻值爲 R)之一端接到電源Vcc,而每兩個第一電阻24之連接點 接至和靜態随機存取記憶體20 ‘相連之其中一開關閉。另 外,串聯之第二電阻26(其阻値爲R)之一端也是接到電源 Vcc’而每兩個第二電阻26之連接點接至和靜態隨機存取 記憶髏20相連之其中之另一開關閘22。對於最左邊之靜 態随機存取記憶禮20 ’其接脚所看出去的電阻値爲r而 本紙張尺度適用中國國家標準(CNS ) A4規格(210'〆297公慶) {請先閎讀背面之注意事項再填寫本頁} 訂. A7 B7
310374 五、發明説明() 左邊第二個靜態随機存取記隐體2〇其接腳所看出去的電 阻値爲2R。由此頻椎,依次所得到之電阻値爲3R、4R、 5 R. ·. 0 接著,控制開關閘26 ’使得只有一個靜態隨機存取 記憶體20直接導通玄串廯電阻24、26。測試導通靜態 随機存取記憶體2 〇之功能,以判斷其爲良好或缺陷。測 試方法一般係输入一遞增之仅址信號至靜態随機存取記 憶體20,並寫入及讀出一信號再比較其讀、寫信號是否 一致。重複上述開關閘之控制及測試步驟,直到所有之靜 態随機存取記憶體20均被到試完。根據整行靜態随機存 取記憶體20之第一個測試爲缺陷之靜態随機存取記憶體 位置,及依據通過缺陷靜態随機存取記憶體之電壓、電阻 關係,以得到缺陷静態随機存取記億體之供給電流値。由 於第一個缺陷靜態随機存取記憶雅係發生在漏電流约等 於供給電流時,因此可得到势態隨機存取記憶體之漏電流 値。此電流値可以由下列之計算方法得出: l = (Vcc-V,)/ (nR + Rioad) ⑴ 其中Vt爲電晶體導通之臨界値,n爲第一個缺陷靜態隨
I 機存取記憶雅發生的位置,而Rload則爲靜態随機存取記 憶體内之負載電阻。 經濟部中央標準局貝工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁} 若應用圈點對應(bitmap)測量技術於測量整個(通常 爲256或512行)晶片上的靜態随機存取記檍體單元’則 本紙張尺度遑用中國國家標準(CNS > A4規格(210X 297公釐) 經濟部中央橾準局貝工消费合作社印製 A7 B7 五、發明説明() 可以同時量到許多點,以得到更精確的數値。爲了説明上 的便利’第三圈舉出一個具有1 4行且每行有1 7個記憶單 元之例子》其中,畫圈者代表其通過讀、寫之測試,而畫 又者代表其未通過讀、寫之測試。假設電晶髖導通之臨界 値等於1.0伏特,負載重阻R|〇ad爲400〇歐姆,第一電 阻及第二電阻爲500歐姆,則根據公式(1)可得到第一行 之漏電流丨i*ak_i値爲: 11 e a k _ 1 = (5 -1) / (11 5 0 〇 G + 4 〇 〇 G) = 0 · 6 7 8 p 安培 第,一行之漏電流丨leak_2値爲 lieak_2 = (5-1)/(13*50〇G+4〇〇G) = 0.580 p 安培 其他行之漏電流丨l*ak_n値也可依相同原則求出。 使用本發明所提出的記憶體元件漏電流的測量 裝置及方法’並利用電路佈局方法及圈點對應(bitmap) 測量技術,將可以經由一次的數據量取而得到锖確度很高 的漏電流値。 以上所述僅爲本發明之較佳實施例而已,並非用 以限定本發明之申請專利範圍;凡其它未脱離本發明所揭 示之精神下所完成之等效改變或修飾,均應包含在下述之 申請專利範圍内。例如,其他‘類的記憶體單元及其結構 也可以應用本發明以達到相同之目的,而不脱離本發明所 揭示之精神及其申請專利範園。 本紙張尺度適用中國國家橾準(CNS ) A4規格(210X297公疫) (請先閱讀背面之注意事項再填寫本頁) -黎. 訂

Claims (1)

  1. 310374 A8 B8 C8 D8 、申讀專利範圍 經濟部中央標準局貝工消費合作社印製 1· 一種記憶體元件之漏電流的跗量裝置,包含r 多數個記憶體儲存單元,用以雔存資料; 多數個開w装置,係連接至該記憶體儲存單元之接脚 上’以控制該接脚之導通; 串連之多數個電限装置,該串聯重阻装置之一端接到 一電源,每兩個該電限装置之連接點接至該開《装置。 2. 如申請專利範園第1項之装置,其中上述之記憶體储存 單元包含一靜態随機存取記憶體。 3. 如申請專利範園第2項之装置,其中上述之靜態随機存 取記憶雅包含四個電晶髖》 4. 如申請專利範園第1項之装置,其中上述之記憶體俄存 單元之接腳數爲二。 5. 如申請專利範園第1項之裝置,其中上述之電阻装置包 含一電阻。 , 6. 如申請專利範圍第1項之装置,其中上述之多數個電阻 裝置,包含: 串連之多數個第一電阻,該串聯第一電限之一端接到 (請先閲讀背面之注意事項再填寫本頁) ,1r' 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 經濟部中央標準局員工消費合作社印裝 A8 B8 C8 ______ D8 六、申請專利範圍 一~-— 該電源,每兩個該第一電阻之連接點接至該開關装置 串連之多數個第二電阻,該串聯第二電阻之一端接= 該電源,每兩個該第二電阻之連接點接至該開闞裝置。 7 _ —種記憶體元件之漏電流的測量裝置,包含: 多數個靜態随機存取記憶想,用以错存資料· 多數個開關閘,該開關閘係連接至每個該靜態随機存 取記憶體之接脚上,以控制該接腳之導通; 、串連之多數個第一電阻,該串聯之第—電阻之一端接 到一電源,每兩個該第一電阻之連接點接至和該靜態随機 存取記憶《相連之其中之一該開闞閘;及 串連之多數個第二電阻,該串聯之第二'電阻之一端接 到該電源,每兩個該第二雹阻之連接點接至和該靜態随蟣 存取記憶鳢梱連之其中之另一該開關閘。 8. 如申請專利範圓第7項之裝置,其中上述之靜態隨機存 取記憶體包含四個電晶體。 9. 如申請專利範圍第7項之裝置,其中上述之靜態随機存 t 取記憶體之接脚數爲二。 t 1 0. —種記憶雄元件之漏電流的測量方法,包含下列步 驟: 連接多數個記憶體儲存單元至串連之多教個電阻裝 置,該記億體儲存單元係接至多數個開關装置,再由該開 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公簸) (請先閱讀背面之注意事項再填寫本頁j .秦' ip I
    關裝置連接至該電阻裝置,該串聯電阻裝置之—鴣接到一 電源,且每兩個該電阻裝置之連接點接至該開關裝置; 控制該開關裝置,使得只有一個該記憶體儲存單元直 接導通至該串聯電阻装置; ^ 測試該導通之該記憶雅儲存單元之功能,以判斷其爲 I好、缺陷之情形; 重複上述開闞裝置之控制及測試步驟,直到所有之該 記憶雜儲存單元均被執行爲止;及 得到一漏霓流’該漏黨流之得出係根據上述多數個記 憶體儲存單元其中—行之第一個缺陷記憶體儲存單元位 置,及依據通過該缺陷記憶體储存單元之電壓、電阻關 係0 1 1 .如申請專利範園第1 〇項之方法,其中上述之記憶體儲 存單元包含一靜態随機存取記憶體。 12.如申請專利範困第11項之方法,其中上述之靜態随機 存取記憶體包含四個電晶體。 、13.如申請專利範固第1〇項之方法,其中上述之電阻裝置 包含一電阻。 ’ 14_如申請專利範固第1〇項之方法,其中上述之多數個電 阻裝置,包含: 本紙張尺度適用中國國家標準(CNS > A4規格(210x297公釐) (請先閲讀背面之注意事項再填寫本頁)
    經濟部中央標準局貝工消费合作社印製 A8 B8 C8 D8 申請專利範圍 多數個第一電阻串連一起,該串聨第— 到該電源’每兩個該第一電阻之連接點接至 端接 及 孩開闞裝置; 多數個第二電阻串連一起’該串聨第二貧限之 到該電源,每兩個該第二電阻之連接點接至 < ''端接 *主該開關裝置。 15 ·—種記憶雅元件之漏電流的測量方法, 壤: 已3下列步 連接多數個靜態随機存取記憶體至串連之多數個重 阻’該静態随機存取記憶體係接至多數個開關閘,再由該 開闞閘連接至該電阻,該串琳電阻之—端接到一重源且 每兩個該電阻之連接點接至該開關閘; 、控制該開關閘,使得只有一個該靜態随機存取記愫體 直接導通至該串琳電阻; 測試該導通之該靜態隨機存取記憶體之功能,以判斷 其爲良好、缺陷之情形; 重複上述開關閘之控制及測試步驟,直到所有之該靜 態隨機存取記憶體均被執行爲止;及 i得到一漏電流,該漏電流之.得出係根據上述多數個靜 態隨機存取記憶體其中一行之第一個缺陷靜態隨機存取 I 記憶體位置,及依據通過該缺陷靜態随機存取記憶體之電 壓、電阻關係。 ' 16.如申請專利範園第15項之方法,其中上述之靜態随機 10 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) f請先閲讀背面之注意事項再填寫本頁} 、-37.- 經濟部中央標準局貝工消費合作社印製 310374 A8 B8 C8 D8 々、申請專利範圍 存取記憶體包含四個電晶髏。 17.如申請專利範園第15項之方法’其中上述之多數個電 阻,包含: 多數個第一電阻串連一起,該串聯第一電阻之一端接 到該電源,每兩個該第一電阻之連接點接至該開關閑;及 多數個第二電阻串連一起’該串聯第·一電阻之一 k接 到該電源,每兩個該第二電阻之連接點接至該開關閉。 (請先閱讀背面之注意事項再填寫本頁) Γ—裝_ 訂 經濟部中央標準局員工消費合作社印裝 本紙張尺度逋用中國國家標準(CNS ) A4規格(210X297公釐)
TW85113285A 1996-10-30 1996-10-30 The measuring apparatus and method for electric current leaking of memory device TW310374B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW85113285A TW310374B (en) 1996-10-30 1996-10-30 The measuring apparatus and method for electric current leaking of memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW85113285A TW310374B (en) 1996-10-30 1996-10-30 The measuring apparatus and method for electric current leaking of memory device

Publications (1)

Publication Number Publication Date
TW310374B true TW310374B (en) 1997-07-11

Family

ID=51566331

Family Applications (1)

Application Number Title Priority Date Filing Date
TW85113285A TW310374B (en) 1996-10-30 1996-10-30 The measuring apparatus and method for electric current leaking of memory device

Country Status (1)

Country Link
TW (1) TW310374B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109427411A (zh) * 2017-08-30 2019-03-05 台湾积体电路制造股份有限公司 金属隔离测试电路、系统及其测试方法
DE102018104879B4 (de) 2017-08-30 2023-06-15 Taiwan Semiconductor Manufacturing Co., Ltd. Metallisolationsprüfung bei Speicherzellen

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109427411A (zh) * 2017-08-30 2019-03-05 台湾积体电路制造股份有限公司 金属隔离测试电路、系统及其测试方法
TWI688778B (zh) * 2017-08-30 2020-03-21 台灣積體電路製造股份有限公司 用以量測漏電流的方法、系統以及金屬隔離測試電路
US10665595B2 (en) 2017-08-30 2020-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. Metal isolation testing in the context of memory cells
US11631682B2 (en) 2017-08-30 2023-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Metal isolation testing in the context of memory cells
DE102018104879B4 (de) 2017-08-30 2023-06-15 Taiwan Semiconductor Manufacturing Co., Ltd. Metallisolationsprüfung bei Speicherzellen

Similar Documents

Publication Publication Date Title
CN103390432B (zh) 用于测试电阻型存储器的结构、系统和方法
JP4169484B2 (ja) 磁気抵抗メモリアレイの自己試験システム
US6917534B2 (en) Offset compensated sensing for magnetic random access memory
TW533415B (en) Circuit arrangement for nondestructive, self-standardizing reading for MRAM memory cells
JPS61292755A (ja) 半導体集積回路
TW451201B (en) Semiconductor device
TWI630607B (zh) Memory device
JP2003249074A (ja) 強誘電体メモリ装置をテストする回路及び方法
TW310374B (en) The measuring apparatus and method for electric current leaking of memory device
US7447057B2 (en) Semiconductor integrated circuit device with a plurality of memory cells storing data
JP2609211B2 (ja) メモリセルの検査回路装置および方法
WO2020259590A1 (zh) 一种加深理解测试线测量原理的教学系统及方法
CN108122567A (zh) 具有低电流参考电路的存储器装置
JP3728356B2 (ja) 半導体装置
US20220369947A1 (en) Estimation of distally-located multiport network parameters using multiple two-wire proximal measurements
CN116524983A (zh) 均衡器测试方法、电路、装置、设备及存储介质
TW442886B (en) Method for testing sub-threshold leakage of pull-down transistor in SRAM
CN206148935U (zh) 防浪涌继电器
TWI445177B (zh) 記憶陣列及顯示系統
TW588373B (en) Method of testing memory device
TW205113B (zh)
US20220199193A1 (en) Test devices having parallel impedances to reduce measurement input impedance and related apparatuses, systems, and methods
TWI534819B (zh) 於靜態電流測試下檢測全域字元線缺陷
WO2020248834A1 (zh) 用于读取存储单元的电阻状态的读电路
JP2806656B2 (ja) Romコードチェック回路

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent