TW307044B - - Google Patents

Download PDF

Info

Publication number
TW307044B
TW307044B TW084113480A TW84113480A TW307044B TW 307044 B TW307044 B TW 307044B TW 084113480 A TW084113480 A TW 084113480A TW 84113480 A TW84113480 A TW 84113480A TW 307044 B TW307044 B TW 307044B
Authority
TW
Taiwan
Prior art keywords
gate
pmos
region
type dopant
nmos
Prior art date
Application number
TW084113480A
Other languages
English (en)
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Application granted granted Critical
Publication of TW307044B publication Critical patent/TW307044B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

經濟部中夬標準局員工消費合作社印I A7 ---i-B」-- 五、發明説明（/ ) 發明領域 本發明係有關於半導體裝置，尤其是含表面通道PMOS 電晶體之BiCMOS裝置及程序。 發明背景 在單一基體上M0SFET結構及雙極電晶雄的整合已愈來 愈形重要。如已熟知者，數位及線性功能通常由積體電路 執行，該積體電路亦應用一雙極或金氧半導艘（M0S·)技 術。當然雙極積體電路比M0S電路提供高速操作友較大的 驅動電流，其代價為較高的功率耗損，尤其是與互補M0S (CMOS )電路比較時，前進的製造方法中允許雙極及CMOS 電晶體在相同積體電路上使用。這一般稱為BiCMOS裝置。 在BiCMOS裝置中，BiCMOS基本上對於BiCMOS之基極 使用一濠溝區（moat region)，對射極應用摻雜聚矽， 及對集極應用一井區（well region)。基本上電阻包含 —擴散區或以η型摻雜之衆矽。（^⑽電路包含NM〇s&pM〇s 電晶體。爲了使PM0S電晶體較大且提供低臨限電壓，最 好使用一表面通道PM0S電晶體。因使NM〇s&pM〇s電晶體 對於閘極使用NifOS梦，對於源極/没極區使用換展區，此 使得需要η +及P+聚梦閘極的程序複雜化，該閘極基本為源 極/汲極植入所接雜。 但是源極/汲極植入無法提供通過聚矽閘極至閘極氧化 物之摻雜。在雙極射極植入期肖，可由植入_3閘極達成 麵呂閉極之足夠摻雜。可由增加聚碎厚度而改進ρ_閉極 (請先閲讀背面之注意事項再填寫本頁) 装· 訂 Α7 Β7 307044 五、發明説明（） 之掺雜。但是在BiCMOS程度中增加衆矽厚度是不需要 的，該程序對於射極及NM0S及PM0S閘極使用相同聚矽層-。 結果，在PM0S電晶體中，必需要有足夠之摻雜通過聚矽至閘極 氧化物<而不需要增加聚矽之厚度，V7 9 發明概述 本發明説明一裝置及方法，其形成一半導體裝置，含 一表面通道PM0S電晶趙及一p型電阻。一導雜層，如聚命， 形成於半導體本體之表面。一導體層之第一區植入p型掺雜 物。形成對應一電阻及多個PE0S電晶體之第一區。然後钱 刻導體層以對PM0S電晶髏之每一電晶體形成一p型電阻及一 PM0S電晶體。隨後在半導體本體中形成多個形成源極/汲極 區。 經濟部中央標準局員工消費合作社印製 在.一實施例中’提出.一.形成BiCMOS裝置之方法。在含 第一井區的半導親本雜的表面上形.成一第一絕緣層。一基 極區植入第一井區中。然後蝕刻第一絕緣層以曝露基極區 之一部份。一聚矽層隨後在半導體本體的表面上形成，且 該衆砍層之第一區植入p型接雜物。第一區對應一電 阻及多傭PM0S電晶雅形成之處。對應雙極電晶鱧及多個 NM0S電晶體形成處的第二區隨後植入„型摻雜物。然後蝕料 聚矽層以形成射極，PM0S閘極，NM0S閘極，及電阻。然後 將Ρ型摻雜物植入與PM0S閘極相鄰之半導體本體，以對每 一 PM0S電晶雜形成一對PM0S源極/汲極區，其中接雜物 亦同時捧雜聚石夕PM0S閘極。隨後η型捧雜物植入與關閘極相 ___ _一 4 ~~_ - 經濟部中央標隼局員工消費合作杜印裝 A7 B7 五、發明説明（2 ) 鄰之半導體本體，以對每一龍0S電晶體形成一對MOS源極 /汲極區，且η型摻雜物亦同時植入NMOS閘極。 本發明的優點為提供一包含Ρ型電阻形成之BiCMOS程 序0 本發明的另一優點為提供一BiCMOS程序，其足以摻雜 PM0S閘極，而不必加大聚梦閘極之厚度。 本發明的另一優點為提供一BiCMOS程序，允許表面通 道PM0S電晶殖加太，且提供低臨限電壓而不需加大聚·矽之 厚度。 上述及其他優點對於嫻熟於本技術者可於下列説明中 更加明.瞭，並請.參考附圖。 .. 圖形簡述 圖1為本發明之實施例中BiCMOS裝置之截面圖；且 谭2a-g為圖1中BiCMOS裝置製造之不同階段的截面圖 在不同圖中如無特別説明，相词的组件以相同標號表示。 發明之祥細説明： 本發明將以BiCMOS結構加以説明，其含雙極電晶體， 一NM0S電晶體，一PM0S電晶體及一P型電阻。 如圖1所示，在截面上，有雙極電晶體60，PM0S、電晶 體64，NM0S電晶體68，及電阻70。該結構形成基板12，在 本實施例中為一 ρ型矽。在雙極電晶體6〇中的n +區14作為 次集極，且依傳統方式區25提供表面接點。N區18a作為 本紙張尺度邋用中國國家橾準（CNS )六4規格（2丨0X297公釐） ---------叫裝— (A先閱讀t-面之注意事項再填寫本頁) 訂 A7 ------—__— B7_____ 五、發明説明（） 雙極電晶體6〇之集極。本質基極26為一置於η型區18a的P 型區。p +惺50作為雙極電晶體60之本質基極區。射極30可 摻入聚矽層，其延伸、過在絕緣層24中的開口進入本質基择 區26。矽化層56可覆蓋射極3〇。 N區18b爲p通道電晶體64之井區，已知PM0S電晶體64可 在井區18a中交互形成，如共案待審案件美國專利
No. 08/161， 962，匂期 1993年 3月 U 日，及 N〇.ft8/i〇6，458，日期8/13/93，皆為德州儀器贫有。 P+區52作為PM0S電晶體64之源極/汲極區。N+區54作為 NM0S電晶體68之源極/汲極。閘氧化物28置於閘極4〇An 屋18b和p區20之間。摻雜聚矽可用於形成電晶禮64及7 &石夕化廣 之閘極40。閘極40可視需要而加以矽化以形典 ρ贺電 不需調 56 〇 電阻70包含p型摻雜聚矽且位在場絕緣區2*2上。 阻（而非η型電阻）的優點為PM0S閘極可表電陴權入 /汲極植入時植入。因PM0S閘極之充分摻雜可達成而 整聚矽層厚度。 乂叙 經濟部中央標準局員工消費合作社印製 , ^ , 位在電晶雜60及64下方，且為埋入ρ +區16所分W ^位 18a-b為p區20所分開，以允許兩電晶體之n难處183 在不同之電位。 圖2a為n +埋入層14，P+埋入層16，η形區l8a 。 區20,場絕緣區22,及絕緣層24形成之後的，结構1〇 場絶緣區22使本質基極區26與集極接點25,電押 68 ，及ρ通道電晶體64與雙極電晶體60相陶雜。 b 6 — 本紙張尺度適用中國國家操準（〇«>人4規格（2!0>< 297公釐 it t〇7〇44 A7 經濟部中央標準局貝工消費合作社印製 B7 五、發明説明（） 於形成埋入層的方法可參見美國專利编號N〇. 4，958， 213 J U93年11月18號出版，且為德州儀器公司所有。.形 成場絕緣區22的方法見美國專利编號4，541·，16.7， 1985年11月17日出版，亦為德儀所有。絕緣層24可為一 空（dummy)閘極氧化物，形成方法為由Anti Kooi氣 化，其後由去滑（deglaze )程序至20A的深度隨後熱氣 化至300A。下面説明本發明之biCM〇S裝配形成圖2a之結 構之例。 . 結構10之表面打樣（pattern)，且使用NM0S形摻雜 物植入以形成一深NM0S形區（集極接點2·5 )且延伸過n區 18a，而與次集極相接觸，如圖”匕之n+區14。其次可執行 vt調整之植入，其一用於NM0S電晶體68，且另一用於Pii〇s 電晶體64。仍參考圈2b，基極區26打樣，且應用p型掺雜物 植入（即在lOKev之硼7.0E13cm-2) 10 參考圖2c，空氧化物層24，隨後應用一去滑程序加以 移除，且用一絕緣層，如閘極氧化物層28，加以取代。閘 極氧化物層28由熱氣化形成，且厚度大小為100A。罩層27 已曝露閘極氧化物層區28。該氧化物層氣化物隨後加以蝕 刻以曝露雙極電晶體區26之一部份，隨後移除罩區27，且 執行去滑程序（如10%HF，10分鐘），以使介面氧化物達 到最小。參考躕2d，一層導辑材料，如聚矽層29應用 LPCVD方法在結構1〇之表面沈積。聚矽層29之厚度大小為 350QA左右。 現仍參考圖2d，罩層31已曝露聚矽層29，閘極及 7 本紙張尺度適用中國國家橾準（CNS〉A4规格（210X297公嫠> --------~装------訂------^ * . f請先閲讀背面之注意事項再填寫本頁} A7
經濟部中央標準局員工消費合作社印製 五、發明説明（） n型電阻在此形成。然後在曝露區應用P型摻雜物，如 硼（如，2E15，在20KeV下）植入。 參考圖2e，移除罩層31而以罩層32取代以曝露射 極及NMOS閘極將形成之區。然後n型摻雜物如砷，或 砷及磷之混合物（如U16，對於砷在1〇〇KeV下）植入曝露 區。隨後移除罩層32。 在電阻70及射極30已適當摻雜之後，對聚矽層”打 樣且加以蝕刻，如圖2f所示，以形成射極3〇，閘極4〇, 及電阻70。 參考圖2g’然後應用傳統技術植入微捧雜之没極 UDDH4及46，形成側壁隔層48，且形成源極極區52 及54。須注意LDD44可視需要形成而非必要。由沈積-介 電層及不等向蚀刻介電層而形成倒壁隔層48。側壁隔層/ 最好在薄氧化物層上含氮化物，但僅止為薄氧化物層上。 在側壁隔板48形成之後，應用P型及η型摻雜物相對植入源極^ 没極52及54，且加以退火。 在源極/汲極植入期間亦植入閘極4〇。因此在射極 入，NMOS源極/汲極54植入及NM0S電晶體閘極植入，且 電阻植入及PMOS源極/汲極52植入期間，pM〇s電晶 植入。結果可在NM0S及PMOS電晶體中達到充分捧雜。 鬧極 在上述方法已完成之後，隨著與圖丨之主動區接觸 互連金屬化形成，閘極40，源極/汲極區52及54，及射極 30可矽化。形成此互連之方法為一般已知者。因此各別電 路與基趙12及外部連結分開，該連結可為線連接，直接連 8 一 本紙張尺度適用中國國家榡準（CNS } A4規格（210X297公釐〉
In n tn ml I ml (也先閲讀"面之注意事項再填寫本頁)
、1T
J 3〇7〇44 五、發明説明（） 接，等一般技術上已知者。個別電路可加以包封形成雙線. (dua卜in -line)包封，晶片載體，或另一種形式之包， 封。此包封之一例見美國專利、申請案No.4，495，376， 1985年1月22日出版，為德儀所有。 已用上述較佳實施例説明本發明，本實施例並非用於 限制本發明。不同的修改及説明實施例的結合，如以不同 順序執行上述步驟，其本發明的其他實施例，對於嫻熟於 本技術可加以執行。因此下面之申請專利範園將用於·涵蓋 修改例及實施例。 經濟部中央標準局員工消費合作杜印製 本紙張尺度逋用中國國家橾隼（CNS)A4規格（2丨0X297公釐）

Claims (1)

  1. 申請專利範圍 卑利中請案第《41134刖號 ROC Patent Λρρίπ. Νο.84113480 修正之申請專利旄JiJ中文本-附件二 Amended Claims in Chinese - Encl.J (民國 平叫.筹一 (Submitted on Ofctober ψ , 199iik -nT—»1-fr' ^ 85. 4 鎚濟部中夬襟準局貝工消費合作社印製 ✓ 種形成半導體裝置的方法，包含下列步騾： a.在一半導體本體的表面上形成一導體層； 、b.在導體層的第一區植入p型摻雜物，該第一區對應 於多個PM0S電晶體形成之處； c•钱刻該導體層，以在該多個PM0S電晶體上的每一電 晶靉形成一PM0S閘極；且 d.在該半導體本體中形成多個PM〇s源極/汲極區。 I.如申請專利範固第1項之方法，更包含下列步驟 a.在導嫌層的第二區，為多個雙極電晶體及多個NM0S 電晶體形成之後，植入η型摻雜物，其中蝕刻該導體 層的步驟亦對該多個NM0S電晶髏之每一電晶髏形成一射極；及 b·在該半導體本體中對多個NM0S電晶體中的每一電晶 發形成一對NM0S源極/汲極區。 /如申請專利範圍第2項之方法，其中該n型摻雜物 含砷。 以·如申請專利範圍第2項之方法，其中該η型掺雜物含珅及 如申請專利範圍第2項之方法，更包含下列步驟： a. 在蝕刻該導體層的步驟之後於該PM0S及NM0S閘極的每一 閉核之相反侧，植入微摻雜之汲極； b. 在該每一 PM0S及NM0S閘極，該電阻及該射極相鄰處 形成側壁氧化物。 sj.如中請專利範圍第2項之方法，包含矽化該射極， 0 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公釐） -I I I I I I · ^^-- - . (請先閲讀背面之注^^項再填寫本頁) 订 A8 B8 C8 D8 六、申請專利範圍 轉NMOS及PMOS閘極，及該NMOS及PMOS源極/汲極區的步 騾。 、/.如申請專利範圍第1項之方法，其中該形成PMOS源極 /汲極區之步驟包含步驟如下： a. 將該p型摻雜物植入該PMOS源極/汲極區及該PMOS閘極 ;及 b. 將該PMOS源極/汲極區退火。 冷<如申請專利範圍第1項之方法，其中該P型掺雜物 包含硼。 如申請專利範圍第1項之方法，其中該第一區亦對 應一電阻形成處，且其中該蝕刻步驟形成該電阻6 1/. 一種形成一BiCMOS裝置的方法，包含下列步驟： 於該含第一井區之半導體本體的表面上形成一第一 絕緣層； b. 在該第一井區植入一基極區； c. 移除該第一絕緣層； d. 在該半導體本體的表面上形成一第二絕緣層； e .蚀刻該第二絕緣層，以曝露該基極區的一部份； f.在該半導體本體的表面上，形成一聚矽層： 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) .g.在該聚矽層的第一區中植入P型掺雜物，該第一區對應 一電阻及多個PM0S電晶體形成之處； h. 將η型掺雜物植入聚矽層的第二區，該聚矽層對應雙極 電晶體及多個NM0S電晶體形成處； i. 蚀刻該聚碎層，以形成一射極，一 PM0S鬧極，一 _一 1 1 —__ 本紙張尺度適用中國國家橾準（CNS ) A4规格（210X297公釐） A8 B8 C8 D8 々、申請專利範圍 NMOS閘極，及該電阻； j. 將該P型掺雜物植入該與PM0S閘極相鄰之半導體 本體，以對多個PMOS電晶體中的每一電晶體形成一對 PMOS源極/汲極區，其中該P型掺雜物亦同時植入該 PMOS閘極中； k. 將該η型掺雜物植入該與雇03閘極相鄰之半導體 本體，以對多個腿〇S電晶體中的每一電晶體形成一對 NM0S源極/汲極區，其中該η型摻雜物亦同時植入該 丽0S閘/極中；及 \/將該BiCMOS裝置退火。 ^/1.如申請專利範圍第10項之方法，其中該11型摻雜物含珅 〇 qr2.如申請專利範圍第ίο項之方法，其中該11型掺雜物含砷 及嶙。 哼3.如申請專利範圍第1〇項之方法，其中該P型掺雜物包含 领0 U4. —種BiCMOS裝置含： a. 在該半導體本體上形成一p型摻雜聚矽電阻；及 經濟部中央標準局員工消費合作社印製 (請先閱讀#-面之注意事項再填寫本頁) b. 在該半導體本體上形成多個表面通道PMOS電晶體， 該表面通道PMOS電晶體中的每一電晶體含一第一摻雜聚矽 濃度的聚矽閘極，及一第二摻雜聚矽濃度的源極/汲極 區，該第一摻雜聚矽濃度大於該第二摻雜聚矽濃度。 ii.如申請專利範圍第14項之BiCMOS裝置，更包含： a.—雙極電晶體，含一選擇厚度之聚矽射極，其中該 一 1 2 _ 本紙張尺度適用中國國家標隼（CNS〉A4規格（210X297公釐） 307044, ll D8 六、申請專利範圍 摻雜聚矽閘極的厚度亦等於該選擇之厚度。 Μ".如申請專利範圍第14項之BiCMOS裝置，其中該換 雜聚矽閘極的摻雜濃度大於P型摻雜聚矽電阻。 1/.如申請專利範圍第14項之BiCMOS裝置，其中該電 阻及該摻雜聚矽閘極含硼摻雜物。 如申請專利範圍第14項之BiCMOS裝置，在該摻雜 聚矽閘極及該聚矽射極上方更包含一矽姐·層。 (請先閱讀背面之注意事項再填寫本頁) 装. 、-° 經濟部中央標準局員工消費合作社印製 一 1 3 — 本紙張尺度適用中國國家樣準（CNS ) A4规格（210X297公釐）
TW084113480A 1994-07-27 1995-12-18 TW307044B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/280,953 US5506158A (en) 1994-07-27 1994-07-27 BiCMOS process with surface channel PMOS transistor

Publications (1)

Publication Number Publication Date
TW307044B true TW307044B (zh) 1997-06-01

Family

ID=23075330

Family Applications (1)

Application Number Title Priority Date Filing Date
TW084113480A TW307044B (zh) 1994-07-27 1995-12-18

Country Status (6)

Country Link
US (1) US5506158A (zh)
EP (1) EP0694963B1 (zh)
JP (1) JPH0855924A (zh)
KR (1) KR100413015B1 (zh)
DE (1) DE69530441T2 (zh)
TW (1) TW307044B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982812A (ja) * 1995-09-08 1997-03-28 Sony Corp 半導体装置の製造方法
US5960319A (en) * 1995-10-04 1999-09-28 Sharp Kabushiki Kaisha Fabrication method for a semiconductor device
KR0167274B1 (ko) * 1995-12-07 1998-12-15 문정환 씨모스 아날로그 반도체장치와 그 제조방법
US5796148A (en) * 1996-05-31 1998-08-18 Analog Devices, Inc. Integrated circuits
JP3123453B2 (ja) * 1996-12-25 2001-01-09 日本電気株式会社 半導体装置の製造方法
JPH10242294A (ja) * 1997-02-27 1998-09-11 Toshiba Microelectron Corp 半導体装置及びその製造方法
US5827762A (en) * 1997-05-02 1998-10-27 National Semiconductor Corporation Method for forming buried interconnect structue having stability at high temperatures
US5776807A (en) * 1997-08-13 1998-07-07 Tritech Microelectronics, Ltd. Method for fabricating a triple well for bicmos devices
US6114733A (en) * 1997-10-24 2000-09-05 Texas Instruments Incorporated Surface protective layer for improved silicide formation
JP2000012714A (ja) * 1998-06-22 2000-01-14 Sony Corp 半導体装置の製造方法
US6383855B1 (en) 1998-11-04 2002-05-07 Institute Of Microelectronics High speed, low cost BICMOS process using profile engineering
JP2002299469A (ja) * 2001-04-04 2002-10-11 Seiko Instruments Inc 半導体装置
KR100510783B1 (ko) * 2002-09-17 2005-08-31 동부아남반도체 주식회사 반도체 소자의 제조 방법
JP4108444B2 (ja) * 2002-10-31 2008-06-25 富士通株式会社 半導体装置の製造方法
US7112535B2 (en) * 2003-09-30 2006-09-26 International Business Machines Corporation Precision polysilicon resistor process
KR100560819B1 (ko) * 2004-08-02 2006-03-13 삼성전자주식회사 피모스를 구비하는 반도체 소자의 형성 방법
JP2009206492A (ja) * 2008-01-31 2009-09-10 Toshiba Corp 半導体装置
US7846783B2 (en) * 2008-01-31 2010-12-07 Texas Instruments Incorporated Use of poly resistor implant to dope poly gates

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2537357B1 (fr) 1982-12-03 1985-05-31 Cables De Lyon Geoffroy Delore Dispositif de jonction d'armures de deux cables electriques
US4541167A (en) 1984-01-12 1985-09-17 Texas Instruments Incorporated Method for integrated circuit device isolation
US4902640A (en) * 1987-04-17 1990-02-20 Tektronix, Inc. High speed double polycide bipolar/CMOS integrated circuit process
US4958213A (en) 1987-12-07 1990-09-18 Texas Instruments Incorporated Method for forming a transistor base region under thick oxide
US5171702A (en) * 1989-07-21 1992-12-15 Texas Instruments Incorporated Method for forming a thick base oxide in a BiCMOS process
US5107321A (en) * 1990-04-02 1992-04-21 National Semiconductor Corporation Interconnect method for semiconductor devices
US10645893B1 (en) 2019-03-19 2020-05-12 Limagrain Europe S.A. Inbred corn line CB93

Also Published As

Publication number Publication date
KR960006006A (ko) 1996-02-23
DE69530441D1 (de) 2003-05-28
US5506158A (en) 1996-04-09
DE69530441T2 (de) 2004-03-04
EP0694963A3 (en) 1998-01-07
EP0694963A2 (en) 1996-01-31
JPH0855924A (ja) 1996-02-27
KR100413015B1 (ko) 2004-03-20
EP0694963B1 (en) 2003-04-23

Similar Documents

Publication Publication Date Title
TW307044B (zh)
US5105252A (en) Low voltage BiCMOS and high voltage BiCMOS the same substrate
US5661046A (en) Method of fabricating BiCMOS device
US5793107A (en) Polysilicon pillar heat sinks for semiconductor on insulator circuits
TW432634B (en) A semiconductor on insulator (SOI) transistor with a halo implant
US6372562B1 (en) Method of producing a semiconductor device
KR100562539B1 (ko) 벌크 씨모스 구조와 양립 가능한 에스오아이 구조
TW293935B (zh)
JP4608133B2 (ja) 縦型ｍｏｓｆｅｔを備えた半導体装置およびその製造方法
US4885617A (en) Metal-oxide semiconductor (MOS) field effect transistor having extremely shallow source/drain zones and silicide terminal zones, and a process for producing the transistor circuit
US4905073A (en) Integrated circuit with improved tub tie
US6451640B1 (en) Semiconductor device having NMOS and PMOS transistors on common substrate and method of fabricating the same
US6265248B1 (en) Method for producing semiconductor-on-insulator structure with reduced parasitic capacitance
KR100223992B1 (ko) 상보형 mos 전계효과 트랜지스터 및 그 제조방법
JP2010502015A (ja) 相補型シリコン・オン・インシュレータ（ｓｏｉ）接合型電界効果トランジスタ、及びその製造方法
KR100344734B1 (ko) 자기 정렬 동적 임계치 전계 효과 디바이스 및 그의 제조 방법
JP2002110990A (ja) 半導体装置およびその製造方法
US5107321A (en) Interconnect method for semiconductor devices
US5231042A (en) Formation of silicide contacts using a sidewall oxide process
JPS60100469A (ja) 半導体装置
US5946581A (en) Method of manufacturing a semiconductor device by doping an active region after formation of a relatively thick oxide layer
KR970003898B1 (ko) 반도체 집적 회로 장치의 제조 방법
TW200405521A (en) Method for producing low-resistance OHMIC contacts between substrates and wells in COMS integrated circuits
TW258830B (zh)
JP3119902B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees