TW298665B - - Google Patents

Download PDF

Info

Publication number
TW298665B
TW298665B TW085105156A TW85105156A TW298665B TW 298665 B TW298665 B TW 298665B TW 085105156 A TW085105156 A TW 085105156A TW 85105156 A TW85105156 A TW 85105156A TW 298665 B TW298665 B TW 298665B
Authority
TW
Taiwan
Prior art keywords
region
sub
type
surface layer
base region
Prior art date
Application number
TW085105156A
Other languages
English (en)
Original Assignee
Philips Electronics Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics Nv filed Critical Philips Electronics Nv
Application granted granted Critical
Publication of TW298665B publication Critical patent/TW298665B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692Surface layout
    • H01L29/0696Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095Body region, i.e. base region, of DMOS transistors or IGBTs

Description

經濟部中央標準局員工消費合作社印製 A7 --------- B7 _ 五、發明説明(1 ) " s 發明與—半導體裝置有關,此裝置有一半導體主體, 在表面上有一橫向絕緣閉雙極電晶體(UGBT )之電路元件 同時包括一第一導電型之表面層,與表面鄰接並在與表 面相對之一邊經pn接面併入第二導電型(與第一導電型相 反)之區域(以下簡稱爲基板此電路元件於表面層中置 有第二導電型之基極區、由基極區中所提供第一導電型表 面區形式之源極、由鄰接基極區第一導電型表面區之—部 分所形成之漂移區、藉漂移區與基極區隔開且包含第二導 電型表面區之排流及由漂移區與源極區間基極區之一部分 所形成波道區上方之絕緣閘電極。此種裝置曾揭露於由 Robinson及其同仁所發表之「具有經改進閂鎖特色之橫向 絕緣問電晶體」一文中,該文發表於IEDm Tech. Dig.雜誌 之第744-747頁,於1985年出版。 此種電路元件在文獻中有多種不同之縮寫名稱,例如 LIGBT(橫向絕緣閘雙極電晶體)、LIGT(橫向絕緣閘電晶體) 以及LIGR(橫向絕緣閘整流器)等。此種元件通常是由 -T.DMOST-(橫向DMOST)所形成,其中之排流形成一整流 器接頭(例如一個pn接面)而和DMOST之漂移區相接。在 「接通電源J (on)之狀態下,此一整流器接頭即變成前向 偏壓,同時也會將少數載子注入漂移區,從而漂移區之 導電性即會增高。此外,更可藉著二極體作用(如此即可 經由MOS波道供應電子)及雙極電晶體作用(使排流如同一 射極,而DMOST之基極區域則如被注入之充電載子之集 極)以增進此種故應。由於打開電源時的低電阻和橫向結 -4- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) I——I——I叫裝! (請先閲讀背面之注意事項再填寫本頁〕 -訂 經濟部中央標準局員工消費合作社印製 298665 Α7 Β7 五、發明説明(2 ) 構,這些元件特別適於切換積體電路中之強勁電流,在 這些電路元件中可能會發生一個問題,即寄生pnpn故應( 在一個η波道電晶體中),通常被稱爲閂鎖,因而會損傷 甚至摧毀電晶體。 在上述Robinson之論文中提出有數點建議來抑制此種 pnpn(或在互補時則爲npnp)效應。該論文圖2b中所提出之 建議係在p型基極區域不朝向排流之側面提供一相當深之p 型表面區’自該表面延伸至p型基板中。如該文所指出, 此一方法較爲無效,因爲寄生npn電晶體之基極電阻rbb仍 然相當高。根據該文所提出之另一項建議(示於圖2〇中), 在整個基極區域下方,介於p型基板和η型表面層間之介面 處提供一ρ型埋入層,此層自基板伸入ρ型基極區域中。此 方法對抑制閂鎖情形相當有效,但它仍有很大的缺點,因 爲隱藏層能增加DMOST之臨界電歷·,從而降低特定閘電 極之波道電流。此外,埋入層之存在可能爲形成表面層之 晶膜層之厚度有所限制。舉例來説,在高電壓用途中,可 能需要使用非常厚的晶膜層。 本發明之目的在提供一項本文首段所述之半導體裝置, 該裝置中之閂鎖情形可有效加以抑制,而上述已知裝置之 結構和運作方面之缺點則可予以避免。 根據此一目的之本發明半導體裝置之特徵在於其源極包 含數個在表面處看彼此相鄰且相隔一段距離之次區域,同 時其基極區域包含第一和第二次區域,其中之第一次區域 自表面向下伸入表面層一較小深度,並將上述源極之次區 -5- 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210Χ 297公釐) ' (請先聞讀背面之·;i意事項再填寫本頁) •裝. 線 A7 B7 五、發明説明(3 ) 域與表面層分開,而基極區域之第二次區域自表面向下伸 入表面層一相當大之深度,同時在表面處看,該第二次區 域是以橫向自源極之各個次區域間較第一次區域之毗都部 佾更加深入漂移區。由於較深之第二次區域(其電阻係數 相當低)和波道--樣置於基極區域之同—侧,因此可保持 較低之寄生npn電晶體基極電阻,因而可有效避免寄生 ρηρη作用。由於此一降低電阻區域位於實際波道區域旁, 所以電晶菝之臨界電壓不會或幾乎不會受到第二次區域之 影響。此外,第二次區域可由一適當深度和攙雜濃度之表 面區域所形成’而對其他參數(如表面層之厚度)之選擇可 保有相當大之自由度》 在此提供一項具有特別優點之具體實例,即ligbt可輕 易地併入積體電路,而第二個次區域可與島絕緣同時形成 。此項具體實例之特徵在於基極區域之第二個次區域是與 第二導電型之基板導電相連。 經濟部中央標準局員工消費合作社印11 -II Ίΐ (請先閲讀背面之注意事項再填寫本頁) 線 拫據本發明裝置之一重要具體實例其特徵在於其第—導 電型之源極之各個次區域被第二導電型基極區域之插入部 份所分隔。伸入不同次區域之源極之次區域會降低基板區 域中之電阻’因而更抑制了寄生pnpn(或npnp)效應。 另外,在實際情況中亦發現,閂鎖情形可能在較大之電 晶體中,例如具有較高W/1比率之電晶體中,於較.低之電 流密度時發生,而較不會在較小的電晶體中發生。根據本 發明半導體裝置之另一具體實例其特徵在於上述源極之每 馏次區域皆提供有一鎮流電阻。本發明係根據一項認識, -6- 本纸浪尺度適用中國國家標準(CNS ) Λ4規格(210X297公釐) 鲤濟部中夬襟準局員工^費合作,社印製 A7 ------B7 _ 五、發明説明(4 ) 即大電晶體和小電晶體間之閂鎖作用之差異可能是由熱效 應所引起:即大電晶體中心之溫度可能較邊緣處之溫度稍 高,因此局部基極電阻也變得較高,而中心部位之ρηρη效 應也較早開始》鎮流電阻提供了一個負回饋,因而局部降 低了源極區和基極區域間ρη接面上之電壓。 在此將參考數項具體實例及附圖來詳細説明本發明,其 中: 囷1爲拫據本發明之半導體裝置之設計圖; 罔2 a取自線ΤΜΙ部份本裝置之橫截面圖; 圖3爲取自線ΙΙΙ-ΠΙ部份本裝置之橫截面圖; 囝4爲本裝置之寄生pnpn之一個同等電路圖; 圖5爲根據本發明半導體装置之第二項具體實例之設計 圖; 囷6爲恨據本發明半導體裝置之另—具體實例之設計圖 〇 上述各圖僅爲圖示説明,並未按實際比例續·製。尤其是 垂直方向之尺寸已予特別放大。此外,圖中僅顯示出本裝 置包含有LIGBT之部份。從下列説明中,熟於此項技術者 即可看出,LIGBT可舆其他電路元件形成積體電路之一部 份。由於這些元件,例如雙極電晶體、二極體、電阻器等 ’均可以已知的方法製造,此處不再深入討論這些元件。 图1至囷3爲本發明裝置之第一個具體實例。此裝置包含 —個半導體主體1,此主體在本例中是由矽製成,但亦可 由任何其他適當的已知丰導體物質製成。半導體主體包含 -7- 1--- - - 國國家標準(CNS ) Μ現格(2丨〇;)<297公着) (請先閏讀背面之注意事項再填寫本頁) -裝. 、1Τ 經濟部中央標隼局員工消費合作社印製 298665 at _____B7 五、發明説明(5 ) —個第一導電型之表面層3(在此例中爲η型),連接表面2 並位於面離該表面之侧,透過一個ρη接面4而併入第二導 電型(在此例中爲ρ型)之區域5(以下稱爲基板)中。LIGBT 责際上是由一在η型表面層3中所提供且包含p型基極區域 6 I橫向DMOST (LDMOST )架構所形成β 一個η型表面區7 置於基極區域6中,藉ρ型區域6而與η型表面層隔開,並 形成電晶雖之源接區。LDMOST架構更包含一個由郝接基 極區域6心表面層3之部份8所形成之漂移區。而在另一側 ,漂移區與電晶體之排流相鄰,在LIGBT中常稱爲陽極, 同時包含一ρ型表面區9,形成與漂移區8之ρη接面1 〇。 源極區7和基極區6與使介於區域6和7間之ρ η接面短路 之源極接點11導電相連。漂移區8和已大量攙雜過的η型 接觸區13與排流接點12相連接,同時與使ρη接面短路 之區域9連接。電晶體更包含有一個在波道區15之上所置 之閘電極14,波道區15是由位於源極7和漂移區8間之基 極區域6之一部份所形成。閘電椏14以閘介質16而與波道 區15隔開,該閘介質16通常是由氧化矽所形成。 源極區包含數個次區域,這些次區域在圖1中以7a,7b ,7c等符號表示,同時,自表面處看,這些次區域彼此相 舭,並互相隔開一段距離。基極區域6是由第一個次區域 6a和第二個次區域6b所組成,此二區域在圖1以虛線顯示 ,以便清楚識別。形成電晶體波道區1 5之第一個次區域 6a自半導體主體之表面2向下延伸較淺深度而進入表面層 3 ’’第二個次區域6 b則自表面2以較深深度伸入表面層3。 -8 - 本紙張尺度通用中國國家標準(CNS ) Λ4規格(210X297公釐) --------^I辦冬-- (請先閲讀背面之注意事項再填寫本育)
、1T Τ 線 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明(6 如岡1所清楚顯示,次區域6b自7a,7b等次區域間,較之 基極區域中較淺的第一次區域6a之鄰接部份更深遠地橫向 伸入漂移區8中。 爲清楚説明此處所述LIGBT之效應,圖4顯示了寄生 ρηρη之同等電路圏。pnp電晶體丁丨是由p型區9,η型漂移 區8和ρ型基極6所形成,分別成爲ρηρ電晶體之射極、基極 和集極ύ ηρη電晶體Τ2則包含η型區域7、ρ型區6和η型漂 移區8,分別形成ηρη電晶體之射極、基極和集極。被陽極 區9注入漂移區8、並被ρ型基極區域收集之電洞在源極區 7之下通過,而流向接點11。在圖4中以R代表相對應之電 阻。此電阻愈大’ ρηρη電晶體將按比例以較低電流導電。 低電阻次區域6b之出現顯著降低了基極區域中之電阻R。 LIGBT之臨界電壓則同時由次區域6a之濃度來決定,而可 保持在所需之低値》 另外’也可在基板5和表面層3之間使用p型埋入區is而 更加降低上述電阻。上述埋入區如圓2所示可延伸在整個 基極區6之下方。 本LIGBT之實例適於在高電壓之運作,因此,在開始製 造時就使用一相當高電阻(電阻率約爲公分9〇歐姆)之p型 基板5。p型埋入區(如埋入區18)是以眾所熟知之方式形 成,在半導體主體置有其他電路元件(如雙極電晶體)之他 處則爲η型《—個n型表面層3 (例如2 3微来厚)以約每公分 60歐姆之電阻率’如晶膜般地沉澱在基板5之上。因此, 汁度和挽雜濃度應爲對高電壓元件可利用文獻中熟知之更 --------—裝------訂-----叫線 (請先閱讀背面之注意事項再填寫本頁) 9- 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(7 ) 換表面原則在崩潰現象發生前,至少自基板局部耗盡整個 晶膜層之厚度。在下一步驟中,透過擴散硼原子,提供了 較深的ρ型次區域6b ^此時,可在此擴散過程的同時,形 成烏絕緣區,將晶膜層細分成•互相絕緣之島。凸出的指狀 物6b和指狀區間之空間隙寬度太約爲3〇微米。然後以熱 氣化之方法長出厚度〇. 1微米之閘氧化物1 6,從而一層多 晶冷(以下簡稱爲P〇ly)會被沉澱、挽雜並定樣,以獲得 LIGBT之閘電極14,若有必要也可獲得更多電路元件之部 份。然後在η型區7和13形成之後、提供P型區“和9。在 表面上即會覆蓋一氧化物和(或)氮化物之介質層,並於其 中以一般方法提供接觸窗。接下來就沉澱並定樣一攙有矽 之金屬層Α1以取得接點。請注意,LIGBT之源極和排流 接點1 1和1 2延伸至漂移區.之上方,因此形成一電場平板 ’而得到較佳之電場分佈和較高之崩溃電壓。 在此處所述之實例中,源極區7形成一連續區,在此區 中電晶鳢在指狀區6b處之臨界電壓較在指狀區6b間區域 中之電冬有所増加。在圖5則更進一步地降低圖4中之電阻 R,藉此可更爲増加通過LIGBT之電流,而避免閂鎖現象 。囷中僅示出源極區7和基極區域6 »其餘元件則與圖1中 相對應之元件完全相同,並未在圖5中示出以求清晰基 極區域6仍包含一界定LDMOST臨界電壓之較淺ρ型區6a 及較深區6b,其中有凸起且深入漂移區8且爲陽極(未示出) 注入漂移區之電洞形成一集極之指狀物。源極區並不像前 例會形成一連續區,但它在此處包含一些獨立且被p型基 -10- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) --------^—裝------訂------^線 (請先閱讀背面之注意事項再填寫本頁) 五、發明説明(8 A7 B7 經濟部中央標準局員工消費合作社印製 搔區域6亙相分離之區域7a、7b和7c。雖然在此建構中 LDMOST之波道長度比前例中之波道長度小,但由於在區 6b中义高臨界電壓’其對通過電晶體之電流影響相當小。 相較之下,在p型指狀物6b區内若無η型區即會顯著降低 基極電阻R。 在實務中更進一步發現,使閂鎖發生之通過LIGBT之電 流階度在大型電晶體中通常較在小型電晶逋中爲低。可能 的解釋是’由於LIGBT之中心部份與四周相比,其散熱較 差’因此在中心部位之溫度較四周要高,而局部電阻R (見 囷4 )亦是如此。此種效應可藉由ηρη次電晶體射拯路徑中 又電阻而抵消,此等次電晶體之射極均由每個次區域7 a、 7b等所形成。此電阻也可由區域7a、7b、7c本身之内部 電阻取得》此一做法在具體實例之計劃圖(圖6 )中示出。 在此圈中已繪出基極區域之較深次區域之指狀區以及次 區域7a和7b。這些次區域中有窄化的部份19,使得電阻 可達一逍當値。本圖亦示出接觸窗2〇,在其中基極區域6 和源極7與源極接點U(未示於圈中)相連。由於接觸窗2〇 杜乍化邱份19之區域處提供一種壓_縮狀況,所以源極接點 11僅會在21之區域處與次區域7a和7b等接觸。若提供一 層約10歐姆之電阻,就可能達成在每30微米之區中僅有 數卜歐姆之射極串聯電阻,這在大多數情況下即已足夠。 須知本發明並不僅限此處所提出之具體實例,對熟於此 項技術者而言’在本發明範疇内亦可有許多變化。因此, 上述具體實例中之導電類型可以相反。此外,在此所述具 11 本紙張尺度適用中國國家標準(CNS ) A4規格(210'〆297公釐) (請先閱讀背面之注意事項存填寫本其) Τ .装· •tr Α7 Β7 五、發明説明(s ) 體實例中之p型陽極區9,可能以數個彼此相鄰且被插入其 間之η型表面層3所隔離之次區域形成。如1990年4月4日之 欧洲專利申請中(申請號ΕΡ-Α10 361 589)所述,此種將陽 極再加分割可對LIGBT之速度有相當改進,特別是在電晶 體關掉後。 |丨丨丨丨ί Ίτ (請先閲讀背面之注意事項再填寫本頁吣 訂 Γ 線 經濟部中央標準局員工消費合作社印製 本紙法尺度適用中國國家標準(CNS ) Α4規格(2丨0X297公瘦)

Claims (1)

  1. 經濟部中央梯準局工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 1 一種半導體裝置,具有一半導體主體,在其表面具有一 LIGBT類型(橫向絕緣閘雙極電晶體)之電路元件,同時 包含一個第一導電類型之表面層,鄰接表面並在相對於 此表面之一側透過一個pn接面而併入第二且屬相對導電 類型之區域(以下稱爲基板),此電路元件包含在表面層 中提供之第二導電型基極區域和在基極區域中提供之表 面區域形式之第一導電型源極,以及一個由鄰接基極區 域;第一導電型之一部份表層所形成之漂移區和一個藉 著漂移區而與基極區域隔開且包含第二導電型表面區之 排流,還包含一個在一波道區上方之絕緣閘電極,該波 道區是由位於漂移區和源極區之間之基極區域之一部份 所形成’其特徵在於源極包含數個次區域,這些次區域 自表面處看是彼此相鄰且相隔一段距離,同時其基極區 域包含第一和第二次區域,第一個次區域自表面向下以 不大之深度伸入表面層’並將上述源極之次區域與表面 層分開,而基極區域之第二個次區域自表面向下以相當 大之深度伸入表面層,同時從表面看,第二個次區域在 源極之次區域間,以較第一個次區域之鄰接部份更大之 深度橫向伸入漂_區。 2. 根據申請專利範固第丨項之半導體裝置,其特徵爲基極 區域之第二個次區域與第二導電型之基板導電相連。 3. 恨據申請專利範固第1或2項之半導體裝置,其特徵爲第 一導電型之源接之次區域被基極區中插入之第二導電型 部份隔開。 -13- +紙浓尺度通用中國國家標準(CNS ) A4規格(210X297公羡) --------「裝— (請先閲T*背面之注意事項再填寫本頁) 訂 -14 A8 B8 C8
    4·申4㈣範(^第…項之半導體裝置,其特徵爲名 衣面區和基板區之間提供一第二導電型之埋入區,此區 又撞雜浪度較基板爲高,且自基板伸入表面層之一部箱 ’並更進-步伸至至少整個基極區下方之大部份。 根據中請專利範固第142項之半導體裝置,其特徵爲源 極t每個次區域均提供有一個鎮流電阻。 根據申請專…項之半導时置,其特徵爲該 電路,件形成積體電路之一部份,爲此目的表面層被再 分爲若干島,藉著從表面向下延伸通過整個表面層之厚 度而達基板之第二導電型絕緣區來提供更多電路元件。 (請先閲讀背面之注意事項再填寫本頁) -裝. 訂 經濟部中央標準局貝工消費合作社印製 •14· 本紙張尺度適用中國國家梂準(CNS) A4規格( 210X297公釐)
TW085105156A 1995-03-23 1996-04-30 TW298665B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP95200726 1995-03-23

Publications (1)

Publication Number Publication Date
TW298665B true TW298665B (zh) 1997-02-21

Family

ID=8220121

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085105156A TW298665B (zh) 1995-03-23 1996-04-30

Country Status (6)

Country Link
US (1) US5796146A (zh)
EP (1) EP0761016B1 (zh)
JP (1) JPH10501103A (zh)
DE (1) DE69624305T2 (zh)
TW (1) TW298665B (zh)
WO (1) WO1996029741A2 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0922302A2 (en) * 1997-05-23 1999-06-16 Koninklijke Philips Electronics N.V. Lateral mos transistor device
US6144070A (en) * 1997-08-29 2000-11-07 Texas Instruments Incorporated High breakdown-voltage transistor with electrostatic discharge protection
US6252278B1 (en) * 1998-05-18 2001-06-26 Monolithic Power Systems, Inc. Self-aligned lateral DMOS with spacer drift region
US6028337A (en) * 1998-11-06 2000-02-22 Philips North America Corporation Lateral thin-film silicon-on-insulator (SOI) device having lateral depletion means for depleting a portion of drift region
US7109551B2 (en) * 2003-08-29 2006-09-19 Fuji Electric Holdings Co., Ltd. Semiconductor device
CN1820374A (zh) * 2004-03-26 2006-08-16 三垦电气株式会社 半导体器件
JP2007049061A (ja) * 2005-08-12 2007-02-22 Toshiba Corp 半導体装置
US7763937B2 (en) * 2006-11-15 2010-07-27 Freescale Semiconductor, Inc. Variable resurf semiconductor device and method
US8669640B2 (en) * 2009-07-14 2014-03-11 Freescale Semiconductor, Inc. Bipolar transistor
JP2011100847A (ja) * 2009-11-05 2011-05-19 Sharp Corp 半導体装置及びその製造方法
JP6455169B2 (ja) * 2015-01-19 2019-01-23 株式会社豊田中央研究所 半導体装置
JP6837384B2 (ja) * 2017-05-23 2021-03-03 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN109994546B (zh) * 2017-12-29 2022-05-27 中芯国际集成电路制造(上海)有限公司 一种横向双扩散金属氧化物半导体器件、电子装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4682195A (en) * 1985-09-30 1987-07-21 General Electric Company Insulated gate device with configured emitter contact pad
US4963951A (en) * 1985-11-29 1990-10-16 General Electric Company Lateral insulated gate bipolar transistors with improved latch-up immunity
ATE211306T1 (de) * 1988-09-22 2002-01-15 Koninkl Philips Electronics Nv Laterale bipolare transistoranordnungen mit isolierter steuerelektrode mit geteilter anode
JP2650519B2 (ja) * 1991-07-25 1997-09-03 株式会社日立製作所 横型絶縁ゲートトランジスタ
US5227653A (en) * 1991-08-07 1993-07-13 North American Philips Corp. Lateral trench-gate bipolar transistors

Also Published As

Publication number Publication date
US5796146A (en) 1998-08-18
DE69624305T2 (de) 2003-06-26
EP0761016B1 (en) 2002-10-16
WO1996029741A2 (en) 1996-09-26
DE69624305D1 (de) 2002-11-21
JPH10501103A (ja) 1998-01-27
WO1996029741A3 (en) 1997-01-03
EP0761016A1 (en) 1997-03-12

Similar Documents

Publication Publication Date Title
TW417307B (en) Semiconductor device
US4963951A (en) Lateral insulated gate bipolar transistors with improved latch-up immunity
TW583773B (en) Semiconductor device for power regulation
TW298665B (zh)
GB2083700A (en) Semiconductor device having a reduced surface field strength
JPH10506503A (ja) Hv−ldmost型の半導体装置
GB2111745A (en) Insulated-gate field-effect transistors
GB2089119A (en) High voltage semiconductor devices
JPH0347593B2 (zh)
US4936928A (en) Semiconductor device
JPS62131580A (ja) 高速スイツチング横形絶縁ゲ−トトランジスタ
KR100278526B1 (ko) 반도체 소자
KR101029180B1 (ko) 저 누설 집적 다이오드
JPH08502858A (ja) 電界効果により制御される半導体素子
US5198688A (en) Semiconductor device provided with a conductivity modulation MISFET
EP0091710A2 (en) Transistors
EP0064614B1 (en) Improved emitter structure for semiconductor devices
KR0138917B1 (ko) 반도체 소자
US3936856A (en) Space-charge-limited integrated circuit structure
KR100355515B1 (ko) 측방절연게이트바이폴라트랜지스터타입의회로소자를구비한반도체장치
JPH10512103A (ja) 半導体抵抗装置
JPS6241427B2 (zh)
KR100241055B1 (ko) 트렌치-게이트 수평형 절연게이트 바이폴라 트랜지스터
JP2536137B2 (ja) 伝導度変調型mosfetを備えた半導体装置
JP2916158B2 (ja) 導電変調型mosfet