TW296461B - - Google Patents

Download PDF

Info

Publication number
TW296461B
TW296461B TW082111086A TW82111086A TW296461B TW 296461 B TW296461 B TW 296461B TW 082111086 A TW082111086 A TW 082111086A TW 82111086 A TW82111086 A TW 82111086A TW 296461 B TW296461 B TW 296461B
Authority
TW
Taiwan
Prior art keywords
layer
article
item
applying
liquid
Prior art date
Application number
TW082111086A
Other languages
English (en)
Original Assignee
Electrotech Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Electrotech Ltd filed Critical Electrotech Ltd
Application granted granted Critical
Publication of TW296461B publication Critical patent/TW296461B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882Reflowing or applying of pressure to better fill the contact hole

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

A6 __B6 五、發明説明( ) 本發明係關於若干配置其中一材料層形成在表面上使 得材料被引入至表茴内之孔洞或溝稽中。特別地,但非唯 —地,本發明係關於若干配置其中該表面為一半導體晶片 (或供積體電路用之基質)之表面。 於半導體晶片中形成一半導體装置期間有若干情形係 箱在晶片上沈積一材料層。此種情形之一係發生在導體或 半導體軌跡即將形成於晶片上之時,因此該類軌跡可接觸 裝置或電路之主動區。通常,此類軌跡接箸需延伸穿過晶 片表面上之絕续層俾接觸該絕续層下側之主動區或該絕緣 層下側之其他導簏軌跡(孔洞通常稱作通道(via))。軌 跡依此方式延伸穿過一孔洞時,一重點爲充填該孔洞之材 料(如金屬)數量需足Μ確保良好之電氣接觸。 另一情況係當電絕緣層即将形成在晶片上以隔離主動 區及/或導體軌跡,或形成一既知鈍化層之保護覆蓋。此 種絕緣層經常霖覆蓋晶片上之導饅軌跡或其他结構,且此 類结構可相互靠近使得其間之空隙形成狹窄之溝槽。重要 .事項為絕续材料係Μ充分厚度覆蓋所有表面以提供良好之 電氣絕续,且絕緣層之頂面將足夠平滑俾供晶片處理之次 一階段之用。 於半導體晶片之表面上形成材料層之正常方式為採用 一沈積技術,例如導體層用之噴鎪,或絕緣層用之化學氣 相沈積等。依此技術,即將形成材料層之表面係以即將沈 積之材料顆粒加以ft搫直到完成適當厚度之材料層為止。 在材料層表面具有延伸至晶片表面之孔洞或溝棺之情 衣纸乐迖月女遵—基家谆孕規洛210X297公货' _ 3 : J......................................................... ......................^.......................玎.................... f請先父1*背面之注意事項--,場寫衣頁} 蛵濟部办夫蜞準局員工消费合作社印製 ^^〇4βί Α6 _____Β6_ 五、發明說明( ) 形下,材料顆粒係沈積在孔洞或溝槽之側邊或基底,但吾 人己發現即將沈積之顆粒傾向於主要在孔洞或溝楮之口部 ,因此當沈積作業持續時口部寬度卽減少。此效果為孔洞 或溝棺内部可能以蔭蔽(shadowing〉爲若且可能在孔洞或 溝榷口部之沈積物有效封閉孔洞或溝槽並阻止其内從事進 一步沈積之前《或所需厚度已沈積在表面其他部分之前, 無法於孔洞内側沈積適當厚度之材料層。當结構寬度減少 時此一問題變得更為顯箸,而半導體技術之發展卻導致朝 更小及更窄的结構遇進。 製造一適當導體層之另一方法為首先以一金屬充填孔 洞,且接著在絕緣層及充填孔洞上形成金屬層。因此*該 孔洞可採用一例如化學氣相沈積之技術並以鋳加以充媾, 且接著可藉著上述之嗔鍍技術在表面上沈積一較通用之金 屬,例如鋁或鋁合金。然而,藉化學氣相沈積而用以充《 孔洞之材料所甩之氣態源甚為昂貴,且需採包含不同材料 之兩階段製程,故提升了整値装置之成本。 孔洞可藉箸在高溫(>500〉下噴鍍及/或利用鴒壓噴 鍍之方式加以充填,但金屬品質會降低,且製程欠一致並 難Μ控制。鋁之化學氣相沈積(CVD〉方式有可能且確可充 填孔洞,但裂程缓慢、難Κ控制且箱要一適當種子層之先 期沈積,另接著需要包含不同材料的兩階段製程。 有不同之製造一適當绍緣層之方法。一方法爲藉著化 學氣相沈積(CVD)方式沈棟所需厚度之一部分,且接著藉 噴鍍蝕刻或活性離子蝕刻來移除突出於溝檜上之材料層部 衣紙法尺度遄用t a 3家 >票準: CXS , 210 X 29 了公笼i - 4 - ' …'............................................................................^......................^ ί請先父讀背面之注意葶"'再"寫本頁} A6 __B6 五、發明説明( ) 吾人己瞭解假設高壓足夠高,則亦無需提升溫度。因 此,在第一觀點方面,本發明建議一材料層形成於物品之 表面上而該表面具有一凹部(例如一孔洞或溝檀)且該材料 層覆蓋該孔洞或溝槽之口部。接著,在不提升溫度之情形 下,物品及材料層接受足以使材料層變形進入孔洞或溝棺 内之高壓程序。 完成材料層變形所需之精確壓力條件將視所用材料而 定,但對鋁或鋁合金而言,壓力將需高於200 X 10s pa (30,000ρ· s. i)且己發現超過 700 X l〇6pa ( 100, 000p. s. i) 之壓力較適合。 通常用來形成導饅軌跡之合金爲Al/0-2% Si/0-4 % Cu/0-2% Ti組合物且據發現在此種條件下此類合金 可適當地變形。 本發明未限定為形成材料層之一待定方法,且如上所 討論者,噴鍍或化學氣相沈積等技術均可採用,雖然其他 不同方法例如真空蒸發或液體應用等亦可採用。實際上, 材料層有可能預先成型為一薄膜而該薄膜接著置放於物品 上° 因此,為於半導髏晶片上形成一材料層而該層延伸穿 過晶片表面上之下側層中之孔洞或溝槽,則形成該層之材 料(例如錨或其他適當材料)首先?i著例如嗅鍍而沈積在下 倒層之表面上。接著材料可沈積在孔洞或溝楮之側邊與基 底上,雖然结構之口部厚度將較厚。當沈積適當數置之材 料時沈積作業卽停止且形成物接受高壓達一足夠長之期間 (請先'?讀背面之注意真"再旗寫.尽頁) 本故乐Λ,受ι![月今虿基家嘌準 CNS,,玄4規格「210x297公雙 6 ^06461 A7 B7 經濟部中央樣準局貞工消费合作社印製 五、發明説明() 分。此種循琛可重複進行直到沈積達足夠厚度為止,蝕刻 步»乃用以防止溝槽口部之封閉。然而,該製程缓慢,需 若干步《且霈為不同幾何形狀而調整。 另一方法為沈積一绝錁材料(其可藉熔化而逆流)例如 摻雜硼或磷之氣化矽。該材料可藉CVD加以沈稹且接著加 熱直到該材料流入溝槽内為止。然而,此種材料逆流所需 之溫度大於8001,此溫度將使任何現存之鋁質軌跡均熔 化且會迪成晶片中装置之主動區内所不欲得之擴散。 第三種方法供施加一液鳢溶液至晶片表面上而此種掖 釀於後鑛加熱時可形成一固態絶綠靥例如習知之“自旋玻 璃”(spin-on-glass)。材料在首度施加時即流入溝槽内 。然而,該材料在加熱製程後傾向於保持某些水份且此一 水份會造成装置因腐蝕所致之不可靠性。可能霈要一軍蓋 靥以密封抗拒水份而如此會增加裂程步费之數目且因此裝 置之成本。 在申請人之歃洲專利申請案第92304633.88«中,吾人 建議在物品表面上形成一材料層,其中該表面(例如一晶 片)具有一凹部例如一孔洞或溝槽,該孔洞或溝槽之倒邊 及基底将設置一覆蓋以提供霣氣接觸或絶绨。接瞽,吾人 建謙物品(包括材料曆)接受足以使材料曆變形之离壓及高 溫〇 吾人認為造成形變之主要因素為离壓及高溫所激發之 差排》移所致之塑性流動。吾人亦認為表面擴散,粒狀邊 界鑛散及晶格擴散均具有高溫所瀲發之效匾。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背*'之注意^項再填寫本頁) .'•~ 訂 線 Α6 Β6 經濟部中夬蜞详局員二消费合作社印& 五、發明説明( ) Μ造成材料之移動進而充填结構,或充分地移入结構内W 容許一可靠之電氣接觸(假設材料為金屬)或提供可靠之電 氣絕緣(假設材料為一絕緣證)。 重要事項為结構之口部藉沈積而完全封閉,留下一位 在结構内之封閉口部下側之空隙。结構之口部的此種封閉 可藉著空隙外側之高壓而使材料被推下至结構内並令空隙 崩陷。因此當材料在高壓情況下移動時空隙即被充填。因 此,非如習知配置般,結構口部之封閉並非代表材料量之 一限制而該材料量在步驟结束時可充填结構以完成一令人 滿意之接點或絕緣醴。 鋁或某些鋁合金特別適用於本發明此因其屈服強度較 其他通用金屬爲低。因此,它們將在相對較低之壓力下變 形成移入或充填孔洞。對其他材料而言,將需較高之壓力 〇 雖然本發明所需之高壓可利用氣體達成,惟較佳採用 者爲液饈。此外 > 吾人明瞭液體亦可應用於歐洲專利申請 .茱89304633.8之技術内。因此,雖然本發明之第一観酤 之一較佳特點爲利用一液體達成高壓,惟其亦形成一第二 (獨立)觀點的基礎。 第二觀點為一材料層形成在物品之表面上,該表面中 具有一凹部(例如一孔洞或溝槽〉而該材料層覆蓋孔洞或溝 槽之口部。接箸,至少材料層之外露表面與受魘液趕接觸 。材料層所暴露下之高壓接著使材料層變形進入孔洞或溝 槽内,此可能因壓力單獨所致,或另由高S及溫度兩者所 .................................................................................^......................玎.................^ t請先"讀背面之注意享項再磺寫本頁) 本纸任瓦度退刃中2 3家蜞準fCNS 現洛、210x 297公重 7 A6 B6 砹濟*·._夫嶂羊扃貞工-jiff合作社印3i 五、發明説明( ) 致。 較宜採用掖韹來逹成非常高之壓力比因此類壓力可較 快且較安全地達成。因液體幾乎無法壓縮,故甚少工作需 在壓縮条统内完成以達成非常高之壓力。例如,壓縮乙醇 逹10 %可產生約130 MPa之壓力而壓縮氬達10%可產生僅 0.01 MPa之壓升。在非常高之壓力下的液體具有較相同IS 力下之氣體為少之儲存能量,此因較少之工作加諸其上之 故,因此較少之能量可在未受控制之解壓下披釋出K降低 安全風險。 吾人希採用一液體其在處理後不會於物品上留下殘餘 物。較佳地,液體爲一種不具溶解固體之液髏。液體較宜 爲一種在處理结束時可容許自工作件處蒸發之液體。乙醇 爲一適當之例而液態之氧化碳亦然。 所採用之液證需於處理期間與所用之溫度相容。假設 液饉之溫度超過其三倍點時,則液體即轉變成氣體。乙醇 及二氧化碳分別具有位於臨界溫度514K及3041(之三倍點。 假設每種情形中之溫度不超過値別之臨界溫度則可採用此 類液饅。 水亦為使用在本製程中之適合液饅。水之使用可容許 作桊在較高溫度下進行,此因其三倍點發生在臨界溫度 6471(處之故。 可採用其他液體。已說明之形成材料層之技術無論該 材料層爲導饈,絕緣體或半導體均可採用。 前已提及之重要事項為结構之口部將藉沈積來加以完 玉妖浚尺't—迗家锇洋..CN.S ! » 4規咯! 210 X 297公龙- 一1 : ·:..................................................................................裝......................·玎....................·果 <請先«讀背云之;*意事項再>4寫本頁) Α6 Β6 經濟部t夬桴準局員工消費合作社印製 五、發明説明( ) 全封閉而留下封閉口部下側之空隙。假設沈積為垂直或實 質垂直者《吾人已發現此種口部之封閉需要一厚度至少如 孔洞寬度般之表期沈積。吾人希減少此一厚度,使得材料 層之後績樣式蝕刻完成後,步階高度可降低以簡易化(例 如)後續之材料層步階覆蓋或(藉箸減少所需焦點場深度的 方式所為之)尖刻法。因此,本發明之進一步發展中,吾 人建議沈積可藉磁控管噴鍍之方式實施使得材料由大範圍 角度流向晶片表面,且晶片被加熱Μ增加沈積材料之滾動 性。在正確之表面及熱度情況下,沈積在孔洞或溝槽中之 材料可流出該孔洞或溝槽並促成橋接件之生成。就鋁合金 之磁控管噴鍍沈積而言《吾人發現鍍殼溫度350〜4 50¾爲 適合,但其他溫度亦可加強橋接效應。 本發明之一實施例現將藉實例並參看隨附圖式加以詳 細說明,其中: 第1圖顯示本發明形成材料層之前之半導體晶片的横 截面圖; 第2圖頚示第1圖之晶片在依據本發明形成材料層之 中間階段之横截面圖;Μ及 第3圖顯示材料層完成後之晶片撗截面視圖; 第4圖顯示曝露在高壓後之晶片橫截面視圖; 第5圖係相關於第2圖之截面圖但僅爲形成薄膜期間 採用較高溫度時; 第6圖係實施本發明之装置示意平面視圖;以及 第7圖係第6圖装置之零件示意截面圖,該零件使物 ...................................................................................¥.....................-玎....................Λ, (請先父讀背无之注意事項再填窵尽頁) A6 B6 經濟部令夬橒準局員工消费合作社印裝 五、發明説明( ) 品接受高壓,此零件亦可在使用本發明第二観點之方法時 使物品接受高溫。 第1圖顯示一其上具有預存材料層2之半導饈晶片1 。晶片1本身可包含多數不同特性之材料層及/或區域Μ 形成一半導體裝置,且爲包含形成該類材料層及/或區域 之多數階段之製程结果。晶片1之内部結構就本發明而言 並無意義且因此此類材料層及/或區域將不進一步紂綸。 材料層2內具有一孔洞或溝槽結構3 *且本發明乃關 懷在預存材料層2上形成一材料層之問題,例如,使得一 電氣接點可藉金屬層而製得於晶片1之表面4並位於孔洞 或溝槽結構3内,或一電氣絕緣饈可形成於晶片1之表面 4並位於孔洞或溝槽結構3内,或可形成一依習知方式製 成半導韹之材料層等。因此該表面4可與例如晶片内之主 動區,或晶片上之結構内的其他導體軌跡相接觸。 為形成一金屬層,一材料(例如鋁)係依例如第1圖中 朝下或斜向一邊之方向噴鍍至材料層2之表面上。如有需 要亦可朝上進行噴鍍作業。爲形成一絕緣層,一材料(洌 如二氧化矽)係藉例如化學氣柑沈積而沈積至材料層2之 表面上。此程序持續進行直到預存層2上之新層具有一適 當厚度爲止。此顯示於第2圖中而新層Μ 10加以揭示。依 此沈積技術,沈積材料以形成材料層1〇之作菜,與结構3 之側壁及其基底相較,傾向於較易在表面4形成之结構3 之口部發生。因此,如第2圖所示,孔洞或溝槽結構3之 側壁11及表面4上,與覆蓋預存層2表面之材料層10相較 衣紙法又度逯用_ S 3家缳濞 CXS ;尹·1蜗_格.210 X 297公$+二-_二- ;...............................................................................¥......................* 玎...................耒 (請先父讨背面之注意¥項再填寫衣頁) A6 B6 五、發明説明( ) ,均具有一相當薄之材料層。因此吾人可看出晶片1之表 面4處可能無法達成令人滿意可靠之電氣連接或絕緣。此 外,通常不可能藉連續沈積製程來增加沈積在側壁11及表 面4上之數量,此因該沈積製程终將封閉孔洞或溝槽结構 3上側層10中之空隙而防止结構3内之進一步沈積且留下 一空隙。 上述技術代表現行橒準法且表面4之不良覆蓋可能因 此成爲装置中之缺陷或弱點。 重要事項為沈積應封閉結構之口部。某些情況下,此 舉可能需要較別處沈積所需之厚度為厚*此捶情況下在结 構己填滿之後多餘材料可藉蝕刻而移除。第3圖因此示一 類似於第2圖之處理階段但其中结構之口部已遭封閉侔於 材料層10下側具有一空隙。此種整個密封空隙之想法亦可 藉箸於材料層上提供一罩蓋層(其因此可密封任何開口空 隙〉之方式而達成。此種罩蓋層亦可改善最终表面之組態 。此種罩蓋層可爲任何適合材料且可具有較材料層在其變 形溫度壓力下罩蓋之層為大之楊氏係數(Youngs modulus〉 Ο 晶片接受高壓情況後,罩蓋層可被移除或可視該罩蓋 層之材料而留在定位。 因此,依據本發明之第一觀點,一旦達到第3圖之階 段,進一步材料之沈積卽停止且接著第3圖所示之结構接 受高壓,例如700 Χ 10sPa(100, OOOp. s. i )以上之壓力,假 設層10之材料爲鋁的話。此锺高壓會造成層10之材料流動 本绝法尺度速用尹3 3家蜞準,CXSi 規格:210父297公笼' I χι _ ~ ;....................... ................ ......................................^...............,,町 :二 |汴先-,讀背面之注意事項"磺窝本頁) 經濟部"夬橒·Λ十局S工消费合作社印製 A6 ____ B6___ 五、發明說明( ) 而鄰接结構3,且此一程序可持薄進行直到结構3被填滿 為止,如第4圖所示。接著材料13完全填满结構3且因此 可逹成一令人滿意之至表面4的電氣接點。可能在结構3 上側之材料層10中具有小凹部14,此乃因材料13¾入结構 3内而填滿該结楕所致,惟此凹部不會影響装置之電氣待 性。 依此方式,可逹成令人滿意之接點且吾人發現本方法 不受結構3之寬度影遒。 依據本發明之第二觀點,一旦逹到第3圖之階段,進 —步之材料(導體、絕緣髏、半導體〉沈積即停止且接著第 3圖所示结構藉箸接觸受壓液韹之方式而接受高壓。可選 擇地*溫度亦可提高。當採用本發明第一觀點之方法時其 结果卽如上所逑。利用,例如,350¾至400t: K上之溫度 及高於2〇x 10s Pa( 3,000 P.s.i>之壓力可達成令人湛意之 接點或絕综。 如先前提及者,重要事項為材料層10整個覆蓋孔洞或 .溝槽结構3,因此封閉了空隙。结構3 口部之此種封閉可 將材料推下至结構3中,此因結構3位置所在之材料層10 跨有壓力差之故。因此,如第2及3圖所示,將材料沈積 至结構3内幾乎無法獲致優點。雖關於第2及3圖所述之 配置乃假設一相當薄之材料層係沈積至结構3之側壁11上 ,惟此種沈積阻卻了结構3之口部封閉,藉此增加了箱沈 積以封閉該口部之材料層10之厚度。然而'吾人發現假設 沈積發生於例如400=至450t:之高溫時,鄰近结構3之材 又度运用*3 3家懔注丨CN+S; 規格:2Ι0χ297公;ϊ 1 - 12 - .....................................-..........................................¥......................-玎................. {請先-:讀背面之注意事項再磺寫本頁} 經濟部"夬橒41局WC-消費合作社印戈 A6 _B6_ 五、發明説明( ) 料層10形狀,在結構3 口部封閉前,可能不同’如第5圖 所示。沈積優先地發生在结構3之口部,藉此可加速該结 構3之口部封閉。因此,材料層1〇在高溫下沈積較宜。對 低溫沈積而言,材料層之厚度通常至少為结構3寬度之 2倍,但此種限制如上所述可藉著高溫之利用而加W避免 〇 吾人應進一步注意之重要事項為结構3箱整値被材料 13加以充填,如第4圖所示。假設壓力未足夠高或未保持 足夠長久*則流入结構3之材料13可能無法整痼填滿它, 而黄施本發明期間需對此加Μ考慮。另吾人亦希在材料層 2與材料層10之間形成一障壁層(未顯示)°此外,假設有 多數値相鄰结構3則需加Μ注意以確保材料層10中有足夠 材料充填所有之結構。 當物品爲一半導體晶片時,一實施本發明之裝置係顯 示於第6圖中。装置之多數元件均颶習知,而使物品(晶 片)接受高壓之零件則屬例外,且假設使用於本發明之第 .二觀點的方法中時,使物品接受高溫之零件屬例外。 因此,半導證晶片係經由一界面20而装填至装置内, 而晶片由該界面20傾別地傳送至一鎮定室21處。鎖定室21 充作裝置内部(晶片在其内進行處理)與外部間之密封件。 一傳輪臂22接牧一來自鎖定室21之晶片並將晶片成功地傳 送至一糸列樓組中之一處而晶片之處理卽在該模组中發生 。通常,晶片係在一預熱棋组中加Μ預熱。晶片之預熱, 在真空中,可確保晶片完全不含氣饈,且約400Τ:之溫度 w、&/0¾m 中 3 3 家樓m ? 4規格 21〇χ 297公笼, _ 13 _ - ...............................................................................:装......................訂...................名 {請先"請背£之·主意事項再填窝本頁) A6 B6 五、發明説明( ) 保持達60秒,對某些收濕晶片而言,需要一延長之加熱作 業。 晶片可自預熱模紐23藉傳輪習22之適當移動及轉動而 傳送至噴鍍蝕刻楔組24處。此清除晶片上之天然氧化物且 . 亦可進一步令晶片脫氣。此種噴鍍蝕刻係可選擇的。 如此實施之製程造成第1圖所示之晶片狀態。如前所 述假設在材料層10形成之前於材料層2上形成一障壁層; 則晶片即直接由預熱楔組23或由嗅鍍蝕刻模組24處傳送至 一障壁沈積模組25處。障壁層可依習知方式形成,且可為 例如T i -T i N。T i N可藉純T i之活性噴鍍加以沈積且R . F . 偏壓,原地氧結合或真空分裂等可用以增進障壁層之一鱧 性。障壁層之典型厚度,假設形成,爲100nm级數。吾人 應注意第1圖所示結構上之障壁層的形成爲已知。 接箸,晶片藉傳繪莺22傳送至一沈積模组26,而材料 層10於其内沈積。此種沈積可藉習知方法進行,且噴鍍沈 積較宜。如前所提及,此種沈積較宜於高溫下發生。材料 .層10之沈稹持續進行直到物品上之所有孔洞或溝槽均被材 料層10密封為止。 上述裝置之模組23至26可為傳统式者。傳统配置中, —材料層10被形成,其將不致密封孔洞或溝槽结構,但此 種結構之密封可利用一傳統模組26加以實施。 接箸,依據本發明之第一觀點,晶片由沈積模組26傳 送至模組27其中晶片接受高壓以使材料層1〇變形因此材料 13可充填孔洞或溝槽结構,如第4圖所示。模組27於第7 ..................................................................................¥......................•玎.................. (請先聞讀背面之-意事項再頊寫本頁) 本·帙法又度这用令國3家谭^ .CXS) 規格;210x 297公;5 14 經濟部"夬樓準局員工消贫合作社印製 A6 B6 五、發明説明( ) 圖中有較詳細之顯示。第6圖亦顯示一頚示器28而操作者 可監看晶片之移動。 當採用本發明第二觀點之方法時*晶片係藉著接觸模 組27中之受壓液體之方式接受高壓。可選擇地,溫度亦可 提高。 由第7圖可看出,模組27包含一壓力容器30其经由包 含一P邊閥32之通道31與含傳翰習22之裝置的區域相連接。 因此,晶片可藉箸閘閥32之開啟與封閉經由通道31而導入 及移離壓力容器30,此一移動Μ箭號33加Μ顯示。壓力容 器30之内部與連至泵35之真空室34相連通。此可使壓力容 器30之内部被抽真空。另設支持銷39Μ支持晶片36其已被 導入壓力容器30内。 爲使晶片接受高壓,壓力容器30具有一連至高壓氣體 (例如氬)或液體源之入口 37。藉著以氣饅或液簏充填壓力 容器30内部之方式,晶片及其上之層均可接受適當控制之 壓力。此外,壓力容器30包含加熱板38,假設需要,當採 用受壓液體時,該加熱板容許壓力容器30内之溫度Μ及晶 片之溫度均升高。 因此,導入至壓力容器30内之晶片36可選擇地藉著接 觸受壓液體而接受高壓,以及假設採用液體時亦可選擇地 接受高溫侔使形成於其上之材料層10可形成晶片中之通道 Ο 一旦程序完成,容器30即解壓。加壓氣體僅可容許绖 由一出口脫離,該出口實際上可爲入口 37。氣饅可被泵吸 衣致法ms 規mGx:29*r公笼. :—一 — ..................................................................................裝......................訂..................雀 (請先'"讀背面之:;i意事項具瑱寫本頁) 經濟邾中夬標华局灵-消費合作社印製 A6 B6 五、發明説明( ) 出來。當採用受壓液體時,該液饅可容許在重力影逛下經 由一大致定位之出口而自容器洩出,或該液體可被泵吸出 來。視所採之液體而定,可容許蒸發而如此形成之蒸氣可 自容器中排出或泵吸出。 因此,雖然半導體裝置之趨勢是尺寸愈來愈小(包括 接酤孔洞用之較小尺寸),惟本發明仍容許經由小接點孔 洞達成令人滿意之電氣接點。在採用噴鍍之現存技術中, 由第2圖之考量可看出,孔洞口部之沈積将迅速地封閉— 小孔洞,因此現存技術僅提供不良之電氣接點。另一方面 ,藉著本發明,在金屬層之初始沈積期間孔洞口部之封閉 (於施加高溫及高壓情況之前)可改善該等高壓及高溫情 況施加後之接點成功性。 (請先'"讀背面之注意事項玉>4莴各頁} -裝 訂 本纸法尺度逯;?] t虿3家樓渾_ CNS;規格:210x29了公变

Claims (1)

  1. 經濟部中央揉準局貞工消費合作社印製 Α8 Β8 C8 D8 六、申請專利範圍 第82111086號専利申請案申請専利範B修正本 修正日期·· 年7月 1. 一種在物品表面上形成材料層之方法,該表面^0有 凹部例如孔洞或溝檐,包含以下步思01沈積一材料層 至表面上使得該材料層覆羞凹部之口部並萤下封閉口 部下細之空除,以及接著在不提高其溫度下,使》品 及沈稹層接受一足夠离之壓力以使材料靥變形進入凹 部内。 2. 如申讅專利範園第1項之方法,其中物品為一半導· 晶片。 3. 如申誚專利範園第1或2項之方法,其中沈積在物品 表面上之材料為鋁或鋁合金。 4. 如申請専利範匾第3項之方法,其中沈稹材料為具有 成份為 Al/0-2% Si/0-4% Cu/0-2% Ti 之鋁合金 〇 5. 如申請專利範圃第1項之方法,其中物品及沈積層所 接受之壓力大於 200X 10*Pa(30,000p.s. i)。 6. 如申請専利範函第5項之方法,其中物品及沈稹層所 接受之壓力大於 70〇x 10«Pa(100,000p.s. i)。 7. 如申請専利範圃第1項之方法,其中材料層供利用喷 鍍技術而沈積至物品表面上。 8. 如申讅専利範匾第1項之方法,其中物品於沈積材料 «至物品表面上期間俱接受一离溫。 9. 如申請專利範園第1項之方法,其中接受高K之物品 本紙張又度適用中國國家標準(CNS ) A4規格(210x297公釐) ---------t------、訂------t (請先閱讀膂面之注意事項再填寫本頁) 61 ABCD 經濟部中央梂率局貝工消費合作社印裝 六、申請專利範圍 及沈積靥像利用一受壓液醱而逢成。 ίο.—種在物品表面上形成材料層之方法,該表面中具有 凹部例如孔洞或溝槽,包含以下步《即沈積一材料靥 至表面上使得該材料層覆蓋凹部之口部並留下封閉口 部下個I之空除,以及接著至少沈稹層之外《表面接觸 一受歷液《以使材料曆變形進入凹部内。 11. 如申請專利範園第9或10項之方法,其中受壓液麵為 一不會在其舆物品及沈積層接觸後将殘餘物留在物品 上的液*。 12. 如申請專利範園第11項之方法,其中受壓液鼸為一實 質未包含溶解固髏之液黼。 13. 如申請専利範園第9或10項之方法,其中受壓液疆為 一液腥而該液疆容許在其與物品及沈積層接觸後自物 品處蒸發。 14. 如申請專利範匾第9或10項之方法,其中受壓液體為 乙酵。 15. 如申請專利範臞第9或10項之方法,其中受壓液錶為 液態二氣化硪。 16. 如申請專利範圃第9或10項之方法,其中受壓液讎為 水。 17. 如申請専利範園第10項之方法,其中物品為半導讎高 片。 1δ.如申誚專利範B第10項之方法,其中物品及沈稹靥你 接受高溫並接觴受壓液體。 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家梂準(CNS ) Α4規格(210 X 2们公釐) A8 B8 C8 D8 經濟部中央標準局属工消費合作社印製 々、申請專利範圍 19. 如申請専利範園第18項之方法,其中物品及沈稹層所 接受之高S偽介於350t:與4001C之間,且受壓液匾所 處之壓力大於 2〇x 10ePa(3,000p.s. i)。 20. —種在物品表面上形成材料層之方法,該表面中具有 凹部例如孔洞或溝槽,該方法包含以下步*即利用磁 控管噴鍍沈稹一材料層至表面上使得材料由一大角度 範園流至物品表面處,並加熱該物品以增加沈積材料 之移動性。 21. 如申請専利範園第20項之方法,其中沈稹材料為一鋁 合金且採用一介於3501:與450XJ間之壓板(Platen)通 度〇 22. —種用以在物品表面上形成材料層之裝置,該表面具 有凹部例如孔洞或溝槽,該裝置包含一沈積一材料層 至表面上之装置使得該材料層覆赛凹部之口部並留下 封閉口部下侧之空嫌,以及一加壓装置其接著使物品 與沈稹層接受一足夠高之K力以使材料靥變形進入凹 部内。 23. 如申請專利範匾第22項之装置,其中該加壓装置包含 一裝置其至少使沈積層之外露表面接觸一受壓液黼。 (請先閱讀背面之注意事項再填寫本買) 訂 ^ 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公釐)
TW082111086A 1992-11-19 1993-12-28 TW296461B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB929224260A GB9224260D0 (en) 1992-11-19 1992-11-19 Forming a layer

Publications (1)

Publication Number Publication Date
TW296461B true TW296461B (zh) 1997-01-21

Family

ID=10725348

Family Applications (1)

Application Number Title Priority Date Filing Date
TW082111086A TW296461B (zh) 1992-11-19 1993-12-28

Country Status (6)

Country Link
EP (1) EP0621980A1 (zh)
JP (1) JPH07503106A (zh)
KR (1) KR940704056A (zh)
GB (1) GB9224260D0 (zh)
TW (1) TW296461B (zh)
WO (1) WO1994013008A2 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5932289A (en) * 1991-05-28 1999-08-03 Trikon Technologies Limited Method for filling substrate recesses using pressure and heat treatment
GB9414145D0 (en) * 1994-07-13 1994-08-31 Electrotech Ltd Forming a layer
KR960026249A (ko) * 1994-12-12 1996-07-22 윌리엄 이. 힐러 고압, 저온 반도체 갭 충진 프로세스
EP0793268A3 (en) * 1995-05-23 1999-03-03 Texas Instruments Incorporated Process for filling a cavity in a semiconductor device
JPH09102541A (ja) * 1995-10-05 1997-04-15 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH09115866A (ja) 1995-10-17 1997-05-02 Mitsubishi Electric Corp 半導体装置の製造方法
US6171957B1 (en) 1997-07-16 2001-01-09 Mitsubishi Denki Kabushiki Kaisha Manufacturing method of semiconductor device having high pressure reflow process

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61222459A (ja) * 1985-03-28 1986-10-02 日本電気株式会社 医療用照射野投影装置
JPS63294839A (ja) * 1987-05-27 1988-12-01 Nec Corp 放射線治療用ctシミュレ−タ
JPS6491199A (en) * 1987-10-02 1989-04-10 Toshiba Corp Operation controller using voice recognizing function
DE8713524U1 (zh) * 1987-10-08 1989-02-02 Siemens Ag, 1000 Berlin Und 8000 Muenchen, De
JPH01218466A (ja) * 1988-02-26 1989-08-31 Shimadzu Corp 温熱治療装置
JPH01280444A (ja) * 1988-04-30 1989-11-10 Toshiba Corp X線ctスキャナ装置
JPH0268042A (ja) * 1988-09-02 1990-03-07 Yokogawa Medical Syst Ltd 医療機器のテーブル装置
EP0430040A3 (en) * 1989-11-27 1992-05-20 Micron Technology, Inc. Method of forming a conductive via plug or an interconnect line of ductile metal within an integrated circuit using mechanical smearing
JPH0422344A (ja) * 1990-05-17 1992-01-27 Toshiba Corp 医用撮影機器の動作制御装置
US5011793A (en) * 1990-06-19 1991-04-30 Nihon Shinku Gijutsu Kabushiki Kaisha Vacuum deposition using pressurized reflow process
DE69219529T2 (de) * 1991-08-06 1997-12-11 Nec Corp Verfahren zum Aufbringen einer Metall- oder Passivierenschicht mit hoher Haftung über einem isolierten Halbleitersubstrat

Also Published As

Publication number Publication date
JPH07503106A (ja) 1995-03-30
WO1994013008A3 (en) 1994-07-21
EP0621980A1 (en) 1994-11-02
WO1994013008A2 (en) 1994-06-09
GB9224260D0 (en) 1993-01-06
KR940704056A (ko) 1994-12-12

Similar Documents

Publication Publication Date Title
US6909171B2 (en) Microelectronic device package filled with liquid or pressurized gas and associated method of manufacture
US4735679A (en) Method of improving silicon-on-insulator uniformity
TW462112B (en) Method of forming multi-level coplanar metal/insulator films using dual damascene with sacrificial flowable oxide
US6274245B1 (en) Foil for use in filing substrate recesses
JP3105643B2 (ja) 半導体ウェハの処理方法
TW296461B (zh)
TW302513B (zh)
JPH09115866A (ja) 半導体装置の製造方法
US5219790A (en) Method for forming metallization layer of wiring in semiconductor integrated circuits
TW408192B (en) Method for forming a film over a spin-on-glass layer by means of plasma-enhanced chemical-vapor deposition
TW486746B (en) Method of forming a metal wiring in a semiconductor device
TW462106B (en) Method of manufacturing a capacitor in a semiconductor device
TW381331B (en) Manufacturing method for integrated circuit conductive plugs avoiding the generation of voids
TW452959B (en) A novel hole-filling technique using CVD aluminium and PVD aluminum integration
TW401462B (en) Titanium nitride deposition for reducing the aluminum-copper loss in via etching process
US6299739B1 (en) Method of forming metal wiring film
TW465048B (en) Method of forming tungsten plugs in interlayer dielectrics using mixed mode deposition process
TW410426B (en) Method for prevention of photoresist bubble residue in forming pads
TW449828B (en) Method for etching oxide layer with a medium/low plasma density
TW415032B (en) Dual damascene process
TW404037B (en) The manufacture method of metal layer/metal nitride layer
TW399263B (en) Improved process for forming passivation by high density plasma chemical vapor deposition
TW393728B (en) Method of producing voids between the adjacent interconnections of the semiconductor components
TW465014B (en) Manufacturing method for capacitor of metal layer/ dielectric layer/metal layer and its structure after CMOS manufacturing process
TW409384B (en) The plug process method of applying the plasma treatment to avoid back-etching loss