TW202412204A - 封裝體及其製造方法 - Google Patents

Abstract

本揭露實施例提供一種封裝體，包括封裝基板以及封裝元件，接合到封裝基板，封裝元件包括中介層；光學晶粒，接合到中介層，光學晶粒包括光學耦合器；積體電路晶粒，接合到鄰近光學晶粒的中介層；透鏡配接器，以第一光學黏著劑黏附到光學晶粒；反射鏡，以第二光學黏著劑黏附到透鏡配接器，反射鏡對準光學晶粒的光學耦合器；以及光纖，位於透鏡配接器上，光纖的第一端面向反射鏡，光纖被配置使得光學數據路徑從光纖的第一端經過反射鏡、第二光學黏著劑、透鏡配接器、以及第一光學黏著劑到達光學晶粒的光學耦合器。

Description

封裝體及其製造方法

本發明實施例是關於封裝技術，特別是關於一種具有透鏡配接器之封裝體及其製造方法。

由於各種電子元件（例如：電晶體、二極管、電阻器、電容器等）的積集密度不斷提高，半導體積體電路產業經歷了快速成長。在大多數情況下，積集密度的提高源自於最小部件尺寸的縮小，以允許更多元件可被整合到給定的區域中。隨著對縮小電子設備需求的增長，出現了對更小以及更具創造性的半導體晶粒封裝技術的需求。

本揭露的一個實施例提供一種封裝體，包括：封裝基板；封裝元件，接合到所述封裝基板，所述封裝元件包括中介層；光學晶粒，接合到所述中介層，所述光學晶粒包括光學耦合器；積體電路晶粒，接合到鄰近所述光學晶粒的所述中介層；透鏡配接器，以第一光學黏著劑黏附到所述光學晶粒；反射鏡，以第二光學黏著劑黏附到所述透鏡配接器，所述反射鏡對準所述光學晶粒的所述光學耦合器；以及光纖，位於所述透鏡配接器上，所述光纖的第一端面向所述反射鏡，所述光纖被配置使得光學數據路徑從所述光纖的所述第一端經過所述反射鏡、所述第二光學黏著劑、所述透鏡配接器、以及所述第一光學黏著劑到達所述光學晶粒的所述光學耦合器。

本揭露另一個實施例提供一種封裝體，包括：封裝基板；封裝元件，接合到所述封裝基板；散熱蓋件，附接到所述封裝基板且覆蓋所述封裝元件，所述散熱蓋件包括開口，所述封裝元件的一部份位於所述散熱蓋件的所述開口中；透鏡配接器，位於所述散熱蓋件的所述開口中，所述透鏡配接器附接到所述封裝元件；反射鏡，位於所述散熱蓋件的所述開口中，所述反射鏡附接到所述透鏡配接器；以及光纖，延伸到所述散熱蓋件中的所述開口，所述光纖位於所述透鏡配接器上，其中所述封裝元件包括：光學晶粒，所述光學晶粒包括光學耦合器，所述光學耦合器靠近所述光學晶粒的第一側壁，所述光學晶粒的所述第一側壁以及所述封裝元件的第一側壁位於所述散熱蓋件的所述開口中，所述光纖的第一端面向所述反射鏡，所述光纖被配置使得光學數據路徑從所述光纖的所述第一端經過所述反射鏡以及所述透鏡配接器到達所述光學晶粒的所述光學耦合器。

本揭露又一個實施例提供一種封裝體的製造方法，包括：形成封裝元件，其中形成所述封裝元件包括：接合光學晶粒到中介層，所述光學晶粒包括光學耦合器，靠近所述光學晶粒的第一側壁；接合邏輯晶粒到所述中介層；沉積第一底部填充劑於所述光學晶粒、所述邏輯晶粒、與所述中介層之間；以及形成封裝劑，在所述光學晶粒、所述邏輯晶粒、以及所述第一底部填充劑上；接合所述封裝元件到封裝基板；以及附接散熱蓋件到所述封裝基板以及所述封裝元件，所述散熱蓋件包括開口，所述封裝元件的一部份位於所述散熱蓋件的所述開口中；附接支撐結構到位於所述散熱蓋件的所述開口中的所述封裝基板；附接透鏡配接器到位於所述開口中的所述封裝元件的所述部份以及位於所述開口中的所述支撐結構；附接反射鏡到所述透鏡配接器；以及附接光纖到所述反射鏡，所述光纖位於所述透鏡配接器上，所述光纖被配置使得光學數據路徑從所述光纖的第一端經過所述反射鏡以及所述透鏡配接器到達所述光學晶粒的所述光學耦合器。

以下揭露提供了許多的實施例或範例，用於實施所提供的標的物之不同元件。各元件和其配置的具體範例描述如下，以簡化本發明實施例之說明。當然，這些僅僅是範例，並非用以限定本發明實施例。舉例而言，敘述中若提及第一元件形成在第二元件之上，可能包含第一和第二元件直接接觸的實施例，也可能包含額外的元件形成在第一和第二元件之間，使得它們不直接接觸的實施例。此外，本發明實施例可能在各種範例中重複參考數字以及∕或字母。如此重複是為了簡明和清楚之目的，而非用以表示所討論的不同實施例及∕或配置之間的關係。

再者，其中可能用到與空間相對用詞，例如「在……之下」、「下方」、「較低的」、「上方」、「較高的」等類似用詞，是為了便於描述圖式中一個（些）部件或特徵與另一個（些）部件或特徵之間的關係。空間相對用詞用以包括使用中或操作中的裝置之不同方位，以及圖式中所描述的方位。當裝置被轉向不同方位時（旋轉90度或其他方位），其中所使用的空間相對形容詞也將依轉向後的方位來解釋。

各種實施例將在特定上下文中結合實施例進行描述，即積體電路封裝及其製造方法。在本揭露呈現的各種實施例中，封裝體包括安裝在封裝基板上的封裝元件，封裝元件可以包括附接到重佈線結構或中介層的光學積體電路晶粒，光學積體電路晶粒可以包括光學耦合器，如光柵耦合器。本揭露呈現的各種實施例允許集成包括光柵耦合器的光學積體電路晶粒，通過光柵耦合器以超低功耗實現高頻寬，以及用於共同封裝的廣泛集成。這些實施例包括透鏡配接器（lens adapter）、支撐結構、以及反射鏡（mirror），藉由在特定配置中包括這些元件，封裝結構可以更緊密且利用橫向進入的光纖以及具有頂表面入口的封裝結構作為來自光纖的光學數據路徑。再者，與其他結構相比，從光纖到反射鏡的光學損耗減少。此外，透鏡配接器以及反射鏡允許本揭露的實施例廣泛用於各種封裝配置，如多晶片模組（multi-chip modules, MCM）、基板上覆晶圓上覆晶片（chip-on-wafer-on-substrate）封裝體、或扇出型積體（integrated fan-out, InFO）封裝體。

第1圖是根據一些實施例，繪示出積體電路晶粒50的剖面示意圖。積體電路晶粒50將在後續製程中被封裝以形成積體電路封裝體。每個積體電路晶粒50可以是邏輯裝置（例如，特定應用積體電路（application-specific integrated circuit, ASIC）晶粒、中央處理器（central processing unit, CPU）、圖形處理器（graphics processing unit, GPU）、微控制器等）、記憶體晶粒（例如：動態隨機存取記憶體（dynamic random access memory, DRAM）晶粒、靜態隨機存取記憶體（static random access memory, SRAM）晶粒、電源管理晶粒（例如：電源管理積體電路（power management integrated circuit, PMIC）晶粒）、射頻（radio frequency, RF）晶粒、感測器晶粒、微機電系統（micro-electro-mechanical-system, MEMS）晶粒、訊號處理晶粒（例如：數位訊號處理器（digital signal processing,  DSP）晶粒）、前端晶粒（例如：類比前端（analog front-end,  AFE）晶粒）等或前述之組合（例如：系統單晶片（system-on-a-chip, SoC）晶粒）。積體電路晶粒50可以形成在晶圓中，其可以包括不同的晶粒區域，這些區域在隨後的步驟中被單粒化（singulated）以形成多個積體電路晶粒50。積體電路晶粒50包括半導體基板52、互連結構54、以及導電連接件56。

半導體基板52可以是摻雜或未摻雜的矽基板，或者是絕緣體上覆矽（semiconductor-on-insulator, SOI）基板的主動層。半導體基板52可以包括其他半導體材料，如鍺（Ge）；化合物半導體，包括碳化矽（SiC）、砷化鎵（GaAs）、磷化鎵（GaP）、磷化銦（InP）、砷化銦（InAs）以及∕或銻化銦（InSb）；合金半導體，包括矽鍺（SiGe）、磷砷化鎵（GaAsP）、砷化鋁銦（AlInAs）、砷化鋁鎵（AlGaAs）、砷化鎵銦（GaInAs）、磷化鎵銦（GaInP）以及∕或磷砷化鎵銦（GaInAsP）；或前述之組合。也可以使用其他基板，如多層或梯度基板。半導體基板52具有主動或前側表面（例如：朝上的表面）以及非主動或背側表面（例如：朝下的表面），裝置位於半導體基板52的主動表面。裝置可以是主動裝置（例如：電晶體、二極體等）及/或被動裝置（例如：電容器、電阻器等），非主動表面可以不具有裝置。

互連結構54在半導體基板52的主動表面上，用於電性連接半導體基板52的裝置以形成積體電路。互連結構54可以包括一個或多個介電層以及介電層中相應的一個或多個金屬化層。用於介電層的可接受的介電材料包括低介電常數介電材料，如磷矽酸鹽玻璃（phosphoric silicate glass, PSG）、硼矽酸鹽玻璃（borosilicate glass, BSG）、硼磷矽酸鹽玻璃（borophosphosilicate glass, BPSG）、未摻雜矽酸鹽玻璃（undoped silicate glass, USG）等。用於介電層的可接受的介電材料更包括氧化物，如氧化矽或氧化鋁；氮化物，如氮化矽；碳化物，如碳化矽；等;或前述之組合，如氮氧化矽、碳氧化矽、碳氮化矽、碳氮氧化矽等。也可以使用其他介電材料，例如聚合物，如聚苯并噁唑（polybenzoxazole, PBO）、聚醯亞胺、苯並環丁烯（benzocyclobuten, BCB）基聚合物等。金屬化層可以包括導電導通孔及/或導電線以互連半導體基板52的裝置。金屬化層可以由導電材料形成，例如金屬，如銅、鈷、 鋁、金、前述之組合等。互連結構54可以藉由鑲嵌（damascene）製程形成，如單鑲嵌製程、雙鑲嵌製程等。

導電連接件56位於積體電路晶粒50的前側50F。導電連接件56可以包括凸塊下金屬層（under bump metallurgies, UBMs）56A以及UBMs 56A上方的焊料區56B。UBMs 56A可以是導電柱、焊墊等。在一些實施例中，UBMs 56A可以藉由在互連結構54上方形成晶種層來形成，晶種層可以是金屬層，其可以是單層或包括由不同材料形成的多個子層的複合層。在一些實施例中，晶種層包括鈦層以及在鈦層上方的銅層，可以使用例如PVD等形成晶種層，接著在晶種層上形成光阻並圖案化，光阻可以藉由旋轉塗佈等形成並且可以曝光以進行圖案化，光阻的圖案對應於UBMs 56A，圖案化形成穿過光阻的開口以暴露晶種層，接著在光阻的開口中以及晶種層的暴露部分上形成導電材料。導電材料可以藉由電鍍或化學鍍等電鍍形成。導電材料可包括金屬，如銅、鈦、鎢、鋁、鎳等。接著，去除光阻以及晶種層上未形成導電材料的部分，光阻可以藉由可接受的灰化或剝離製程去除，如使用氧電漿等。一旦去除光阻，即可去除晶種層的暴露部分，如藉由使用可接受的蝕刻製程。晶種層的剩餘部分以及導電材料形成UBMs 56A。

在一些實施例中，UBMs 56A可以包括三層導電材料，如鈦層、銅層、以及鎳層。其他材料以及膜層的配置，如鉻/鉻銅合金/銅/金的配置、鈦/鈦鎢/銅的配置或銅/鎳/金的配置，可以用於形成UBMs 56A。可用於UBMs 56A的任何合適的材料或材料層完全旨在包括在本案的範圍內。

焊料區56B可以包括焊接材料並且可以藉由浸漬、印刷、電鍍等形成在UBMs 56A上方。焊料材料可以包括，例如：以鉛為主的焊料以及無鉛焊料，如用於以鉛為主的焊料的鉛錫化合物；無鉛焊料包括銻化銦（InSb）； 錫、銀、以及銅 （SAC） 化合物；以及其他具有共同熔點並在電學應用中形成導電焊料連接件的共晶材料。用於無鉛焊料，可以使用不同成分的SAC焊料，例如SAC 105（錫 98.5%、銀1.0%、銅0.5%）、SAC 305、以及SAC 405等。無鉛焊料進一步包含錫銅（SnCu）化合物，而不使用銀。無鉛焊料還可包含錫以及銀、錫銀，但不使用銅。在一些實施例中，可以執行回焊製程，使焊料區56B具有部分球體的形狀。在其他實施例中，焊料區56B可具有其他形狀，如非球形。

在一些實施例中，焊料區56B可用於在積體電路晶粒50上執行針測機（chip probe, CP）測試，例如：焊料區可以是焊球、焊料凸塊等，用於將針測機附接到導電連接件56。可以在積體電路晶粒50上執行針測機測試以確定積體電路晶粒50是否是良裸晶粒（known good die, KGD）。因此，只有作為KGD的積體電路晶粒50經過後續製程並被封裝，而未通過針測機測試的晶粒不被封裝。在一些實施例中，在測試之後，可以在隨後的製程步驟中去除焊料區56B。

第2圖是根據一些實施例，繪示出積體電路晶粒60的剖面示意圖。積體電路晶粒60是包括多個半導體基板52的堆疊裝置，例如：積體電路晶粒60可以是包括多個記憶體晶粒的記憶體裝置，如混合記憶體立方體（hybrid memory cube, HMC）裝置、高頻寬記憶體（high bandwidth memory, HBM）裝置等。在這樣的實施例中，積體電路晶粒60包括藉由如矽通孔（未示出）的基板通孔（through-substrate vias, TSV）互連的多個半導體基板52。 每個半導體基板52可以（或可以不）具有單獨的互連結構。

第3圖是根據一些實施例，繪示出積體電路晶粒70的剖面示意圖。積體電路晶粒70可以是光學積體電路晶粒，如光學引擎晶粒。 積體電路晶粒70可以包括電學積體電路（electrical integrated circuit, EIC）70A，其接合到光學積體電路（photonic integrated circuit, PIC）70B。EIC 70A可以包括半導體基板52、在半導體基板52的主動側上的主動及/或被動電子裝置、在半導體基板52的主動側上的互連結構54、以及在半導體基板52的背側上的透鏡74。透鏡74可以藉由圖案化半導體基板52的背側來形成。透鏡74可形成為從半導體基板52的背側突出（參見例如第3圖）或凹入半導體基板52的背側（參見例如第25圖）。EIC 70A可以以與前述參考第1圖的積體電路晶粒50類似的方式形成，在此不再贅述。

PIC 70B可以包括光學設備，如導波管、調變器等。 PIC 70B還可以包括光學耦合器72，如光柵耦合器。在一些實施例中，光學耦合器72可以包括介電材料（如氮化矽等）並且可以使用物理氣相沉積（physical vapor deposition, PVD）、化學氣相沉積（chemical vapor deposition, CVD）等形成。 在其他實施例中，光學耦合器72可以包括半導體層（如矽層等）並且可以由矽覆絕緣體（silicon-on-insulator, SOI）基板形成。光學耦合器72可以設置在PIC 70B內。如下文更詳細地描述，光學耦合器72提供積體電路晶粒70與耦合到積體電路晶粒70的光纖之間的光學耦合。

積體電路晶粒70可以形成在晶圓中，所述晶圓可以包括不同的晶粒區域，這些區域在後續步驟中被單粒化以形成多個積體電路晶粒70。在一些實施例中，可以藉由將EIC晶圓（包括多個EIC 70A）混合接合到PIC晶圓（包括多個PIC 70B）來形成晶圓。

第4圖至第15圖是根據一些實施例，繪示出封裝元件600於中間製造階段的俯視示意圖以及剖面示意圖。封裝元件400可以是晶圓上覆晶片（chip-on-wafer, CoW）封裝組件。第4圖至第10A圖以及第11圖至第15圖繪示出剖面示意圖，而第10B圖繪示出平面示意圖。具體而言，第4圖至第6圖是根據一些實施例，繪示出形成晶圓級封裝元件200。在一些實施例中，晶圓級封裝元件200包括對應於封裝元件（如封裝元件400）的多個封裝區（如區域200A）。晶圓級封裝元件200的多個封裝區被單粒化以形成單獨的封裝元件400，如下面第7圖中所述。

在第4圖中，獲得或形成中介層晶圓200。中介層晶圓200包括多個封裝區，如封裝區200A。中介層晶圓200包括位於封裝區（如封裝區200A）中的中介層202，其將在後續製程中被單粒化以包括在封裝元件400中。在一些實施例中，中介層202包括基板204、互連結構206、以及導通孔208。

基板204可以使用與前述參考第1圖的半導體基板52類似的材料以及方法形成，在此不再贅述。在一些實施例中，基板204中通常不包括主動裝置，儘管中介層202可以包括在基板204的主動表面或前表面（例如，第4圖中朝上的表面）中及/或上形成的被動裝置。在其他實施例中，如電晶體、電容器、電阻器、二極管等的主動裝置可以形成在基板204的前表面中及/或上。

互連結構206形成在基板204的前表面上方，並且用於電性連接基板204的裝置（如果有的話）。互連結構206可以包括一個或更多個介電層以及介電層中的相應金屬化層。互連結構206可以使用與前述參考第1圖的互連結構54類似的材料以及方法形成，在此不再贅述。

此外，在第4圖中，導電連接件120形成在中介層晶圓200的前側200FS上並且與互連結構206電性接觸。導電連接件120可以是球柵陣列（ball grid array, BGA）連接件、焊球、金屬柱、可掌控熔塌焊接高度之覆晶互連技術（controlled collapse chip connection, C4）凸塊、微凸塊、化學鎳鈀金（electroless nickel-electroless palladium-immersion gold technique, ENEPIG）形成的凸塊等。導電連接件120可包括導電材料，如焊料、銅、鋁、金、鎳、銀、鈀、錫等或前述之組合。 在一些實施例中，導電連接件120是藉由蒸鍍、電鍍、印刷、焊料轉移、植球等方法初始形成焊料層而形成。一旦在結構上形成了焊料層，就可以執行回焊，以便將材料成形為所需的凸塊形狀。在另一個實施例中，導電連接件120包括藉由濺鍍、印刷、電鍍、無電極鍍、CVD等形成的金屬柱（例如銅柱）。金屬柱可以是無焊料的且具有大致上垂直的側壁。在一些實施例中，金屬蓋層形成在金屬柱的頂部上。金屬蓋層可以包括鎳、錫、錫鉛、金、銀、鈀、銦、鎳鈀-金、鎳金等或前述之組合，且可以藉由電鍍製程形成。

在一些實施例中，導電連接件120包括UBMs 120A以及UBMs 120A上方的焊料區120B。UBMs 120A可以使用與前述參考第1圖的UBMs 56A類似的材料以及方法形成，在此不再贅述。焊料區120B可以使用與前述參考第1圖的焊料區56B類似的材料以及方法形成，在此不再贅述。

導通孔208延伸到互連結構206及/或基板204中。導通孔208電性連接到互連結構206的金屬化層。導通孔208有時也稱為TSV。作為形成導通孔208的例示，凹陷可以藉由例如蝕刻、銑削（milling）、雷射技術、前述之組合等在互連結構206及/或基板204中形成。薄介電材料可以形成在凹陷中，如藉由使用氧化技術。薄阻擋層可以順應性地沉積在開口中，如藉由CVD、原子層沉積（atomic layer deposition, ALD）、PVD、熱氧化、前述之組合及/或等。阻擋層可以由氧化物、氮化物、碳化物、前述之組合等形成。導電材料可以沉積在阻擋層上方以及開口中。導電材料可以藉由電化學電鍍製程、CVD、ALD、PVD、前述之組合及/或等形成。導電材料的例示是銅、鎢、鋁、銀、金、前述之組合及/或等。藉由例如化學機械研磨（chemical mechanical polishing or planarization, CMP）從互連結構206或基板204的表面去除多餘的導電材料以及阻擋層，阻擋層的剩餘部分以及導電材料形成導通孔208。

在第5圖中，積體電路晶粒50、60、以及70附接到互連結構206。在剖面示意圖中，晶圓級封裝元件200的每個封裝區（例如第5圖中繪示的區域200A）包括單個積體電路晶粒50、單個積體電路晶粒60、以及單個積體電路晶粒70。積體電路晶粒50可以是邏輯裝置，如特定應用積體電路（application-specific integrated circuit, ASIC）晶粒、中央處理器（central processing unit, CPU）、圖形處理器（graphics processing unit, GPU）、系統單晶片（system-on-a-chip, SoC）、微控制器，或者積體電路晶粒50可以是記憶體裝置，如動態隨機存取記憶體（dynamic random access memory, DRAM）晶粒、靜態隨機存取記憶體（static random access memory, SRAM）晶粒等。在一些實施例中，可以有多個積體電路晶粒50且其中一個可以是邏輯裝置而另一個可以是記憶體裝置。在一些實施例中，可以包括多個積體電路晶粒50且可以是相同類型的晶粒，如SoC晶粒、ASIC晶粒等。儘管在第5圖的剖面示意圖中繪示出單個積體電路晶粒60以及單個積體電路晶粒70，但是在每個封裝區（如晶圓級封裝元件200的區域200A）中可具有多個積體電路晶粒60及多個積體電路晶粒70。

在一些實施例中，積體電路晶粒50、60、以及70使用導電連接件56（參見第1圖至第3圖）以及120附接到互連結構 206。可以使用例如取放（pick-and-place）工具將積體電路晶粒50、60、以及70放置在互連結構206上。在將積體電路晶粒50、60、以及70放置在互連結構206上之後，導電連接件56的焊料區56B（參見第1圖至第3圖）與各個導電連接件120的各個焊料區120B物理接觸。在將積體電路晶粒50、60、以及70放置在互連結構206上之後，在導電連接件56以及120（參見第1圖至第4圖）上執行回焊製程。回焊製程將焊料區56B以及120B熔化並合併成焊接點（solder joint）124。焊接點124將積體電路晶粒50、60、以及70電性耦合以及機械耦合到互連結構206。

此外，在第5圖中，底部填充劑126可以形成在焊接點 124周圍，並且形成在互連結構206與積體電路晶粒50、60、以及70之間的間隙中。底部填充劑126可以減小應力並保護焊接點124。底部填充劑126可以由如模塑化合物（molding compound）、環氧樹脂等底部填充物材料形成。底部填充劑126可以在積體電路晶粒50、60、以及70附接至互連結構206之後藉由毛細流動製程（capillary flow process）形成，或者可以在積體電路晶粒50、60、以及70附接至互連結構206之前藉由合適的沉積方法形成。底部填充劑126可以以液體或半液體形式應用，接著隨後固化。在一些實施例中，底部填充劑126部分或完全填充積體電路晶粒50、60、以及70中相鄰的積體電路晶粒之間的間隙，使得底部填充劑126沿著積體電路晶粒50、60、以及70的側壁延伸。

此外，在第5圖中，在積體電路晶粒50、60、以及70上以及周圍形成封裝劑132。在形成之後，封裝劑132包封積體電路晶粒50、60、70、以及底部填料126，封裝劑132可以是模塑化合物、環氧樹脂等。封裝劑132中可以不包括填料。封裝劑132可以藉由壓縮成型、轉注成型等應用，且形成在封裝元件200之上，使得積體電路晶粒50、60、以及70被埋藏或覆蓋。封裝劑132可以以液體或半液體形式應用，接著隨後固化。封裝劑132可以減薄以暴露積體電路晶粒50、60、以及70，減薄製程可以是研磨製程、CMP、回蝕、前述之組合等。在減薄製程之後，積體電路晶粒50、60、以及70的頂表面與封裝劑132是共平面的（在製程變異範圍內），使得它們彼此齊平。執行減薄直到期望量的積體電路晶粒50、60、以及70及/或封裝劑132已經被移除。

在第6圖中，第5圖的晶圓級封裝元件被翻轉附接到載體晶圓210。載體晶圓210用作下文描述的封裝製程的平台或支撐物。在一些實施例中，載體晶圓210包括半導體材料（如矽等）、介電材料（如玻璃、陶瓷材料、石英等）、前述之組合等。在一些實施例中，晶圓級封裝元件使用黏著劑（未示出）附接到載體晶圓210。

基板204可以被減薄以暴露導通孔208。導通孔208的暴露可以藉由減薄製程實現，如研磨製程、CMP、回蝕、前述之組合等。 在一些實施例中（未單獨示出），用於暴露導通孔208的減薄製程包括CMP，並且由於在CMP期間發生的碟狀（dishing），導通孔208在晶圓200的背側200BS突出。在這樣的實施例中，絕緣層（未單獨示出）可以可選地形成在基板204的背表面上，圍繞導通孔208的突出部分。絕緣層可以由含矽絕緣體形成，如氮化矽、氧化矽、氮氧化矽等，並且可以藉由合適的沉積方法形成，如旋轉塗佈、CVD、電漿輔助化學氣相沉積（plasma-enhanced physical vapor deposition, PECVD）、高密度電漿化學氣相沉積（high-density plasma chemical vapor deposition, HDP-CVD）等。在減薄基板204之後，導通孔208與絕緣層（如果存在）或基板204的暴露表面是共平面的（在製程變異範圍內），使得它們彼此齊平，並且暴露在中介層晶圓200的背側200BS。

在減薄製程（如果有的話）以暴露導通孔208之後，導電連接件134形成在中介層晶圓200的背側200BS上。導電連接件134電性耦合到導通孔208及/或積體電路晶粒50、60、以及70。導電連接件134可以是球柵陣列（ball grid array, BGA）連接件、焊球、金屬柱、可掌控熔塌焊接高度之覆晶互連技術（controlled collapse chip connection, C4）凸塊、微凸塊、化學鎳鈀金（electroless nickel-electroless palladium-immersion gold technique, ENEPIG）形成凸塊等。導電連接件134可以使用與前述參考第4圖的導電連接件120類似的材料以及方法形成，在此不再贅述。在繪示的實施例中，導電連接件134包括UBMs 134A以及UBMs 134A上方的焊料區134B。UBMs 134A以及焊料區134B可以分別使用與前述參考第4圖的UBMs 120A以及焊料區120B類似的材料以及方法形成，在此不再贅述。

此外，藉由沿著切割道區域（例如，封裝區200A周圍）進行切割來執行分割製程。分割製程可以包括鋸切（sawing）、蝕刻、切割（dicing）、前述之組合等，例如：分割製程可以包括鋸切封裝劑132、互連結構206、以及基板204。如第7圖所示，分割製程將封裝區200A與相鄰的封裝區分割成單獨的封裝元件400。單獨的封裝元件400來自封裝區200A。分割製程從中介層晶圓200的分割部分形成中介層202。作為分割製程的結果，中介層202的外側壁與封裝劑132橫向相連（在製程變異範圍內），如第7圖所示。

第8圖至第15圖是根據一些實施例，繪示出封裝元件600於中間製造階段的平面示意圖以及剖面示意圖。具體而言，第8圖、第9圖、第10A圖、第11圖、第12圖、以及第13圖繪示出剖面示意圖，第10B圖繪示出平面示意圖，第14圖以及第15圖繪示出第13圖的區域564的放大示意圖。

在第8圖中，封裝元件400放置在封裝基板500上。 封裝基板500包括基板核心502，其可以由如矽、鍺、金剛石等半導體材料製成，或者，也可以使用化合物材料，如矽鍺、碳化矽、砷化鎵、砷化銦、磷化銦、碳化矽鍺、磷化鎵砷、磷化鎵銦、前述之組合等。另外，基板核心502可以是SOI基板，一般而言，SOI基板包括一層半導體材料，如磊晶矽、鍺、矽鍺、SOI、矽鍺覆絕緣體（silicon-germanium-on-insulator, SGOI）或前述之組合。在另一個實施例中，基板核心502是絕緣核心，如玻璃纖維增強樹脂核心。一種例示核心材料是玻璃纖維樹脂，如FR4。核心材料的替代品包括亞胺－三氮雜苯（bismaleimide-triazine, BT）樹脂，或者其他印刷電路板（printed circuit board, PCB）材料或薄膜。

在一些實施例中，基板核心502可以包括主動以及被動裝置（未單獨示出）。可以使用如電晶體、電容器、電阻器、前述之組合等裝置來生成系統設計的結構以及功能要求。可以使用任何合適的方法形成裝置。在一些實施例中，基板核心502大致上不含主動以及被動裝置。在一些實施例中，基板核心502還包括導通孔504，其也可稱為TSV。在一些實施例中，導通孔504可以使用與前述參考第4圖的導通孔208類似的材料以及方法形成，在此不再贅述。

封裝基板500還可以包括重佈線結構。在一些實施例中，重佈線結構可以由介電材料（例如：低介電常數介電材料）以及導電材料（例如：銅）的交替膜層形成，具有互連導電材料層的通孔，並且可以藉由任何合適的製程（如沉積、鑲嵌等）形成。在其他實施例中，重佈線結構可以由介電材料（例如：如味之素積層膜（ajinomoto build-up film, ABF）或其他層壓板之類的積層膜）以及導電材料（例如：銅）的交替膜層形成，其中通孔互連導電材料層，並且可以藉由任何合適的製程（例如層壓、電鍍等）形成。

在繪示的實施例中，封裝基板500包括形成在基板核心502的相對表面上的重佈線結構506以及508，使得基板核心502 介於重佈線結構506與重佈線結構508之間。導通孔504將重佈線結構506電性耦合到重佈線結構508。在一些實施例中，可以省略重佈線結構506或重佈線結構508。

在一些實施例中，接合墊510以及阻焊層512形成在重佈線結構506上，接合墊510被在阻焊層512中形成的開口暴露。接合墊510可以是重佈線結構506的一部分並且可以與重佈線結構506的其他導電部件一起形成。阻焊層512可以包括合適的絕緣材料（如介電材料、聚合物材料等）並且可以使用任何合適的沉積方法形成。

在一些實施例中，導電連接件514延伸穿過阻焊層512中的開口並接觸接合墊510。導電連接件514可以是球柵陣列（ball grid array, BGA）連接件、焊球、金屬柱、可掌控熔塌焊接高度之覆晶互連技術（controlled collapse chip connection, C4）凸塊、微凸塊、化學鎳鈀金（electroless nickel-electroless palladium-immersion gold technique, ENEPIG）形成凸塊等。導電連接件514可以使用與前述參考第4圖的導電連接件120類似的材料以及方法形成，在此不再贅述。在繪示的實施例中，導電連接件514包括焊球。

在一些實施例中，接合墊516以及阻焊層518形成在重佈線結構508上，接合墊516被在阻焊層518中形成的開口暴露。接合墊516可以是重佈線結構508的一部分並且可以與重佈線結構508的其他導電部件一起形成。阻焊層518可以包括合適的絕緣材料（如介電材料、聚合物材料等）並且可以使用任何合適的沉積方法形成。

在一些實施例中，導電連接件550延伸穿過阻焊層518中的開口並接觸接合墊516。導電連接件550可以是球柵陣列（ball grid array, BGA）連接件、焊球、金屬柱、可掌控熔塌焊接高度之覆晶互連技術（controlled collapse chip connection, C4）凸塊、微凸塊、化學鎳鈀金（electroless nickel-electroless palladium-immersion gold technique, ENEPIG）形成凸塊等。導電連接件520可以使用與前述參考第4圖的導電連接件120類似的材料以及方法形成，在此不再贅述。在繪示的實施例中，導電連接件520包括焊球。

在一些實施例中，可以使用例如取放工具將封裝元件400放置在封裝基板500上。將封裝元件400放置在封裝基板500上之後，導電連接件134與相應的導電連接件514物理接觸，使得導電連接件134的焊料區134B與相應的導電連接件514物理接觸。

在第9圖中，在將封裝元件400放置在封裝基板500上之後，執行回焊製程以將封裝元件400機械以及電性附接至封裝基板500。回焊製程將導電連接件134（參見第8圖）的焊料區134B以及導電連接件514（參見第8圖）的相應焊料熔化並合併到焊接點524。焊接點524將封裝元件400電性耦合以及機械耦合到封裝基板500。

在一些實施例中，底部填充劑526可以形成在焊接點524周圍，並且形成在封裝元件400與封裝基板500之間的間隙中。底部填充劑526可以使用與前述參考第5圖的底部填充劑126類似的材料以及方法形成，在此不再贅述。在一些實施例中，底部填充劑526物理接觸並沿著封裝元件400的側壁400L延伸，側壁400L與側壁400R相對。

第10A圖以及第10B圖繪示出在翹曲控制結構530 附接到封裝基板500之後的剖面示意圖以及平面示意圖。翹曲控制結構530可以藉由黏著劑528附接到封裝基板500，使得黏著劑528介於翹曲控制結構530與阻焊層512之間。黏著劑528可以是任何合適的黏著劑、環氧樹脂等。翹曲控制結構530可以是環形結構（參見第10B圖）並且可以包括孔洞531。封裝元件400可以設置在翹曲控制結構530的孔洞531中。翹曲控制結構530可以包括金屬、金屬合金、介電材料、半導體材料等。

在第11圖中，散熱蓋件534附接到翹曲控制結構530。在一些實施例中，散熱蓋件534包括高導熱材料，如金屬、金屬合金等。散熱蓋件534可以藉由黏著劑、熱界面材料或連接兩個結構的其他方式附接到蓋件上。在一些實施例中，散熱蓋件534與翹曲控制結構530為一體結構且同時放置於封裝基板500以及封裝元件400上。在一些實施例中，熱界面材料532介於封裝元件400的頂表面與散熱蓋件534之間。熱界面材料532可以包括具有高導熱性的熱界面材料。在一些實施例中，散熱蓋件534包括暴露光學引擎70的透鏡74以及開口536。這允許隨後形成的光學路徑能夠進入光學引擎70。

第12圖繪示出使用黏著劑541在散熱蓋件534的開口536中將支撐結構540附接到封裝基板500的阻焊層512。支撐結構540可以包括半導體材料（如矽）、介電材料、前述之組合等。黏著劑541可以使用與黏著劑528類似的材料以及方法形成。

第13圖、第14圖、以及第15圖繪示出進一步製程，第14圖以及第15圖繪示出第13圖的區域564的放大示意圖。透鏡配接器550附接到封裝元件400以及支撐結構540。透鏡配接器550提供積體電路晶粒70的透鏡74與附接到透鏡配接器550的光纖558以及反射鏡562之間的界面。透鏡配接器550可以使用光學黏著劑542附接到封裝元件400的頂表面，使得光學黏著劑542與積體電路晶粒70的頂表面與封裝劑132的頂表面物理接觸。透鏡配接器550可以使用光學黏著劑544附接到支撐結構540的頂表面。在一些實施例中，光學黏著劑542以及544包括如環氧丙烯酸酯低聚物（epoxy-acrylate oligomer）的聚合物材料，聚合物材料可具有介於約1和約3的折射率。在一些實施例中，光學黏著劑544可以用類似於前述黏著劑528的黏著劑代替。

透鏡配接器550包括透鏡552，其位於積體電路晶粒 70的透鏡74上方並與之對齊。在一些實施例中，透鏡配接器550包括玻璃、矽等或前述之組合。反射鏡562使用光學黏著劑548在透鏡配接器550上方且附接到透鏡配接器550，光纖558使用光學黏著劑548附接到透鏡配接器以及反射鏡562。在一些實施例中，反射鏡562包括玻璃、矽、石英、丙烯酸樹脂、塑膠等或前述之組合。反射鏡562允許更緊密的封裝，因為它使橫向延伸的光纖558能夠利用光學引擎70的頂表面入口。此外，透鏡配接器550以及支撐結構540藉由支撐光纖以及反射鏡562實現這種緊密的結構。光纖558從機械傳送結構554延伸，機械傳送結構554藉由光學黏著劑546附接至散熱蓋件534。在一些實施例中，光學黏著劑546可以用類似於前述黏著劑528的黏著劑代替。

藉由經過光學黏著劑548、反射鏡562、透鏡配接器550、透鏡552、光學黏著劑542、以及透鏡74，形成從光纖558到積體電路晶粒70的光學耦合器72的光學數據路徑566。透鏡配接器的透鏡552以及光學引擎70的透鏡74可以各自具有50微米（μm）至500微米範圍的尺寸以及10微米至300微米範圍的曲率。透鏡552可以由如矽、玻璃、石英等或前述之組合的介電質或半導體材料形成。

藉由具有透鏡配接器550、支撐結構540、以及反射鏡562，封裝結構可以更緊密且利用橫向進入的光纖558以及具有頂表面入口的光學引擎70用於來自光纖558的光學數據路徑566。

如第15圖所示，反射鏡562具有高度Hl、寬度Wl、以及延伸進出第15圖的剖面示意圖的長度（未示出）。在一些實施例中，長度在2毫米（mm）至20毫米的範圍，高度H1在0.3毫米至5毫米的範圍，以及寬度W1在0.3毫米至5毫米的範圍。反射鏡562具有反射表面562A，所述反射表面562A與來自光纖558的入射光學數據路徑566形成第一角度。在一些實施例中，第一角度大致上為45度（在製程變異範圍內）。

此外，如第15圖所示，透鏡配接器具有高度H2、寬度W2、以及延伸進出第15圖的剖面示意圖的長度（未示出）。 在一些實施例中，長度在2毫米至30毫米的範圍，高度H2在0.3毫米至2毫米的範圍，以及寬度W2在0.5毫米至50毫米的範圍。

第16A圖至第16B圖是根據一些實施例，繪示出透鏡配接器550以及光纖558的剖面示意圖。第16A圖至第16B圖中的剖面示意圖是沿著長度方向的，亦即，第15圖中的剖面示意圖是沿著第16A圖至第16B圖中的A-A線截取的。第16A圖至第16B圖繪示出具有凹槽（grooves）頂表面的透鏡配接器550，且光纖558位於其中一個凹槽中的實施例。在一些實施例中，在單個鏡頭適配器上有多個光纖558，每個光纖558位於透鏡配接器550的個別凹槽中。在這些實施例中，光纖558可以連接到封裝結構的一個或多個光學引擎70。

在第16A圖中，凹槽是V形的，凹槽具有深度D1，並且凹槽的面（faces）與垂直線形成角度A1。在一些實施例中，深度D1在50微米至250微米的範圍，並且角度A1大致上為45度（在製程變異範圍內）。在第16B圖中，凹槽是U形的，凹槽具有深度D1。

第17A圖至第17H圖是根據一些實施例，繪示出反射鏡562以及周圍元件的放大剖面示意圖。儘管先前的實施例已將反射鏡562繪示為不包括任何透鏡，但在一些實施例中，反射鏡562可包括一個或更多個透鏡。在第17A圖中，反射鏡562包括面向光纖558的凸透鏡562B。在第17B圖中，反射鏡562包括面向光學引擎70的凸透鏡562B。在第17C圖中，反射鏡562的反射表面562A包括凸透鏡562B。在第17D圖中，反射鏡562包括兩個透鏡：面向光纖558的凸透鏡562B1以及反射鏡562的反射表面562A包括凸透鏡562B2。在第17E圖中，反射鏡562包括面向光纖558的凹透鏡562B。在第17F圖中，反射鏡562包括面向光學引擎70的凹透鏡562B。在第17G圖中，反射鏡562的反射表面562A包括凹透鏡562B。在第17H圖中，反射鏡562包括兩個透鏡：面向光纖558的凹透鏡562B1以及反射鏡562的反射表面562A包括凹透鏡562B2。

在第17A圖至第17H圖的每個實施例中，透鏡562B的尺寸在50微米至500微米的範圍，曲率在10微米至300微米的範圍。其他實施例可以包括第17A圖至第17H圖的實施例的修改，包括多個凹透鏡、凸透鏡與凹透鏡的組合，以及實施例的各種其他組合。

第17A圖至第17H圖中的透鏡的實施例顯示透鏡的設計是靈活的，並且可以根據設計要求利用凹透鏡或凸透鏡的組合設計。在一個實施例中，可以根據不同的對準需求應用第17A圖至第17H圖繪示的任何透鏡的組合。凹透鏡以及凸透鏡具有不同的導光特性，這些類型的透鏡可以根據設計的對準需求配置在任意位置。

第18A圖至第18C圖是根據一些實施例，繪示出反射鏡562、光纖558以及周圍元件的放大剖面示意圖。第18C圖是沿反射鏡562長度的反射鏡562的剖面示意圖。在第18A圖至第18C圖的實施例中，反射鏡562具有凹陷（recess）562C，使得光纖558插入反射鏡562中。在這個實施例中，反射鏡562與光纖558之間的光學黏著劑可以省略，因為上述的插入可以將元件固定在一起。

如第18B圖以及第18C圖所示，反射鏡562的凹陷 562C具有高度H3、長度L1、以及深度D2。 在一些實施例中，長度L1的範圍為2毫米至20毫米，高度H3的範圍為0.08毫米至2毫米，深度D1的範圍為0.08毫米至2毫米。

第16A圖至第18C圖的實施例可以用於本揭露的任何封裝結構中。

第19圖是根據一些實施例，繪示出封裝元件700的放大剖面示意圖。封裝元件700類似於封裝元件600（參見第13圖以及第14圖），相似的部件由相似的參考數字標示，並且相似的部件在此不再贅述。在一些實施例中，封裝元件700可以使用與前述參考第1圖至第14圖的製程步驟類似的製程步驟形成，在此不再贅述。在繪示的實施例中，透鏡配接器550從光學引擎70延伸到散熱蓋件534/翹曲控制結構530。

第20圖是根據一些實施例，繪示出封裝元件700的放大剖面示意圖。封裝元件700’與封裝元件700（參見第19圖）相似，相似的部件由相似的參考數字標示，在此不再贅述。在繪示的實施例中，透鏡配接器550從光學引擎70延伸至散熱蓋件534/翹曲控制結構530，並且省略了支撐結構540。

第21圖以及第22圖是根據一些實施例，繪示出封裝元件800的剖面示意圖。封裝元件800類似於封裝元件600（參見第13圖以及第14圖），相似的部件由相似的參考數字標示，並且相似的部件在此不再贅述。在一些實施例中，封裝元件800可以使用與前述參考第1圖至第14圖的製程步驟類似的製程步驟形成，在此不再贅述。

在第21圖中，被動元件570接合到支撐結構540與散熱蓋件534/翹曲控制結構530之間的封裝基板500。在第22圖中，被動元件570接合到支撐結構540與封裝元件400之間的封裝基板500。被動元件570在光纖558下方。

被動元件570可以包括一個或更多個被動裝置，如電容器、電阻器、電感器等。被動元件570可以與積體電路晶粒50類似的方式形成，在此不再贅述。被動元件570可以藉由連接件572接合到封裝基板500的導電部件，連接件572可類似於前述的導電連接件134，在此不再贅述。被動元件570可以結合到封裝基板500並且具有圍繞連接件572的底部填充劑574。被動元件570的接合製程可與前述封裝元件400的接合製程類似，在此不再贅述。底部填充劑574可與前述底部填充劑526類似，在此不再贅述。

第23圖是根據一些實施例，繪示出封裝元件900的剖面示意圖。封裝元件900類似於封裝元件600（參見第13圖以及第14圖），相似的部件由相似的參考數字標示，並且相似的部件在此不再贅述。在一些實施例中，封裝元件900可以使用與前述參考第1圖至第14圖的製程步驟類似的製程步驟形成，在此不再贅述。在繪示的實施例中，封裝元件400是多晶片模組，其中光學引擎70是與晶粒50以及60分開的模組。在這個實施例中，封裝體包括晶粒50以及60，而光學引擎70被單獨地接合到封裝基板500。

第24圖是根據一些實施例，繪示出封裝元件1000的剖面示意圖。封裝元件1000類似於封裝元件600（參見第13圖以及第14圖），相似的部件由相似的參考數字標示，並且相似的部件在此不再贅述。在一些實施例中，封裝元件1000可以使用與前述參考第1圖至第14圖的製程步驟類似的製程步驟形成，在此不再贅述。在繪示的實施例中，封裝元件400'是扇出型積體（integrated fan-out, InFO）封裝體而不是晶圓上覆晶片封裝體，例如：在本實施例中，中介層202被重佈線結構200'代替。

在一些實施例中，重佈線結構200'可以由介電材料（例如：低介電常數介電材料）以及導電材料（例如：銅）的交替膜層形成，具有互連導電材料層的通孔，並且可以藉由任何合適的製程（如沉積、鑲嵌等）形成。在其他實施例中，重佈線結構200’可以由介電材料（例如：如味之素積層膜（ajinomoto build-up film, ABF）或其他層壓板之類的積層膜）以及導電材料（例如：銅）的交替膜層形成，其中通孔互連導電材料層，並且可以藉由任何合適的製程（例如層壓、電鍍等）形成。

第25圖是根據一些實施例，繪示出封裝元件1100的放大剖面示意圖。封裝元件1100類似於封裝元件600（參見第13圖以及第14圖），相似的部件由相似的參考數字標示，並且相似的部件在此不再贅述。在一些實施例中，封裝元件1100可以使用與前述參考第1圖至第14圖的製程步驟類似的製程步驟形成，在此不再贅述。在繪示的實施例中，光學引擎70上的透鏡74凹陷至光學引擎70中。

實施例可以實現優點。藉由形成包括如上所述的透鏡配接器、支撐結構、以及反射鏡的封裝體（如第13圖以及第14圖中繪示的封裝元件600），可以實現各種優點。藉由在特定配置中包含這些元件， 封裝結構可以更緊密且利用橫向進入的光纖以及具有頂表面入口的封裝結構作為來自光纖的光學數據路徑。因此，改進光學積體電路晶粒的耦合器與光纖之間耦合得以實現。本揭露呈現的各種實施例允許集成包括光柵耦合器的光學積體電路晶粒，通過光柵耦合器以超低功耗實現高頻寬，以及用於共同封裝的廣泛集成。再者，與其他結構相比，從光纖到反射鏡的光學損耗減少。此外，透鏡配接器以及反射鏡允許本揭露的實施例廣泛用於各種封裝配置，如多晶片模組（multi-chip modules, MCM）、基板上覆晶圓上覆晶片封裝體、或扇出型積體（integrated fan-out, InFO）封裝體。

本揭露提供一種封裝體，包括封裝基板，所述封裝體還包括封裝元件，接合到所述封裝基板，所述封裝元件包括中介層，所述封裝體還包括光學晶粒，接合到所述中介層，所述光學晶粒包括光學耦合器，所述封裝體還包括積體電路晶粒，接合到鄰近所述光學晶粒的所述中介層，所述封裝體還包括透鏡配接器，以第一光學黏著劑黏附到所述光學晶粒，所述封裝體還包括反射鏡(mirror)，以第二光學黏著劑黏附到所述透鏡配接器，所述反射鏡對準所述光學晶粒的所述光學耦合器，所述封裝體還包括光纖，位於所述透鏡配接器上，所述光纖的第一端面向所述反射鏡，所述光纖被配置使得光學數據路徑從所述光纖的所述第一端經過所述反射鏡、所述第二光學黏著劑、所述透鏡配接器、以及所述第一光學黏著劑到達所述光學晶粒的所述光學耦合器。

實施例可以包括以下部件中的一個或更多個。所述封裝體的所述光學晶粒包括第一透鏡，位於所述光學晶粒的背側上，所述光學晶粒的所述背側背對所述封裝基板，所述光學數據路徑經過所述第一透鏡。所述透鏡配接器包括第二透鏡，位於所述透鏡配接器的下表面上，所述光學數據路徑經過所述第二透鏡。所述反射鏡包括第三透鏡，所述光學數據路徑經過所述第三透鏡。所述反射鏡由玻璃、矽、石英、丙烯酸樹脂、塑膠或前述之組合製成。所述封裝體更包括支撐結構，黏附到所述封裝基板，所述透鏡配接器在所述支撐結構上且黏附到所述支撐結構。散熱蓋件，附接到所述封裝基板且覆蓋所述封裝元件，其中所述散熱蓋件包括開口，所述光學晶粒的一部份位於所述開口中，所述透鏡配接器黏附到位於所述開口中的所述光學晶粒的所述部份。所述透鏡配接器延伸穿過位於所述散熱蓋件中的所述開口且黏附到所述散熱蓋件的外部。所述封裝體更包括第二底部填充劑，位於所述封裝基板與所述封裝元件之間。所述封裝體更包括第一底部填充劑，位於所述光學晶粒、所述積體電路晶粒、與所述中介層之間，以及封裝劑，包封所述光學晶粒、所述積體電路晶粒、以及所述第一底部填充劑，所述透鏡配接器黏附到所述封裝劑。所述透鏡配接器在所述透鏡配接器的頂表面具有凹槽（grooves）。所述反射鏡包括凹陷（recess），所述光纖位於所述反射鏡的所述凹陷中。

本揭露實施例提供一種封裝體，包括封裝基板，所述封裝體還包括封裝元件，接合到所述封裝基板，所述封裝體還包括散熱蓋件，附接到所述封裝基板且覆蓋所述封裝元件，所述散熱蓋件包括開口，所述封裝元件的一部份位於所述散熱蓋件的所述開口中，所述封裝體還包括透鏡配接器，位於所述散熱蓋件的所述開口中，所述透鏡配接器附接到所述封裝元件，所述封裝體還包括反射鏡，位於所述散熱蓋件的所述開口中，所述反射鏡附接到所述透鏡配接器，所述封裝體還包括光纖，延伸到所述散熱蓋件中的所述開口，所述光纖位於所述透鏡配接器上，其中所述封裝元件包括光學晶粒，所述光學晶粒包括光學耦合器，所述光學耦合器靠近所述光學晶粒的第一側壁，所述光學晶粒的所述第一側壁以及所述封裝元件的第一側壁位於所述散熱蓋件的所述開口中，所述光纖的第一端面向所述反射鏡，所述光纖被配置使得光學數據路徑從所述光纖的所述第一端經過所述反射鏡以及所述透鏡配接器到達所述光學晶粒的所述光學耦合器。

實施例可以包括以下部件中的一個或更多個。所述封裝體更包括支撐結構，位於所述散熱蓋件的所述開口中的所述封裝基板上，所述透鏡配接器附接到所述支撐結構。所述光學晶粒包括第一透鏡，位於所述光學晶粒的背側上，所述光學晶粒的所述背側背對所述封裝基板，所述透鏡配接器包括第二透鏡，位於所述透鏡配接器的下表面上，以及所述反射鏡包括第三透鏡，所述光學數據路徑經過所述第一透鏡、所述第二透鏡、以及所述第三透鏡。所述光學數據路徑在所述反射鏡中被反射。所述封裝體更包括中介層，所述光學晶粒接合到所述中介層，接合到所述中介層的邏輯晶粒，接合到所述中介層的記憶體晶粒，位於所述光學晶粒、所述邏輯晶粒、所述記憶體晶粒、與所述中介層之間的第一底部填充劑，以及包封所述光學晶粒、所述邏輯晶粒、所述記憶體晶粒、以及所述第一底部填充劑的封裝劑，所述透鏡配接器附接到所述封裝劑。

本揭露實施例提供一種形成封裝元件的方法，其中形成所述封裝元件包括接合光學晶粒到中介層，所述光學晶粒包括光學耦合器，靠近所述光學晶粒的第一側壁，所述方法還包括接合邏輯晶粒到所述中介層，所述方法還包括沉積第一底部填充劑於所述光學晶粒、所述邏輯晶粒、與所述中介層之間，所述方法還包括形成封裝劑，在所述光學晶粒、所述邏輯晶粒、以及所述第一底部填充劑上，所述方法還包括接合所述封裝元件到封裝基板，所述方法還包括附接散熱蓋件到所述封裝基板以及所述封裝元件，所述散熱蓋件包括開口，所述封裝元件的一部份位於所述散熱蓋件的所述開口中，所述方法還包括附接支撐結構到位於所述散熱蓋件的所述開口中的所述封裝基板，所述方法還包括附接透鏡配接器到位於所述開口中的所述封裝元件的所述部份以及位於所述開口中的所述支撐結構，所述方法還包括附接反射鏡到所述透鏡配接器，所述方法還包括附接光纖到所述反射鏡，所述光纖位於所述透鏡配接器上，所述光纖被配置使得光學數據路徑從所述光纖的第一端經過所述反射鏡以及所述透鏡配接器到達所述光學晶粒的所述光學耦合器。

實施例可以包括以下部件中的一個或更多個。所述方法的所述光學晶粒包括第一透鏡，位於所述光學晶粒的背側上，所述光學晶粒的所述背側背對所述封裝基板，所述透鏡配接器包括第二透鏡，位於所述透鏡配接器的下表面上，以及所述反射鏡包括第三透鏡，所述光學數據路徑經過所述第一透鏡、所述第二透鏡、以及所述第三透鏡。所述透鏡配接器延伸穿過位於所述散熱蓋件中的所述開口且附接到所述散熱蓋件的外部。

以上概述數個實施例之部件，以便在本發明所屬技術領域中具有通常知識者可更易理解本發明實施例的觀點。在本發明所屬技術領域中具有通常知識者應理解，他們能以本發明實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及/或優勢。在本發明所屬技術領域中具有通常知識者也應理解到，此類等效的製程和結構並無悖離本發明的精神與範圍，且他們能在不違背本發明之精神和範圍之下，做各式各樣的改變、取代和替換。

50/60:積體電路晶粒 70:積體電路晶粒/光學引擎 50F:前側 52:半導體基板 54/206:互連結構 56/120/134/514/520:導電連接件 56A/120A/134A:凸塊下金屬層 56B/120B/134B:焊料區 70A:電學積體電路 70B:光學積體電路（photonic integrated circuit,PIC） 72:光學耦合器 74/552:透鏡 124/524:焊接點 126/526/574:底部填充劑 132:封裝劑 200:（晶圓級）封裝元件/中介層晶圓/晶圓 200A:封裝區 200BS:背側 202:中介層 204:基板 208/504:導通孔 210:載體晶圓 400/400’/600/700/700’/800/900/1000:封裝元件 400L/400R:側壁 500:封裝基板 502:基板核心 200’/506/508:重佈線結構 510/516:接合墊 512/518:阻焊層 528/541:黏著劑 530:翹曲控制結構 531:孔洞 532:熱界面材料 534:散熱蓋件 536:開口 540:支撐結構 542/544/546/548:光學黏著劑 550:透鏡配接器 554:機械傳送結構 558:光纖 562:反射鏡 562A:反射表面 562B/562B1/562B2:凹/凸透鏡 562C:凹陷 564:區域 566:光學數據路徑 570:被動元件 572:連接件 A1:角度 D1/D2:深度 H1/H2/H3:高度 L1:長度 W1/W2:寬度

以下將配合所附圖式詳述本揭露的各種態樣。應注意的是，依據在業界的標準做法，各種特徵並未按照比例繪製且僅用以說明例示。事實上，可任意地放大或縮小元件的尺寸，以清楚地表現出本發明實施例的特徵。 第1圖是根據一些實施例，繪示出積體電路晶粒的剖面示意圖。 第2圖是根據一些實施例，繪示出積體電路晶粒的剖面示意圖。 第3圖是根據一些實施例，繪示出積體電路晶粒的剖面示意圖。 第4圖至第9圖、第10A圖、第10B圖、以及第11圖至第15圖是根據一些實施例，繪示出封裝元件於中間製造階段的平面示意圖以及剖面示意圖。 第16A圖、第16B圖、第17A圖、第17B圖、第17C圖、第17D圖、第17E圖、第17F圖、第17G圖、第17H圖、第18A圖、第18B圖、以及第18C圖是根據一些實施例，繪示出封裝元件的放大剖面示意圖。 第19圖是根據一些實施例，繪示出封裝元件的剖面示意圖。 第20圖是根據一些實施例，繪示出封裝元件的剖面示意圖。 第21圖是根據一些實施例，繪示出封裝元件的剖面示意圖。 第22圖是根據一些實施例，繪示出封裝元件的剖面示意圖。 第23圖是根據一些實施例，繪示出封裝元件的剖面示意圖。 第24圖是根據一些實施例，繪示出封裝元件的剖面示意圖。 第25圖是根據一些實施例，繪示出封裝元件的剖面示意圖。

74:透鏡

400/600:封裝元件

500:封裝基板

512:阻焊層

528/541:黏著劑

530:翹曲控制結構

532:熱界面材料

534:散熱蓋件

540:支撐結構

542/544/546/548:光學黏著劑

550:透鏡配接器

554:機械傳送結構

558:光纖

562:反射鏡

564:區域

Claims (20)

1. 一種封裝體，包括： 一封裝基板； 一封裝元件，接合到該封裝基板，該封裝元件包括： 一中介層； 一光學晶粒，接合到該中介層，該光學晶粒包括一光學耦合器；以及 一積體電路晶粒，接合到鄰近該光學晶粒的該中介層； 一透鏡配接器，以一第一光學黏著劑黏附到該光學晶粒； 一反射鏡（mirror），以一第二光學黏著劑黏附到該透鏡配接器，該反射鏡對準該光學晶粒的該光學耦合器；以及 一光纖，位於該透鏡配接器上，該光纖的一第一端面向該反射鏡，該光纖被配置使得一光學數據路徑從該光纖的該第一端經過該反射鏡、該第二光學黏著劑、該透鏡配接器、以及該第一光學黏著劑到達該光學晶粒的該光學耦合器。
2. 如請求項1之封裝體，其中該光學晶粒包括一第一透鏡，位於該光學晶粒的一背側上，該光學晶粒的該背側背對該封裝基板，該光學數據路徑經過該第一透鏡。
3. 如請求項2之封裝體，其中該透鏡配接器包括一第二透鏡，位於該透鏡配接器的一下表面上，該光學數據路徑經過該第二透鏡。
4. 如請求項2之封裝體，其中該反射鏡包括一第三透鏡，該光學數據路徑經過該第三透鏡。
5. 如請求項1之封裝體，其中該反射鏡由玻璃、矽、石英、丙烯酸樹脂、塑膠或前述之組合製成。
6. 如請求項1之封裝體，更包括： 一支撐結構，黏附到該封裝基板，該透鏡配接器在該支撐結構上且黏附到該支撐結構。
7. 如請求項1之封裝體，更包括： 一散熱蓋件，附接到該封裝基板且覆蓋該封裝元件，其中該散熱蓋件包括一開口，該光學晶粒的一部份位於該開口中，該透鏡配接器黏附到位於該開口中的該光學晶粒的該部份。
8. 如請求項7之封裝體，其中該透鏡配接器延伸穿過位於該散熱蓋件中的該開口且黏附到該散熱蓋件的一外部。
9. 如請求項1之封裝體，更包括： 一第一底部填充劑，位於該光學晶粒、該積體電路晶粒、與該中介層之間；以及 一封裝劑，包封該光學晶粒、該積體電路晶粒、以及該第一底部填充劑，該透鏡配接器黏附到該封裝劑。
10. 如請求項8之封裝體，更包括： 一第二底部填充劑，位於該封裝基板與該封裝元件之間。
11. 如請求項1之封裝體，其中該透鏡配接器在該透鏡配接器的一頂表面具有一凹槽（grooves）。
12. 如請求項1之封裝體，其中該反射鏡包括一凹陷（recess），該光纖位於該反射鏡的該凹陷中。
13. 一種封裝體，包括： 一封裝基板； 一封裝元件，接合到該封裝基板； 一散熱蓋件，附接到該封裝基板且覆蓋該封裝元件，該散熱蓋件包括一開口，該封裝元件的一部份位於該散熱蓋件的該開口中； 一透鏡配接器，位於該散熱蓋件的該開口中，該透鏡配接器附接到該封裝元件； 一反射鏡，位於該散熱蓋件的該開口中，該反射鏡附接到該透鏡配接器；以及 一光纖，延伸到該散熱蓋件中的該開口，該光纖位於該透鏡配接器上，其中該封裝元件包括： 一光學晶粒，該光學晶粒包括一光學耦合器，該光學耦合器靠近該光學晶粒的一第一側壁，該光學晶粒的該第一側壁以及該封裝元件的一第一側壁位於該散熱蓋件的該開口中，該光纖的一第一端面向該反射鏡，該光纖被配置使得一光學數據路徑從該光纖的該第一端經過該反射鏡以及該透鏡配接器到達該光學晶粒的該光學耦合器。
14. 如請求項13之封裝體，更包括： 一支撐結構，位於該散熱蓋件的該開口中的該封裝基板上，該透鏡配接器附接到該支撐結構。
15. 如請求項14之封裝體，其中該光學晶粒包括一第一透鏡，位於該光學晶粒的一背側上，該光學晶粒的該背側背對該封裝基板，該透鏡配接器包括一第二透鏡，位於該透鏡配接器的一下表面上，以及該反射鏡包括一第三透鏡，該光學數據路徑經過該第一透鏡、該第二透鏡、以及該第三透鏡。
16. 如請求項13之封裝體，其中該光學數據路徑在該反射鏡中被反射。
17. 如請求項13之封裝體，其中該封裝元件更包括： 一中介層，該光學晶粒接合到該中介層； 一邏輯晶粒，接合到該中介層； 一記憶體晶粒，接合到該中介層； 一第一底部填充劑，位於該光學晶粒、該邏輯晶粒、該記憶體晶粒、與該中介層之間；以及 一封裝劑，包封該光學晶粒、該邏輯晶粒、該記憶體晶粒、以及該第一底部填充劑，該透鏡配接器附接到該封裝劑。
18. 一種封裝體的製造方法，包括： 形成一封裝元件，其中形成該封裝元件包括： 接合一光學晶粒到一中介層，該光學晶粒包括一光學耦合器，靠近該光學晶粒的一第一側壁； 接合一邏輯晶粒到該中介層； 沉積一第一底部填充劑於該光學晶粒、該邏輯晶粒、與該中介層之間；以及 形成一封裝劑，在該光學晶粒、該邏輯晶粒、以及該第一底部填充劑上； 接合該封裝元件到一封裝基板；以及 附接一散熱蓋件到該封裝基板以及該封裝元件，該散熱蓋件包括一開口，該封裝元件的一部份位於該散熱蓋件的該開口中； 附接一支撐結構到位於該散熱蓋件的該開口中的該封裝基板； 附接一透鏡配接器到位於該開口中的該封裝元件的該部份以及位於該開口中的該支撐結構； 附接一反射鏡到該透鏡配接器；以及 附接一光纖到該反射鏡，該光纖位於該透鏡配接器上，該光纖被配置使得一光學數據路徑從該光纖的一第一端經過該反射鏡以及該透鏡配接器到達該光學晶粒的該光學耦合器。
19. 如請求項18之封裝體的製造方法，其中該光學晶粒包括一第一透鏡，位於該光學晶粒的一背側上，該光學晶粒的該背側背對該封裝基板，該透鏡配接器包括一第二透鏡，位於該透鏡配接器的一下表面上，以及該反射鏡包括一第三透鏡，該光學數據路徑經過該第一透鏡、該第二透鏡、以及該第三透鏡。
20. 如請求項18之封裝體的製造方法，其中該透鏡配接器延伸穿過位於該散熱蓋件中的該開口且附接到該散熱蓋件的一外部。

Images