TW202245162A - 封裝組件及其製造方法 - Google Patents

Abstract

封裝組件包括包括其中包括光子積體電路的第一晶粒的封裝基底；位在第一晶粒上的第二晶粒，第二晶粒包括電性連接到光子積體電路的電子積體電路；以及位在封裝基底上的中介物模組，中介物模組的至少一部分位在第一晶粒上且電性連接到光子積體電路。

Description

封裝組件及其製造方法

本揭露實施例是有關於一種封裝組件及一種製造封裝組件的方法。

目前來說，包括光子晶粒（稱為P-晶粒）及電子晶粒（稱為E晶粒）二者的半導體封裝因其緊湊性（compactness）而越來越受歡迎。另外，由於光纖相關應用在訊號傳輸中的廣泛使用，光學訊號傳輸及處理已用於更多的應用中。儘管製造半導體封裝的現有方法對於其預期目的來說一般是足夠的，然而現有方法並非在所有方面完全令人滿意。特別是，期望開發可靠的製程以在P-晶粒、E晶粒及光纖之間進行互連。

本揭露的一個態樣提供一種封裝組件，包括：封裝基底，包括包括光子積體電路的第一晶粒；第二晶粒，位在所述第一晶粒上，所述第二晶粒包括電性連接到所述光子積體電路的電子積體電路；以及中介物模組，位在所述封裝基底上，所述中介物模組的至少一部分位在所述第一晶粒上且電性連接到所述光子積體電路。

本揭露的另一個態樣提供一種製造封裝組件的方法，包括：形成包括包括光子積體電路的第一晶粒的封裝基底；在所述第一晶粒上安裝包括電子積體電路的第二晶粒，使得所述電子積體電路電性連接到所述光子積體電路；以及在所述封裝基底上安裝中介物模組，使得所述中介物模組的至少一部分位在所述第一晶粒上且電性連接到所述光子積體電路。

本揭露的又一個態樣提供一種封裝組件，包括：封裝基底，包括：芯基底，包括金屬內連線結構；第一封裝基底模製材料層，包封所述芯基底；第二封裝基底模製材料層，位在所述第一封裝基底模製材料層上，且包括電性連接到所述芯基底中的所述金屬內連線結構的通孔結構；以及第一晶粒，被所述第二封裝基底模製材料層包封且包括光子積體電路、光柵耦合器及將所述光柵耦合器光學耦合到所述光子積體電路的光波導；光源裝置，安裝在所述第一晶粒上，所述光子積體電路包括用於調製來自所述光源裝置的光束以產生輸出光學訊號的光子調變器；第二晶粒，位在所述第一晶粒上，所述第二晶粒包括電性連接到所述光子積體電路的電子積體電路；中介物模組，位在所述封裝基底上，所述中介物模組的至少一部分位在所述第一晶粒上且電性連接到所述光子積體電路上，所述中介物模組電性連接到所述第一晶粒中的內連線結構以及電性連接到所述第二封裝基底模製材料層中的所述通孔結構；以及底部填充劑層，形成在所述第一晶粒與所述中介物模組之間、所述第一晶粒與所述第二晶粒之間、所述第二晶粒與所述中介物模組之間的所述封裝基底上。

以下揭露提供用於實施所提供標的的不同特徵的許多不同實施例或實例。以下闡述組件及排列的具體實例以簡化本發明。當然，該些僅為實例且不旨在進行限制。舉例而言，以下說明中將第一特徵形成於第二特徵之上或第二特徵上可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且亦可包括其中第一特徵與第二特徵之間可形成有附加特徵進而使得所述第一特徵與所述第二特徵可不直接接觸的實施例。另外，本發明可能在各種實例中重複使用參考編號及/或字母。此種重複使用是出於簡潔及清晰的目的，而不是自身指示所論述的各種實施例及/或配置之間的關係。

此外，為易於說明，本文中可能使用例如「位於…之下（beneath）」、「位於…下方（below）」、「下部的（lower）」、「位於…上方（above）」、「上部的（upper）」等空間相對性用語來闡述圖中所示的一個元件或特徵與另一（其他）元件或特徵的關係。除圖中所繪示的取向之外，所述空間相對性用語還旨在囊括裝置在使用或操作中的不同取向。設備可具有其他取向（旋轉90度或處於其他取向），且本文中所使用的空間相對性闡述語可同樣相應地進行解釋。除非另有明確陳述，否則具有相同參考編號的組件被稱為同一組件，且被認為具有相同的材料成分及相同的厚度範圍。

一般而言，高性能計算（high-performance computing，HPC）應用可利用包括具有積體光子組件的電子晶粒的記憶體控制器模組（memory-controller module，MCM）（例如，光子晶粒積體MCM）。舉例而言，可在與包括一個或多個半導體晶粒以支持HPC應用的中介物模組（例如，基底上晶圓上晶片（CoWoS®）組件）相鄰的封裝基底（例如，傳統增層基底（build-up substrate））上安裝MCM模組。然而，在這種典型配置中，MCM模組與中介物模組（例如，HPC應用）之間的訊號（例如，光學訊號及/或電訊號）可能需要通過封裝基底或印刷電路板（printed circuit board，PCB）行進相對較長的距離。

一個或多個實施例可提供在三維積體電路（three-dimensional integrated circuit，3DIC）封裝上的光子矽積體基底。也就是說，本發明的一個或多個實施例可使用光子基底（例如，積體基底上系統（System-on-Integrated Substrate，SoIS）光子基底）而不使用具有積體光子組件的MCM模組。光子基底可包括例如具有積體光子矽晶粒（例如，光子矽組件）的封裝基底。

可存在許多與本揭露實施例中的一個或多個相關的優點。各種實施例可具有在電子晶粒（例如，E-die）與中介物模組（例如，CoWoS®（S,L,R）組件）之間的減小的連接距離。光纖可直接連接到光子矽組件（例如，光子晶粒）中的光柵耦合器開口（GCO）而不需要額外的介面。藉由使用微凸塊將電子晶粒連接到光子矽組件，以及使用受控塌陷晶片連接（controlled collapse chip connection，C4）銅凸塊將中介物模組連接到光子矽組件，可簡單地將電子晶粒與中介物模組積體。此外，可利用SoIS晶圓級製程將光子矽組件積體到基底中。

圖1A示出根據一個或多個實施例的封裝組件100的垂直剖面圖（沿圖2A中的剖面A-A’）。一般而言，封裝組件100可包括封裝基底110（例如，光子積體封裝基底）。封裝基底110可包括芯基底112，所述芯基底112可包括芯基底介電層112a及形成於芯基底介電層112a中的一個或多個金屬內連線結構112b。芯基底介電層112a可包括多個介電層且可由例如環氧系介電材料、樹脂系介電材料或聚合物材料形成。金屬內連線結構112b可包括多個金屬層且可由例如金屬（例如，銅、銀、鎢、鈦、金等）、金屬合金、其組合形成。

可在芯基底112的底面上形成背側RDL 119。背側RDL 119可包括一個或多個金屬層且可由例如金屬（例如，銅、銀、鎢、鈦、金等）、金屬合金、其組合形成。背側RDL 119還可包括一個或多個焊罩層界定（solder mask defined，SMD）墊。也可在背側RDL 119上形成焊球109的陣列，以便將封裝基底110安裝到印刷電路板（PCB）基底。

封裝基底110還可包括芯基底112上的前側RDL 114。前側RDL 114可包括前側RDL介電層114a及一個或多個形成於前側RDL介電層114a中的金屬內連線結構114b（例如，金屬重佈線路層）。前側RDL介電層114a可包括多個介電層。舉例而言，形成前側RDL介電層114a的部分的多個介電層可包括多個諸如聚酰亞胺（polyimide，PI）、苯並環丁烯（benzocyclobutene，BCB）或聚苯並雙噁唑（polybenzobisoxazole，PBO）的介電聚合物材料。金屬內連線結構114b可包括多個金屬層且可由例如金屬（例如，銅、銀、鎢、鈦、金等）、金屬合金、其組合形成。前側RDL介電層114a中的金屬內連線結構114b可藉由一個或多個微凸塊115連接到芯基底112a中的金屬內連線結構112b。

可在芯基底112上形成第一封裝基底模製材料層117且所述第一封裝基底模製材料層117包封芯基底112。特別地，可在芯基底112周圍、在前側RDL 114上以及在微凸塊115周圍形成第一封裝基底模製材料層117，以將前側RDL 114牢固地固定到芯基底112上。第一封裝基底模製材料層117可包括例如環氧材料（例如，環氧模製化合物（epoxy molding compound，EMC））。

可在前側RDL 114上形成第二封裝基底模製材料層116。舉例而言，第二封裝基底模製材料層116可包括模製材料層116a及形成於模製材料層116a中的一個或多個通孔結構116b（例如，銅通孔）。也可在通孔結構116b（例如，銅通孔）上的模製材料層116a中形成一個或多個接合墊116c。模製材料層116a可包括例如環氧材料（例如，環氧模製化合物（EMC））。通孔結構116b及接合墊116c可各自包括一個或多個金屬層且可由例如金屬（例如，銅、銀、鎢、鈦、金等）、金屬合金、其組合形成。

封裝基底110還可包括可被第二封裝基底模製材料層116包封的（例如，被積體入的）第一晶粒120。第一晶粒120可包括光子晶粒，所述光子晶粒可包括光子積體電路128。第一晶粒120可由光子矽形成並包含在封裝基底110的主體（body）內，因而封裝基底可被描述為光子積體基底或SoIS光子基底。第一晶粒120中的光子矽可實現高速光學訊號傳輸。第一晶粒120可將輸入光學訊號轉換為電訊號，且可將電訊號轉換為輸出光學訊號。第一晶粒120的上表面可與第二封裝基底模製材料層116的上表面實質上共面。

可在封裝基底110上安裝環190以約束（constrain）封裝基底110的平坦度。環190可包括剛性金屬環且可由例如銅或不銹鋼形成。

可在封裝基底110上安裝第二晶粒130，且尤其是可在第一晶粒120上安裝第二晶粒130。第二晶粒130可包括可電性耦合到第一晶粒120中的光子積體電路128的電子積體電路。也可在封裝基底110上安裝中介物模組140。特別地，中介物模組140中的第一部分可位在第一晶粒120上，且中介物模組140中的第二部分可位在第二封裝基底模製材料層116上。中介物模組140可耦合到第一晶粒120中的光子積體電路128，並通過光子積體電路128耦合到電子積體電路。中介物模組140可包括中介物介電層142，以及安裝在中介物介電層142上的主要中介物模組晶粒144及半導體晶片146。可在第二晶粒130及中介物模組140的下方及周圍形成底部填充劑層147，以便將第二晶粒130及中介物模組140固定到封裝基底110。應注意，底部填充劑層147可包括彎曲的上表面。

舉例而言，主要中介物模組晶粒144可包括諸如系統晶片（System-on-Chip，SoC）組件或系統積體晶片（System-on-Integrated-Chip，SoIC）組件的系統組件。半導體晶片146可包括安裝在中介物介電層142上的高帶寬記憶體（high-bandwidth memory，HBM）晶片。特別地，中介物模組140可包括高性能計算（HPC）應用，以及可包括例如以基底晶圓上晶片（CoWoS®）技術或基底上積體扇出（Integrated Fan-Out on Substrate，InFO-oS）技術的積體圖形處理單元（graphics processing unit，GPU）、專用積體電路（application specific integrated circuit，ASIC）、現場可程式設計閘陣列（field-programmable gate array，FPGA）及HBM。

可在主要中介物模組晶粒144與中介物介電層142之間以及在半導體晶片146與中介物介電層142之間形成中介物底部填充劑層145。也可在主要中介物模組晶粒144與半導體晶片146之間形成中介物底部填充劑層145。中介物底部填充劑層145可由環氧系聚合物材料形成。應注意，中介物底部填充劑層145可包括彎曲的上表面。可在主要中介物模組晶粒144、半導體晶片146、中介物底部填充劑層145及中介物介電層142之上形成模製層149。模製層149可由環氧模製化合物（EMC）形成。

第二晶粒130可包括用於控制中介物模組140中的操作的控制器（例如，控制電路）。舉例而言，半導體晶片146可包括HBM晶片且第二晶粒130可包括用於控制HBM晶片的操作的記憶體控制器（例如，記憶體控制模組（MCM））。

用於產生可用於產生輸出光學訊號的光（例如，雷射光）的光源裝置160也可安裝在封裝基底110上，且尤其是可安裝在可形成於封裝基底110中的第一晶粒120上。光源裝置160可作為第一晶粒120中的連續光源。舉例而言，第一晶粒120中的光子積體電路128中的光子調變器（photonic modulator）可由第二晶粒130中的電子積體電路控制以調製來自光源裝置160的光，以便產生輸出光學訊號。光源裝置160可包括例如雷射微型封裝（laser micro-package，LAMP）裝置，所述雷射微型封裝裝置可包括用於產生可用於產生輸出光學訊號的雷射光的雷射二極管。

一個或多個光纖可連接到第一晶粒120，且用於將輸入光學訊號傳輸到第一晶粒120，以及將輸出光學訊號傳輸出第一晶粒120。特別地，如圖1所示，第一光纖171及第二光纖172可連接到第一晶粒120中的光柵耦合器126並以光學介面層173（例如，光學膠）固定到第一晶粒120。光柵耦合器126可包括用於將光方向自垂直轉為水平及自水平轉為垂直的結構。

特別地，第一光纖171的端部及第二光纖172的端部可插入到第一晶粒120中的光柵耦合器開口（GCO）中，且可在GCO中的第一光纖171及第二光纖172的端部周圍形成光學介面層173。第一光纖171可將輸入光學訊號（例如，第一光學訊號）傳輸到第一晶粒120中的光子積體電路，且第二光纖172可自第一晶粒120傳輸輸出光學訊號（例如，第二光學訊號）（例如，傳輸到封裝組件100之外）。輸入光學訊號可包括最終要傳輸到中介物模組140的數據，且輸出光學訊號可包括已經自中介物模組140傳輸的數據。

圖1B示出根據一個或多個實施例的包括訊號方向的封裝組件100的垂直剖面圖。如圖1B所示，在封裝組件100的配置中，第二晶粒130可位在非常靠近中介物模組140的位置。特別地，第二晶粒130與中介物模組140之間的距離（在x-方向中）可小於約2 mm。在第二晶粒130與中介物模組之間提供這種緊密的鄰近減小第二晶粒130與主要中介物模組晶粒144及半導體晶片146之間的阻力。第一晶粒120可將輸入光學訊號轉換為輸入電訊號，並將輸入電訊號傳輸到第二晶粒130中的電子積體電路。第二晶粒130可在輸入電訊號的基礎上產生中介物模組輸入訊號101（例如，電訊號），並通過第一晶粒120中的一個或多個佈線層將中介物模組輸入訊號101傳輸到中介物模組140。中介物模組140可產生中介物模組輸出訊號102（例如，電訊號）並通過第一晶粒120中的一個或多個佈線層將中介物模組輸出訊號102傳輸到第二晶粒130。

基於中介物模組輸出訊號102，第二晶粒130中的電子積體電路可產生用於控制一個或多個諸如第一晶粒120中光子積體電路128中的光子調變器的設備的電控訊號。光子積體電路128中的光子調變器在電控訊號的控制下可產生輸出光學訊號，並將輸出光學訊號傳輸到第二光纖172。

因此，藉由將第一晶粒120（例如，光子晶粒）積體到封裝基底110中，第二晶粒130可位在非常靠近中介物模組140的位置，且與其中第一晶粒120未積體到封裝基底110中的設計相比，中介物模組輸入訊號101在第一晶粒120中可能需要行進的距離可減少。此外，與其中第一晶粒120未積體到封裝基底110中的設計相比，中介物模組輸出訊號102在第一晶粒120中可能需要行進的距離可減少。這可使傳輸中介物模組輸入訊號101及中介物模組輸出訊號102所需的能量減少，以及可使中介物模組輸入訊號101及中介物模組輸出訊號102的品質改善（例如，降低衰減）。

圖2A示出根據一個或多個實施例的封裝組件100的局部平面圖。如圖2A中所示，封裝組件100可包括封裝基底110且封裝基底110可包括積體的第一晶粒120（例如，光子晶粒）。可在第一晶粒120上安裝（例如，部分安裝）中介物模組140，且中介物模組140可包括SoC組件（主要中介物模組晶粒）144（或SoIC組件）及半導體晶片146（例如，HBM晶片）。在圖2A中，SoC組件（主要中介物模組晶粒）144中的虛線用於說明在其上可安裝中介物模組140的第一晶粒120的部分的輪廓。

也可在靠近中介物模組140的第一晶粒120上安裝第二晶粒130。也可在第一晶粒120上安裝光源裝置160，且第一光纖171及第二光纖172可連接到第一晶粒120（例如，連接到第一晶粒120中的光柵耦合器126）並以光學介面層173固定到第一晶粒120。

如圖2A所示，封裝基底110可包括另一積體的第一晶粒120a（例如，光子晶粒）。可在第一晶粒120a上安裝中介物模組140，且中介物模組140可包括另一半導體晶片146a（例如，HBM晶片）。半導體晶片146及半導體晶片146a分別可與或可不與第一晶粒120及第一晶粒120a相關聯。在圖2A中，SoC組件（主要中介物模組晶粒）144中的虛線用於說明在其上可安裝中介物模組140的第一晶粒120a的部分的輪廓。

也可在靠近中介物模組140的第一晶粒120a上安裝第二晶粒130a。也可在第一晶粒120a上安裝光源裝置160a，且第一光纖171a及第二光纖172a可連接到第一晶粒120a（例如，連接到第一晶粒120a中的光柵耦合器126）並以光學介面層173a固定到第一晶粒120a。

圖2B示出根據一個或多個實施例的替代封裝組件100’的局部平面圖。封裝組件100’可包括封裝基底110’且封裝基底110’可包括四個積體的第一晶粒120a、第一晶粒120b、第一晶粒120c及第一晶粒120d（例如，光子晶粒）。可在四個第一晶粒120a、第一晶粒120b、第一晶粒120c及第一晶粒120d上安裝（例如，部分安裝）中介物模組140’，且中介物模組140’可包括SoC組件（主要中介物模組晶粒）144’（或SoIC組件）及四個半導體晶片146a、半導體晶片146b、半導體晶片146c、半導體晶片146d。四個半導體晶片146a、半導體晶片146b、半導體晶片146c及半導體晶片146d分別可與或可不與四個第一晶粒120a、第一晶粒120b、第一晶粒120c及第一晶粒120d相關聯。在圖2B中，SoC組件（主要中介物模組晶粒）144’中的虛線用於說明在其上可安裝中介物模組140’的四個第一晶粒120a、第一晶粒120b、第一晶粒120c及第一晶粒120d的部分的輪廓。

安裝在第一晶粒120a上的可為第二晶粒130a（例如，靠近中介物模組140’）及光源裝置160a。同樣安裝在第一晶粒120a上的可為第一光纖171a及第二光纖172a，第一光纖171a及第二光纖172a可連接到第一晶粒120a（例如，連接到第一晶粒120a中的光柵耦合器126）並以光學介面層173a固定到第一晶粒120a。

安裝在第一晶粒120b上的可為第二晶粒130b（例如，靠近中介物模組140’）及光源裝置160b。同樣安裝在第一晶粒120b上的可為第一光纖171b及第二光纖172b，第一光纖171b及第二光纖172b可連接到第一晶粒120b（例如，連接到第一晶粒120b中的光柵耦合器126）並以光學介面層173b固定到第一晶粒120b。

安裝在第一晶粒120c上的可為第二晶粒130c（例如，靠近中介物模組140’）及光源裝置160c。同樣安裝在第一晶粒120c上的可為第一光纖171c及第二光纖172c，第一光纖171c及第二光纖172c可連接到第一晶粒120c（例如，連接到第一晶粒120c中的光柵耦合器126）並以光學介面層173c固定到第一晶粒120c。

安裝在第一晶粒120d上的可為第二晶粒130d（例如，靠近中介物模組140’）及光源裝置160d。同樣安裝在第一晶粒120d上的可為第一光纖171d及第二光纖172d，第一光纖171d及第二光纖172d可連接到第一晶粒120d（例如，連接到第一晶粒120d中的光柵耦合器126）並以光學介面層173d固定到第一晶粒120d。

圖3提供根據一個或多個實施例的第一晶粒120（例如，光子晶粒）的詳細垂直剖面圖。如圖3所示，第一晶粒120可包括可由諸如光子矽的半導體材料形成的半導體基底121（例如，矽基底）。半導體基底121可替代地包括鍺基底或矽鍺基底。

第一晶粒120還可包括在半導體基底121上的光波導127。光波導127可延伸跨越第一晶粒120的大部分長度（在x-方向中），且可光學耦合光子積體電路128及光柵耦合器126。特別地，光波導127可與光柵耦合器126對準，以便在輸入光學訊號離開光柵耦合器126時接收及引導輸入光學訊號，以及將輸出光學訊號引導到光柵耦合器126中。可在光波導127上形成半導體層122。半導體層122可包括例如矽層或其他半導體材料。可在半導體基底121、光波導127及半導體層122中形成一個或多個穿矽通孔（TSV）123。TSV 123可包括例如金屬（例如，銅、銀、鎢、鈦、金等）、金屬合金、或其組合。

可在半導體層122上形成介電層124，且介電層124可包括用於將第一晶粒120的特徵電性連接到第二晶粒130及中介物模組140的一個或多個內連線結構124a（例如，金屬內連線層）。內連線結構124a可連接到TSV 123，且也可包括例如金屬（例如，銅、銀、鎢、鈦、金等）、金屬合金、或其組合。

第一晶粒120還可包括光學輸入/輸出（input/output，I/O）埠180，其中光學訊號可進入及/或離開第一晶粒120。光學I/O埠180可包括光柵耦合器126及形成於介電層124中的GCO 126a。可藉由在介電層124中蝕刻開口形成GCO 126a以便暴露光柵耦合器126。光柵耦合器126可包括例如鰭形（fin-shaped）結構以產生折射率變化及衍射效應。光柵耦合器126的衍射效應可將來自第一光纖171的光學輸入訊號的光方向自Z方向（例如，實質上在Z方向中）轉變為X方向，且可將即將由第二光纖172傳輸的光學輸出訊號的光方向自X方向轉變為Z方向（例如，實質上在Z方向中）。光柵耦合器126可具有偏振相關損耗（polarization dependent loss）小的寬帶寬。

光學輸入/輸出（I/O）埠180還可包括形成於GCO 126a中的光學介面層173（例如，光學膠）以便將第一光纖171的一端部及第二光纖172的一端部固定到光柵耦合器126。光學介面層173可將第一光纖171的端部及第二光纖172的端部接合到GCO 126a內的光柵耦合器126。第一光纖171的端部及第二光纖172的端部可插入GCO 126a中並與光柵耦合器126的表面精確地對準。可在第一光纖171的光纖軸（fiber axis）與光柵耦合器126的表面之間、以及在第二光纖172的光纖軸與光柵耦合器126的表面之間形成角度（例如，介於幾度至約90度之間）。光纖軸及光柵耦合器126的表面之間的角度可根據第一光纖171及第二光纖172的特性以及光學連接的優化（optimized）程度進行調整。

第一光纖171及第二光纖172可以例如平行的方式設置以形成光纖陣列模組。舉例而言，第一光纖171及第二光纖172可為透鏡光纖（lensed fiber），其中在光纖（例如，第一光纖171及第二光纖172）的朝向光柵耦合器126的表面的尖端（tip）部分處可形成用於光學連接的透鏡形狀。

藉由將光學介面層173施加到第一光纖171的端部及第二光纖172的端部且精確地將其定位在GCO 126a內，可將第一光纖171及第二光纖172接合到光柵耦合器126。光學介面層173可包括透明清晰的（或透明的）黏合劑或其他合適的光學膠或光學油脂（optical grease）。光學黏合劑可促進光學介面層173以提供光學透明性及機械固定（mechanical fixation）。特別地，光學介面層173可包括一層折射率匹配的黏合劑，在這種情況下，光學介面層173可與第一光纖171及第二光纖172、以及與光柵耦合器126的上表面折射率匹配（index-matched）以減少光損耗。也就是說，可根據第一晶粒120、第一光纖171及第二光纖172的折射率來調整光學介面層173的折射率及厚度。光學介面層173可包括單層結構或多層結構。光學介面層173中的材料可包括環氧系化合物、矽酮系化合物、丙烯酸系化合物、其組合等。

光子積體電路128可用於處理、接收及/或傳輸光學訊號（例如，輸入光學訊號及輸出光學訊號）。光子積體電路128可包括例如用於在電控訊號（例如，來自第二晶粒130）的控制下產生輸出光學訊號並將輸出光學訊號傳輸到第二光纖172的光子調變器。光子積體電路128還可包括用於傳輸光學訊號及接收光學訊號的光學收發器（optical transceiver）。光子積體電路128可將來自第一光纖171的輸入光學訊號轉換為即將被傳輸到第二晶粒130的輸入電訊號。光子積體電路128也可將來自第二晶粒130的輸出電訊號轉換為即將以第二光纖172傳輸的輸出光學訊號。

第一晶粒120還可包括用於第一光纖171的光學訊號的輸入以及用於第二光纖172的光學訊號的輸出的其他主動光學裝置及/或被動光學裝置。主動光學裝置及/或被動光學裝置可包括I/O耦合器、邊緣耦合器（edge coupler）、雷射光、光電二極管、感測器、波導、分離器（splitter）、轉換器、開關、光柵耦合器等。

可在介電層124的上表面上安裝光源裝置160，且光源裝置160可光學耦合到光子積體電路128，尤其可光學耦合到光子積體電路128中的光子調變器。可以諸如環氧黏合劑的黏合劑將光源裝置160固定到介電層124的上表面上。光源裝置160可產生可用於產生輸出光學訊號的光（例如，雷射光）。替代地，第一晶粒120可包括在光子積體電路128中具有光子調變器的光源裝置。

光源裝置160可包括例如雷射微型封裝（LAMP）裝置，雷射微型封裝裝置可包括用於產生可用於產生輸出光學訊號的雷射光的雷射光二極管。特別地，可在光子積體電路128之上安裝光源裝置160，且光源裝置160將光傳輸到光子調變器可調製（例如，在第二晶粒130的控制下）的光子積體電路128。也就是說，光源裝置160可作為光子積體電路128的光源。光源裝置160可包括例如與放大光學裝置（magnifying optics）封裝在微型氣密矽殼體（miniature hermetic silicon housing）中的雷射光二極管（例如，包括雷射光二極管（例如，InP系的多量子阱（multiple quantum well，MQW）、埋入式異質結構（buried heterostructure，BH）、分佈式反饋（distributed feedback，DFB）雷射光二極管）的雷射微型封裝。雷射微型封裝的雷射光二極管可光學耦合到光子積體電路128。

可藉由多個微凸塊132在介電層124的上表面上安裝第二晶粒130。第二晶粒130可藉由內連線結構124a中的一個或多個電性連接到光子積體電路128。第二晶粒130中的電子積體電路可處理來自輸入光學訊號的光子積體電路128產生的輸入電訊號。第二晶粒130可包括邏輯IC晶粒、記憶體控制器晶粒、模擬IC晶粒、專用IC（ASIC）晶粒等。第二晶粒130還可包括其中多個晶粒組件可被包封在封裝包封體中的封裝結構。

可藉由多個銅C4凸塊148在介電層124的上表面安裝中介物模組140，這些銅C4凸塊148可連接到介電層124的上表面中的接觸墊。中介物模組140可以介電層124中的內連線結構124a電性連接到第二晶粒130中的電子積體電路。電子積體電路可包括例如用於控制中介物模組140中的記憶體操作的記憶體控制器電路。

可在介電層124的上表面上形成底部填充劑層147，且底部填充劑層147填充所述上表面與第二晶粒130之間的空間以及填充所述上表面與中介物模組140之間的空間。如圖3所示，也可在第二晶粒130與中介物模組140之間形成底部填充劑層147，以便將第二晶粒130的側表面接合到中介物模組140的側表面。底部填充劑層147的材料可包括例如環氧系聚合物材料。底部填充劑層147材料可包封及保護將第二晶粒130連接到介電層124的上表面的微凸塊132，也可包封及保護將中介物模組140連接到介電層124的上表面的銅C4凸塊148。

將包括光子積體電路128的第一晶粒120（例如，光子晶粒）積體到封裝基底110中的積體可提供光學訊號進出封裝組件100的有效傳輸。在輸入光學訊號到封裝組件100的操作中，光波導127可將輸入光學訊號自光柵耦合器126引導到光子積體電路128。第二晶粒130可將訊號傳輸到光子積體電路128以分析輸入光學訊號，並將輸入光學訊號轉換為輸入電訊號。替代地，光子積體電路128可將輸入光學訊號轉換為輸入電訊號，並將輸入電訊號傳輸到第二晶粒130中的電子積體電路。電子積體電路可基於輸入電訊號產生中介物模組輸入訊號101（例如，參見圖1），並通過第一晶粒120的介電層124中的一個或多個內連線結構124a將中介物模組輸入訊號101傳輸到中介物模組140。

在自封裝組件100輸出光學訊號的操作中，中介物模組140可產生中介物模組輸出訊號102（例如，電訊號）（例如，參見圖1），並通過介電層124中的一個或多個內連線結構124a將中介物模組輸出訊號傳輸到第二晶粒130。第二晶粒130可將控制訊號傳輸到光子積體電路128中的光子調變器以調製來自光源裝置160的光，且從而使光子調變器基於中介物模組輸出訊號102產生輸出光子訊號。替代地，第二晶粒130中的電子積體電路可基於中介物模組輸出訊號102產生輸出電訊號，並將輸出電訊號傳輸到光子積體電路128。光子積體電路128可將輸出電訊號轉換為輸出光學訊號，並將輸出光學訊號傳輸到光波導127。

圖4A至圖4E示出根據一個或多個實施例的製造第一晶粒120（例如，光子晶粒）的方法。圖4A示出根據一個或多個實施例的其中可在半導體基底121（例如，光子矽基底）上形成光波導127的中間結構。光波導127可包括例如矽波導，所述矽波導可包括矽芯及形成在矽芯上的包覆層（cladding layer）（例如，SiO2）。舉例而言，可藉由在光子矽層（半導體基底）121上執行一個或多個製程來形成光波導127，所述一個或多個製程可包括例如微影製程、材料沉積、摻雜劑植入等。

圖4B示出根據一個或多個實施例的其中可在光波導127上形成半導體層122的中間結構。半導體層122可包括例如矽層，且可藉由沉積來形成半導體層122。可使用各種處理步驟在半導體層122中形成光柵耦合器126，所述各種處理步驟可包括微影技術以蝕刻半導體層122、在半導體層122上沉積層（例如，介電層、SiN層等）以形成光柵結構（例如，鰭形結構）。也可在半導體層122中形成光子積體電路128（例如，包括光子調變器）。藉由向材料（例如，矽）施加電場，光子積體電路128可調製由光源裝置160產生的光，光可通過所述材料（例如，矽）傳輸以產生輸出光學訊號。

圖4C示出根據一個或多個實施例的其中可形成一個或多個穿矽通孔（TSV）123的中間結構。可根據需要藉由在半導體基底121、光波導127及半導體層122中形成一個或多個孔洞來形成TSV 123，例如藉由微影蝕刻製程、在半導體層122上沉積金屬層、接著蝕刻金屬層以完成TSV 123。金屬層可包括金屬（例如，銅、銀、鎢、鈦、金等）、金屬合金或其組合。應注意，TSV 123可具有均勻或不均勻的直徑。特別地，TSV 123可具有錐形配置。也就是說，TSV 123的一端（例如，下端）的直徑可小於TSV 123的另一端（例如，上端）的直徑。此外，TSV 123的側壁可包括介電層，所述介電層可加襯（line）於側壁的至少一部分。介電層可將TSV 123的金屬層與半導體基底121隔開。舉例而言，介電層可包括諸如原矽酸四乙酯（tetraethylorthosilicate，TEOS）的氧化物或低k電介質材料。舉例而言，介電層可具有介於50 nm至400 nm的範圍內的厚度，且可藉由沉積（例如，等離子體增強化學氣相沉積（plasma enhanced chemical vapor deposition，PECVD））在TSV 123中形成所述介電層。

圖4D示出根據一個或多個實施例的其中可在半導體層122上形成介電層124的中間結構。舉例而言，介電層124可包括可藉由一系列步驟沉積介電材料來形成的多個介電層。可在多個介電層中形成一個或多個內連線結構124a（例如，重佈線路層（RDL）結構）。內連線結構124a可由包括沉積介電層、蝕刻介電層以形成孔洞、在介電層上及孔洞中沉積金屬層等的一系列步驟來形成。也可在介電層124中形成接合墊124b，且接合墊124b連接到內連線結構124a。內連線結構124a及接合墊124b可包括金屬（例如，銅、銀、鎢、鈦、金等）、金屬合金或其組合。

圖4E示出根據一個或多個實施例的其中可在介電層124中形成光柵耦合器開口（GCO）126a的第一晶粒120。舉例而言，可藉由以微影製程蝕刻介電層124以便通過開口125暴露光柵耦合器126的上表面來形成GCO 126a。可隨後在開口125中沉積GCO 126a材料。舉例而言，可使用GCO 126a將光纖（例如，第一光纖171、第二光纖172）附接到光柵耦合器126。應注意，可直到將第一晶粒120組裝到封裝基底110中之後才在介電層124中形成GCO 126a。

圖5A至圖5O示出根據一個或多個實施例的製造封裝組件100的方法。圖5A示出根據一個或多個實施例的其中可形成一個或多個接合墊116c的中間結構。在圖5A中，可在例如第一玻璃基底501（例如，玻璃載體）上形成接合墊116c。可藉由沉積金屬材料層（例如，藉由化學氣相沉積（chemical vapor deposition，CVD）、物理氣相沉積（physical vapor deposition，PVD）、濺射等）及以微影製程（例如，遮罩、蝕刻等）圖案化金屬材料層來形成接合墊116c。可分別在一個或多個接合墊116c上形成一個或多個通孔結構116b。也可藉由沉積金屬材料層（例如，藉由化學氣相沉積（CVD）、物理氣相沉積（PVD）、濺射等）及以微影製程（例如，掩模、蝕刻等）圖案化金屬材料層來形成通孔結構116b。通孔結構116b及接合墊116c可各自包括一個或多個金屬層且可由例如金屬（例如，銅、銀、鎢、鈦、金等）、金屬合金、其組合形成。

圖5B示出根據一個或多個實施例的其中可安裝第一晶粒120的中間結構。可在第一玻璃基底501的表面上形成接合膜（例如，雷射可釋放臨時接合膜）。接著可將第一晶粒120翻轉（flip）並安裝在接合膜上，以便第一晶粒120中的介電層124的上表面接觸接合膜。

圖5C示出根據一個或多個實施例的其中可形成第二封裝基底模製材料層116的中間結構。舉例而言，第二封裝基底模製材料層116可藉由其中形成模（mold）且將模製材料注入到模中以便形成包封通孔結構116b、接合墊116c及第一晶粒120的模製材料層116a的模製製程來形成。舉例而言，模製材料層116a可包括諸如可熱固化的環氧樹脂的環氧材料（例如，環氧模製化合物（EMC））。

圖5D示出根據一個或多個實施例的其中已對模製材料層116a執行研磨步驟的中間結構。如圖5D所示，在研磨步驟中，舉例而言，可藉由使用磨輪（grinding wheel）研磨模製材料層116a來「減薄（thin）」模製材料層116a。舉例而言，可執行研磨步驟直到暴露出TSV 123的底面及通孔結構116b的底面。

圖5E示出根據一個或多個實施例的其中可形成前側RDL 114的中間結構。如圖5E所示，可在第二封裝基底模製材料層116上形成前側RDL 114。前側RDL 114可包括前側RDL介電層114a及形成於前側RDL介電層114a中的一個或多個金屬內連線結構114b（例如，金屬重佈線路層）。可藉由其中沉積介電層（例如前側RDL介電層114a）、可以微影製程在介電層中形成開口、以及可在開口中形成金屬材料（例如金屬內連線結構114b）的製程形成前側RDL 114。繼續製程直到形成多個介電層且已在多個介電層中形成多個金屬層（例如，金屬重佈線路層）。舉例而言，RDL介電層114a可包括諸如聚酰亞胺（PI）、苯並環丁烯（BCB）或聚苯並雙噁唑（PBO）的介電聚合物材料。其他合適的材料均在本揭露的預期範圍內。可在RDL介電層114a中形成微凸塊115以便連接到金屬內連線結構114b。

圖5F示出根據一個或多個實施例的其中在前側RDL 114上安裝芯基底112的中間結構。芯基底112可與前側RDL 114對準，以使芯基底介電層112a中的金屬內連線結構112b與微凸塊115對準。如圖5F中所示，芯基底112可具有小於前側RDL 114的寬度的寬度（在X-方向中）。接著可施加熱量以將金屬內連線結構112b接合到微凸塊115。

圖5G示出根據一個或多個實施例的其中在芯基底112上形成第一封裝基底模製材料層117的中間結構。舉例而言，第一封裝基底模製材料層117可藉由其中形成模且將模製材料注入到模中以便形成以包封微凸塊115及芯基底112的第一封裝基底模製材料層117的模製製程來形成。舉例而言，第一封裝基底模製材料層117可包括諸如可熱固化的環氧樹脂的環氧材料（例如，環氧模製化合物（EMC））。接著可藉由使用例如磨輪對第一封裝基底模製材料層117執行研磨步驟。舉例而言，可執行研磨步驟直到暴露出芯基底介電層112a中的金屬內連線結構112b的底面。

圖5H示出根據一個或多個實施例的其中在芯基底112上形成背側RDL 119的中間結構。可藉由沉積金屬材料層（例如，藉由化學氣相沉積（CVD）、物理氣相沉積（PVD）、濺射等）及以微影製程（例如，遮罩、蝕刻等）圖案化金屬材料層來形成背側RDL 119。背側RDL 119可包括一個或多個金屬層且可由例如金屬（例如，銅、銀、鎢、鈦、金等）、金屬合金、其組合形成。

圖5I示出根據一個或多個實施例的其中可將第二玻璃基底接合到背側RDL的中間結構。可在第二玻璃基底502的表面上形成接合膜（例如，雷射可釋放臨時接合膜）。接著可將第二玻璃基底502壓到背側RDL 119上，以便使接合膜將第二玻璃基底502牢固地接合到背側RDL 119。

圖5J示出根據一個或多個實施例的其中第一玻璃基底已被剝離的中間結構。在整個過程或處理過程中，第一玻璃基底501可已與接合墊116c、模製材料層116a及第一晶粒120接合。在此步驟中，第一玻璃基底501可自接合墊116c、模製材料層116a及第一晶粒120剝離（例如，藉由施加熱、雷射等）。應理解，可在第二玻璃基底502的接合之前或之後剝離第一玻璃基底501。

圖5K示出根據一個或多個實施例的包括第二玻璃基底502的中間結構。如圖5K所示，可翻轉結構以使第二玻璃基底502位在結構的底部。此時，可在第二封裝基底模製材料層116上形成可選的前側RDL。

圖5L示出根據一個或多個實施例的其中第二玻璃基底502已被剝離的中間結構。在此步驟中，第二玻璃基底502可自背側RDL 119剝離（例如，藉由施加熱、雷射等）。

圖5M示出根據一個或多個實施例的其中已形成GCO 126a的中間結構。舉例而言，可藉由以微影製程蝕刻介電層124以便暴露光柵耦合器126的上表面來形成GCO 126a。

圖5N示出根據一個或多個實施例的其中已安裝第二晶粒130及中介物模組140（例如，晶圓上晶片（CoW）裝置）的中間結構。可在第二封裝基底模製材料層116上安裝中介物模組140，以使一個或多個銅C4凸塊148可接觸接合墊116c並提供與封裝基底110的電性連接。也可藉由連接到第一晶粒120中的一個或多個內連線結構124a的一個或多個銅C4凸塊148將中介物模組140安裝到第一晶粒120。也可藉由一個或多個微凸塊132在第一晶粒120上安裝第二晶粒130。

圖5O示出根據一個或多個實施例的完整的封裝組件100。可在銅C4凸塊148及微凸塊132周圍的封裝基底110上形成底部填充劑層147。底部填充劑層147可填充封裝基底110與中介物模組140的中介物介電層142之間、中介物介電層142與第一晶粒120之間以及第二晶粒130與第一晶粒120之間的空間。如上所述，也可在第二晶粒130與中介物模組140之間形成底部填充劑層147，以便將第二晶粒130的側表面接合到中介物模組140的側表面。底部填充劑層147的材料可包括例如環氧基聚合物材料。

也可藉由黏合劑（例如環氧樹脂）在第一晶粒120上安裝光源裝置160。可安裝光源裝置160以便與第一晶粒120電性耦合及光學耦合。

第一光纖171及第二光纖172可在第一晶粒120中的光柵耦合器126上精確地對準，接著可在GCO 126以及第一光纖171及第二光纖172的周圍施加光學介面層173（例如，光學膠），以便將第一光纖171及第二光纖172固定到光柵耦合器126。也可在封裝基底110上安裝環190以約束封裝基底110的平坦度。可使用黏合劑（例如，環氧樹脂）將環190黏附到封裝基底110的表面。

可在背側RDL 119上形成包括多個焊球109的球柵陣列。焊球109可使封裝組件100牢固地安裝在諸如印刷電路板的基底上，並使封裝組件100與基底電性耦合。

圖6是根據一個或多個實施例的說明製造封裝組件的方法的流程圖。方法可包括將包括光子積體電路的第一晶粒積體到基底中的步驟610、將包括電子積體電路的第二晶粒安裝到第一晶粒上從而使電子積體電路耦合到光子積體電路的步驟620、以及將中介物模組安裝到第一晶粒上從而使中介物模組耦合到光子積體電路的步驟630。

參考圖1A至圖6，可提供封裝組件100。封裝組件可包括包括其中包括光子積體電路128的第一晶粒120的封裝基底110；位在第一晶粒120上的第二晶粒130，第二晶粒130可包括電性連接到光子積體電路128的電子積體電路；以及位在封裝基底110上的中介物模組140，中介物模組140的至少一部分位在第一晶粒120上且電性連接到光子積體電路128。

在一個實施例中，封裝基底110可包括：芯基底112；包封芯基底112的第一封裝基底模製材料層117；以及位在第一封裝基底模製材料層117上且封裝第一晶粒120的第二封裝基底模製材料層116。在一個實施例中，芯基底112可包括金屬內連線結構112b，且第二封裝基底模製材料層116可包括電性連接到芯基底112中的金屬內連線結構112b的通孔結構116b。在一個實施例中，封裝基底110可包括位在第一封裝基底模製材料層117與第二封裝基底模製材料層116之間的前側重佈線路層（RDL）114，前側RDL 114可包括將第二封裝基底模製材料層116中的通孔結構116b電性連接到芯基底112中的金屬內連線結構112b的金屬內連線結構114b。在一個實施例中，第一晶粒120可包括內連線結構124a，且中介物模組140可電性連接到第一晶粒120的內連線結構124a以及可電性連接到第二封裝基底模製材料層116中的通孔結構116b。在一個實施例中，第一晶粒120可包括可與第二封裝基底模製材料層116的上表面實質上共面的上表面。在一個實施例中，封裝組件100還可包括形成在第一晶粒120與中介物模組140之間的封裝基底110上的底部填充劑層147。在一個實施例中，底部填充劑層147可形成在第一晶粒120與第二晶粒130之間，以及形成在第二晶粒130與中介物模組140之間。在一個實施例中，中介物模組140可包括高性能計算（HPC）模組。在一個實施例中，第二晶粒130可包括用於控制光子積體電路128中的操作的控制器。在一個實施例中，第一晶粒120可包括光柵耦合器126及用於使第一光纖171的端部連接到光柵耦合器126的光柵耦合開口（GCO）126a。在一個實施例中，第一晶粒120可包括將光柵耦合器126光學耦合到光子積體電路128的光波導127。在一個實施例中，封裝組件100還可包括安裝在第一晶粒120上的光源裝置160，而光子積體電路128可包括用於調製來自光源裝置160的光束以產生輸出光學訊號的光子調變器。

再次參考圖1A至圖6，可提供製造封裝組件100的方法且可包括形成包括可包括光子積體電路128的第一晶粒120的封裝基底110，在第一晶粒120上安裝包括電子積體電路的第二晶粒130，使得電子積體電路可電性連接到光子積體電路128，以及在封裝基底110上安裝中介物模組140，使得中介物模組140的至少一部分可位在第一晶粒120上且電性連接到光子積體電路128。

在一個實施例中，封裝基底110的形成可包括將芯基底112封裝在第一封裝基底模製材料層117中，以及將第一晶粒120封裝在第二封裝基底模製材料層116中。在一個實施例中，封裝基底110的形成可包括將芯基底112中的金屬內連線結構112b電性連接到第二封裝基底模製材料層116中的通孔結構116b。在一個實施例中，封裝基底110的形成可包括在第一封裝基底模製材料層117與第二封裝基底模製材料層116之間形成前側重佈線路層（RDL）114，且前側RDL 114可包括將第二封裝基底模製材料層116中的通孔結構116b電性連接到芯基底112中的金屬內連線結構112b的金屬內連線結構114b。在一個實施例中，第一晶粒120還可包括光柵耦合器126以及將光柵耦合器126光學耦合到光子積體電路128的光波導127。所述方法還可包括在第一晶粒120上安裝光源裝置160，光子積體電路128可包括用於調製來自光源裝置160的光束以產生輸出光學訊號的光子調變器。

再次參考圖1A至圖6，可提供封裝組件100。封裝組件100可包括：包括金屬內連線結構112b的芯基底112；包封芯基底112的第一封裝基底模製材料層117；位在第一封裝基底模製材料層117上且包括電性連接到芯基底112中的金屬內連線結構112b的通孔結構116b的第二封裝基底模製材料層116，；以及可被第二封裝基底模製材料層116包封且可包括光子積體電路128、光柵耦合器126、以及將光柵耦合器126光學耦合到光子積體電路128的光波導127的第一晶粒120。

在一個實施例中，封裝組件100可進一步包括安裝在第一晶粒120上的光源裝置160，光子積體電路128包括用於調製來自光源裝置160的光束以產生輸出光學訊號的光子調變器；位在第一晶粒120上的第二晶粒130，第二晶粒130包括電性連接到光子積體電路128的電子積體電路；位在封裝基底110上的中介物模組140，中介物模組140中的至少一部分位在第一晶粒120上且電性連接到光子積體電路128，中介物模組140電性連接到第一晶粒120中的內連線結構124a以及電性連接到第二封裝基底模製材料層116中的通孔結構116b；以及形成在第一晶粒120與中介物模組140之間、第一晶粒120與第二晶粒130之間、第二晶粒130與中介物模組140之間的封裝基底110上的底部填充劑層147。

以上概述了若干實施例的特徵，以使所屬領域中的技術人員可更好地理解本發明的各個方面。所屬領域中的技術人員應知，其可容易地使用本發明作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的及/或實現與本文中所介紹的實施例相同的優點。所屬領域中的技術人員還應認識到，這些等效構造並不背離本發明的精神及範圍，而且他們可在不背離本發明的精神及範圍的條件下對其作出各種改變、代替及變更。

100、100’:封裝組件 101:中介物模組輸入訊號 102:中介物模組輸出訊號 109:焊球 110、110’:封裝基底 112:芯基底 112a:芯基底介電層 112b、114b:金屬內連線結構 114:前側重佈線路層（RDL） 114a:前側RDL介電層 115、132:微凸塊 116:第二封裝基底模製材料層 116a:模製材料層 116b:通孔結構 116c、124b:接合墊 117:第一封裝基底模製材料層 119:背側重佈線路層（RDL） 120、120a、120b、120c、120d:第一晶粒 121:半導體基底 122:半導體層 123:穿矽通孔（TSV） 124:介電層 124a:內連線結構 125:開口 126:光柵耦合器 126a:光柵耦合器開口（GCO） 127:光波導 128:光子積體電路 130、130a、130b、130c、130d:第二晶粒 140、140’:中介物模組 142:中介物介電層 144:主要中介物模組晶粒 144’:SoC組件 145:中介物底部填充劑層 146、146a、146b、146c、146d:半導體晶片 147:底部填充劑層 148:銅C4凸塊 149:模製層 160、160a、160b、160c、160d:光源裝置 171、171a、171b、171c、171d:第一光纖 172、172a、172b、172c、172d:第二光纖 173、173a、173b、173c、173d:光學介面層 180:光學輸入/輸出（I/O）埠 190:環 501:第一玻璃基底 502:第二玻璃基底 610、620、630:步驟 A-A’:剖面

結合附圖閱讀以下詳細說明，會最佳地理解本揭露的各個態樣。應注意，根據本行業中的標準慣例，圖式中的各種特徵並非按比例繪製。事實上，為使論述清晰起見，可任意增大或減小各種特徵的尺寸。 圖1A示出根據一個或多個實施例的封裝組件的垂直剖面圖（沿圖2A中的剖面A-A’）。 圖1B示出根據一個或多個實施例的包括訊號方向的封裝組件的垂直剖面圖。 圖2A示出根據一個或多個實施例的封裝組件的局部平面圖。 圖2B示出根據一個或多個實施例的替代封裝組件的局部平面圖。 圖3提供根據一個或多個實施例的第一晶粒（例如，光子晶粒）的詳細垂直剖面圖。 圖4A示出根據一個或多個實施例的其中可在半導體基底（例如，光子矽基底）上形成光波導（optical waveguide）的中間結構。 圖4B示出根據一個或多個實施例的其中可在光波導上形成半導體層的中間結構。 圖4C示出根據一個或多個實施例的其中可形成一個或多個穿矽通孔（through silicon via，TSV）的中間結構。 圖4D示出根據一個或多個實施例的其中可在半導體層上形成介電層的中間結構。 圖4E示出根據一個或多個實施例的其中可在介電層中形成光柵耦合器開口（grating coupler opening，GCO）的第一晶粒。 圖5A示出根據一個或多個實施例的其中可形成一個或多個接合墊的中間結構。 圖5B示出根據一個或多個實施例的其中可安裝第一晶粒的中間結構。 圖5C示出根據一個或多個實施例的其中可形成第二封裝基底模製材料層的中間結構。 圖5D示出根據一個或多個實施例的其中可對模製材料層執行研磨步驟的中間結構。 圖5E示出根據一個或多個實施例的其中可形成前側重佈線路層（redistribution layer，RDL）的中間結構。 圖5F示出根據一個或多個實施例的其中可在前側RDL上安裝芯基底的中間結構。 圖5G示出根據一個或多個實施例的其中可在芯基底上形成第一封裝基底模製材料層的中間結構。 圖5H示出根據一個或多個實施例的其中可在芯基底上形成背側RDL的中間結構。 圖5I示出根據一個或多個實施例的其中可將第二玻璃基底接合到背側RDL的中間結構。 圖5J示出根據一個或多個實施例的其中第一玻璃基底可被剝離的中間結構。 圖5K示出根據一個或多個實施例的包括第二玻璃基底的中間結構。 圖5L示出根據一個或多個實施例的其中第二玻璃基底可被剝離的中間結構。 圖5M示出根據一個或多個實施例的其中可形成GCO的中間結構。 圖5N示出根據一個或多個實施例的其中可安裝第二晶粒及中介物模組（例如，晶圓上晶片（Chip-on-Wafer，CoW）裝置）的中間結構。 圖5O示出根據一個或多個實施例的完整的封裝組件。 圖6是根據一個或多個實施例的製造封裝組件的方法的流程圖。

100:封裝組件

109:焊球

110:封裝基底

112:芯基底

112a:芯基底介電層

112b、114b:金屬內連線結構

114:前側重佈線路層(RDL)

114a:前側RDL介電層

115:微凸塊

116:第二封裝基底模製材料層

116a:模製材料層

116b:通孔結構

116c:接合墊

117:第一封裝基底模製材料層

119:背側重佈線路層(RDL)

120:第一晶粒

126:光柵耦合器

126a:光柵耦合器開口(GCO)

128:光子積體電路

130:第二晶粒

140:中介物模組

142:中介物介電層

144:主要中介物模組晶粒

145:中介物底部填充劑層

146:半導體晶片

147:底部填充劑層

148:銅C4凸塊

149:模製層

160:光源裝置

171:第一光纖

172:第二光纖

173:光學介面層

190:環

Claims (1)

1. 一種封裝組件，包括： 封裝基底，包括包括光子積體電路的第一晶粒； 第二晶粒，位在所述第一晶粒上，所述第二晶粒包括電性連接到所述光子積體電路的電子積體電路；以及 中介物模組，位在所述封裝基底上，所述中介物模組的至少一部分位在所述第一晶粒上且電性連接到所述光子積體電路。

Images