TW202401037A - Led電路基板結構、led測試封裝方法及led畫素封裝體 - Google Patents

Led電路基板結構、led測試封裝方法及led畫素封裝體 Download PDF

Info

Publication number
TW202401037A
TW202401037A TW111124310A TW111124310A TW202401037A TW 202401037 A TW202401037 A TW 202401037A TW 111124310 A TW111124310 A TW 111124310A TW 111124310 A TW111124310 A TW 111124310A TW 202401037 A TW202401037 A TW 202401037A
Authority
TW
Taiwan
Prior art keywords
color
led
pixel
pad
type
Prior art date
Application number
TW111124310A
Other languages
English (en)
Other versions
TWI813359B (zh
Inventor
黃乙川
陳筱儒
劉埃森
Original Assignee
晶呈科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晶呈科技股份有限公司 filed Critical 晶呈科技股份有限公司
Priority to TW111124310A priority Critical patent/TWI813359B/zh
Priority to CN202210911843.1A priority patent/CN117352500A/zh
Priority to US18/057,231 priority patent/US20240006557A1/en
Priority to JP2023106385A priority patent/JP2024007451A/ja
Application granted granted Critical
Publication of TWI813359B publication Critical patent/TWI813359B/zh
Publication of TW202401037A publication Critical patent/TW202401037A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • H05B45/37—Converter circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B47/00—Circuit arrangements for operating light sources in general, i.e. where the type of light source is not relevant
    • H05B47/10—Controlling the light source
    • H05B47/17—Operational modes, e.g. switching from manual to automatic mode or prohibiting specific operations

Abstract

一種LED電路基板結構，包含第一色LED、第二色LED、第三色LED、積體電路晶片、載板、第一P型接墊、第一色接墊、第一測試線以及第一連接線。一畫素正面圖案區設置有一第一P型接墊以供一第一P型電極銲接。一畫素正面圖案區設置有一第一色接墊以供一積體電路晶片的一第一接腳銲接，且第一色接墊電性連接第一P型接墊。一畫素正面圖案區設置有一第一測試線自一第一P型接墊或一第一色接墊延伸。第一連接線電性並聯相鄰之二畫素正面圖案區的二第一測試線。藉此，可以在切割封裝前即測試LED，並能找出失效之LED。

Description

LED電路基板結構、LED測試封裝方法及LED畫素封裝體
本揭示內容在於提供一種電路基板結構、測試封裝方法及畫素封裝體，尤其是一種LED電路基板結構、LED測試封裝方法及LED畫素封裝體。
隨著個人化顯示裝置的普及，LED結構的微型化成為業界的趨勢。LED的尺寸微縮，會使LED畫素封裝體的尺寸隨之縮小。為確保良率，需對LED畫素封裝體進行測試。在習知的LED畫素封裝測試技術中，會在封膠完成後逐一點測LED畫素封裝體。然而，LED畫素封裝體的尺寸微小而數目龐大造成點測不易且耗時。此外，在封膠完成後發現故障，只能將整個LED畫素封裝體淘汰而造成成本的浪費。若是LED畫素封裝體中有設置用以驅動LED的積體電路晶片，則更是難以在封裝完成後進行測試。因此，如何提升LED畫素封裝體的測試效率並且節省成本，是相關領域中欲達到的目標。
本揭示內容提供一種LED電路基板結構、LED測試封裝方法及LED畫素封裝體，藉由第一測試線及第一連接線的結構，可以使電流不須經過積體電路晶片，直接供給電源至第一色LED，並使相鄰畫素正面圖案區的第一色LED彼此並聯，提升測試第一色LED的效率。此外，藉由在LED測試步驟後進行載板切割步驟及畫素封裝步驟，可提升LED畫素封裝體的測試效率並且節省成本。
依據本揭示內容一實施方式提供一種LED電路基板結構，其包含複數第一色LED、複數第二色LED、複數第三色LED、複數積體電路晶片、載板、複數第一P型接墊、複數第二P型接墊、複數第三P型接墊、複數第一色接墊、複數第二色接墊、複數第三色接墊、複數第一測試線以及複數第一連接線。各第一色LED包含一第一P型電極及一第一N型電極，各第二色LED包含一第二P型電極及一第二N型電極，各第三色LED包含一第三P型電極及一第三N型電極。各積體電路晶片電性連接各第一色LED、各第二色LED及各第三色LED。載板包含相反的承載面及底面，承載面包含複數畫素正面圖案區間隔設置，底面包含複數畫素反面圖案區分別對應那些畫素正面圖案區，其中一畫素正面圖案區設置有一第一色LED、一第二色LED、一第三色LED及一積體電路晶片。那些第一P型接墊位於載板的承載面，且一畫素正面圖案區設置有一第一P型接墊以供一第一P型電極銲接。那些第二P型接墊位於載板的承載面，且一畫素正面圖案區設置有一第二P型接墊以供一第二P型電極銲接。那些第三P型接墊位於載板的承載面，且一畫素正面圖案區設置有一第二P型接墊以供一第三P型電極銲接。那些第一色接墊位於載板的承載面，一畫素正面圖案區設置有一第一色接墊以供一積體電路晶片的一第一接腳銲接，且第一色接墊電性連接第一P型接墊。那些第二色接墊位於載板的承載面，一畫素正面圖案區設置有一第二色接墊以供一積體電路晶片的一第二接腳銲接，且第二色接墊電性連接第二P型接墊。那些第三色接墊位於載板的承載面，一畫素正面圖案區設置有一第三色接墊以供一積體電路晶片的一第三接腳銲接，且第三色接墊電性連接第三P型接墊。那些第一測試線位於載板的承載面，且一畫素正面圖案區設置有一第一測試線自一第一P型接墊或一第一色接墊延伸。那些第一連接線電性並聯相鄰之二畫素正面圖案區的二第一測試線。
依據前述實施方式的LED電路基板結構，可更包含複數第二測試線、複數第二連接線、複數第三測試線以及複數第三連接線。那些第二測試線位於載板的底面，且一畫素反面圖案區設置有一第二測試線電性連接一第二P型接墊或一第二色接墊。那些第二連接線電性並聯相鄰之二畫素反面圖案區的二第二測試線。那些第三測試線位於載板的底面，且一畫素反面圖案區設置有一第三測試線電性連接一第三P型接墊或一第三色接墊。那些第三連接線電性並聯相鄰之二畫素反面圖案區的二第三測試線。
依據前述實施方式的LED電路基板結構，其中各畫素正面圖案區的各第一測試線自各第一色接墊延伸，各畫素反面圖案區的各第二測試線以一導電孔電性連接各第二色接墊，各畫素反面圖案區的各第三測試線以另一導電孔電性連接各第三色接墊。
依據前述實施方式的LED電路基板結構，可更包含複數第一N型接墊、複數第二N型接墊、複數第三N型接墊以及複數第四連接線。那些第一N型接墊位於載板的承載面，且一畫素正面圖案區設置有一第一N型接墊以供一第一N型電極銲接。那些第二N型接墊位於載板的承載面，且一畫素正面圖案區設置有一第二N型接墊以供一第二N型電極銲接。那些第三N型接墊位於載板的承載面，且一畫素正面圖案區設置有一第三N型接墊以供一第三N型電極銲接，其中各第一N型接墊、各第二N型接墊及各第三N型接墊電性連接。那些第四連接線位於載板的承載面，電性並聯相鄰之二畫素正面圖案區的二第一N型接墊、二第二N型接墊及二第三N型接墊。
依據前述實施方式的LED電路基板結構，更包含複數切割道，位於載板，且那些第一連接線、那些第二連接線、那些第三連接線及那些第四連接線位於那些切割道。
依據前述實施方式的LED電路基板結構，更包含複數第一訊號線、複數第二訊號線、複數第三訊號線以及複數第四訊號線，那些第一訊號線及複數第四訊號線沿一第一方向延伸，且分別電性連接那些第一連接線及那些第四連接線，那些第二訊號線及那些第三訊號線沿一第二方向延伸，且分別電性連接那些第二連接線及那些第三連接線。
依據前述實施方式的LED電路基板結構，其中各第一訊號線、各第二訊號線、各第三訊號線以及各第四訊號線的線寬界於25 μm至40 μm的範圍，相鄰的一第一訊號線與一第四訊號線之間的線距以及相鄰的一第二訊號線與一第三訊號線之間的線距界於40 μm至50 μm的範圍。
依據本揭示內容一實施方式提供一種LED測試封裝方法，包含積體電路晶片打件步驟、LED打件步驟、LED測試步驟以及載板切割步驟。在積體電路晶片打件步驟中，將複數積體電路晶片打件至一電路基板。在LED打件步驟中，將複數第一色LED、複數第二色LED及複數第三色LED打件至電路基板，其中電路基板包含載板、複數第一P型接墊、複數第一色接墊、複數第一測試線、複數第一連接線及複數切割道。載板包含相反的承載面及底面，承載面包含複數畫素正面圖案區間隔設置，底面包含複數畫素反面圖案區分別對應那些畫素正面圖案區。那些第一P型接墊位於載板的承載面，且一畫素正面圖案區設置有一第一P型接墊以供一第一色LED銲接。那些第一色接墊位於載板的承載面，一畫素正面圖案區設置有一第一色接墊以供一積體電路晶片的一第一接腳銲接，且第一色接墊電性連接第一P型接墊。那些第一測試線位於載板的承載面，且一畫素正面圖案區設置有一第一測試線自一第一P型接墊或一第一色接墊延伸。那些第一連接線電性並聯相鄰之二畫素正面圖案區的二第一測試線。那些切割道位於載板，且位於各正面圖案區之間，其中那些第一連接線的部份位於那些切割道。在LED測試步驟中，使那些第一連接線通電以測試各第一色LED，其中，讓一電流由一第一連接線流入一第一測試線並經由一第一P型接墊流入一第一色LED，或經由一第一色接墊及一第一P型接墊流入一該第一色LED。在載板切割步驟中，沿那些切割道切割載板，使那些正面圖案區彼此分離，且切斷那些第一連接線或第一測試線，以形成複數待封裝畫素。
依據前述實施方式的LED測試封裝方法，更包含畫素封裝步驟。在畫素封裝步驟中，將彼此分離的那些待封裝畫素進行封膠，以形成複數個LED畫素封裝體。
依據前述實施方式的LED測試封裝方法，其中各畫素正面圖案區的各第一測試線自各第一色接墊延伸。
依據本揭示內容一實施方式提供一種LED畫素封裝體，其包含載板、第一色LED、第二色LED、第三色LED、積體電路晶片、封裝層以及第一組接線。載板包含承載面。第一色LED、第二色LED、第三色LED及積體電路晶片設置於承載面上，且積體電路晶片電性連接第一色LED、第二色LED及第三色LED。封裝層覆蓋第一色LED、第二色LED、第三色LED及積體電路晶片。第一組接線設置於承載面且電性連接第一色LED及積體電路晶片，且第一組接線的一部分自第一色LED或積體電路晶片延伸至載板的一邊緣，且那一部分的頂面高於載板的承載面以於邊緣處形成一金屬斷面。
請參照第1圖至第3圖。第1圖係繪示依照本揭示內容一實施例的LED電路基板結構1000的上視透視圖。第2圖係繪示依照第1圖實施例的LED電路基板結構1000的畫素正面圖案區1111。第3圖係繪示依照第1圖實施例的LED電路基板結構1000的畫素反面圖案區1121。由第1圖至第3圖可知，LED電路基板結構1000包含載板1100、複數第一色LED1210、複數第二色LED1310、複數第三色LED1410、複數積體電路晶片1510、複數第一P型接墊1220、複數第二P型接墊1320、複數第三P型接墊1420、複數第一N型接墊1230、複數第二N型接墊1330、複數第三N型接墊1430、複數第一色接墊1520、複數第二色接墊1530、複數第三色接墊1540、複數第一測試線1610以及複數第一連接線1620。
載板1100包含相反的承載面1110及底面1120，承載面1110包含複數畫素正面圖案區1111間隔設置，底面1120包含複數畫素反面圖案區1121分別對應那些畫素正面圖案區1111，其中一畫素正面圖案區1111設置有一第一色LED1210、一第二色LED1310、一第三色LED1410及一積體電路晶片1510。
各第一色LED1210包含一第一P型電極及一第一N型電極，各第二色LED1310包含一第二P型電極及一第二N型電極，各第三色LED1410包含一第三P型電極及一第三N型電極。各積體電路晶片1510電性連接各第一色LED1210、各第二色LED1310及各第三色LED1410。那些第一P型接墊1220位於載板1100的承載面1110，且一畫素正面圖案區1111設置有一第一P型接墊1220以供一第一P型電極銲接。那些第二P型接墊1320位於載板1100的承載面1110，且一畫素正面圖案區1111設置有一第二P型接墊1320以供一第二P型電極銲接。那些第三P型接墊1420位於載板1100的承載面1110，且一畫素正面圖案區1111設置有一第二P型接墊1320以供一第三P型電極銲接。那些第一N型接墊1230位於載板1100的承載面1110，且一畫素正面圖案區1111設置有一第一N型接墊1230以供一第一N型電極銲接。那些第二N型接墊1330位於載板1100的承載面1110，且一畫素正面圖案區1111設置有一第二N型接墊1330以供一第二N型電極銲接。那些第三N型接墊1430位於載板1100的承載面1110，且一畫素正面圖案區1111設置有一第三N型接墊1430以供一第三N型電極銲接。
在本實施例中，第一色LED1210、第二色LED1310及第三色LED1410具有垂直式結構，在其他實施例中，第一色LED1210、第二色LED1310及第三色LED1410可具有覆晶式結構等其他結構。在第1圖至第3圖的第一色LED1210中，第一N型電極貼近載板1100的承載面1110而銲接於第一N型接墊1230上，第一P型電極藉由導線1240而銲接至第一P型接墊1220。第二色LED1310及第三色LED1410的銲接方式與第一色LED1210的銲接方式類似，第二N型電極及第三N型電極是直接銲接於第二N型接墊1330、第三N型接墊1430上，而第二P型電極、第三P型電極則是藉由導線1340、1440而銲接至第二P型接墊1320、第三P型接墊1420。
那些第一色接墊1520位於載板1100的承載面1110，一畫素正面圖案區1111設置有一第一色接墊1520以供一積體電路晶片1510的第一接腳銲接，且第一色接墊1520電性連接第一P型接墊1220。那些第二色接墊1530位於載板1100的承載面1110，一畫素正面圖案區1111設置有一第二色接墊1530以供一積體電路晶片1510的第二接腳銲接，且第二色接墊1530電性連接第二P型接墊1320。那些第三色接墊1540位於載板1100的承載面1110，一畫素正面圖案區1111設置有一第三色接墊1540以供一積體電路晶片1510的第三接腳銲接，且第三色接墊1540電性連接第三P型接墊1420。
那些第一測試線1610位於載板1100的承載面1110，且一畫素正面圖案區1111設置有一第一測試線1610自一第一P型接墊1220或一第一色接墊1520延伸。舉例而言，在第1圖至第3圖中，各畫素正面圖案區1111的各第一測試線1610自各第一色接墊1520延伸。那些第一連接線1620電性並聯相鄰之二畫素正面圖案區1111的二第一測試線1610。
此外，LED電路基板結構1000還包含反面電極墊2210、2220、2230、2240、2250，反面電極墊2210電性連接第三N型接墊1430以及積體電路晶片1510，反面電極墊2220、2230、2240、2250電性連接積體電路晶片1510。反面電極墊2210、2220、2230、2240、2250配置以在封裝完成後連接處理器或控制器驅動積體電路晶片1510以控制第一色LED1210、第二色LED1310及第三色LED1410，因此在切割及封裝完成後無法直接點測第一色LED1210、第二色LED1310及第三色LED1410。
藉由第一測試線1610及第一連接線1620的結構，可以在切割載板1100前，使電流不須經積體電路晶片1510，直接供給電流至第一色LED1210，換句話說，若第一測試線1610自第一P型接墊1220延伸，則測試時，可讓電流由第一連接線1620流入第一測試線1610並經由第一P型接墊1220流入第一色LED1210；若第一測試線1610自第一色接墊1520延伸，則測試時，可讓電流由第一連接線1620流入第一測試線1610，並經由第一色接墊1520及第一P型接墊1220流入第一色LED1210。此外，可使相鄰畫素正面圖案區1111的第一色LED1210彼此並聯，因此，可以同時施加電壓於LED電路基板結構1000中的多個第一色LED1210，且由於相鄰畫素正面圖案區1111中的第一色LED1210為並聯，因此當一第一色LED1210故障或未銲接完全但另一第一色LED1210正常時，會僅有故障或未銲接完全的第一色LED1210不發光，而正常的第一色LED1210仍發光。藉此，提升測試第一色LED1210的效率。
進一步而言，LED電路基板結構1000，可更包含複數第二測試線1710、複數第二連接線1720、複數第三測試線1810以及複數第三連接線1820。那些第二測試線1710位於載板1100的底面1120，且一畫素反面圖案區1121設置有一第二測試線1710電性連接一第二P型接墊1320或一第二色接墊1530。舉例而言，在第1圖至第3圖中，各畫素反面圖案區1121的各第二測試線1710藉由導電孔1532電性連接各畫素正面圖案區1111的各第二色接墊1530。那些第二連接線1720電性並聯相鄰之二畫素反面圖案區1121的二第二測試線1710。那些第三測試線1810位於載板1100的底面1120，且一畫素反面圖案區1121設置有一第三測試線1810電性連接一第三P型接墊1420或一第三色接墊1540。舉例而言，在第1圖至第3圖中，各畫素反面圖案區1121的各第三測試線1810藉由導電孔1542電性連接各畫素正面圖案區1111的各第三色接墊1540。那些第三連接線1820電性並聯相鄰之二畫素反面圖案區1121的二第三測試線1810。
與第一測試線1610及第一連接線1620的功效類似地，藉由第二測試線1710、第二連接線1720、第三測試線1810及第三連接線1820的結構，可提升測試第二色LED1310及第三色LED1410的效率。
在第1圖至第3圖中，各第一N型接墊1230、各第二N型接墊1330及各第三N型接墊1430電性連接，且LED電路基板結構1000更包含複數第四連接線1910。那些第四連接線1910位於載板1100的承載面1110，電性並聯相鄰之二畫素正面圖案區1111的二第一N型接墊1230、二第二N型接墊1330及二第三N型接墊1430。
以下進一步說明本實施例的LED電路基板結構1000的走線分布。請參照第1圖至第5圖。第4圖係繪示依照第1圖實施例的LED電路基板結構1000的承載面1110。第5圖係繪示依照第1圖實施例的LED電路基板結構1000的底面1120。在本實施例中，LED電路基板結構1000更包含複數第一訊號線1630、複數第二訊號線1730、複數第三訊號線1830以及複數第四訊號線1920。那些第一訊號線1630及複數第四訊號線1920沿第一方向X延伸至載板1100的二相對邊緣，且分別電性連接那些第一連接線1620及那些第四連接線1910，那些第二訊號線1730及那些第三訊號線1830沿第二方向Y延伸至載板1100的另二相對邊緣，且分別電性連接那些第二連接線1720及那些第三連接線1820。
藉此，可於載板1100的邊緣，以具有數個訊號探針的治具夾住載板1100，同時使各訊號探針分別電連接各第一訊號線1630、各第二訊號線1730、各第三訊號線1830及各第四訊號線1920，並將訊號由訊號探針輸入至第一色LED1210、第二色LED1310及第三色LED1410。例如，可將輸入訊號配置以同時施加電壓至同一排(於第一方向X排列)的第一色LED1210，若這一排之中有未被點亮的第一色LED1210，則可判斷為異常的第一色LED1210，且據此移除並替換為新的一顆第一色LED1210，或者重新銲接以確認是否是銲接不良。或者，也可將輸入訊號配置以輪流施加電壓至同一排的第一色LED1210，並搭配自動光學檢察系統，配合輸入訊號變化的時點而快速取像，記錄各第一色LED1210被施加電壓的時點所對應的LED電路基板結構1000的光學影像，經分析而判斷這一排的第n個第一色LED1210被施加電壓時，是否有發光，可達到更精準的檢測結果。類似的方式可用於檢測第二色LED1310及第三色LED1410。
在第1圖至第3圖中，LED電路基板結構1000更包含複數切割道2100，切割道2100位於載板1100，且那些第一連接線1620、那些第二連接線1720、那些第三連接線1820及那些第四連接線1910位於那些切割道2100。藉此，可沿切割道2100切割測試完畢的LED電路基板結構1000。若第一連接線1620、第二連接線1720及第三連接線1820部分位於畫素正面圖案區1111且部分位於切割道2100，可使第一連接線1620、第二連接線1720、第三連接線1820及第四連接線1910被切斷；若第一測試線1610、第二測試線1710及第三測試線1810延伸至切割道2100而第一連接線1620、第二連接線1720及第三連接線1820全部位於切割道2100，則可使使第一測試線1610、第二測試線1710、第三測試線1810及第四連接線1910被切斷，以移除不同畫素正面圖案區1111的第一色LED1210、第二色LED1310及第三色LED1410之間的並聯關係，使不同畫素正面圖案區1111回到獨立狀態。藉由本實施例的第一連接線1620、第二連接線1720、第三連接線1820及第四連接線1910佈線方式，在切割載板1100後，會被完整切斷或切除，可避免產生短路問題。
為達上述的功效，在LED電路基板結構1000中，各走線可依需求進行線寬與線距的調整。在本實施例中，各第一訊號線1630、各第二訊號線1730、各第三訊號線1830以及各第四訊號線1920的線寬界於25 μm至40 μm的範圍，相鄰的一第一訊號線1630與一第四訊號線1920之間的線距以及相鄰的一第二訊號線1730與一第三訊號線1830之間的線距界於40 μm至50 μm的範圍。在上述的範圍內，可確保LED電路基板結構1000在通以工作電流時可正常運作，且避免於走線之間產生橫向電場，造成突發性的短路，與此同時，適當的線寬與線距使各第一訊號線1630、各第二訊號線1730、各第三訊號線1830以及各第四訊號線1920容納於切割製程所需的切割道2100內，不額外佔據佈線空間，可保持單位載板1100可製造的LED畫素封裝體數，使載板1100的空間達到最佳利用率。
請參照第6圖至第8圖，並一併參閱第圖至第3圖。第6圖係繪示依照本揭示內容一實施例的LED測試封裝方法3000的方塊流程圖。第7圖係繪示第6圖實施例的LED測試步驟303的細部流程圖。第8圖係繪示依照第6圖實施例的LED測試封裝方法3000中，載板1100被切割後形成的一待封裝畫素4000的上視圖。由第6圖可知，LED測試封裝方法3000包含積體電路晶片打件步驟301、LED打件步驟302、LED測試步驟303、載板切割步驟304以及畫素封裝步驟305。在積體電路晶片打件步驟301中，將複數積體電路晶片1510打件至一電路基板。在LED打件步驟302中，將複數第一色LED1210、複數第二色LED1310及複數第三色LED1410打件至電路基板。例如，將第1圖實施例的LED電路基板結構1000區分為第一色LED1210、第二色LED1310、第三色LED1410、積體電路晶片1510以及第一色LED1210、第二色LED1310、第三色LED1410及積體電路晶片1510以外的其餘部分(即可視為本實施例的電路基板)。電路基板包含載板1100、複數第一P型接墊1220、複數第一色接墊1520、複數第一測試線1610、複數第一連接線1620及複數切割道2100。載板1100包含相反的承載面1110及底面1120，承載面1110包含複數畫素正面圖案區1111間隔設置，底面1120包含複數畫素反面圖案區1121分別對應那些畫素正面圖案區1111。那些第一P型接墊1220位於載板1100的承載面1110，且一畫素正面圖案區1111設置有一第一P型接墊1220以供一第一色LED1210銲接。那些第一色接墊1520位於載板1100的承載面1110，且一畫素正面圖案區1111設置有一第一色接墊1520以供一積體電路晶片1510的一第一接腳銲接。那些第一測試線1610位於載板1100的承載面1110，且一畫素正面圖案區1111設置有一第一測試線1610自一第一P型接墊1220或一第一色接墊1520延伸。舉例而言，在本實施例中，各畫素正面圖案區1111的各第一測試線1610自各第一色接墊1520延伸。那些第一連接線1620電性並聯相鄰之二畫素正面圖案區1111的二第一測試線1610。那些切割道2100位於載板1100，且位於各正面圖案區之間，其中那些第一連接線1620位於那些切割道2100。
在LED測試步驟303中，使那些第一連接線1620通電以測試各第一色LED1210。詳細而言，LED測試步驟303的細部流程圖可如第7圖所示。在步驟S01中，逐一測試第一色LED1210，讓一電流由一第一連接線1620流入一第一測試線1610並經由第一色接墊1520及一第一P型接墊1220流入第一色LED1210。在步驟S02中，判斷是否有未發光的第一色LED1210，若有未發光的第一色LED1210，則執行步驟S03，重銲或更換第一色LED1210；若沒有異常的第一色LED1210，則執行步驟S04，逐一測試第二色LED1310。在步驟S05中，判斷是否有未發光的第二色LED1310，若有未發光的第二色LED1310，則執行步驟S06，重銲或更換第二色LED1310；若沒有異常的第二色LED1310，則執行步驟S07，逐一測試第三色LED1410。在步驟S08中，判斷是否有未發光的第三色LED1410，若有未發光的第三色LED1410，則執行步驟S09，重銲或更換第三色LED1410；若沒有異常的第三色LED1410，則進入步驟S10，結束LED測試步驟303。在本實施例的LED測試步驟303中，逐一測試第一色LED1210、第二色LED1310及第三色LED1410，但在其他實施例中，亦可逐行/列進行測試。
在載板切割步驟304中，沿那些切割道2100切割載板1100，使那些畫素正面圖案區1111彼此分離，且切斷那些第一連接線1620或那些第一測試線1610，以形成複數待封裝畫素4000。在第8圖中，繪示其中的一個待封裝畫素4000，其中將第一色LED4210、第二色LED4310及第三色LED4410繪示為不藉由導線而直接跨接，也就是第一色LED4210、第二色LED4310及第三色LED4410可具有覆晶式結構。在畫素封裝步驟305中，將彼此分離的那些待封裝畫素4000進行封膠，以形成複數個LED畫素封裝體。其中，於載板切割步驟304中，可切斷第一測試線1610，而在其他實施例中，若第一測試線未延伸至切割道，而是讓第一連接線部分位於畫素正面圖案區且部分位於切割道，則是切斷第一連接線。
在LED測試封裝方法3000中，藉由在LED測試步驟303後進行畫素封裝步驟305，可在封裝前即時發現異常的第一色LED1210、第二色LED1310及第三色LED1410並且將其替換或重銲，避免異常的第一色LED1210、第二色LED1310及第三色LED1410因封裝後無法從LED畫素封裝體中取出或重銲，而需要將正常的第一色LED1210、第二色LED1310及第三色LED1410也一起丟棄，因此可以節省成本。
請參照第9圖。第9圖係繪示依照本揭示內容一實施例的LED畫素封裝體5000的側視圖。由於LED畫素封裝體5000的線路結構和第1圖至第3圖中單一畫素正面圖案區1111及畫素反面圖案區1121內的線路結構相同，其亦相同於第8圖所繪示的待封裝畫素4000，故僅繪示出側面。由第1圖至第3圖及第9圖可知，LED畫素封裝體5000包含載板5100、第一色LED5200、第二色LED、第三色LED、積體電路晶片5500、封裝層5600以及第一組接線5700。第一色LED5200、第二色LED、第三色LED及積體電路晶片5500設置於載板5100的承載面5110上，積體電路晶片5500電性連接第一色LED5200、第二色LED及第三色LED。第一組接線(對應於第2圖的第一測試線1610及第一連接線1620)設置於承載面5110且電性連接第一色LED5200及積體電路晶片5500，且第一組接線5700的一部分(對應第一測試線1610的部分)自第一色LED5200或積體電路晶片5500延伸至載板5100的邊緣。與第1圖至第3圖實施例的不同處在於，LED畫素封裝體5000包含封裝層5600覆蓋第一色LED5200、第二色LED、第三色LED及積體電路晶片5500，且切割後的LED畫素封裝體5000中，第一組接線5700被切斷而在載板5100的邊緣的側面上形成金屬斷面。由側面觀之，第一組接線5700中對應第一測試線1610的部分延伸至載板5100邊緣的那一部分的頂面5701高於載板5100的承載面5110，而能形成中對應第一測試線1610部分。第二組接線(對應於第3圖的第二測試線1710及第二連接線1720)及第三組接線(對應於第3圖的第三測試線1810及第三連接線1820)亦類似，而能於載板5100的其他邊緣處形成金屬斷面，細節不再贅述。
換句話說，如第1圖至第3圖所示，第一測試線1610有部分延伸至切割道2100，因此切割後的第一測試線1610僅會被切斷而不會被整個移除，故最後形成LED畫素封裝體5000時，會保留金屬斷面於LED畫素封裝體5000的載板5100的邊緣處，但不影響LED畫素封裝體5000應用時的電性。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1000:LED電路基板結構 1100,5100:載板 1110,5110:承載面 1111:畫素正面圖案區 1120:底面 1121:畫素反面圖案區 1210,4210,5200:第一色LED 1220:第一P型接墊 1230:第一N型接墊 1240,1340,1440:導線 1310,4310:第二色LED 1320:第二P型接墊 1330:第二N型接墊 1410,4410:第三色LED 1420:第三P型接墊 1430:第三N型接墊 1510,5500:積體電路晶片 1520:第一色接墊 1530:第二色接墊 1532,1542:導電孔 1540:第三色接墊 1610:第一測試線 1620:第一連接線 1630:第一訊號線 1710:第二測試線 1720:第二連接線 1730:第二訊號線 1810:第三測試線 1820:第三連接線 1830:第三訊號線 1910:第四連接線 1920:第四訊號線 2100:切割道 2210,2220,2230,2240,2250:反面電極墊 3000:LED測試封裝方法 301:積體電路晶片打件步驟 302:LED打件步驟 303:LED測試步驟 304:載板切割步驟 305:畫素封裝步驟 4000:待封裝畫素 5000:LED畫素封裝體 5600:封裝層 5700:第一組接線 5701:頂面 S01,S02,S03,S04,S05,S06,S07,S08,S09,S10:步驟 X:第一方向 Y:第二方向
第1圖係繪示依照本揭示內容一實施例的LED電路基板結構的上視透視圖； 第2圖係繪示依照第1圖實施例的LED電路基板結構的畫素正面圖案區； 第3圖係繪示依照第1圖實施例的LED電路基板結構的畫素反面圖案區； 第4圖係繪示依照第1圖實施例的LED電路基板結構的承載面； 第5圖係繪示依照第1圖實施例的LED電路基板結構的底面； 第6圖係繪示依照本揭示內容一實施例的LED測試封裝方法的方塊流程圖； 第7圖係繪示第6圖實施例的LED測試封裝方法的LED測試步驟的細部流程圖； 第8圖係繪示依照第6圖實施例的LED測試封裝方法中，載板被切割後形成的一待封裝畫素的上視圖；以及 第9圖係繪示依照本揭示內容一實施例的LED畫素封裝體的側視圖。
1110:承載面
1111:畫素正面圖案區
1210:第一色LED
1220:第一P型接墊
1230:第一N型接墊
1240,1340,1440:導線
1310:第二色LED
1320:第二P型接墊
1330:第二N型接墊
1410:第三色LED
1420:第三P型接墊
1430:第三N型接墊
1510:積體電路晶片
1520:第一色接墊
1530:第二色接墊
1532,1542:導電孔
1540:第三色接墊
1610:第一測試線
1620:第一連接線
1630:第一訊號線
1910:第四連接線
1920:第四訊號線

Claims (11)

  1. 一種LED電路基板結構，包含： 複數第一色LED，各該第一色LED包含一第一P型電極及一第一N型電極； 複數第二色LED，各該第二色LED包含一第二P型電極及一第二N型電極； 複數第三色LED，各該第三色LED包含一第三P型電極及一第三N型電極； 複數積體電路晶片，各該積體電路晶片電性連接各該第一色LED、各該第二色LED及各該第三色LED； 一載板，包含相反的一承載面及一底面，該承載面包含複數畫素正面圖案區間隔設置，該底面包含複數畫素反面圖案區分別對應該些畫素正面圖案區，其中一該畫素正面圖案區設置有一該第一色LED、一該第二色LED、一該第三色LED及一該積體電路晶片； 複數第一P型接墊，位於該載板的該承載面，且一該畫素正面圖案區設置有一該第一P型接墊以供一該第一P型電極銲接； 複數第二P型接墊，位於該載板的該承載面，且一該畫素正面圖案區設置有一該第二P型接墊以供一該第二P型電極銲接； 複數第三P型接墊，位於該載板的該承載面，且一該畫素正面圖案區設置有一該第二P型接墊以供一該第三P型電極銲接； 複數第一色接墊，位於該載板的該承載面，一該畫素正面圖案區設置有一該第一色接墊以供一該積體電路晶片的一第一接腳銲接，且該一第一色接墊電性連接該一第一P型接墊； 複數第二色接墊，位於該載板的該承載面，一該畫素正面圖案區設置有一該第二色接墊以供一該積體電路晶片的一第二接腳銲接，且該一第二色接墊電性連接該一第二P型接墊； 複數第三色接墊，位於該載板的該承載面，一該畫素正面圖案區設置有一該第三色接墊以供一該積體電路晶片的一第三接腳銲接，且該一第三色接墊電性連接該一第三P型接墊； 複數第一測試線，位於該載板的該承載面，且一該畫素正面圖案區設置有一該第一測試線自一該第一P型接墊或一該第一色接墊延伸；以及 複數第一連接線，電性並聯相鄰之二該畫素正面圖案區的二該第一測試線。
  2. 如請求項1所述的LED電路基板結構，更包含： 複數第二測試線，位於該載板的該底面，且一該畫素反面圖案區設置有一該第二測試線電性連接一該第二P型接墊或一該第二色接墊； 複數第二連接線，電性並聯相鄰之二該畫素反面圖案區的二該第二測試線； 複數第三測試線，位於該載板的該底面，且一該畫素反面圖案區設置有一該第三測試線電性連接一該第三P型接墊或一該第三色接墊；以及 複數第三連接線，電性並聯相鄰之二該畫素反面圖案區的二該第三測試線。
  3. 如請求項2所述的LED電路基板結構，其中各該畫素正面圖案區的各該第一測試線自各該第一色接墊延伸，各該畫素反面圖案區的各該第二測試線以一導電孔電性連接各該第二色接墊，各該畫素反面圖案區的各該第三測試線以另一導電孔電性連接各該第三色接墊。
  4. 如請求項3所述的LED電路基板結構，更包含： 複數第一N型接墊，位於該載板的該承載面，且一該畫素正面圖案區設置有一該第一N型接墊以供一該第一N型電極銲接； 複數第二N型接墊，位於該載板的該承載面，且一該畫素正面圖案區設置有一該第二N型接墊以供一該第二N型電極銲接； 複數第三N型接墊，位於該載板的該承載面，且一該畫素正面圖案區設置有一該第三N型接墊以供一該第三N型電極銲接，其中各該第一N型接墊、各該第二N型接墊及各該第三N型接墊電性連接；以及 複數第四連接線，位於該載板的該承載面，電性並聯相鄰之二該畫素正面圖案區的二該第一N型接墊、二該第二N型接墊及二該第三N型接墊。
  5. 如請求項4所述的LED電路基板結構，更包含複數切割道，位於該載板，且該些第一連接線、該些第二連接線、該些第三連接線及該些第四連接線位於該些切割道。
  6. 如請求項5所述的LED電路基板結構，更包含複數第一訊號線、複數第二訊號線、複數第三訊號線以及複數第四訊號線，該些第一訊號線及該些第四訊號線沿一第一方向延伸，且分別電性連接該些第一連接線及該些第四連接線，該些第二訊號線及該些第三訊號線沿一第二方向延伸，且分別電性連接該些第二連接線及該些第三連接線。
  7. 如請求項5所述的LED電路基板結構，其中各該第一訊號線、各該第二訊號線、各該第三訊號線以及各該第四訊號線的線寬界於25 μm至40 μm的範圍，相鄰的一該第一訊號線與一該第四訊號線之間的線距以及相鄰的一該第二訊號線與一該第三訊號線之間的線距界於40 μm至50 μm的範圍。
  8. 一種LED測試封裝方法，包含： 一積體電路晶片打件步驟，將複數積體電路晶片打件至一電路基板； 一LED打件步驟，將複數第一色LED、複數第二色LED及複數第三色LED打件至該電路基板，其中該電路基板包含： 一載板，包含相反的一承載面及一底面，該承載面包含複數畫素正面圖案區間隔設置，該底面包含複數畫素反面圖案區分別對應該些畫素正面圖案區； 複數第一P型接墊，位於該載板的該承載面，且一該畫素正面圖案區設置有一該第一P型接墊以供一該第一色LED銲接； 複數第一色接墊，位於該載板的該承載面，一該畫素正面圖案區設置有一該第一色接墊以供一該積體電路晶片的一第一接腳銲接，且該一第一色接墊電性連接該一第一P型接墊； 複數第一測試線，位於該載板的該承載面，且一該畫素正面圖案區設置有一該第一測試線自一該第一P型接墊或一該第一色接墊延伸； 複數第一連接線，電性並聯相鄰之二該畫素正面圖案區的二該第一測試線；及 複數切割道，位於該載板，且位於各該正面圖案區之間，其中該些第一連接線的部份位於該些切割道； 一LED測試步驟，使該些第一連接線通電以測試各該第一色LED，其中，讓一電流由一該第一連接線流入一該第一測試線並經由一該第一P型接墊流入一該第一色LED，或經由一該第一色接墊及一該第一P型接墊流入一該第一色LED；以及 一載板切割步驟，沿該些切割道切割該載板，使該些正面圖案區彼此分離，且切斷該些第一連接線或該些第一測試線，以形成複數待封裝畫素。
  9. 如請求項8所述的LED測試封裝方法，更包含： 一畫素封裝步驟，將彼此分離的該些待封裝畫素進行封膠，以形成複數個LED畫素封裝體。
  10. 如請求項8所述的LED測試封裝方法，其中各該畫素正面圖案區的各該第一測試線自各該第一色接墊延伸。
  11. 一種LED畫素封裝體，包含： 一載板，包含一承載面； 一第一色LED，設置於該承載面上； 一第二色LED，設置於該承載面上； 一第三色LED，設置於該承載面上； 一積體電路晶片，設置於該承載面上且電性連接該第一色LED、該第二色LED及該第三色LED； 一封裝層，覆蓋該第一色LED、該第二色LED、該第三色LED及該積體電路晶片；以及 一第一組接線，設置於該承載面且電性連接該第一色LED及該積體電路晶片，且該第一組接線的一部分自該第一色LED或該積體電路晶片延伸至該載板的一邊緣，且該部分的一頂面高於該載板的該承載面以於該邊緣處形成一金屬斷面。
TW111124310A 2022-06-29 2022-06-29 Led電路基板結構、led測試封裝方法及led畫素封裝體 TWI813359B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW111124310A TWI813359B (zh) 2022-06-29 2022-06-29 Led電路基板結構、led測試封裝方法及led畫素封裝體
CN202210911843.1A CN117352500A (zh) 2022-06-29 2022-07-29 Led电路基板结构、led测试封装方法及led像素封装体
US18/057,231 US20240006557A1 (en) 2022-06-29 2022-11-21 Led circuit board structure, led testing and packaging method and led pixel package
JP2023106385A JP2024007451A (ja) 2022-06-29 2023-06-28 Ｌｅｄ回路基板構造、ｌｅｄテスト・パッケージ方法、及びｌｅｄ画素パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111124310A TWI813359B (zh) 2022-06-29 2022-06-29 Led電路基板結構、led測試封裝方法及led畫素封裝體

Publications (2)

Publication Number Publication Date
TWI813359B TWI813359B (zh) 2023-08-21
TW202401037A true TW202401037A (zh) 2024-01-01

Family

ID=88585859

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111124310A TWI813359B (zh) 2022-06-29 2022-06-29 Led電路基板結構、led測試封裝方法及led畫素封裝體

Country Status (4)

Country Link
US (1) US20240006557A1 (zh)
JP (1) JP2024007451A (zh)
CN (1) CN117352500A (zh)
TW (1) TWI813359B (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7405093B2 (en) * 2004-08-18 2008-07-29 Cree, Inc. Methods of assembly for a semiconductor light emitting device package
US8810532B2 (en) * 2011-04-22 2014-08-19 Pixart Imaging, Inc. In-situ detection of touchscreen panel shorts
TWI486928B (zh) * 2012-11-16 2015-06-01 Au Optronics Corp 顯示面板及其檢測方法
US10600823B2 (en) * 2015-09-02 2020-03-24 Facebook Technologies, Llc Assembly of semiconductor devices
KR102553910B1 (ko) * 2016-08-31 2023-07-07 엘지디스플레이 주식회사 표시장치와 그의 검사방법
KR102423191B1 (ko) * 2017-09-05 2022-07-21 삼성디스플레이 주식회사 표시장치 및 표시장치의 검사 방법
TWI679754B (zh) * 2018-11-26 2019-12-11 友達光電股份有限公司 元件基板
KR20210118180A (ko) * 2019-01-29 2021-09-29 오스람 옵토 세미컨덕터스 게엠베하 μ-LED, μ-LED 조립체, 디스플레이 및 이를 위한 방법
KR20210075441A (ko) * 2019-12-13 2021-06-23 엘지디스플레이 주식회사 투명 표시 패널 및 이를 포함하는 투명 표시 장치
US11137449B1 (en) * 2020-04-01 2021-10-05 Infineon Technologies Ag Built-in self-test for light emitting diodes

Also Published As

Publication number Publication date
CN117352500A (zh) 2024-01-05
JP2024007451A (ja) 2024-01-18
US20240006557A1 (en) 2024-01-04
TWI813359B (zh) 2023-08-21

Similar Documents

Publication Publication Date Title
US5378981A (en) Method for testing a semiconductor device on a universal test circuit substrate
US6144090A (en) Ball grid array package having electrodes on peripheral side surfaces of a package board
JP3410969B2 (ja) 半導体装置
CN110233200B (zh) 一种Micro LED的三维集成结构和制作方法
CN108701434B (zh) 视频墙模块和用于生产视频墙模块的方法
JP4680260B2 (ja) 半導体発光素子及び半導体発光素子実装済み基板
JPH11265916A (ja) 半導体ウェーハの構造及び半導体チップの製造方法
US8138517B2 (en) Light-emitting diode package
JP2792473B2 (ja) マルチチップモジュール
CN106206338A (zh) 印刷电路板及其测试方法以及制造半导体封装的方法
TWI813359B (zh) Led電路基板結構、led測試封裝方法及led畫素封裝體
US7982317B2 (en) Semiconductor device, semiconductor device module, and method for manufacturing the semiconductor device module
TWI824591B (zh) Led電路基板結構、led測試封裝方法及led畫素封裝體
KR101123802B1 (ko) 반도체 칩
WO2023221481A1 (zh) 基板模组和基板模组的制作方法、显示模组
US20220375407A1 (en) Pixel structure having repairing light emitting diode die and extending conductor and display having pixel structure
US20020162997A1 (en) Semiconductor chip
JPH07302930A (ja) 発光ダイオード及びその製造方法
JP2001024270A (ja) バーンイン用基板及びそれを用いたバーンイン方法
JP2003273313A (ja) 半導体装置およびその製造方法
TW202414812A (zh) Led晶圓、電路板、顯示器及其製備方法
JPH1126814A (ja) 発光ダイオード
JP2924847B2 (ja) 半導体パッケージ
JPH06120565A (ja) 発光ダイオード光源
JP2008060127A (ja) 発光ダイオード素子及びその製造方法