TW202349476A - 半導體裝置之製造方法 - Google Patents

半導體裝置之製造方法 Download PDF

Info

Publication number
TW202349476A
TW202349476A TW112118925A TW112118925A TW202349476A TW 202349476 A TW202349476 A TW 202349476A TW 112118925 A TW112118925 A TW 112118925A TW 112118925 A TW112118925 A TW 112118925A TW 202349476 A TW202349476 A TW 202349476A
Authority
TW
Taiwan
Prior art keywords
semiconductor substrate
aforementioned
metal film
forming
dividing
Prior art date
Application number
TW112118925A
Other languages
English (en)
Inventor
Θ茶雅史
南雲裕司
奥田勝
長屋正武
北市充
森亮
哉
和
Original Assignee
日商電裝股份有限公司
日商豐田自動車股份有限公司
日商未來瞻科技股份有限公司
日商三星鑽石工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商電裝股份有限公司, 日商豐田自動車股份有限公司, 日商未來瞻科技股份有限公司, 日商三星鑽石工業股份有限公司 filed Critical 日商電裝股份有限公司
Publication of TW202349476A publication Critical patent/TW202349476A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)

Abstract

半導體裝置之製造方法，係具備有：「在具有複數個元件區域之半導體基板的第1表面，沿著前述元件區域的邊界推抵推壓構件，藉此，在前述半導體基板之第1表面側形成沿著前述邊界並且往前述半導體基板之厚度方向延伸的裂紋」的工程；「在形成前述裂紋的前述工程後，在前述第1表面形成跨越前述複數個元件區域之金屬膜」的工程；及「在形成前述金屬膜的前述工程後，從位於前述第1表面之背側的第2表面側沿著前述邊界，將分割構件推抵於前述半導體基板，藉此，沿著前述邊界分割前述半導體基板與前述金屬膜」的工程。

Description

半導體裝置之製造方法
本說明書所揭示的技術，係關於半導體裝置之製造方法。
在專利文獻1，係揭示如以下技術：在半導體裝置之製造方法中，對在背面形成有金屬膜的半導體基板進行分割。在該製造方法中，係首先，在金屬膜被形成於背面之半導體基板的表面，藉由電漿蝕刻沿著分割預定線形成分割溝。分割溝，係殘留從表面不到達金屬膜的預定殘留量而形成。其後，沿著分割預定線，從半導體基板的表面施加外力，藉此，分割存在於分割溝與金屬膜之間的上述殘留量。在專利文獻1中，係因殘留量被分割時的衝擊而導致金屬膜被分割。 [先前技術文獻] [專利文獻] [專利文獻1] 日本特開2017-41525號公報
在專利文獻1中，係由於以殘留預定殘留量的方式形成分割溝，因此，需要正確地控制分割溝的深度。又，在專利文獻1中，係由於在形成分割溝時利用電漿蝕刻等，因此，製造成本高。在本說明書中，係提出一種用以對在表面形成有金屬膜之半導體基板進行分割的新技術。 本揭示之一態樣的半導體裝置之製造方法，係具備有：「在具有複數個元件區域之半導體基板的第1表面，沿著前述元件區域的邊界推抵推壓構件，藉此，在前述半導體基板形成沿著前述邊界並且往前述半導體基板之厚度方向延伸的裂紋」的工程；「在形成前述裂紋的前述工程後，在前述第1表面形成跨越前述複數個元件區域之金屬膜」的工程；及「在形成前述金屬膜的前述工程後，從位於前述第1表面之背側的第2表面側沿著前述邊界，將分割構件推抵於前述半導體基板，藉此，沿著前述邊界分割前述半導體基板與前述金屬膜」的工程。 在該製造方法中，係首先，將推壓構件推抵於半導體基板的第1表面，在半導體基板形成裂紋。裂紋，係從第1表面側形成。其後，在第1表面形成金屬膜，並從第2表面側推抵分割構件。由於裂紋，係被形成於半導體基板的第1表面側，因此，距分割構件之前端部分的距離較遠。因此，當從第2表面側將分割構件推抵於半導體基板時，則對展開裂紋且拉開經由裂紋而鄰接之區域的方向施加力。其結果，裂紋往半導體基板的厚度方向伸展。藉此，沿著元件區域的邊界，分割半導體基板。又，與經由半導體基板之裂紋而鄰接的區域相同地，即便對於跨越金屬膜之裂紋而鄰接的區域，亦會對拉開的方向施加力，跨越金屬膜之裂紋而鄰接的區域彼此亦被拉開且金屬膜亦被分割。如此一來，在上述製造方法中，係藉由將推壓構件與分割構件推抵於半導體基板這樣的簡易工程，可將金屬膜與半導體基板一起分割。又，在將金屬膜形成於第1表面之前，由於在半導體基板的第1表面側預先形成裂紋，因此，在從第2表面側推抵分割構件的一工程中，可將半導體基板與金屬膜一起分割。
在本說明書所揭示的一例之製造方法中，係亦可更具備有：「在形成前述裂紋的前述工程之前，將支撐板貼附於前述第2表面」的工程；及「在形成前述金屬膜的前述工程後且前述分割的前述工程之前，將前述支撐板從前述第2表面剝離」的工程。 在像這樣的構成中，係在將支撐板貼附於半導體基板的狀態下，在半導體基板形成裂紋。藉由以硬材料構成支撐板的方式，在將推壓構件推抵於半導體基板時，能以比較低的荷重，在半導體基板形成裂紋。 在本說明書所揭示的一例之製造方法中，係前述推壓構件亦可為劃線輪(scribing wheel)，推抵前述推壓構件亦可為使劃線輪轉動，且在形成前述裂紋的前述工程中，亦可在前述第1表面，沿著前述邊界形成伴隨往前述半導體基板的前述厚度方向延伸之前述裂紋的劃線。 在像這樣的構成中，係藉由以劃線輪為圓板狀(圓環狀)可旋轉地軸支撐的方式，使劃線輪轉動，藉此，可沿著元件區域的邊界輕易地形成裂紋。 在本說明書所揭示的一例之製造方法中，係亦可更具備有：「在形成前述金屬膜的前述工程後且前述剝離的前述工程之前，將切割帶貼附於前述金屬膜之表面」的工程。 在像這樣的構成中，係在貼附了切割帶的狀態下，分割半導體基板與金屬膜。由於半導體基板(金屬膜)被固定於切割帶，因此，在將分割構件推抵於半導體基板時，可抑制半導體基板的位置偏差，並可防止所獲得的半導體裝置(經分割的半導體基板)彼此散落。 在本說明書所揭示的一例之製造方法中，係亦可更具備有：「在前述分割的前述工程之前，藉由保護構件被覆前述第2表面」的工程。在前述分割之前述工程中，係亦可經由前述保護構件，從前述第2表面側沿著前述邊界推抵前述分割構件。 在像這樣的構成中，係在第2表面被保護構件所被覆的狀態下，將分割構件推抵於半導體基板。由於第2表面被保護構件所保護，因此，可防止第2表面因分割構件而損傷的情形。 [實施形態] 參閱圖面，說明實施形態的製造方法。圖1，係複數個元件區域3被形成為矩陣狀之半導體基板2的平面圖。在圖1中，係藉由實線示意地表示各元件區域3。為了方便說明，將相鄰的元件區域3之間的邊界且之後成為藉由使半導體基板2分割成各個元件區域3時之分割所獲得的各個元件區域(半導體裝置)之端邊的線稱為分割預定線4。分割預定線4，係虛擬線而並非為實際上被標記於半導體基板2上的線。分割預定線4，係以可目視的方式，亦可為實際上被描繪於半導體基板2上的線或溝。在各元件區域3，係形成具有電晶體或二極體等的功能之半導體元件。 半導體基板2，係由SiC(碳化矽)所構成。另外，半導體基板2，係亦可由Si(矽)或GaN(氮化鎵)等、其他半導體材料所構成。如圖2等所示般，半導體基板2，係具有第1表面2a與位於第1表面2a之背側的第2表面2b。在半導體基板2之第2表面2b，係形成有閘極或通道等、半導體元件的主要構造6。 實施形態之製造方法，係包含有支撐板貼附工程、裂紋形成工程、金屬膜形成工程、切割帶貼附工程、支撐板剝離工程、保護構件被覆工程、分割工程。 (支撐板貼附工程) 在支撐板貼附工程中，係如圖2所示般，將支撐板12貼附於半導體基板2的第2表面2b。支撐板12，係經由接著劑11被貼附於第2表面2b。支撐板12，係例如由玻璃所構成。接著劑11，係例如矽系接著劑，除了將半導體基板2接著於支撐板12的功能，亦具有保護被形成於半導體基板2的第2表面2b之主要構造6的功能。因此，在此，係以使接著劑11之厚度比主要構造6之厚度更厚的方式，塗佈接著劑11。其後，如圖3所示般，因應所需，藉由磨削砥石31磨削半導體基板2的第1表面2a。藉此，半導體基板2被薄板化。 (裂紋形成工程) 其次，實施如圖4所示的裂紋形成工程。在裂紋形成工程中，係將劃線輪32推抵於被貼附在支撐板12之半導體基板2的第1表面2a，藉此，在半導體基板2形成伴隨裂紋5的劃線。劃線輪32，係圓板狀(圓環狀)的構件，可旋轉地被軸支於支撐裝置(未圖示)。在此，係一邊將劃線輪32推抵於半導體基板2的第1表面2a，一邊使其沿著分割預定線4移動(掃描)。劃線輪32，係在沿著分割預定線4移動時，如在路面上滾動的輪胎般地在半導體基板2的第1表面2a上滾動(轉動)。劃線輪32，係周緣部分尖銳，在半導體基板2的第1表面2a，沿著分割預定線4形成半導體基板2發生了塑性變形的線(劃線)。在本實施形態中，係劃線輪32以約2.0N的荷重被推抵於第1表面2a。 如圖5所示般，當第1表面2a被劃線輪32推壓時，則在半導體基板2之內部，係於第1表2a之表層的區域R產生壓縮應力。壓縮應力，係如箭頭20所示般，以劃線輪32所致之推壓處(劃線輪32之周緣部與第1表面2a的接觸處)為起點而等向性地產生。在劃線輪32所致之推壓處，係形成有劃線，另一方面，在產生了壓縮應力之區域的正下方，係於半導體基板2的內部產生拉伸應力。拉伸應力，係如箭頭22所示般，在產生壓縮應力之區域的正下方，沿著半導體基板2之第1表面2a產生於遠離分割預定線4的方向。藉由該拉伸應力，在半導體基板2的內部形成有往半導體基板2之厚度方向延伸的裂紋5。在此，係一邊將劃線輪32推抵於第1表面2a，一邊使其沿著分割預定線4移動，藉此，以沿著相鄰的元件區域3之邊界並且往半導體基板2之厚度方向延伸的方式，形成裂紋5。裂紋5，係被形成於半導體基板2之第1表面2a的表層附近。一般而言，由於壓縮應力，係抑制裂紋之形成及伸展，因此，裂紋5，係被形成為從半導體基板2的第1表面2a之產生了劃線輪32所致之推壓處的壓縮應力之區域的外側延伸至產生了壓縮應力之區域的正下方之產生了拉伸應力的區域。劃線輪32為「推壓構件」的一例。 圖6A及圖6B，係藉由劃線輪32形成裂紋5後的半導體基板2之剖面的掃描電子顯微鏡圖像。圖6A，係從斜上方觀看半導體基板2的第1表面2a附近之剖面的圖，圖6B，係半導體基板2之第1表面2a附近的剖面圖。如圖6A及圖6B所示般，已知：沿著分割預定線4推抵劃線輪32，藉此，在半導體基板2之第1表面2a側沿著元件區域3的邊界形成裂紋5。又，如圖6A所示般，在半導體基板2之第1表面2a，係因劃線輪32所造成的半導體基板2的塑性變形，劃線被觀察為稍微凹陷。在圖6A及圖6B中，半導體基板2的厚度方向之裂紋5的深度，係約6μm。 (金屬膜形成工程) 其次，實施圖7所示的金屬膜形成工程。在金屬膜形成工程中，係在半導體基板2的第1表面2a形成金屬膜8。構成金屬膜8之材料，係並未被特別限定，例如為層積鈦、鎳及金而成的多層膜。金屬膜8，係被形成為覆蓋第1表面2a的大致整個區域。亦即，金屬膜8，係以跨越複數個元件區域3的方式，被形成於第1表面2a上。金屬膜8，係作為完成之半導體裝置的電極而發揮功能。 (切割帶貼附工程) 其次，實施圖8所示的切割帶貼附工程。在切割帶貼附工程中，係將切割帶13貼附於金屬膜8的表面。切割帶13，係被貼附為覆蓋金屬膜8的大致整個區域。切割帶13，係被固定於切割框(未圖示)。另外，應注意，圖8以後，係使第2表面2b朝上，描繪半導體基板2。 (支撐板剝離工程) 其次，實施圖9所示的支撐板剝離工程。在支撐板剝離工程中，係將支撐板12及接著劑11從半導體基板2的第2表面2b剝離。在此，係例如藉由以溶劑來溶解接著劑11的方式，將支撐板12與接著劑11一起從第2表面2b剝離。藉此，半導體基板2，係成為被切割帶13所支撐的狀態。 (保護構件被覆工程) 其次，實施圖10所示的保護構件被覆工程。在保護構件被覆工程中，係以跨越半導體基板2之各元件區域3的各主要構造6之表面的方式，貼附保護構件15，藉此，藉由保護構件15被覆半導體基板2的第2表面2b。保護構件15之材料，係並未被特別限定，例如可使用樹脂等。藉由被覆保護構件15的方式，在之後的分割工程等中，保護半導體基板2的第2表面2b。 (分割工程) 其次，實施圖11所示的分割工程。在分割工程中，係沿著分割預定線4(在裂紋形成工程中所形成的裂紋5)推抵裂斷板33，且沿著分割預定線4(沿著元件區域3的邊界)分割半導體基板2。在此，係首先，將半導體基板載置於兩個支撐台34上。兩個支撐台34，係隔著間隔而配置。在將半導體基板2載置於支撐台34時，係以使該間隔位於應分割的位置(推抵裂斷板33的位置)之下方的方式，載置半導體基板2。其後，經由保護構件15，將裂斷板33推抵於半導體基板2的第2表面2b。裂斷板33，係板狀之構件，下端(被推抵於第2表面2b之端緣)的部分雖成為稜線狀(尖銳之刀刃狀)，但不會切割半導體基板2而僅被推抵。 由於在裂斷板33之下方，係不存在支撐台34(兩個支撐台34之間隔處)，因此，當將裂斷板33推抵於第2表面2b時，則以進入兩個支撐台34之間隔內的方式，半導體基板2撓曲。在此，裂紋5，係被形成於半導體基板2的第1表面2a側。因此，當從第2表面2b側將裂斷板33推抵於半導體基板2時，則半導體基板2以被推抵的部分(線)為軸而撓曲，在第1表面2a側，係對於裂紋5，對拉開鄰接於分割位置之兩個元件區域3的方向施加力。又，如上述般，向裂紋5的周圍施加拉伸應力。因此，當將裂斷板33推抵於第2表面2b時，則裂紋5往半導體基板2的厚度方向伸展，半導體基板2沿著分割預定線4被分割。又，由於金屬膜8，係被形成於半導體基板2的第1表面2a上，因此，即便對於金屬膜8，亦會對拉開鄰接於分割位置之兩個元件區域3的方向施加力，金屬膜8以被拉開的方式變形而被予以分割。另外，亦可由一個彈性支撐板(或經由一個彈性支撐板，一個或複數個支撐台)以代替兩個支撐台34來支撐半導體基板2的第1表面2a整體。在該情況下，在裂斷板33之下方雖存在有彈性支撐板，但由於當半導體基板2撓曲時，彈性支撐板會因應半導體基板2的撓曲而變形，因此，當將裂斷板33推抵於第2表面2b時，則與藉由兩個支撐台34支撐的情形(在裂斷板33之下方不存在支撐台34的情形)相同地，對於裂紋5，對拉開鄰接於分割位置之兩個元件區域3的方向施加力。裂斷板33，係「分割構件」的一例。 在分割工程中，係沿著各分割預定線4重覆地實施將上述裂斷板33推抵於第2表面2b的工程。藉此，可沿著各元件區域3的邊界，分割半導體基板2與金屬膜8。其後，如圖12所示般，將經單片化的元件區域3及金屬膜8從切割帶13剝離。在將經單片化的元件區域3及金屬膜8從切割帶13剝離時，係可擴張(擴展)切割帶13，在使經單片化的元件區域3及金屬膜8相互隔離的狀態下進行剝離。藉此，表面形成有金屬膜8(電極)的複數個半導體裝置便完成。 如上述般，在本實施形態中，係首先，將劃線輪32推抵於半導體基板2的第1表面2a，藉此，在半導體基板2的第1表面2a側形成裂紋5。由於裂紋5，係被形成於半導體基板2的第1表面2a側，因此，當從第2表面2b側推抵裂斷板33時，則半導體基板2沿著裂紋5撓曲。因此，沿著裂紋5，從第1表面2a側對將半導體基板2折疊展開的方向施加力。其結果，裂紋5往半導體基板2的厚度方向伸展，可沿著元件區域3的邊界輕易地分割半導體基板2。又，由於金屬膜8，係被形成於半導體基板2的第1表面2a上，因此，即便對於金屬膜8，亦會對在裂紋5之兩側拉開金屬膜8的方向施加力，金屬膜8從而變形，可輕易地分割金屬膜8。如此一來，在本實施形態中，係藉由將劃線輪32及裂斷板33推抵於半導體基板2這樣的簡易工程，可將金屬膜8與半導體基板2一起分割。 又，在本實施形態中，係在將金屬膜8形成於第1表面2a之前，由於在半導體基板2之內部的第1表面2a側預先形成裂紋5，因此，在從第2表面2b側推抵裂斷板33這樣的一次工程中，可將半導體基板2與金屬膜8一起分割。另外，在本實施形態中，係在將金屬膜8形成於第1表面2a上之前，在半導體基板2的第1表面2a側形成裂紋5。因此，與經由金屬膜8將劃線輪32推抵於第1表面2a而形成裂紋5的情形相比，由於能以較低的荷重形成裂紋5，因此，可減輕對半導體基板2的損傷。又，與將劃線輪推抵於半導體基板2之第2表面2b而形成裂紋的情形相比，可減輕對第2表面2b上的元件區域彼此之邊界部分(所獲得的半導體裝置之周邊部分)的損傷。 又，在本實施形態中，係在將由玻璃所構成的支撐板12貼附於半導體基板2的狀態下，在半導體基板2之第1表面側形成裂紋5。由於支撐板12是由比較硬的材料所構成，因此，在將劃線輪32推抵於半導體基板2時，能以比較低的荷重，在半導體基板2之第1表面側形成裂紋5。 又，在本實施形態中，係在貼附了切割帶13的狀態下，分割半導體基板2與金屬膜8。由於半導體基板2(金屬膜8)被固定於切割帶13，因此，在將裂斷板33推抵於半導體基板2時，可抑制半導體基板2的位置偏差，並可防止所獲得的半導體裝置散落。 又，在本實施形態中，係在第2表面2b被保護構件15所被覆的狀態下，將裂斷板33推抵於半導體基板2。由於第2表面2b被保護構件15所保護，因此，可防止第2表面2b因裂斷板33而損傷的情形。 另外，在上述實施形態中，亦可不實施支撐板貼附工程、切割帶貼附工程及保護構件被覆工程。 以上，雖詳細地說明了關於實施形態，但該些僅為例示，並非對申請專利範圍進行限定。在記載於申請專利範圍之技術，係包含對以上所例示之具體例進行了各種變形、變更的技術。本說明書或圖面中所說明的技術要素，係藉由單獨或各種組合而發揮技術上的有用性，並不被限定於申請時請求項所記載的組合。又，本說明書或圖面中所例示的技術，係同時達成複數個目的之技術，達成其中一個目的本身也具有技術上的有用性。
2:半導體基板 2a:第1表面 2b:第2表面 3:元件區域 4:分割預定線 5:裂紋 6:主要構造 8:金屬膜 11:接著劑 12:支撐板 13:切割帶 15:保護構件 31:磨削砥石 32:劃線輪 33:裂斷板 34:支撐台
[圖1]半導體基板的平面圖。 [圖2]用以說明支撐板貼附工程的圖。 [圖3]用於說明研削工程的圖。 [圖4]用於說明裂紋形成工程的圖。 [圖5]用於說明形成裂紋之態樣的圖。 [圖6A]從斜上方觀看形成有裂紋的半導體基板之剖面的掃描電子顯微鏡圖像。 [圖6B]形成有裂紋的半導體基板之剖面的掃描電子顯微鏡圖像。 [圖7]用於說明金屬膜形成工程的圖。 [圖8]用以說明切割帶貼附工程的圖。 [圖9]用以說明支撐板剝離工程的圖。 [圖10]用以說明保護構件被覆工程的圖。 [圖11]用於說明分割工程的圖。 [圖12]用於說明拾取工程的圖。
2:半導體基板
2a:第1表面
2b:第2表面
3:元件區域
4:分割預定線
5:裂紋
6:主要構造
8:金屬膜
13:切割帶
15:保護構件
33:裂斷板
34:支撐台

Claims (5)

  1. 一種製造方法，係半導體裝置之製造方法，其特徵係，具備有： 「在具有複數個元件區域(3)之半導體基板(2)的第1表面(2a)，沿著前述元件區域的邊界(4)推抵推壓構件(32)，藉此，在前述半導體基板形成沿著前述邊界並且往前述半導體基板之厚度方向延伸的裂紋(5)」的工程； 「在形成前述裂紋的前述工程後，在前述第1表面形成跨越前述複數個元件區域之金屬膜(8)」的工程；及 「在形成前述金屬膜的前述工程後，從位於前述第1表面之背側的第2表面(2b)側沿著前述邊界，將分割構件(33)推抵於前述半導體基板，藉此，沿著前述邊界分割前述半導體基板與前述金屬膜」的工程。
  2. 如請求項1之製造方法，其中， 前述推壓構件為劃線輪， 推抵前述推壓構件是使劃線輪轉動， 在形成前述裂紋的前述工程中，在前述第1表面，沿著前述邊界形成伴隨往前述半導體基板的前述厚度方向延伸之前述裂紋的劃線。
  3. 如請求項1之製造方法，其中，更具備有： 「在形成前述裂紋的前述工程之前，將支撐板(12)貼附於前述第2表面」的工程；及 「在形成前述金屬膜的前述工程後且分割前述半導體基板與前述金屬膜的前述工程之前，將前述支撐板從前述第2表面剝離」的工程。
  4. 如請求項3之製造方法，其中，更具備有： 「在形成前述金屬膜的前述工程後且將前述支撐板從前述第2表面剝離的前述工程之前，將切割帶(13)貼附於前述金屬膜之表面」的工程。
  5. 如請求項1~4中任一項之製造方法，其中，更具備有： 「在分割前述半導體基板與前述金屬膜的前述工程之前，藉由保護構件(15)被覆前述第2表面」的工程， 在分割前述半導體基板與前述金屬膜的前述工程中，係經由前述保護構件，從前述第2表面側沿著前述邊界推抵前述分割構件。
TW112118925A 2022-06-07 2023-05-22 半導體裝置之製造方法 TW202349476A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-092482 2022-06-07
JP2022092482A JP2023179261A (ja) 2022-06-07 2022-06-07 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW202349476A true TW202349476A (zh) 2023-12-16

Family

ID=86604840

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112118925A TW202349476A (zh) 2022-06-07 2023-05-22 半導體裝置之製造方法

Country Status (5)

Country Link
US (1) US20240030056A1 (zh)
EP (1) EP4290566A1 (zh)
JP (1) JP2023179261A (zh)
CN (1) CN117198871A (zh)
TW (1) TW202349476A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020068373A1 (en) * 2000-02-16 2002-06-06 Nova Crystals, Inc. Method for fabricating light emitting diodes
JP6019999B2 (ja) * 2012-09-26 2016-11-02 三星ダイヤモンド工業株式会社 積層セラミックス基板の分断方法
JP5942212B2 (ja) * 2013-05-13 2016-06-29 パナソニックＩｐマネジメント株式会社 半導体素子およびその製造方法、半導体モジュールおよびその製造方法、並びに、半導体パッケージ
JP6576735B2 (ja) 2015-08-19 2019-09-18 株式会社ディスコ ウエーハの分割方法
US11521917B2 (en) * 2019-05-23 2022-12-06 Rohm Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
EP4290566A1 (en) 2023-12-13
JP2023179261A (ja) 2023-12-19
CN117198871A (zh) 2023-12-08
US20240030056A1 (en) 2024-01-25

Similar Documents

Publication Publication Date Title
JP4480728B2 (ja) Ｍｅｍｓマイクの製造方法
US8343369B2 (en) Method of producing a MEMS device
US8329561B2 (en) Method of producing semiconductor device
JP2004140179A (ja) 半導体装置及びその製造方法
CN110931428A (zh) 分割多个半导体管芯的方法
US9219011B2 (en) Separation of chips on a substrate
TW201603980A (zh) 貼合基板之分斷方法及分斷裝置
TW202349476A (zh) 半導體裝置之製造方法
TW201604156A (zh) 貼合基板之分斷方法及分斷裝置
JP2024086091A (ja) 半導体装置の製造方法
TWI847528B (zh) 半導體裝置的製造方法
CN111490011B (zh) 对准半导体晶圆以进行分割的方法
JP2001110757A (ja) 半導体装置の製造方法
US20240162092A1 (en) Manufacturing method of semiconductor device
JP2014531987A (ja) 異なる剛性の２つの層を備える構造体において機械的作業を実施する方法
JP2024081494A (ja) 半導体装置の製造方法
JP2010056387A (ja) 半導体装置の製造方法およびシート
US6440859B1 (en) Method for etching passivation layer of wafer
TWI824936B (zh) 半導體裝置的製造方法
JP2004031619A (ja) 半導体素子の製造方法
CN112809947B (zh) 贴合基板的分断方法以及应力基板的分断方法
JP2009208136A (ja) 半導体チップの製造方法
CN117476740A (zh) 半导体装置及其制造方法
JP2003257897A (ja) 半導体チップの形成方法
JPH0677318A (ja) 半導体装置の製造方法