JP2023179261A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2023179261A
JP2023179261A JP2022092482A JP2022092482A JP2023179261A JP 2023179261 A JP2023179261 A JP 2023179261A JP 2022092482 A JP2022092482 A JP 2022092482A JP 2022092482 A JP2022092482 A JP 2022092482A JP 2023179261 A JP2023179261 A JP 2023179261A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
metal film
crack
dividing
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022092482A
Other languages
English (en)
Inventor
雅史 植茶
Masafumi Uecha
裕司 南雲
Yuji Nagumo
勝 奥田
Masaru Okuda
正武 長屋
Masatake Nagaya
充 北市
Mitsuru Kitaichi
亮 森
Akira Mori
直哉 木山
naoya Kiyama
真和 武田
Masakazu Takeda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Mitsuboshi Diamond Industrial Co Ltd
Toyota Motor Corp
Mirise Technologies Corp
Original Assignee
Denso Corp
Mitsuboshi Diamond Industrial Co Ltd
Toyota Motor Corp
Mirise Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Mitsuboshi Diamond Industrial Co Ltd, Toyota Motor Corp, Mirise Technologies Corp filed Critical Denso Corp
Priority to JP2022092482A priority Critical patent/JP2023179261A/ja
Priority to TW112118925A priority patent/TW202349476A/zh
Priority to US18/324,277 priority patent/US20240030056A1/en
Priority to EP23175664.4A priority patent/EP4290566A1/en
Priority to CN202310654810.8A priority patent/CN117198871A/zh
Publication of JP2023179261A publication Critical patent/JP2023179261A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043Making grooves, e.g. cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)

Abstract

Figure 2023179261000001
【課題】 表面に金属膜が形成された半導体基板を分割するための新たな技術を提案する。
【解決手段】 半導体装置の製造方法は、複数の素子領域を有する半導体基板の第1表面に、前記素子領域の境界に沿って押圧部材を押し当てることにより、前記半導体基板の第1表面側に、前記境界に沿うとともに前記半導体基板の厚み方向に延びるクラックを形成する工程と、前記クラックを形成する前記工程の後に、前記第1表面に前記複数の素子領域に跨る金属膜を形成する工程と、前記金属膜を形成する前記工程の後に、前記第1表面の裏側に位置する第2表面側から前記境界に沿って前記半導体基板に分割部材を押し当てることにより、前記境界に沿って前記半導体基板と前記金属膜を分割する工程、を備える。
【選択図】図11

Description

本明細書に開示の技術は、半導体装置の製造方法に関する。
特許文献1には、半導体装置の製造方法において、裏面に金属膜が形成された半導体基板を分割する技術が開示されている。この製造方法では、まず、裏面に金属膜が形成された半導体基板の表面に、プラズマエッチングにより分割予定ラインに沿って分割溝を形成する。分割溝は、表面から金属膜に達しない所定の残し量を残して形成される。その後、分割予定ラインに沿って半導体基板の表面から外力を加えることにより、分割溝と金属膜の間に存在する上記残し量を分割する。特許文献1では、残し量が分割されるときの衝撃で、金属膜が分割される。
特開2017-41525号公報
特許文献1では、所定の残し量を残すように分割溝を形成するため、分割溝の深さを正確に制御する必要がある。また、特許文献1では、分割溝を形成するときにプラズマエッチング等を利用するため、製造コストが高い。本明細書では、表面に金属膜が形成された半導体基板を分割するための新たな技術を提案する。
本明細書が開示する半導体装置の製造方法は、複数の素子領域(3)を有する半導体基板(2)の第1表面(2a)に、前記素子領域の境界(4)に沿って押圧部材(32)を押し当てることにより、前記半導体基板に、前記境界に沿うとともに前記半導体基板の厚み方向に延びるクラック(5)を形成する工程と、前記クラックを形成する前記工程の後に、前記第1表面に前記複数の素子領域に跨る金属膜(8)を形成する工程と、前記金属膜を形成する前記工程の後に、前記第1表面の裏側に位置する第2表面(2b)側から前記境界に沿って前記半導体基板に分割部材(33)を押し当てることにより、前記境界に沿って前記半導体基板と前記金属膜を分割する工程、を備える、製造方法。
この製造方法では、まず、半導体基板の第1表面に押圧部材を押し当てて、半導体基板にクラックを形成する。クラックは、第1表面側から形成される。その後、第1表面に金属膜を形成し、第2表面側から分割部材を押し当てる。クラックは、半導体基板の第1表面側に形成されているので、分割部材の先端部分からの距離が遠い。このため、第2表面側から半導体基板に分割部材を押し当てると、クラックを割り広げてクラックを介して隣接する領域を引き離す方向に力が加わる。その結果、クラックが半導体基板の厚み方向に伸展する。これにより、素子領域の境界に沿って半導体基板が分割される。また、半導体基板のクラックを介して隣接する領域と同様に、金属膜のクラックを跨いで隣接する領域に対しても引き離す方向に力が加わり、金属膜のクラックを跨いで隣接する領域同士も引き離されて金属膜も分割される。このように、上記の製造方法では、半導体基板に対して、押圧部材と分割部材を押し当てるという簡易な工程により、金属膜を半導体基板とともに分割することができる。また、第1表面に金属膜を形成する前に、半導体基板の第1表面側に予めクラックを形成するので、第2表面側から分割部材を押し当てる一工程で、半導体基板と金属膜をともに分割することができる。
半導体基板の平面図。 支持板貼り付け工程を説明するための図。 研削工程を説明するための図。 クラック形成工程を説明するための図。 クラックが形成される様子を説明するための図。 クラックが形成された半導体基板の断面の走査電子顕微鏡画像。 金属膜形成工程を説明するための図。 ダイシングテープ貼り付け工程を説明するための図。 支持板剥離工程を説明するための図。 保護部材被覆工程を説明するための図。 分割工程を説明するための図。 ピックアップ工程を説明するための図。
本明細書が開示する一例の製造方法では、前記クラックを形成する前記工程の前に、前記第2表面に対して支持板を貼り付ける工程と、前記金属膜を形成する前記工程の後であって、前記分割する前記工程の前に、前記支持板を前記第2表面から剥離する工程、をさらに備えてもよい。
このような構成では、半導体基板に支持板を貼り付けた状態で、半導体基板にクラックを形成する。硬い材料で支持板を構成することにより、半導体基板に押圧部材を押し当てるときに、比較的低い荷重で半導体基板にクラックを形成することができる。
本明細書が開示する一例の製造方法では、前記押圧部材がスクライビングホイールであってもよく、前記押圧部材を押し当てることが、スクライビングホイールを転動させることであってもよく、前記クラックを形成する前記工程において、前記第1表面に、前記境界に沿って、前記半導体基板の前記厚み方向に延びる前記クラックを伴うスクライブラインが形成されてもよい。
このような構成では、スクライビングホイールを円板状(円環状)として回転可能に軸支することにより、スクライビングホイールを転動させることで、素子領域の境界に沿って容易にクラックを形成することができる。
本明細書が開示する一例の製造方法では、前記金属膜を形成する前記工程の後であって、前記剥離する前記工程の前に、前記金属膜の表面に対してダイシングテープを貼り付ける工程、をさらに備えてもよい。
このような構成では、ダイシングテープを貼り付けた状態で、半導体基板と金属膜を分割する。半導体基板(金属膜)がダイシングテープに固定されているので、半導体基板に分割部材を押し当てるときに、半導体基板の位置ずれを抑制することができ、得られる半導体装置(分割された半導体基板)同士が散乱することを防止することができる。
本明細書が開示する一例の製造方法では、前記分割する前記工程の前に、前記第2表面を保護部材により被覆する工程、をさらに備えてもよい。前記分割する前記工程では、前記保護部材を介して前記第2表面側から前記境界に沿って前記分割部材を押し当ててもよい。
このような構成では、第2表面が保護部材により被覆された状態で分割部材を半導体基板に押し当てる。第2表面が保護部材により保護されるので、分割部材により第2表面が損傷することを防止することができる。
(実施例)
図面を参照して実施例の製造方法を説明する。図1は、複数の素子領域3がマトリクス状に形成された半導体基板2の平面図である。図1では、各素子領域3を実線により模式的に示している。説明の便宜上、隣り合う素子領域3の間の境界であって、後に半導体基板2を個々の素子領域3に分割する際の分割により得られる個々の素子領域(半導体装置)の端辺となる線を分割予定線4と称する。分割予定線4は、実際に半導体基板2の上に記された線ではなく、仮想的な線である。分割予定線4は、目視できるように、実際に半導体基板2の上に描かれた線や溝であってもよい。各素子領域3には、トランジスタやダイオード等の機能を有する半導体素子が形成されている。
半導体基板2は、SiC(炭化シリコン)により構成されている。なお、半導体基板2は、Si(シリコン)やGaN(窒化ガリウム)等、他の半導体材料によって構成されていてもよい。図2等に示すように、半導体基板2は、第1表面2aと、第1表面2aの裏側に位置する第2表面2bを有している。半導体基板2の第2表面2bには、ゲートやチャネル等、半導体素子の主要構造6が形成されている。
実施例の製造方法は、支持板貼り付け工程、クラック形成工程、金属膜形成工程、ダイシングテープ貼り付け工程、支持板剥離工程、保護部材被覆工程、分割工程を含む。
(支持板貼り付け工程)
支持板貼り付け工程では、図2に示すように、半導体基板2の第2表面2bに対して、支持板12を貼り付ける。支持板12は、接着剤11を介して第2表面2bに貼り付けられる。支持板12は、例えばガラスにより構成されている。接着剤11は、例えばシリコン系接着剤であり、半導体基板2を支持板12に接着する機能に加えて、半導体基板2の第2表面2bに形成された主要構造6を保護する機能も有している。したがって、ここでは、接着剤11の厚さが主要構造6の厚さよりも厚くなるように、接着剤11が塗布される。その後、図3に示すように、必要に応じて、半導体基板2の第1表面2aを研削砥石31により研削する。これにより、半導体基板2が薄板化される。
(クラック形成工程)
次に、図4に示すクラック形成工程を実施する。クラック形成工程では、支持板12に貼り付けられた半導体基板2の第1表面2aに対して、スクライビングホイール32を押し当てることにより、半導体基板2にクラック5を伴うスクライブラインを形成する。スクライビングホイール32は、円板状(円環状)の部材であり、支持装置(不図示)に回転可能に軸支されている。ここでは、スクライビングホイール32を半導体基板2の第1表面2aに押し当てながら、分割予定線4に沿って移動(走査)させる。スクライビングホイール32は、分割予定線4に沿って移動する際に、路面上を転がるタイヤのように半導体基板2の第1表面2a上を転がる(転動する)。スクライビングホイール32は、周縁部分が鋭くなっており、半導体基板2の第1表面2aに分割予定線4に沿って、半導体基板2が塑性変形したライン(スクライブライン)を形成する。本実施例では、約2.0Nの荷重でスクライビングホイール32が、第1表面2aに押し当てられる。図5に示すように、第1表面2aがスクライビングホイール32により押圧されると、半導体基板2の内部には、第1表面2aの表層の領域Rに圧縮応力が生じる。圧縮応力は、矢印20に示すように、スクライビングホイール32による押圧箇所(スクライビングホイール32の周縁部と第1表面2aの接触箇所)を起点として等方的に生じる。スクライビングホイール32による押圧箇所にはスクライブラインが形成される一方で、圧縮応力が生じた領域の直下では、半導体基板2の内部に引張応力が生じる。引張応力は、矢印22に示すように、圧縮応力が生じる領域の直下において、半導体基板2の第1表面2aに沿って、分割予定線4から離れる方向に生じる。この引張応力により、半導体基板2の内部に、半導体基板2の厚み方向に延びるクラック5が形成される。ここでは、スクライビングホイール32を、第1表面2aに押し当てながら、分割予定線4に沿って移動させることにより、隣り合う素子領域3の境界に沿うとともに、半導体基板2の厚み方向に延びるように、クラック5が形成される。クラック5は、半導体基板2の第1表面2aの表層近傍に形成される。一般に、圧縮応力はクラックの形成及び伸展を抑制するため、クラック5は、半導体基板2の第1表面2aのスクライビングホイール32による押圧箇所の圧縮応力が生じた領域の外側から、圧縮応力が生じた領域の直下の引張応力が生じた領域に延びるように形成される。スクライビングホイール32が「押圧部材」の一例である。
図6は、スクライビングホイール32によりクラック5を形成した後の半導体基板2の断面の走査電子顕微鏡画像である。図6(a)は、半導体基板2の第1表面2a近傍の断面を斜め上から見た図であり、図6(b)は、半導体基板2の第1表面2a近傍の断面図である。図6に示すように、分割予定線4に沿ってスクライビングホイール32を押し当てることにより、半導体基板2の第1表面2a側に、素子領域3の境界に沿ってクラック5が形成されていることがわかる。また、図6(a)に示すように、半導体基板2の第1表面2aには、スクライビングホイール32による半導体基板2の塑性変形によりスクライブラインが僅かに凹んで観察される。図6において、半導体基板2の厚み方向におけるクラック5の深さは、約6μmである。
(金属膜形成工程)
次に、図7に示す金属膜形成工程を実施する。金属膜形成工程では、半導体基板2の第1表面2aに金属膜8を形成する。金属膜8を構成する材料は特に限定されないが、例えば、チタン、ニッケル及び金を積層した多層膜である。金属膜8は、第1表面2aの略全域を覆うように形成される。すなわち、金属膜8は、複数の素子領域3に跨るように第1表面2a上に形成される。金属膜8は、完成した半導体装置の電極として機能する。
(ダイシングテープ貼り付け工程)
次に、図8に示すダイシングテープ貼り付け工程を実施する。ダイシングテープ貼り付け工程では、金属膜8の表面にダイシングテープ13を貼り付ける。ダイシングテープ13は、金属膜8の略全域を覆うように貼り付けられる。ダイシングテープ13は、ダイシングフレーム(不図示)に固定される。なお、図8以降は、第2表面2bを上にして半導体基板2が描かれていることに留意されたい。
(支持板剥離工程)
次に、図9に示す支持板剥離工程を実施する。支持板剥離工程では、支持板12及び接着剤11を半導体基板2の第2表面2bから剥離する。ここでは、例えば、接着剤11を溶剤によって溶解することにより、第2表面2bから接着剤11とともに支持板12を剥離する。これにより、半導体基板2は、ダイシングテープ13により支持された状態となる。
(保護部材被覆工程)
次に、図10に示す保護部材被覆工程を実施する。保護部材被覆工程では、半導体基板2の各素子領域3の各主要構造6の表面に跨るように保護部材15を貼り付けることによって、半導体基板2の第2表面2bを保護部材15によって被覆する。保護部材15の材料は特に限定されないが、例えば、樹脂等を用いることができる。保護部材15を被覆することにより、後の分割工程等において、半導体基板2の第2表面2bが保護される。
(分割工程)
次に、図11に示す分割工程を実施する。分割工程では、分割予定線4(クラック形成工程で形成されたクラック5)に沿ってブレイクプレート33を押し当て、分割予定線4に沿って(素子領域3の境界に沿って)半導体基板2を分割する。ここでは、まず、半導体基板2を2つの支持台34上に載置する。2つの支持台34は、間隔を空けて配置されている。半導体基板2を支持台34に載置するときには、分割すべき位置(ブレイクプレート33を押し当てる位置)の下方に当該間隔が位置するように、半導体基板2が載置される。その後、保護部材15を介して半導体基板2の第2表面2bにブレイクプレート33を押し当てる。ブレイクプレート33は、板状の部材であり、下端(第2表面2bに押し当てられる端縁)部分が稜線状(鋭い刃状)になっているが、半導体基板2を切削することなく、押し付けられるだけである。
ブレイクプレート33の下方には支持台34が存在しない(2つの支持台34の間隔が位置している)ので、ブレイクプレート33を第2表面2bに押し当てると、2つの支持台34の間隔内に入り込むように、半導体基板2が撓む。ここで、クラック5は、半導体基板2の第1表面2a側に形成されている。このため、半導体基板2に第2表面2b側からブレイクプレート33を押し当てると、押し当てられた部分(ライン)を軸として半導体基板2が撓み、第1表面2a側ではクラック5に対して分割位置に隣接する2つの素子領域3を引き離す方向に力が加わる。また、上述したように、クラック5の周囲には引張応力が印加されている。このため、第2表面2bにブレイクプレート33を押し当てると、クラック5が半導体基板2の厚み方向に伸展し、半導体基板2が分割予定線4に沿って分割される。また、金属膜8は、半導体基板2の第1表面2a上に形成されているので、金属膜8に対しても分割位置に隣接する2つの素子領域3を引き離す方向に力が加わり、金属膜8が引き離されるように変形して分割される。なお、2つの支持台34に代えて半導体基板2の第1表面2aの全体を1つの弾性支持板(又は1つの弾性支持板を介して1つ又は複数の支持台)で支持してもよい。この場合、ブレイクプレート33の下方に弾性支持板が存在するが、半導体基板2が撓むと半導体基板2の撓みに応じて弾性支持板が変形するので、ブレイクプレート33を第2表面2bに押し当てると、2つの支持台34により支持する場合(ブレイクプレート33の下方に支持台34が存在しない場合)と同様に、クラック5に対して分割位置に隣接する2つの素子領域3を引き離す方向に力が加わることとなる。ブレイクプレート33は、「分割部材」の一例である。
分割工程では、上述のブレイクプレート33を第2表面2bに押し当てる工程を、各分割予定線4に沿って繰り返し実施する。これにより、半導体基板2と金属膜8を各素子領域3の境界に沿って分割することができる。その後、図12に示すように、個片化された素子領域3及び金属膜8をダイシングテープ13から剥離する。個片化された素子領域3及び金属膜8をダイシングテープ13から剥離する際にはダイシングテープ13を拡張(エキスパンド)して個片化された素子領域3及び金属膜8を相互に離隔させた状態で剥離することができる。これにより、金属膜8(電極)が表面に形成された複数の半導体装置が完成する。
上述したように、本実施例では、まず、半導体基板2の第1表面2aにスクライビングホイール32を押し当てることにより、半導体基板2の第1表面2a側にクラック5を形成する。クラック5は、半導体基板2の第1表面2a側に形成されるので、ブレイクプレート33を第2表面2b側から押し当てると、クラック5に沿って半導体基板2が撓む。このため、クラック5に沿って第1表面2a側から半導体基板2を折り広げる方向に力が加わる。その結果、クラック5が半導体基板2の厚み方向に伸展し、素子領域3の境界に沿って半導体基板2を容易に分割することができる。また、金属膜8は、半導体基板2の第1表面2a上に形成されているので、金属膜8に対しても、クラック5の両側において金属膜8を引き離す方向に力が加わり、金属膜8が変形し、金属膜8を容易に分割することができる。このように、本実施例では、半導体基板2に対して、スクライビングホイール32及びブレイクプレート33を押し当てるという簡易な工程により、金属膜8を半導体基板2とともに分割することができる。
また、本実施例では、第1表面2aに金属膜8を形成する前に、半導体基板2の内部の第1表面2a側に予めクラック5を形成するので、第2表面2b側からブレイクプレート33を押し当てるという一度の工程で、半導体基板2と金属膜8をともに分割することができる。なお、本実施例では、金属膜8を第1表面2a上に形成する前に、半導体基板2の第1表面2a側にクラック5を形成する。このため、第1表面2aに対して、金属膜8を介してスクライビングホイール32を押し当ててクラック5を形成する場合と比較して、低い荷重でクラック5を形成することができるので、半導体基板2へのダメージを軽減することができる。また、半導体基板2の第2表面2bに対してスクライビングホイールを押し当ててクラックを形成する場合と比較して、第2表面2b上の素子領域同士の境界部分(得られる半導体装置の周辺部分)へのダメージを軽減することができる。
また、本実施例では、半導体基板2にガラスにより構成された支持板12を貼り付けた状態で、半導体基板2の第1表面側にクラック5を形成する。支持板12が比較的硬い材料で構成されているので、半導体基板2にスクライビングホイール32を押し当てるときに、比較的低い荷重で半導体基板2の第1表面側にクラック5を形成することができる。
また、本実施例では、ダイシングテープ13を貼り付けた状態で、半導体基板2と金属膜8を分割する。半導体基板2(金属膜8)がダイシングテープ13に固定されているので、半導体基板2にブレイクプレート33を押し当てるときに、半導体基板2の位置ずれを抑制することができ、得られる半導体装置が散乱することを防止することができる。
また、本実施例では、第2表面2bが保護部材15により被覆された状態でブレイクプレート33を半導体基板2に押し当てる。第2表面2bが保護部材15により保護されるので、ブレイクプレート33により第2表面2bが損傷することを防止することができる。
なお、上述した実施例において、支持板貼り付け工程、ダイシングテープ貼り付け工程、及び保護部材被覆工程は実施されなくてもよい。
以下に、本明細書に開示の製造方法の構成を列記する。
(構成1)
半導体装置の製造方法であって、
複数の素子領域を有する半導体基板の第1表面に、前記素子領域の境界に沿って押圧部材を押し当てることにより、前記半導体基板に、前記境界に沿うとともに前記半導体基板の厚み方向に延びるクラックを形成する工程と、
前記クラックを形成する前記工程の後に、前記第1表面に前記複数の素子領域に跨る金属膜を形成する工程と、
前記金属膜を形成する前記工程の後に、前記第1表面の裏側に位置する第2表面側から前記境界に沿って前記半導体基板に分割部材を押し当てることにより、前記境界に沿って前記半導体基板と前記金属膜を分割する工程、
を備える、製造方法。
(構成2)
前記押圧部材がスクライビングホイールであり、
前記押圧部材を押し当てることが、スクライビングホイールを転動させることであり、
前記クラックを形成する前記工程において、前記第1表面に、前記境界に沿って、前記半導体基板の前記厚み方向に延びる前記クラックを伴うスクライブラインが形成される、構成1に記載の製造方法。
(構成3)
前記クラックを形成する前記工程の前に、前記第2表面に対して支持板(12)を貼り付ける工程と、
前記金属膜を形成する前記工程の後であって、前記分割する前記工程の前に、前記支持板を前記第2表面から剥離する工程、
をさらに備える、構成1又は2に記載の製造方法。
(構成4)
前記金属膜を形成する前記工程の後であって、前記剥離する前記工程の前に、前記金属膜の表面に対してダイシングテープ(13)を貼り付ける工程、をさらに備える、構成3に記載の製造方法。
(構成5)
前記分割する前記工程の前に、前記第2表面を保護部材(15)により被覆する工程、をさらに備え、
前記分割する前記工程では、前記保護部材を介して前記第2表面側から前記境界に沿って前記分割部材を押し当てる、構成1~4のいずれか一項に記載の製造方法。
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの1つの目的を達成すること自体で技術有用性を持つものである。
2:半導体基板、2a:第1表面、2b:第2表面、3:素子領域、4:分割予定線、5:クラック、6:主要構造、8:金属膜、11:接着剤、12:支持板、13:ダイシングテープ、15:保護部材、32:スクライビングホイール、33:ブレイクプレート

Claims (5)

  1. 半導体装置の製造方法であって、
    複数の素子領域(3)を有する半導体基板(2)の第1表面(2a)に、前記素子領域の境界(4)に沿って押圧部材(32)を押し当てることにより、前記半導体基板に、前記境界に沿うとともに前記半導体基板の厚み方向に延びるクラック(5)を形成する工程と、
    前記クラックを形成する前記工程の後に、前記第1表面に前記複数の素子領域に跨る金属膜(8)を形成する工程と、
    前記金属膜を形成する前記工程の後に、前記第1表面の裏側に位置する第2表面(2b)側から前記境界に沿って前記半導体基板に分割部材(33)を押し当てることにより、前記境界に沿って前記半導体基板と前記金属膜を分割する工程、
    を備える、製造方法。
  2. 前記押圧部材がスクライビングホイールであり、
    前記押圧部材を押し当てることが、スクライビングホイールを転動させることであり、
    前記クラックを形成する前記工程において、前記第1表面に、前記境界に沿って、前記半導体基板の前記厚み方向に延びる前記クラックを伴うスクライブラインが形成される、請求項1に記載の製造方法。
  3. 前記クラックを形成する前記工程の前に、前記第2表面に対して支持板(12)を貼り付ける工程と、
    前記金属膜を形成する前記工程の後であって、前記分割する前記工程の前に、前記支持板を前記第2表面から剥離する工程、
    をさらに備える、請求項1に記載の製造方法。
  4. 前記金属膜を形成する前記工程の後であって、前記剥離する前記工程の前に、前記金属膜の表面に対してダイシングテープ(13)を貼り付ける工程、をさらに備える、請求項3に記載の製造方法。
  5. 前記分割する前記工程の前に、前記第2表面を保護部材(15)により被覆する工程、をさらに備え、
    前記分割する前記工程では、前記保護部材を介して前記第2表面側から前記境界に沿って前記分割部材を押し当てる、請求項1~4のいずれか一項に記載の製造方法。
JP2022092482A 2022-06-07 2022-06-07 半導体装置の製造方法 Pending JP2023179261A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2022092482A JP2023179261A (ja) 2022-06-07 2022-06-07 半導体装置の製造方法
TW112118925A TW202349476A (zh) 2022-06-07 2023-05-22 半導體裝置之製造方法
US18/324,277 US20240030056A1 (en) 2022-06-07 2023-05-26 Manufacturing method of semiconductor device
EP23175664.4A EP4290566A1 (en) 2022-06-07 2023-05-26 Manufacturing method of semiconductor device
CN202310654810.8A CN117198871A (zh) 2022-06-07 2023-06-05 半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022092482A JP2023179261A (ja) 2022-06-07 2022-06-07 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2023179261A true JP2023179261A (ja) 2023-12-19

Family

ID=86604840

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022092482A Pending JP2023179261A (ja) 2022-06-07 2022-06-07 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US20240030056A1 (ja)
EP (1) EP4290566A1 (ja)
JP (1) JP2023179261A (ja)
CN (1) CN117198871A (ja)
TW (1) TW202349476A (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020068373A1 (en) * 2000-02-16 2002-06-06 Nova Crystals, Inc. Method for fabricating light emitting diodes
JP6019999B2 (ja) * 2012-09-26 2016-11-02 三星ダイヤモンド工業株式会社 積層セラミックス基板の分断方法
WO2014185010A1 (ja) * 2013-05-13 2014-11-20 パナソニックIpマネジメント株式会社 半導体素子およびその製造方法、半導体モジュールおよびその製造方法、並びに、半導体パッケージ
JP6576735B2 (ja) 2015-08-19 2019-09-18 株式会社ディスコ ウエーハの分割方法
US11521917B2 (en) * 2019-05-23 2022-12-06 Rohm Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
US20240030056A1 (en) 2024-01-25
TW202349476A (zh) 2023-12-16
EP4290566A1 (en) 2023-12-13
CN117198871A (zh) 2023-12-08

Similar Documents

Publication Publication Date Title
JP3612317B2 (ja) 半導体装置の製造方法
JP2008012654A (ja) 半導体装置の製造方法
JP5590100B2 (ja) 半導体装置製造用積層シート
US11041755B2 (en) Production method for Fabry-Perot interference filter
US10373871B2 (en) Method of separating semiconductor dies from a semiconductor substrate, semiconductor substrate assembly and semiconductor die assembly
US20080227234A1 (en) Method of manufacturing a semiconductor device
US20150064879A1 (en) Separation of Chips on a Substrate
WO2018230297A1 (ja) 半導体装置およびその製造方法
JP2023179261A (ja) 半導体装置の製造方法
JPH11238705A (ja) 半導体装置の製造方法
KR20210048530A (ko) 메탈막 부착 기판의 분단 방법
JP2024086091A (ja) 半導体装置の製造方法
JP6256227B2 (ja) 半導体装置の製造方法
JP2001110757A (ja) 半導体装置の製造方法
JP2014531987A (ja) 異なる剛性の2つの層を備える構造体において機械的作業を実施する方法
TWI847528B (zh) 半導體裝置的製造方法
JP2010056387A (ja) 半導体装置の製造方法およびシート
US20240162092A1 (en) Manufacturing method of semiconductor device
JP2009208136A (ja) 半導体チップの製造方法
TWI824936B (zh) 半導體裝置的製造方法
US20230268185A1 (en) Manufacturing method of semiconductor device
JP2024081494A (ja) 半導体装置の製造方法
TW202422689A (zh) 半導體裝置的製造方法
JP2003017443A (ja) 半導体ウェーハのブレーキング方法及びブレーキング装置
JP2003257897A (ja) 半導体チップの形成方法