CN117476740A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN117476740A
CN117476740A CN202310922674.6A CN202310922674A CN117476740A CN 117476740 A CN117476740 A CN 117476740A CN 202310922674 A CN202310922674 A CN 202310922674A CN 117476740 A CN117476740 A CN 117476740A
Authority
CN
China
Prior art keywords
semiconductor wafer
metal layer
semiconductor
along
crack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310922674.6A
Other languages
English (en)
Inventor
植茶雅史
南云裕司
奥田胜
长屋正武
北市充
森亮
木山直哉
武田真和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Mitsuboshi Diamond Industrial Co Ltd
Toyota Motor Corp
Mirise Technologies Corp
Original Assignee
Denso Corp
Mitsuboshi Diamond Industrial Co Ltd
Toyota Motor Corp
Mirise Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Mitsuboshi Diamond Industrial Co Ltd, Toyota Motor Corp, Mirise Technologies Corp filed Critical Denso Corp
Publication of CN117476740A publication Critical patent/CN117476740A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Dicing (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

提供半导体装置及其制造方法。半导体装置具备半导体衬底，该半导体衬底在从上方观察时是四边形，具有表面、位于表面的相反侧的背面、和将表面及背面连接的4个侧面。各侧面具有沿着半导体衬底的表面的周缘所延伸的方向交替地反复出现凸部和凹部的阶差部。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体装置及其制造方法。
背景技术
在专利文献1中，公开了具备具有表面、背面和将表面及背面连接的侧面的半导体衬底的半导体装置。在该半导体衬底的侧面，沿着半导体衬底的表面的周缘所延伸的方向而设有改性层。改性层是通过激光的照射而将晶体改性了的晶体缺陷层。在该半导体装置中，通过改性层，对于封装树脂的密接性提高。
现有技术文献
专利文献
专利文献1：日本特开2019－57579号公报
发明内容
在本说明书中，提出了能够通过与专利文献1不同的方法来确保半导体装置与树脂的密接性的新技术。
本说明书公开的半导体装置具备半导体衬底，该半导体衬底在从上方观察时是四边形，具有表面、位于上述表面的相反侧的背面、和将上述表面及上述背面连接的4个侧面。上述各侧面具有沿着上述半导体衬底的上述表面的周缘所延伸的方向交替地反复出现凸部和凹部的阶差部。
在该半导体装置中，在半导体衬底的各侧面，设有沿着半导体衬底的表面的周缘所延伸的方向反复有凸部和凹部的阶差部。因此，侧面的表面积增大，例如，在将半导体装置用树脂封固时，进入到阶差部中的树脂作为锚定部发挥功能。由此，抑制了封固后的半导体装置与树脂之间的剥离。这样，在上述的半导体装置中，能够通过半导体衬底的各侧面的阶差部来确保与树脂的密接性。
本说明书公开的半导体装置的制造方法，具备：对于在具有六方晶的晶体构造的半导体晶片的第1表面上形成的金属层的表面，沿着以将上述半导体晶片划分为多个四边形区域的方式延伸的计划分割线而将推压部件进行推抵，从而在上述半导体晶片中形成沿着上述计划分割线并且在上述半导体晶片的厚度方向上延伸的裂纹的工序；以及在形成上述裂纹的上述工序之后，对于位于上述第1表面的相反侧的上述半导体晶片的第2表面，沿着上述计划分割线而将分割部件进行推抵，从而以上述裂纹为起点，将上述半导体晶片和上述金属层分割的工序。上述计划分割线沿着与上述半导体晶片的{11－20}面或{1－100}面不同的方向延伸。另外，在本说明书中所述的{11－20}面，是指包括通过晶体的对称性而等价的全部的面(11－20)、(－1－120)、(1－210)、(－12－10)、(－2110)、(2－1－10)的面。此外，在本说明书中所述的{1－100}面，是指包括通过晶体的对称性而等价的全部的面(1－100)、(－1100)、(0－110)、(01－10)、(10－10)、(－1010)的面。
在该制造方法中，在半导体晶片的第1表面形成金属层之后，沿着计划分割线，将推压部件从第1表面侧推抵于金属层的表面。通过将推压部件推抵，在第1表面侧形成裂纹。然后，沿着计划分割线从第2表面侧将分割部件推抵于半导体晶片。由此，以裂纹为起点，在拉开隔着裂纹而相邻的区域的方向上作用力。结果，裂纹在半导体晶片的厚度方向上伸展。此时，半导体晶片以裂纹为起点而在晶面处解理，从而半导体晶片被分割。此外，对于金属层也在拉开跨裂纹而相邻的区域的方向上作用力，金属层也被分割。
在六方晶的晶体构造中，晶面之一的{11－20}面跨多个晶格不间断地直线延伸。因此，假定在计划分割线沿着与{11－20}面一致的方向延伸的情况下，当将推压部件推抵于半导体晶片时，沿着{11－20}面形成裂纹。如上述那样，在半导体晶片被分割时，半导体晶片以裂纹为起点而沿着晶面解理。因此，当沿着与{11－20}面一致的计划分割线将分割部件推抵于半导体晶片时，能够将半导体晶片沿着{11－20}面直线地分割。该情况下，分割后的半导体晶片的侧面(分割面)的至少1个为{11－20}面，该分割面为平滑的平坦面。
相对于此，在上述的制造方法中，计划分割线沿着与半导体晶片的{11－20}面不同的方向延伸。因此，在将推压部件推抵于半导体晶片时，沿着与{11－20}面不同的方向形成裂纹。因而，在以裂纹为起点将半导体晶片分割时，在分割后的半导体晶片的侧面形成具有多个凸部及多个凹部的阶差部，通过阶差部的形成，侧面的表面积增大。
这样，在上述的制造方法中，由于裂纹沿着与{11－20}面不同的方向形成，所以在分割后的半导体晶片的侧面形成阶差部。因此，例如，在将通过该制造方法制造的半导体装置用树脂封固时，进入到阶差部中的树脂作为锚定部发挥功能。由此，抑制了封固后的半导体装置与树脂之间的剥离。这样，在通过上述的制造方法制造的半导体装置中，由于在其侧面形成阶差部，所以能够确保与树脂的密接性。
另外，在上述的说明中，以计划分割线在与{11－20}面不同的方向上延伸的情况为例，但计划分割线在与{1－100}面不同的方向上延伸的情况也同样，在分割后的半导体晶片的侧面形成有阶差部。
附图说明
图1是第1实施方式的半导体装置的侧视图。
图2是将第1实施方式的半导体装置从上方观察的图。
图3是用来说明SiC的晶体构造的图。
图4是通过第1实施方式的半导体装置的半导体衬底的解理而形成了阶差部的两个侧面的交叉边附近的局部放大图。
图5是半导体晶片的平面图。
图6是用来说明第1实施方式的金属形成工序的图。
图7是用来说明第1实施方式的裂纹形成工序的图。
图8是用来说明第1实施方式的分割工序的图。
图9是用来说明计划分割线延伸的方向的图。
图10是表示通过分割工序分割后的半导体晶片的分割面的光学显微镜相片。
图11是表示单片化后的多个半导体装置的图。
图12是将第2实施方式的半导体装置从下方观察的图。
图13是用来制造第2实施方式的半导体装置的推压部件的立体图。
图14是用来说明第2实施方式的裂纹形成工序的图。
具体实施方式
在本说明书公开的一例的半导体装置中，可以在上述半导体衬底的上述背面设有金属层。上述金属层可以具有沿着上述背面的外周缘隔开间隔设置的多个缺口部。在上述多个缺口部中，可以露出上述背面。
在这样的结构中，在金属层，沿着半导体衬底的背面的外周缘而设有多个缺口部。因此，在将半导体装置用树脂封固时，树脂还进入到缺口部中。由此，树脂在缺口部内也作为锚定部(anchor)发挥功能。因而，能够进一步确保半导体装置与树脂的密接性。
在本说明书公开的一例的半导体装置中，上述各侧面可以至少一部分是解理面。
在本说明书公开的一例的制造方法中，可以是，在形成上述裂纹的工序中，通过沿着上述计划分割线将上述推压部件推抵于上述金属层，从而在上述金属层形成沿着上述计划分割线隔开间隔排列并达到上述半导体晶片的上述第1表面的多个孔。
在这样的结构中，当沿着计划分割线将推压部件推抵于半导体晶片时，沿着隔开间隔排列的孔将金属层分割。因此，在分割后，半导体晶片的第1表面沿着其外周缘隔开间隔而露出。即，在分割后的金属层，形成沿着其外周缘隔开间隔设置的多个缺口部。因此，在将通过该制造方法制造的半导体装置用树脂封固时，树脂还进入到缺口部中。由此，树脂在缺口部内也作为锚定部发挥功能。因而，能够进一步确保半导体装置与树脂的密接性。
(第1实施方式)
以下，参照附图对第1实施方式的半导体装置10进行说明。如图1所示，半导体装置10具备半导体衬底12和金属层40。半导体衬底12具有表面12a、位于表面12a的相反侧的背面12b、以及将表面12a与背面12b连接的侧面12c。如图2所示，半导体衬底12在从上方观察时具有四边形的形状。虽然没有图示，但在半导体衬底12中形成有具有晶体管、二极管等的功能的半导体元件。半导体衬底12由SiC(碳化硅)构成。另外，半导体衬底12也可以由GaN(氮化镓)等其他半导体材料构成。
半导体衬底12具有图3所示的六方晶的晶体构造。如图3所示，半导体衬底12具有多个晶面((11－20)面等)。虽未图示，图3的与纸面平行的面是(0001)面。在本实施方式中，半导体衬底12的表面12a是(0001)面。如图1及图4所示，在半导体衬底12的各侧面12c形成有阶差部30。如图4所示，阶差部30具有沿着半导体衬底12的表面12a的周缘所延伸的方向(在将半导体衬底12从上方观察时侧面12c所延伸的方向)反复出现的凸部30a及凹部30b。各凸部30a及各凹部30b沿着半导体衬底12的厚度方向以线状延伸。由多个凸部30a及多个凹部30b构成了半导体衬底12的各侧面12c(在图4中由假想线表示)。构成凸部30a及凹部30b的各面与图3所示的晶面的某个一致。即，各侧面12c包含半导体衬底12的多个晶面。如图1所示，在半导体衬底12的厚度方向上，阶差部30从半导体衬底12的表面12a形成到未达到背面12b的位置。没有形成阶差部30的部分的半导体衬底12的厚度没有特别限定，例如是约10μm。
如图1所示，金属层40设在半导体衬底12的背面12b。构成金属层40的材料没有特别限定，金属层40例如是将钛、镍及金层叠的多层膜。金属层40设在半导体衬底12的背面12b的大致整个区域。金属层40作为半导体装置10的电极发挥功能。另外，虽然没有图示，但也可以在半导体衬底12的表面12a设置电极。
本实施方式的半导体装置10例如为了制造半导体模组而有被用树脂封固的情况。在本实施方式的半导体装置10中，在半导体衬底12的各侧面12c，设有凸部30a和凹部30b沿着半导体衬底12的表面12a的周缘所延伸的方向反复的阶差部30。因此，在将半导体装置10用树脂封固时，树脂进入到阶差部30(凹部30b)中从而作为锚定部发挥功能。由此，抑制了封固后的半导体装置10与树脂之间的剥离。这样，在本实施方式的半导体装置10中，通过半导体衬底12的各侧面12c的阶差部30，能够确保与树脂的密接性。
接着，对半导体装置10的制造方法进行说明。首先，准备图5所示的半导体晶片2。在半导体晶片2，以矩阵状形成有多个元件区域3。在图5中，将各元件区域3用实线示意地表示。为了说明的方便，将作为相邻的元件区域3之间的边界、并且之后将半导体晶片2分割为各个元件区域3时的分割线称作计划分割线4。即，计划分割线4以将半导体晶片2划分为多个四边形区域的方式延伸。计划分割线4不是实际标记在半导体晶片2之上的线，而是假想的线。计划分割线4也可以是以能够目视的方式实际描绘在半导体晶片2之上的线或槽。在各元件区域3，形成有具有晶体管、二极管等的功能的半导体元件。半导体晶片2由SiC(碳化硅)构成。另外，半导体晶片2也可以由GaN(氮化镓)等其他半导体材料构成。如图6等所示，半导体晶片2具有第1表面2a和位于第1表面2a的背侧的第2表面2b。另外，计划分割线4沿着与半导体晶片2的{11－20}面不同的方向延伸，这在后面叙述。
<金属层形成工序>
对于图5所示的半导体晶片2，实施图6所示的金属层形成工序。在金属层形成工序中，在半导体晶片2的第1表面2a形成金属层40。金属层40是将钛、镍及金层叠的多层膜。金属层40以将第1表面2a的大致整个区域覆盖的方式形成。即，金属层40以跨多个元件区域3的方式形成在第1表面2a上。金属层40作为完成后的半导体装置的电极发挥功能。
<裂纹形成工序>
接着，实施图7所示的裂纹形成工序。在裂纹形成工序中，通过将划线轮60从半导体晶片2的第1表面2a侧对金属层40的表面40a推抵，从而在半导体晶片2形成伴随裂纹5的划线。划线轮60是圆板状(圆环状)的部件，被支承装置(未图示)可旋转地轴支承。这里，一边将划线轮60推抵于金属层40的表面40a，一边使其沿着计划分割线4移动(扫描)。划线轮60在沿着计划分割线4移动时，如在路面上滚动的轮胎那样在金属层40的表面40a上滚动(转动)。划线轮60其周缘部分尖锐，在金属层40的表面40a上沿着计划分割线4形成金属层40塑性变形的线(划线)。在表面40a被划线轮60推压时，在半导体晶片2的内部，经由金属层40而在第1表面2a的表层区域产生压缩应力。在划线轮60的推压部位形成划线(即槽)，另一方面，在产生压缩应力的区域的正下方，在半导体晶片2的内部产生拉伸应力。拉伸应力在产生压缩应力的区域的正下方沿着半导体晶片2的第1表面2a而在从计划分割线4离开的方向上产生。通过该拉伸应力，在半导体晶片2的内部，形成在半导体晶片2的厚度方向上延伸的裂纹5。这里，通过一边将划线轮60推抵于表面40a一边使其沿着计划分割线4移动，从而以沿着相邻的元件区域3的边界并且在半导体晶片2的厚度方向上延伸的方式形成裂纹5。裂纹5形成在半导体晶片2的第1表面2a的表层附近。划线轮60是“推压部件”的一例。
<分割工序>
接着，实施图8所示的分割工序。在图8中，需注意的是，使第2表面2b朝上而描绘了半导体晶片2。在分割工序中，将断开板62沿着计划分割线4(在裂纹形成工序中形成的裂纹5)推抵，沿着计划分割线4(沿着元件区域3的边界)将半导体晶片2分割。这里，将断开板62推抵于半导体晶片2的第2表面2b。断开板62是板状的部件，下端(被推抵于第2表面2b的端缘)部分成为棱线状(尖锐的刀状)，但不将半导体晶片2切削而是仅被推压。
当将断开板62推抵于第2表面2b时，半导体晶片2挠曲。这里，裂纹5形成在半导体晶片2的第1表面2a侧。因此，当从第2表面2b侧将断开板62推抵于半导体晶片2时，以被推抵的部分(线)为轴而半导体晶片2挠曲，在第1表面2a侧对裂纹5在拉开与分割位置相邻的两个元件区域3的方向上作用力。此外，如上述那样，在裂纹5的周围施加有拉伸应力。因此，在将断开板62推抵于第2表面2b时，裂纹5在半导体晶片2的厚度方向上伸展，以裂纹5为起点，半导体晶片2沿着晶面解理。由此，半导体晶片2被分割。即，半导体晶片2的分割面(图1等所示的侧面12c)成为解理面。此外，由于金属层40形成在半导体晶片2的第1表面2a上，所以对于金属层40也在拉开与分割位置相邻的两个元件区域3的方向上作用力，金属层40被拉开而变形，沿着计划分割线4被分割。断开板62是“分割部件”的一例。
这里，在本实施方式中，半导体晶片2具有六方晶的晶体构造。如图9所示，在六方晶的晶体构造中，晶面之一的{11－20}面(在图9中图示(11－20)面及(－1－120)面)跨多个晶格不间断地直线延伸。因此，假定在计划分割线4沿着与{11－20}面一致的方向延伸的情况下，当将划线轮60推抵于半导体晶片2时，沿着{11－20}面形成裂纹5。如上述那样，当半导体晶片2被分割时，半导体晶片2以裂纹5为起点而沿着晶面解理。因此，当沿着与{11－20}面一致的计划分割线4将断开板62推抵于半导体晶片2时，能够将半导体晶片2沿着{11－20}面直线地分割。该情况下，分割后的半导体晶片2的侧面(分割面)的至少1个为{11－20}面，该分割面为平滑的平坦面。
相对于此，在本实施方式的制造方法中，如图9所示，计划分割线4沿着与半导体晶片2的{11－20}面不同的方向(从{11－20}面以角度θ倾斜的方向)延伸。因此，在将划线轮60推抵于半导体晶片2时，裂纹5沿着与{11－20}面不同的方向(沿着计划分割线4)形成。因而，当半导体晶片2以裂纹5为起点而被分割时，半导体晶片2以露出多个晶面的方式以锯齿状解理。结果，在分割后的半导体晶片2的侧面(分割面)，形成具有由多个晶面构成的多个凸部及多个凹部的阶差部(图4所示的阶差部30)。图10是表示通过上述的分割工序分割后的半导体晶片2的分割面的光学显微镜相片。如图10所示，可知沿着图10的左右方向形成了凸部30a和凹部30b反复出现的阶差部30。
在分割工序中，沿着各计划分割线4反复实施将上述的断开板62推抵于第2表面2b的工序。由此，能够将半导体晶片2和金属层40沿着各元件区域3的边界分割。由此，如图11所示，将半导体晶片2单片化为多个半导体装置10。由此，形成有金属层40(电极)的多个半导体装置10完成。另外，在图11中省略了阶差部30的图示。
如以上说明，在本实施方式的制造方法中，由于裂纹5沿着与{11－20}面不同的方向形成，所以在分割后的半导体晶片2的侧面形成阶差部30。因此，例如，在将通过该制造方法制造出的半导体装置10用树脂封固时，进入到阶差部30中的树脂作为锚定部发挥功能。由此，抑制了封固后的半导体装置10与树脂之间的剥离。这样，在通过本实施方式的制造方法制造的半导体装置10中，由于在其侧面12c形成阶差部30，所以能够确保与树脂的密接性。
另外，在本实施方式的制造方法中，沿着计划分割线4形成裂纹5。因此，当在分割工序中将半导体晶片2分割时，如图10所示，在形成有裂纹5的深度范围R不形成阶差部30，该范围R成为大致平坦的面。但是，由于该范围R的深度相对于半导体晶片2的厚度整体而言非常小，所以在制造的半导体装置10中几乎不给对于树脂的密接性带来影响。
(第2实施方式)
在第2实施方式的半导体装置100中，金属层140的结构与第1实施方式不同。在第1实施方式中，金属层40设在半导体衬底12的背面12b的大致整个区域。在本实施方式中，如图12所示，金属层140具有沿着半导体衬底12的背面12b的外周缘而以规定的间隔设置的多个缺口部141。在各缺口部141中，半导体衬底12的背面12b露出。
在本实施方式中，在金属层140，沿着半导体衬底12的背面12b的外周缘设有多个缺口部141。因此，在将半导体装置100用树脂封固时，树脂还进入到缺口部141中。由此，树脂在缺口部141内也作为锚定部发挥功能。因而，能够进一步确保半导体装置100与树脂的密接性。
接着，对第2实施方式的半导体装置100的制造方法进行说明。在第2实施方式的制造方法中，与第1实施方式相比，裂纹形成工序不同。其他工序(金属层形成工序、分割工序等)与第1实施方式是同样的。
在第2实施方式中，使用图13所示的划线轮160。划线轮160与第1实施方式的划线轮60相比，周缘部分的结构不同。从划线轮160的旋转轴方向来看，划线轮160的周缘部分具有起伏形状。即，在周缘部分，沿着划线轮160的周向设有多个槽161，构成划线轮160的外周的棱线断续地存在。
在本实施方式中，如图14所示，通过将划线轮160相对于金属层140的表面140a推抵，从而在半导体晶片2形成裂纹5。由于划线轮160的周缘部分具有起伏形状(设有多个槽161)，所以在使划线轮160沿着计划分割线4以一定的荷重移动(转动)时，沿着计划分割线4以规定的间隔反复出现对于金属层140的推压力大的区域和推压力小的区域。由此，在半导体晶片2，沿着计划分割线4形成裂纹5，另一方面，在金属层140，对应于在划线轮160的外周断续地存在的棱线，形成沿着计划分割线4隔开间隔排列的孔142。这里，在形成从金属层140的表面140a达到半导体晶片2的第1表面2a的孔142的荷重下使划线轮160转动。即，在该工序中，半导体晶片2的第1表面2a在各孔142的底部露出。然后，与第1实施方式同样，通过进行分割工序，将半导体晶片2单片化为多个半导体装置100。
在第2实施方式中，当在半导体晶片2形成裂纹5时，对于金属层140，同时形成沿着计划分割线4隔开间隔排列的多个孔142。因而，在沿着计划分割线4将断开板62推抵于半导体晶片2时，沿着隔开间隔排列的孔142将金属层140分割。因此，在分割后，半导体晶片2的第1表面2a沿着其外周缘隔开间隔露出。即，在分割后的金属层140，形成沿着其外周缘隔开间隔设置的多个缺口部(图12的标号141)。因此，通过本实施方式的制造方法制造的半导体装置100在通过树脂进行封固时，树脂还进入到缺口部中。由此，树脂在缺口部内也作为锚定部发挥功能。因而，能够进一步确保半导体装置100与树脂的密接性。
以上，对实施方式详细地进行了说明，但这些不过是例示，不是限定权利要求的范围的。在权利要求书所记载的技术中，包括将以上例示的具体例各种各样地变形、变更后的形态。在本说明书或附图中说明的技术要素是通过单独或各种组合来发挥技术有用性的，并不限定于在申请时在权利要求中记载的组合。此外，本说明书或附图中例示的技术同时达成多个目的，达成其中1个目的本身就具有技术有用性。

Claims (5)

1.一种半导体装置，其特征在于，
具备半导体衬底，该半导体衬底在从上方观察时是四边形，具有表面、位于上述表面的相反侧的背面、和将上述表面及上述背面连接的4个侧面；
各个上述侧面具有沿着上述半导体衬底的上述表面的周缘所延伸的方向交替地反复出现凸部和凹部的阶差部。
2.如权利要求1所述的半导体装置，其特征在于，
在上述半导体衬底的上述背面设有金属层；
上述金属层具有沿着上述背面的外周缘隔开间隔设置的多个缺口部；
在上述多个缺口部中，上述背面露出。
3.如权利要求1或2所述的半导体装置，其特征在于，
上述各侧面的至少一部分是解理面。
4.一种制造方法，其特征在于，
具备：
对于在具有六方晶的晶体构造的半导体晶片的第1表面上形成的金属层的表面，沿着以将上述半导体晶片划分为多个四边形区域的方式延伸的计划分割线而将推压部件进行推抵，从而在上述半导体晶片中形成沿着上述计划分割线并且在上述半导体晶片的厚度方向上延伸的裂纹的工序；以及
在形成上述裂纹的上述工序之后，对于位于上述第1表面的相反侧的上述半导体晶片的第2表面，沿着上述计划分割线而将分割部件进行推抵，从而以上述裂纹为起点，将上述半导体晶片和上述金属层分割的工序；
上述计划分割线沿着与上述半导体晶片的{11－20}面或{1－100}面不同的方向延伸。
5.如权利要求4所述的制造方法，其特征在于，
在形成上述裂纹的上述工序中，通过将上述推压部件沿着上述计划分割线对上述金属层推抵，从而在上述金属层中形成沿着上述计划分割线而隔开间隔排列并且达到上述半导体晶片的上述第1表面的多个孔。
CN202310922674.6A 2022-07-29 2023-07-26 半导体装置及其制造方法 Pending CN117476740A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022121809A JP2024018453A (ja) 2022-07-29 2022-07-29 半導体装置及びその製造方法
JP2022-121809 2022-07-29

Publications (1)

Publication Number Publication Date
CN117476740A true CN117476740A (zh) 2024-01-30

Family

ID=87550999

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310922674.6A Pending CN117476740A (zh) 2022-07-29 2023-07-26 半导体装置及其制造方法

Country Status (4)

Country Link
US (1) US20240038590A1 (zh)
EP (1) EP4312253A1 (zh)
JP (1) JP2024018453A (zh)
CN (1) CN117476740A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI228780B (en) * 2000-05-11 2005-03-01 Disco Corp Semiconductor wafer dividing method
JP6903532B2 (ja) 2017-09-20 2021-07-14 キオクシア株式会社 半導体装置およびその製造方法
WO2020032206A1 (ja) * 2018-08-10 2020-02-13 ローム株式会社 ＳｉＣ半導体装置
WO2020121767A1 (ja) * 2018-12-13 2020-06-18 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び半導体装置の製造方法
CN111009463B (zh) * 2019-11-22 2022-11-01 中国电子科技集团公司第五十五研究所 一种使SiC芯片激光划片后背面金属整齐分离的方法

Also Published As

Publication number Publication date
JP2024018453A (ja) 2024-02-08
EP4312253A1 (en) 2024-01-31
US20240038590A1 (en) 2024-02-01

Similar Documents

Publication Publication Date Title
US7808059B2 (en) Semiconductor substrate, and semiconductor device and method of manufacturing the semiconductor device
US20110115058A1 (en) Devices with crack stops
US20100048000A1 (en) Method of manufacturing semiconductor chips
US9966311B2 (en) Semiconductor device manufacturing method
KR20160054415A (ko) 반도체편의 제조 방법
TWI295819B (en) A method of producing substrates or components on substrates involving transfer of a useful layer, for microelectronics, optoelectronics, or optics
JP3338360B2 (ja) 窒化ガリウム系半導体ウエハの製造方法
TWI469259B (zh) 由晶圓製造半導體晶片的方法
CN117476740A (zh) 半导体装置及其制造方法
JP2016167573A (ja) 半導体装置の製造方法
JP3461449B2 (ja) 半導体素子の製造方法
US10636708B2 (en) Method of manufacturing semiconductor device
US20230268230A1 (en) Manufacturing method of semiconductor device
US20240162092A1 (en) Manufacturing method of semiconductor device
CN110663096B (zh) 化合物半导体基板和其制造方法
US20230268185A1 (en) Manufacturing method of semiconductor device
EP4290566A1 (en) Manufacturing method of semiconductor device
JP2020098859A (ja) 半導体チップの製造方法、半導体ウエハおよび半導体ウエハの製造方法
CN107108322B (zh) 脆性衬底的分断方法
US8648368B2 (en) Optoelectronic component with a protected passivation layer
US20230326748A1 (en) Manufacturing method of semiconductor device
WO2023194679A1 (fr) Procede de fabrication d&#39;une structure comprenant au moins deux puces sur un substrat
CN117476583A (zh) 半导体装置及其制造方法
JP2004235249A (ja) 半導体ウエハ、半導体チップ及び刻印検出方法
JP2008277610A (ja) ウエハのダイシング方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination