JP2020098859A - 半導体チップの製造方法、半導体ウエハおよび半導体ウエハの製造方法 - Google Patents
半導体チップの製造方法、半導体ウエハおよび半導体ウエハの製造方法 Download PDFInfo
- Publication number
- JP2020098859A JP2020098859A JP2018236237A JP2018236237A JP2020098859A JP 2020098859 A JP2020098859 A JP 2020098859A JP 2018236237 A JP2018236237 A JP 2018236237A JP 2018236237 A JP2018236237 A JP 2018236237A JP 2020098859 A JP2020098859 A JP 2020098859A
- Authority
- JP
- Japan
- Prior art keywords
- area
- semiconductor
- wafer
- outer peripheral
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Dicing (AREA)
Abstract
Description
本発明の実施の形態1について、図面を用いて以下に説明する。図1は、実施の形態1に係る半導体チップ1aの製造方法を示す平面図である。具体的には、図1(a)は、半導体ウエハ1におけるダイシングのCh(1)´とCh(1)を示す平面図である。図1(b)は、半導体ウエハ1におけるダイシングのCh(2)を示す平面図である。図1(c)は、半導体ウエハ1におけるダイシングのCh(1)´とCh(1)とCh(2)の実行後の状態を示す平面図である。図2は、実施の形態1に係る半導体チップ1aの製造方法を示す拡大平面図である。図3は、実施の形態1に係る半導体チップ1aの製造方法におけるダイシングラインを説明するための図である。
次に、実施の形態2について説明する。図4は、実施の形態2に係る半導体チップ1aの製造方法を示す平面図である。具体的には、図4(a)は、半導体ウエハ1におけるダイシングのCh(1)´を示す平面図である。図4(b)は、半導体ウエハ1におけるダイシングのCh(1)とCh(2)を示す平面図である。なお、実施の形態2において、実施の形態1で説明したものと同一の構成要素については同一符号を付して説明は省略する。
次に、実施の形態3について説明する。図5は、実施の形態3に係る半導体チップ1aの製造方法を示す平面図である。図5(a)は、半導体ウエハ1におけるダイシングのCh(1)´とCh(2)´を示す平面図である。図5(b)は、半導体ウエハ1におけるダイシングのCh(1)とCh(2)を示す平面図である。なお、実施の形態3において、実施の形態1,2で説明したものと同一の構成要素については同一符号を付して説明は省略する。
次に、実施の形態4について説明する。図6は、実施の形態4に係る半導体チップ1aの製造方法を示す平面図である。図7は、実施の形態4の変形例1に係る半導体チップ1aの製造方法を示す平面図である。図8は、実施の形態4の変形例2に係る半導体チップ1aの製造方法を示す平面図である。図9は、実施の形態4の変形例3に係る半導体チップ1aの製造方法を示す平面図である。図10は、実施の形態4の変形例4に係る半導体チップ1aの製造方法を示す平面図である。図11は、実施の形態4の変形例5に係る半導体チップ1aの製造方法を示す平面図である。なお、実施の形態4において、実施の形態1〜3で説明したものと同一の構成要素については同一符号を付して説明は省略する。
次に、実施の形態5について説明する。図12は、実施の形態5に係る半導体ウエハ1Gの概略平面図である。図13は、実施の形態5に係る半導体ウエハ1Gの平面図である。なお、実施の形態5において、実施の形態1〜4で説明したものと同一の構成要素については同一符号を付して説明は省略する。
次に、実施の形態6について説明する。図14は、実施の形態6に係る半導体チップ1aの製造方法を示す平面図である。図15は、実施の形態6の変形例1に係る半導体チップ1aの製造方法を示す平面図である。図16は、実施の形態6の変形例2に係る半導体チップ1aの製造方法を示す平面図である。図17は、実施の形態6の変形例3に係る半導体チップ1aの製造方法を示す平面図である。図18は、実施の形態6の変形例4に係る半導体チップ1aの製造方法を示す平面図である。図19は、実施の形態6の変形例4に係る半導体チップ1aの製造方法におけるダイシングの順序を示す平面図である。なお、実施の形態6において、実施の形態1〜5で説明したものと同一の構成要素については同一符号を付して説明は省略する。
Claims (16)
- 複数の半導体チップが形成された領域である有効チップ域と前記有効チップ域の外周側の領域であるウエハ外周無効域とを備える半導体ウエハから複数の半導体チップを個片化する半導体チップの製造方法であって、
(a)前記ウエハ外周無効域を予め定められたピッチで切断する捨てダイシング工程と、
(b)前記有効チップ域を予め定められたピッチで切断することで複数の前記半導体チップを個片化するダイシング工程と、
を備える、半導体チップの製造方法。 - 前記捨てダイシング工程(a)における前記予め定められたピッチは、前記ダイシング工程(b)における前記予め定められたピッチと同じである、請求項1記載の半導体チップの製造方法。
- 前記捨てダイシング工程(a)における前記予め定められたピッチは、前記ダイシング工程(b)における前記予め定められたピッチよりも小さい、請求項1記載の半導体チップの製造方法。
- 前記捨てダイシング工程(a)における切断は、前記ウエハ外周無効域の外周端から内周側20mmの範囲に渡って行われる、請求項1記載の半導体チップの製造方法。
- 前記有効チップ域に有効チップ域内無効域が設けられ、
前記捨てダイシング工程(a)における切断は、前記ウエハ外周無効域および前記有効チップ域内無効域に対して行われる、請求項1記載の半導体チップの製造方法。 - 前記捨てダイシング工程(a)における切断は、前記ダイシング工程(b)における切断と、異なる長さまたはオリエンテーションフラットに対して異なる角度で行われる、請求項1記載の半導体チップの製造方法。
- 前記捨てダイシング工程(a)における切断は、前記ウエハ外周無効域の外周端から前記半導体ウエハの中心部に向かう方向に行われる、請求項1記載の半導体チップの製造方法。
- 複数の半導体チップが形成された領域である有効チップ域と前記有効チップ域の外周側の領域であるウエハ外周無効域とを備える半導体ウエハから複数の半導体チップを個片化する半導体チップの製造方法であって、
前記有効チップ域におけるオリエンテーションフラット側の部分に、不良品として取り除くための目印となるマーキングが設けられ、
(c)前記有効チップ域を予め定められたピッチで切断することで複数の前記半導体チップを個片化するダイシング工程と、
(d)個片化された複数の前記半導体チップから前記マーキングが設けられた半導体チップを取り除く工程と、
を備える、半導体チップの製造方法。 - 前記半導体ウエハの基材は、薄膜化したSiまたは化合物半導体である、請求項1から請求項8のいずれか1項に記載の半導体チップの製造方法。
- 前記半導体ウエハは、反りまたは歪が生じたものである、請求項9記載の半導体チップの製造方法。
- 複数の半導体チップが形成された領域である有効チップ域と、
前記有効チップ域の外周側の領域であるウエハ外周無効域と、
を備え、
前記有効チップ域に有効チップ域内無効域が設けられた、半導体ウエハ。 - 複数の半導体チップが形成された領域である有効チップ域と、
前記有効チップ域の外周側の領域であるウエハ外周無効域と、
を備え、
前記有効チップ域におけるオリエンテーションフラット側の部分に、不良品として取り除くための目印となるマーキングが設けられた、半導体ウエハ。 - 前記半導体ウエハの基材は、薄膜化したSiまたは化合物半導体である、請求項11または請求項12記載の半導体ウエハ。
- 前記半導体ウエハは、反りまたは歪が生じたものである、請求項13記載の半導体ウエハ。
- (e)複数の半導体チップが形成された領域である有効チップ域と、前記有効チップ域の外周側の領域であるウエハ外周無効域とを形成する工程と、
(f)前記有効チップ域に有効チップ域内無効域を形成する工程と、
を備えた、半導体ウエハの製造方法。 - (g)複数の半導体チップが形成された領域である有効チップ域と、前記有効チップ域の外周側の領域であるウエハ外周無効域とを形成する工程と、
(h)前記有効チップ域におけるオリエンテーションフラット側の部分に、不良品として取り除くための目印となるマーキングを形成する工程と、
を備えた、半導体ウエハの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018236237A JP7050658B2 (ja) | 2018-12-18 | 2018-12-18 | 半導体チップの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018236237A JP7050658B2 (ja) | 2018-12-18 | 2018-12-18 | 半導体チップの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020098859A true JP2020098859A (ja) | 2020-06-25 |
JP7050658B2 JP7050658B2 (ja) | 2022-04-08 |
Family
ID=71106646
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018236237A Active JP7050658B2 (ja) | 2018-12-18 | 2018-12-18 | 半導体チップの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7050658B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023058510A1 (ja) * | 2021-10-08 | 2023-04-13 | 三星ダイヤモンド工業株式会社 | 半導体装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6142931A (ja) * | 1984-08-06 | 1986-03-01 | Mitsubishi Electric Corp | 半導体ウエ−ハの分割方法 |
JP2003273052A (ja) * | 2002-03-13 | 2003-09-26 | Seiko Epson Corp | 裏面研削方法及び半導体装置の製造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6497358B2 (ja) | 2016-06-22 | 2019-04-10 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
-
2018
- 2018-12-18 JP JP2018236237A patent/JP7050658B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6142931A (ja) * | 1984-08-06 | 1986-03-01 | Mitsubishi Electric Corp | 半導体ウエ−ハの分割方法 |
JP2003273052A (ja) * | 2002-03-13 | 2003-09-26 | Seiko Epson Corp | 裏面研削方法及び半導体装置の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023058510A1 (ja) * | 2021-10-08 | 2023-04-13 | 三星ダイヤモンド工業株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP7050658B2 (ja) | 2022-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9966311B2 (en) | Semiconductor device manufacturing method | |
TWI640036B (zh) | 晶圓之加工方法 | |
JP2009099681A (ja) | 基板の個片化方法 | |
JP6261388B2 (ja) | 半導体エピタキシャルウェーハの製造方法 | |
US7211500B2 (en) | Pre-process before cutting a wafer and method of cutting a wafer | |
JP7050658B2 (ja) | 半導体チップの製造方法 | |
US10804154B2 (en) | Wafer processing method | |
JP2006237056A (ja) | 半導体装置の製造方法 | |
JP3338360B2 (ja) | 窒化ガリウム系半導体ウエハの製造方法 | |
JP2006261525A (ja) | パッケージ基板 | |
JP2016167573A (ja) | 半導体装置の製造方法 | |
JP2010050295A (ja) | 被加工物の切削方法 | |
JP5141070B2 (ja) | ウェーハのダイシング方法 | |
JP5613072B2 (ja) | 半導体ウエハーのダイシング方法 | |
TWI790428B (zh) | 基板處理方法 | |
JP2014187110A (ja) | 半導体ウエハの製造方法および半導体ウエハ | |
JP2014165324A (ja) | パッケージ基板の加工方法 | |
JP5989422B2 (ja) | 半導体装置の製造方法 | |
JP6629086B2 (ja) | 積層ウェーハの分割方法 | |
JP2003234312A (ja) | 半導体装置の製造方法 | |
JP2021097090A (ja) | 半導体装置の製造方法 | |
JP2019149409A (ja) | Low−k膜付きウエハの分断方法 | |
TWI592271B (zh) | Scratch the brittle substrate with the rule of the substrate, the method of characterization and breaking method | |
JP7524793B2 (ja) | 半導体ウエハの分割方法 | |
JP7107436B2 (ja) | ダイシングテープの貼付方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201211 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211214 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220131 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220301 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220329 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7050658 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |