JP3461449B2 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JP3461449B2 JP3461449B2 JP29093298A JP29093298A JP3461449B2 JP 3461449 B2 JP3461449 B2 JP 3461449B2 JP 29093298 A JP29093298 A JP 29093298A JP 29093298 A JP29093298 A JP 29093298A JP 3461449 B2 JP3461449 B2 JP 3461449B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor wafer
- wafer
- spacer
- adhesive sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Perforating, Stamping-Out Or Severing By Means Other Than Cutting (AREA)
- Dicing (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体ウエハを分
割して個々の半導体素子を製造する半導体素子の製造方
法に関する。
割して個々の半導体素子を製造する半導体素子の製造方
法に関する。
【０００２】
【従来の技術】従来から、個別の半導体素子や半導体集
積回路は、半導体ウエハに複数個まとめて形成され、最
終的に半導体チップに分割されて製造されている。モノ
リシックタイプの半導体素子では、半導体ウエハの状態
で特性検査を行ってから、ダイシング装置で半導体ウエ
ハ全体の厚みを切断するフルダイシングを行って、各半
導体チップを分離している。しかしながら、発光ダイオ
ード（以下「ＬＥＤ」と略称することがある）チップの
ように、半導体ウエハの一方表面側にアノード、他方表
面側にカソード電極が形成される半導体素子では、その
うちのいずれか一方、または両方が各半導体素子毎に分
離アイソレートされていない場合には、半導体ウエハ状
態で各半導体素子毎の特性検査を行うことができない。
このような場合に、ダイシング装置でフルダイシングし
て、各半導体素子をチップに分割した状態で、個別に半
導体素子の特性検査を行う方法がある。この方法では、
個別の半導体素子をカソード側とアノード側とを区別し
て取扱う必要があるので、特性検査に時間がかかり、コ
ストアップの要因になる。特に、半導体チップの大きさ
が小さく、半導体ウエハから数百から数万の半導体素子
が得られる場合には、小さな半導体チップを個別に取扱
って特性検査を行うことは、非常に時間とコストとがか
かることになる。
積回路は、半導体ウエハに複数個まとめて形成され、最
終的に半導体チップに分割されて製造されている。モノ
リシックタイプの半導体素子では、半導体ウエハの状態
で特性検査を行ってから、ダイシング装置で半導体ウエ
ハ全体の厚みを切断するフルダイシングを行って、各半
導体チップを分離している。しかしながら、発光ダイオ
ード（以下「ＬＥＤ」と略称することがある）チップの
ように、半導体ウエハの一方表面側にアノード、他方表
面側にカソード電極が形成される半導体素子では、その
うちのいずれか一方、または両方が各半導体素子毎に分
離アイソレートされていない場合には、半導体ウエハ状
態で各半導体素子毎の特性検査を行うことができない。
このような場合に、ダイシング装置でフルダイシングし
て、各半導体素子をチップに分割した状態で、個別に半
導体素子の特性検査を行う方法がある。この方法では、
個別の半導体素子をカソード側とアノード側とを区別し
て取扱う必要があるので、特性検査に時間がかかり、コ
ストアップの要因になる。特に、半導体チップの大きさ
が小さく、半導体ウエハから数百から数万の半導体素子
が得られる場合には、小さな半導体チップを個別に取扱
って特性検査を行うことは、非常に時間とコストとがか
かることになる。
【０００３】これに対して、フルダイシングしないで、
半導体ウエハのＰ／Ｎ接合部分まで一方の表面側からダ
イシングを行い、各半導体素子の一方の電極を機械的に
分離してアイソレートし、半導体ウエハの状態で特性検
査を行う方法がある。各半導体素子は半導体ウエハから
分離されていないので、取扱いは容易であり、特にアノ
ード側とカソード側とが半導体ウエハの一方の表面また
は他方の表面にそれぞれ規則的に配列された状態で形成
されている。このため特性検査は迅速かつ容易に行うこ
とができる。
半導体ウエハのＰ／Ｎ接合部分まで一方の表面側からダ
イシングを行い、各半導体素子の一方の電極を機械的に
分離してアイソレートし、半導体ウエハの状態で特性検
査を行う方法がある。各半導体素子は半導体ウエハから
分離されていないので、取扱いは容易であり、特にアノ
ード側とカソード側とが半導体ウエハの一方の表面また
は他方の表面にそれぞれ規則的に配列された状態で形成
されている。このため特性検査は迅速かつ容易に行うこ
とができる。
【０００４】図８は、半導体ウエハ１で、表面２から裏
面３の間に、ＰＮ接合部４を有し、表面２および裏面３
にそれぞれアノードまたはカソードのうちの一方の電極
５または他方の電極６を有する光半導体素子７を形成し
てある状態を示す。このような多数の光半導体素子７が
同一の半導体ウエハ１に形成される状態は、ウエハ製造
工程で行われる。一般の半導体素子や半導体集積回路で
は、半導体ウエハ１の表面２側から個別の半導体素子ま
たは半導体集積回路の電気的特性の試験を行うことがで
きる。光半導体素子７では、少なくとも表面２側の電極
５を個別の光半導体素子７毎に分離してアイソレートし
ないと、電気的特性を測定して評価することができな
い。
面３の間に、ＰＮ接合部４を有し、表面２および裏面３
にそれぞれアノードまたはカソードのうちの一方の電極
５または他方の電極６を有する光半導体素子７を形成し
てある状態を示す。このような多数の光半導体素子７が
同一の半導体ウエハ１に形成される状態は、ウエハ製造
工程で行われる。一般の半導体素子や半導体集積回路で
は、半導体ウエハ１の表面２側から個別の半導体素子ま
たは半導体集積回路の電気的特性の試験を行うことがで
きる。光半導体素子７では、少なくとも表面２側の電極
５を個別の光半導体素子７毎に分離してアイソレートし
ないと、電気的特性を測定して評価することができな
い。
【０００５】図９は、ダイシング装置のダイシングソー
１０で、半導体ウエハ１の表面２を予め設定されるダイ
シングラインに沿って切断し、ダイシング溝１１を形成
している状態を示す。ダイシング溝１１の深さは、半導
体ウエハ１の表面２から裏面３までの厚み全部ではな
く、表面２からＰＮ接合部４までの部分が分離可能な程
度に切断するハーフダイスを行う。ハーフダイス後に光
半導体素子７についての特性検査が終わると、半導体ウ
エハ１は図１０に示すように、裏面３の側からダイヤモ
ンドツール１２に引っ掻かれてスクライブ溝１３が形成
される。スクライブ溝１３が形成される位置は、表面２
側から形成されているダイシング溝１１に対応する位置
である。
１０で、半導体ウエハ１の表面２を予め設定されるダイ
シングラインに沿って切断し、ダイシング溝１１を形成
している状態を示す。ダイシング溝１１の深さは、半導
体ウエハ１の表面２から裏面３までの厚み全部ではな
く、表面２からＰＮ接合部４までの部分が分離可能な程
度に切断するハーフダイスを行う。ハーフダイス後に光
半導体素子７についての特性検査が終わると、半導体ウ
エハ１は図１０に示すように、裏面３の側からダイヤモ
ンドツール１２に引っ掻かれてスクライブ溝１３が形成
される。スクライブ溝１３が形成される位置は、表面２
側から形成されているダイシング溝１１に対応する位置
である。
【０００６】図１１は、裏面３側にスクライブ溝１３を
形成した半導体ウエハ１を、表面２の側を粘着シート１
４に張付けて、ブレイク工程を作っている状態を示す。
スクライブ溝１３を加工した裏面３側からブレイクシャ
フト１５を押圧すると、スクライブ溝１３から半導体ウ
エハ１の厚み内部に割れ目１６が発生して、半導体ウエ
ハ１の板厚の全体にわたって発展し、光半導体素子７を
分離することが可能となる。
形成した半導体ウエハ１を、表面２の側を粘着シート１
４に張付けて、ブレイク工程を作っている状態を示す。
スクライブ溝１３を加工した裏面３側からブレイクシャ
フト１５を押圧すると、スクライブ溝１３から半導体ウ
エハ１の厚み内部に割れ目１６が発生して、半導体ウエ
ハ１の板厚の全体にわたって発展し、光半導体素子７を
分離することが可能となる。
【０００７】図１１に示すような半導体ウエハ１のブレ
イク工程に関連する先行技術は、たとえば特開平６−１
２５００２や特開平６−２８３７５７などに開示されて
いる。特開平６−１２５００２には、スクライブ溝につ
いての画像処理で、ブレイクのために設けられるローラ
の軸線方向に対する角度ずれを補正して、ウエハを確実
に分割可能なようにする先行技術が開示されている。特
開平６−２８３７５７には、発光形ＬＥＤアレイで、表
面側からＰＮ接合部が設けられる深さよりも若干深い位
置までダイシング溝を形成して、ハーフカットを行う先
行技術が開示されている。
イク工程に関連する先行技術は、たとえば特開平６−１
２５００２や特開平６−２８３７５７などに開示されて
いる。特開平６−１２５００２には、スクライブ溝につ
いての画像処理で、ブレイクのために設けられるローラ
の軸線方向に対する角度ずれを補正して、ウエハを確実
に分割可能なようにする先行技術が開示されている。特
開平６−２８３７５７には、発光形ＬＥＤアレイで、表
面側からＰＮ接合部が設けられる深さよりも若干深い位
置までダイシング溝を形成して、ハーフカットを行う先
行技術が開示されている。
【０００８】
【発明が解決しようとする課題】図１１に示すように、
半導体ウエハ１から個別の光半導体素子７などをブレイ
クシャフト１５を押圧して分離する際には、半導体ウエ
ハ１の外周付近で、ブレイクシャフト１５からの押圧力
が半導体ウエハ１の裏面３から板面に垂直な方向には作
用しないで、傾斜した方向に作用し、割れ目１６も傾斜
した方向に生じる可能性がある。このような可能性は、
特に半導体ウエハ１が、円板状の形状ではなく、結晶の
へき開面に沿って外形が切断されている場合に生じやす
い。へき開面１７近傍では、へき開面１７とスクライブ
溝１３との間隔が小さく、弾性のあるブレイクシャフト
１５の押圧力がへき開面１７から傾斜した方向に作用し
て割れ目１６がスクライブ溝１３とダイシング溝１１と
の間に形成されずに、位置がずれてしまう恐れがある。
割れ目１６が傾斜して生じると、光半導体素子７として
の半導体チップ外観が不良となり、また半導体ウエハ１
のハーフダイスの状態で測定した電気的特性とも異なっ
てしまう恐れがある。
半導体ウエハ１から個別の光半導体素子７などをブレイ
クシャフト１５を押圧して分離する際には、半導体ウエ
ハ１の外周付近で、ブレイクシャフト１５からの押圧力
が半導体ウエハ１の裏面３から板面に垂直な方向には作
用しないで、傾斜した方向に作用し、割れ目１６も傾斜
した方向に生じる可能性がある。このような可能性は、
特に半導体ウエハ１が、円板状の形状ではなく、結晶の
へき開面に沿って外形が切断されている場合に生じやす
い。へき開面１７近傍では、へき開面１７とスクライブ
溝１３との間隔が小さく、弾性のあるブレイクシャフト
１５の押圧力がへき開面１７から傾斜した方向に作用し
て割れ目１６がスクライブ溝１３とダイシング溝１１と
の間に形成されずに、位置がずれてしまう恐れがある。
割れ目１６が傾斜して生じると、光半導体素子７として
の半導体チップ外観が不良となり、また半導体ウエハ１
のハーフダイスの状態で測定した電気的特性とも異なっ
てしまう恐れがある。
【０００９】特開平６−１２５００２や特開平６−２８
３７５７の先行技術では、へき開面近傍で生じるブレイ
ク工程での外観不良の問題と、その解決とについては何
も示されていない。
３７５７の先行技術では、へき開面近傍で生じるブレイ
ク工程での外観不良の問題と、その解決とについては何
も示されていない。
【００１０】本発明の目的は、半導体ウエハのハーフダ
イスの後で行うブレイク工程での外観不良を生じること
なく、へき開面の近傍でも有効に半導体素子を分割する
ことができる半導体素子の製造方法を提供することであ
る。
イスの後で行うブレイク工程での外観不良を生じること
なく、へき開面の近傍でも有効に半導体素子を分割する
ことができる半導体素子の製造方法を提供することであ
る。
【００１１】
【課題を解決するための手段】本発明は、直線形状のへ
き開面を有し、化合物半導体を材料とする半導体ウエハ
に形成されている複数の半導体素子を分離する際に、一
辺がへき開面に適合する直線形状を有し、半導体ウエハ
と同一の材質で形成されるスペーサをへき開面のみに隣
接させ、半導体ウエハとスペーサとに同時に圧力をかけ
て半導体ウエハを割り、半導体素子へ分割することを特
徴とする半導体素子の製造方法である。
き開面を有し、化合物半導体を材料とする半導体ウエハ
に形成されている複数の半導体素子を分離する際に、一
辺がへき開面に適合する直線形状を有し、半導体ウエハ
と同一の材質で形成されるスペーサをへき開面のみに隣
接させ、半導体ウエハとスペーサとに同時に圧力をかけ
て半導体ウエハを割り、半導体素子へ分割することを特
徴とする半導体素子の製造方法である。
【００１２】本発明に従えば、直線形状のへき開面に適
合する直線形状の一辺を有するスペーサを、へき開面の
みに隣接させて、半導体ウエハとスペーサとに同時に圧
力をかけるので、へき開面近傍でも圧力は半導体ウエハ
の厚み方向に印加され、スクライブ溝とダイシング溝と
の間で半導体ウエハを割って外形を損なうことなく半導
体素子への分割を行うことができる。また、スペーサは
化合物半導体を材料とする半導体ウエハと同一の材質で
形成されるので、機械的特性も同等となり、分割の際の
圧力を受けて、半導体ウエハとスペーサとが同等の機械
的挙動を示して、へき開面近傍での半導体ウエハへの割
れ目形成が半導体ウエハの厚み方向に行われるように機
械的な補償を行うことができる。
合する直線形状の一辺を有するスペーサを、へき開面の
みに隣接させて、半導体ウエハとスペーサとに同時に圧
力をかけるので、へき開面近傍でも圧力は半導体ウエハ
の厚み方向に印加され、スクライブ溝とダイシング溝と
の間で半導体ウエハを割って外形を損なうことなく半導
体素子への分割を行うことができる。また、スペーサは
化合物半導体を材料とする半導体ウエハと同一の材質で
形成されるので、機械的特性も同等となり、分割の際の
圧力を受けて、半導体ウエハとスペーサとが同等の機械
的挙動を示して、へき開面近傍での半導体ウエハへの割
れ目形成が半導体ウエハの厚み方向に行われるように機
械的な補償を行うことができる。
【００１３】また本発明は、前記半導体ウエハおよび前
記スペーサを粘着シート上に付着させ、該粘着シートを
付着させていない側から圧力をかけて半導体素子への分
割を行うことを特徴とする。
記スペーサを粘着シート上に付着させ、該粘着シートを
付着させていない側から圧力をかけて半導体素子への分
割を行うことを特徴とする。
【００１４】本発明に従えば、半導体ウエハおよびスペ
ーサは、粘着シート上に付着させる。圧力をかけての分
割は、粘着シートを付着させていない側から行うので、
分離された半導体素子を粘着シートで保持して、ばらば
らにならないように留どめておくことができる。
ーサは、粘着シート上に付着させる。圧力をかけての分
割は、粘着シートを付着させていない側から行うので、
分離された半導体素子を粘着シートで保持して、ばらば
らにならないように留どめておくことができる。
【００１５】また本発明は、前記半導体ウエハおよび前
記スペーサを、前記粘着シートに付着させた後、該粘着
シートを、弾力性を有するシート上に載置して、該粘着
シートを付着させていない側から圧力をかけて半導体素
子への分割を行うことを特徴とする。
記スペーサを、前記粘着シートに付着させた後、該粘着
シートを、弾力性を有するシート上に載置して、該粘着
シートを付着させていない側から圧力をかけて半導体素
子への分割を行うことを特徴とする。
【００１６】本発明に従えば、粘着シートを弾力性を有
するシート上に載置した状態で、半導体ウエハおよびス
ペーサの粘着シートを付着させていない側から押圧する
ので、半導体ウエハは圧力によって大きくたわみ、容易
に最適な割れ目を形成して分割することができる。
するシート上に載置した状態で、半導体ウエハおよびス
ペーサの粘着シートを付着させていない側から押圧する
ので、半導体ウエハは圧力によって大きくたわみ、容易
に最適な割れ目を形成して分割することができる。
【００１７】また本発明で前記スペーサは、前記半導体
ウエハの厚みを基準として、所定範囲内の厚みを有する
ことを特徴とする。
ウエハの厚みを基準として、所定範囲内の厚みを有する
ことを特徴とする。
【００１８】本発明に従えば、スペーサの厚みは半導体
ウエハの厚みを基準として所定範囲内となるので、半導
体ウエハのへき開面近傍で分割の際の圧力が隣接するス
ペーサと半導体ウエハとに同等に印加され、割れ目は半
導体ウエハの板厚方向に形成されて、良好な形状で半導
体素子を分割することができる。
ウエハの厚みを基準として所定範囲内となるので、半導
体ウエハのへき開面近傍で分割の際の圧力が隣接するス
ペーサと半導体ウエハとに同等に印加され、割れ目は半
導体ウエハの板厚方向に形成されて、良好な形状で半導
体素子を分割することができる。
【００１９】
【００２０】
【００２１】また本発明で前記半導体ウエハは、ハーフ
ダイスされた状態で、ウエハ表面側から個々の半導体素
子についての特性検査を行い、ウエハ裏面側でハーフダ
イスに対応する位置にスクライブを施してから、前記圧
力をかけての分割を行うことを特徴とする。
ダイスされた状態で、ウエハ表面側から個々の半導体素
子についての特性検査を行い、ウエハ裏面側でハーフダ
イスに対応する位置にスクライブを施してから、前記圧
力をかけての分割を行うことを特徴とする。
【００２２】本発明に従えば、半導体ウエハをハーフダ
イスした状態で上表面側から各半導体素子の電気的特性
を測定しておき、ウエハ裏面側からスクライブを行った
後、スペーサをへき開面に隣接させて圧力をかけての分
割を行うので、効率よく半導体素子を製造することがで
きる。
イスした状態で上表面側から各半導体素子の電気的特性
を測定しておき、ウエハ裏面側からスクライブを行った
後、スペーサをへき開面に隣接させて圧力をかけての分
割を行うので、効率よく半導体素子を製造することがで
きる。
【００２３】
【発明の実施の形態】図１は、本発明に実施の一形態で
半導体ウエハ２１をブレイクしている状態を示す。半導
体ウエハ２１はウエハプロセスでの処理の対象となる表
面２２と、裏面２３とを有する。表面２２は、粘着シー
ト２４に張付けられ、裏面２３側から弾力性があるブレ
イクシャフト２５が押圧され、半導体ウエハ２１の厚み
方向に割れ目２６が形成されて、個々の光半導体素子２
７が得られる状態を示す。半導体ウエハ２１のへき開面
２８に隣接して、スペーサ３０が配置され、へき開面近
傍でのブレイクシャフト２５からの圧力が裏面２３から
垂直に作用し、割れ目２６がダイシング溝３１からスク
ライブ溝３３の間に確実に形成させることができる。
半導体ウエハ２１をブレイクしている状態を示す。半導
体ウエハ２１はウエハプロセスでの処理の対象となる表
面２２と、裏面２３とを有する。表面２２は、粘着シー
ト２４に張付けられ、裏面２３側から弾力性があるブレ
イクシャフト２５が押圧され、半導体ウエハ２１の厚み
方向に割れ目２６が形成されて、個々の光半導体素子２
７が得られる状態を示す。半導体ウエハ２１のへき開面
２８に隣接して、スペーサ３０が配置され、へき開面近
傍でのブレイクシャフト２５からの圧力が裏面２３から
垂直に作用し、割れ目２６がダイシング溝３１からスク
ライブ溝３３の間に確実に形成させることができる。
【００２４】図２は、半導体ウエハ２１の外観形状の例
を示す。図２（ａ）は、半円形状の半導体ウエハ２１ａ
を示す。へき開面２８は、弦となる外形の部分に形成さ
れる。図２（ｂ）は、矩形形状の半導体ウエハ２１ｂを
示す。矩形形状では、外形の全ての面がへき開面２８と
なる。図２（ｃ）は、円形状の一部に、オリエンテーシ
ョンフラットとして直線部２９が形成されている状態を
示す。この直線部２９近傍まで半導体素子を形成するた
めにも、本発明は適用される。
を示す。図２（ａ）は、半円形状の半導体ウエハ２１ａ
を示す。へき開面２８は、弦となる外形の部分に形成さ
れる。図２（ｂ）は、矩形形状の半導体ウエハ２１ｂを
示す。矩形形状では、外形の全ての面がへき開面２８と
なる。図２（ｃ）は、円形状の一部に、オリエンテーシ
ョンフラットとして直線部２９が形成されている状態を
示す。この直線部２９近傍まで半導体素子を形成するた
めにも、本発明は適用される。
【００２５】一般には、半導体ウエハの形状は円形であ
るけれども、ＬＥＤ用の半導体ウエハでは、ハーフダイ
スのピッチは０．４ｍｍ〜０．２ｍｍ程度となり、各光
半導体素子２７は正方形か矩形の形状となって、通常の
半導体集積回路のチップに比べてサイズが小さくなる。
半導体ウエハとしての元々の形状は約２インチの直径を
有する円形か、疑似四角形かである。半導体ウエハの材
質は、たとえばアルミニウム・ガリウム砒素（ＡｌＧａ
Ａｓ）などの化合物半導体であって、丸形状のウエハで
も割れやすい。また最終的な半導体チップとしての出荷
形態で、粘着シート上のチップ搭載エリアが大きくなら
ないように制限されているので、ウエハを分割し、円形
の形状でない半導体ウエハ２１ａ，２１ｂが使用され
る。半導体ウエハ２１ａ，２１ｂの厚みは約１００μｍ
から約３５０μｍ程度であり、ハーフダイシングによる
ダイシング溝３１の深さは、その厚みの約半分である。
るけれども、ＬＥＤ用の半導体ウエハでは、ハーフダイ
スのピッチは０．４ｍｍ〜０．２ｍｍ程度となり、各光
半導体素子２７は正方形か矩形の形状となって、通常の
半導体集積回路のチップに比べてサイズが小さくなる。
半導体ウエハとしての元々の形状は約２インチの直径を
有する円形か、疑似四角形かである。半導体ウエハの材
質は、たとえばアルミニウム・ガリウム砒素（ＡｌＧａ
Ａｓ）などの化合物半導体であって、丸形状のウエハで
も割れやすい。また最終的な半導体チップとしての出荷
形態で、粘着シート上のチップ搭載エリアが大きくなら
ないように制限されているので、ウエハを分割し、円形
の形状でない半導体ウエハ２１ａ，２１ｂが使用され
る。半導体ウエハ２１ａ，２１ｂの厚みは約１００μｍ
から約３５０μｍ程度であり、ハーフダイシングによる
ダイシング溝３１の深さは、その厚みの約半分である。
【００２６】図３は、ハーフダイス後に特性検査を終了
した半導体ウエハ２１について、裏面２３側にダイヤモ
ンドツールでスクライブ溝３３を形成した状態を示す。
スクライブ溝３３の深さは、スクライブ装置によってコ
ントロールすることができる。
した半導体ウエハ２１について、裏面２３側にダイヤモ
ンドツールでスクライブ溝３３を形成した状態を示す。
スクライブ溝３３の深さは、スクライブ装置によってコ
ントロールすることができる。
【００２７】図４は、スクライブ溝３３を形成した半導
体ウエハ２１を、ブレイクするために、粘着シート２４
に張付けた状態を示す。従来は、図４に示すような半導
体ウエハ２１だけの状態でブレイクして、個別の光半導
体素子２７を分割しているけれども、本実施形態では、
図５に示すように、へき開面２８に隣接してスペーサ３
０を粘着シート２４上に張付けている。スペーサ３０
は、半導体ウエハ２１と同一材質で、厚みも±２０μｍ
の所定範囲内に収めるようにしている。このような状態
で、図１に示すような弾力性のあるブレイクシャフト２
５を用い、スクライブ溝３３が形成されている裏面２３
側から荷重をかけると、半導体ウエハ２１から個別の光
半導体素子２７を歩留まり良く分割することができる。
体ウエハ２１を、ブレイクするために、粘着シート２４
に張付けた状態を示す。従来は、図４に示すような半導
体ウエハ２１だけの状態でブレイクして、個別の光半導
体素子２７を分割しているけれども、本実施形態では、
図５に示すように、へき開面２８に隣接してスペーサ３
０を粘着シート２４上に張付けている。スペーサ３０
は、半導体ウエハ２１と同一材質で、厚みも±２０μｍ
の所定範囲内に収めるようにしている。このような状態
で、図１に示すような弾力性のあるブレイクシャフト２
５を用い、スクライブ溝３３が形成されている裏面２３
側から荷重をかけると、半導体ウエハ２１から個別の光
半導体素子２７を歩留まり良く分割することができる。
【００２８】図６は、本実施形態で個々の光半導体素子
２７を半導体ウエハ２１から製造する概略的な工程を示
す。ステップｓ１で半導体ウエハ２１を用意し、ステッ
プｓ２で半導体ウエハ２１に対する各種ウエハプロセス
を施し、複数の光半導体素子をそれぞれ製造する。ステ
ップｓ３では、図２に示すように、表面２２側からダイ
シング溝３１を形成しハーフダイスを行う。ステップｓ
４では、各光半導体素子２７についての特性検査を行
う。ステップｓ５では、図３に示すようなスクライブ溝
３３の形成を行う。ステップｓ６では、図４に示すよう
に、スクライブ溝３３を形成した半導体ウエハ２１の表
面２２側を粘着シート２４に張付ける。ステップｓ７で
は、半導体ウエハ２１のへき開面２８に隣接して粘着シ
ート２４上にスペーサ３０を張付ける。ステップｓ８で
は、図１に示すようにブレイクシャフト２５で半導体ウ
エハ２１の裏面側を押圧し、個々の光半導体素子２７へ
の分割のためのブレイクを行う。ステップｓ９では、個
々の光半導体素子２７に分割され、粘着シート２４上に
保持された状態で製造工程を終了する。
２７を半導体ウエハ２１から製造する概略的な工程を示
す。ステップｓ１で半導体ウエハ２１を用意し、ステッ
プｓ２で半導体ウエハ２１に対する各種ウエハプロセス
を施し、複数の光半導体素子をそれぞれ製造する。ステ
ップｓ３では、図２に示すように、表面２２側からダイ
シング溝３１を形成しハーフダイスを行う。ステップｓ
４では、各光半導体素子２７についての特性検査を行
う。ステップｓ５では、図３に示すようなスクライブ溝
３３の形成を行う。ステップｓ６では、図４に示すよう
に、スクライブ溝３３を形成した半導体ウエハ２１の表
面２２側を粘着シート２４に張付ける。ステップｓ７で
は、半導体ウエハ２１のへき開面２８に隣接して粘着シ
ート２４上にスペーサ３０を張付ける。ステップｓ８で
は、図１に示すようにブレイクシャフト２５で半導体ウ
エハ２１の裏面側を押圧し、個々の光半導体素子２７へ
の分割のためのブレイクを行う。ステップｓ９では、個
々の光半導体素子２７に分割され、粘着シート２４上に
保持された状態で製造工程を終了する。
【００２９】分割が終了した光半導体素子２７は、表面
側が粘着シート２４上に張付いた状態で保持されている
ので、さらに後工程で基板に直接マウントしたり、パッ
ケージに封止したりする作業を効率よく行うことができ
る。
側が粘着シート２４上に張付いた状態で保持されている
ので、さらに後工程で基板に直接マウントしたり、パッ
ケージに封止したりする作業を効率よく行うことができ
る。
【００３０】図７は、本発明の実施の他の形態でのブレ
イクの状態を示す。本実施形態では粘着シート２４を弾
力性を有する下敷きシート４０上に載置して、ブレイク
シャフト２５を押圧し、半導体ウエハ２１のブレイクを
行う。半導体ウエハ２１のへき開面２８には、図１の実
施形態と同様にスペーサ３０が隣接して張付けられ、ブ
レイクシャフト２５の圧力は半導体ウエハ２１の厚み方
向に印加されて、割れ目２６もダイシング溝３１とスク
ライブ溝３３との間に確実に生じる。粘着シート２４の
下に下敷きシート４０が設けられているので、押圧力で
半導体ウエハ２１は大きくたわみ、確実に割れ目２６を
形成することができる。
イクの状態を示す。本実施形態では粘着シート２４を弾
力性を有する下敷きシート４０上に載置して、ブレイク
シャフト２５を押圧し、半導体ウエハ２１のブレイクを
行う。半導体ウエハ２１のへき開面２８には、図１の実
施形態と同様にスペーサ３０が隣接して張付けられ、ブ
レイクシャフト２５の圧力は半導体ウエハ２１の厚み方
向に印加されて、割れ目２６もダイシング溝３１とスク
ライブ溝３３との間に確実に生じる。粘着シート２４の
下に下敷きシート４０が設けられているので、押圧力で
半導体ウエハ２１は大きくたわみ、確実に割れ目２６を
形成することができる。
【００３１】以上説明した各実施形態では、半導体ウエ
ハ２１から光半導体素子２７を形成しているけれども、
他のトランジスタやダイオードなどの個別の半導体素
子、あるいは小形の半導体集積回路チップを同様にハー
フダイスの状態からブレイクで分割することができる。
ハーフダイスの状態で分割すれば、フルダイスよりもダ
イシングの工程での所要時間を短縮することもできる。
ハ２１から光半導体素子２７を形成しているけれども、
他のトランジスタやダイオードなどの個別の半導体素
子、あるいは小形の半導体集積回路チップを同様にハー
フダイスの状態からブレイクで分割することができる。
ハーフダイスの状態で分割すれば、フルダイスよりもダ
イシングの工程での所要時間を短縮することもできる。
【００３２】
【発明の効果】以上のように本発明によれば、半導体ウ
エハのへき開面にスペーサを隣接させて、半導体ウエハ
とスペーサとに圧力をかけて半導体素子への分割を行う
ので、へき開面近傍の半導体素子の外形を損なうことな
く半導体素子への分割を行うことができ、へき開面周辺
での外形不良を減少させることができる。また、スペー
サの材質は半導体ウエハと同一であるので、圧力に対す
る機械的な変形なども同様に行わせることができ、へき
開面近傍での半導体ウエハへの圧力の印加状態もへき開
面から離れた半導体ウエハへの圧力の印加状態と同等に
して、半導体素子の健全な分割を行うことができる。
エハのへき開面にスペーサを隣接させて、半導体ウエハ
とスペーサとに圧力をかけて半導体素子への分割を行う
ので、へき開面近傍の半導体素子の外形を損なうことな
く半導体素子への分割を行うことができ、へき開面周辺
での外形不良を減少させることができる。また、スペー
サの材質は半導体ウエハと同一であるので、圧力に対す
る機械的な変形なども同様に行わせることができ、へき
開面近傍での半導体ウエハへの圧力の印加状態もへき開
面から離れた半導体ウエハへの圧力の印加状態と同等に
して、半導体素子の健全な分割を行うことができる。
【００３３】また本発明によれば、粘着シートに張付け
た状態で半導体ウエハとスペーサとを押圧して個々の半
導体素子へ分割するので、分割後の半導体素子も粘着シ
ート上に保持してばらばらにならないように留どめてお
くことができる。
た状態で半導体ウエハとスペーサとを押圧して個々の半
導体素子へ分割するので、分割後の半導体素子も粘着シ
ート上に保持してばらばらにならないように留どめてお
くことができる。
【００３４】また本発明によれば、弾力性を有するシー
ト上で半導体ウエハを押圧し、大きくたわませて確実に
半導体素子への分割を行わせることができる。
ト上で半導体ウエハを押圧し、大きくたわませて確実に
半導体素子への分割を行わせることができる。
【００３５】また本発明によれば、スペーサの厚みが半
導体ウエハの厚みを基準として所定の範囲内となるの
で、半導体ウエハのへき開面で、半導体ウエハの表面か
らスペーサの表面まで円滑に連なり、押圧のための圧力
を均一に受けてへき開面近傍の半導体素子も良好な外形
で分割することができる。
導体ウエハの厚みを基準として所定の範囲内となるの
で、半導体ウエハのへき開面で、半導体ウエハの表面か
らスペーサの表面まで円滑に連なり、押圧のための圧力
を均一に受けてへき開面近傍の半導体素子も良好な外形
で分割することができる。
【００３６】
【００３７】また本発明によれば、ハーフダイスされた
半導体ウエハで、個々の半導体素子について特性検査を
した後で、歩留まり良く個々の半導体素子への分割を行
うことができる。
半導体ウエハで、個々の半導体素子について特性検査を
した後で、歩留まり良く個々の半導体素子への分割を行
うことができる。
【図１】本発明の実施の一形態でのブレイク状態を示す
簡略化した断面図である。
簡略化した断面図である。
【図２】図１の実施形態で好適にブレイクを行うことが
できるへき開面２８を有する半導体ウエハ２１ａ，２１
ｂの形状を示す平面図および斜視図である。
できるへき開面２８を有する半導体ウエハ２１ａ，２１
ｂの形状を示す平面図および斜視図である。
【図３】半導体ウエハ２１の裏面２３にスクライブ溝３
３を形成した状態を示す斜視図である。
３を形成した状態を示す斜視図である。
【図４】裏面２３にスクライブ溝３３を形成した半導体
ウエハ２１の表面２２を粘着シート２４に張付けた状態
を示す側面図である。
ウエハ２１の表面２２を粘着シート２４に張付けた状態
を示す側面図である。
【図５】へき開面２８を有する半導体ウエハ２１に隣接
してスペーサ３０を装着している状態を示す簡略化した
平面図である。
してスペーサ３０を装着している状態を示す簡略化した
平面図である。
【図６】図１の実施形態で半導体素子を製造する工程を
示すフローチャートである。
示すフローチャートである。
【図７】本発明の実施の他の形態で半導体ウエハ２１の
ブレイクを行う状態を示す簡略化した側面断面図であ
る。
ブレイクを行う状態を示す簡略化した側面断面図であ
る。
【図８】一般的な半導体ウエハ１で、ウエハプロセスが
終了した状態を示す簡略化した断面図である。
終了した状態を示す簡略化した断面図である。
【図９】図８の半導体ウエハ１の表面２側でハーフダイ
スを行っている状態を示す簡略化した側面図である。
スを行っている状態を示す簡略化した側面図である。
【図１０】図９の表面２側でハーフダイスを行った半導
体ウエハ１に対し、裏面３側をスクライブした状態を示
す簡略化した側面図である。
体ウエハ１に対し、裏面３側をスクライブした状態を示
す簡略化した側面図である。
【図１１】図１０でスクライブを行った半導体ウエハの
表面２側を粘着シート１４に張付けてブレイクを行って
いる状態を示す簡略化した側面断面図である。
表面２側を粘着シート１４に張付けてブレイクを行って
いる状態を示す簡略化した側面断面図である。
２１，２１ａ，２１ｂ 半導体ウエハ
２２ 表面
２３ 裏面
２４ 粘着シート
２５ ブレイクシャフト
２６ 割れ目
２７ 光半導体素子
２８ へき開面
３０ スペーサ
３１ ダイシング溝
３３ スクライブ溝
４０ 下敷きシート
フロントページの続き
(72)発明者 亀谷 英司
大阪府大阪市阿倍野区長池町22番22号
シャープ株式会社内
(56)参考文献 特開 平２−36094（ＪＰ，Ａ)
特開 昭55−13911（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/301
B26F 3/00
Claims (5)
- 【請求項１】 直線形状のへき開面を有し、化合物半導
体を材料とする半導体ウエハに形成されている複数の半
導体素子を分離する際に、 一辺がへき開面に適合する直線形状を有し、半導体ウエ
ハと同一の材質で形成されるスペーサをへき開面のみに
隣接させ、半導体ウエハとスペーサとに同時に圧力をか
けて半導体ウエハを割り、半導体素子へ分割することを
特徴とする半導体素子の製造方法。 - 【請求項２】 前記半導体ウエハおよび前記スペーサを
粘着シート上に付着させ、 該粘着シートを付着させていない側から圧力をかけて半
導体素子への分割を行うことを特徴とする請求項１記載
の半導体素子の製造方法。 - 【請求項３】 前記半導体ウエハおよび前記スペーサ
を、前記粘着シートに付着させた後、該粘着シートを、
弾力性を有するシート上に載置して、 該粘着シートを付着させていない側から圧力をかけて半
導体素子への分割を行うことを特徴とする請求項１また
は２記載の半導体素子の製造方法。 - 【請求項４】 前記スペーサは、前記半導体ウエハの厚
みを基準として、所定範囲内の厚みを有することを特徴
とする請求項１〜３のいずれかに記載の半導体素子の製
造方法。 - 【請求項５】 前記半導体ウエハは、ハーフダイスされ
た状態で、ウエハ表面側から個々の半導体素子について
の特性検査を行い、 ウエハ裏面側でハーフダイスに対応する位置にスクライ
ブを施してから、前記圧力をかけての分割を行うことを
特徴とする請求項１〜４のいずれかに記載の半導体素子
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29093298A JP3461449B2 (ja) | 1998-10-13 | 1998-10-13 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29093298A JP3461449B2 (ja) | 1998-10-13 | 1998-10-13 | 半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000124159A JP2000124159A (ja) | 2000-04-28 |
| JP3461449B2 true JP3461449B2 (ja) | 2003-10-27 |
Family
ID=17762379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29093298A Expired - Fee Related JP3461449B2 (ja) | 1998-10-13 | 1998-10-13 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3461449B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI574806B (zh) * | 2012-09-26 | 2017-03-21 | 三星鑽石工業股份有限公司 | Disassembly method of laminated ceramic substrate |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4708577B2 (ja) * | 2001-01-31 | 2011-06-22 | キヤノン株式会社 | 薄膜半導体装置の製造方法 |
| US7851241B2 (en) | 2002-04-01 | 2010-12-14 | Mitsuboshi Diamond Industrial Co., Ltd. | Method for severing brittle material substrate and severing apparatus using the method |
| JP4515790B2 (ja) | 2004-03-08 | 2010-08-04 | 株式会社東芝 | 半導体装置の製造方法及びその製造装置 |
| JP2007109783A (ja) * | 2005-10-12 | 2007-04-26 | Denso Corp | 半導体装置およびその製造方法 |
| JP4743661B2 (ja) * | 2006-03-07 | 2011-08-10 | 信越半導体株式会社 | 発光素子の製造方法及び発光素子 |
| JP5589899B2 (ja) * | 2011-03-03 | 2014-09-17 | 株式会社デンソー | 基板の分割方法及び分割装置 |
| JP6365056B2 (ja) * | 2014-07-22 | 2018-08-01 | 三星ダイヤモンド工業株式会社 | 貼り合わせ基板の分断方法およびブレーク刃 |
| JP6063436B2 (ja) | 2014-12-18 | 2017-01-18 | Ｄｏｗａエレクトロニクス株式会社 | ウェハ群、ウェハの製造装置、およびウェハの製造方法 |
-
1998
- 1998-10-13 JP JP29093298A patent/JP3461449B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI574806B (zh) * | 2012-09-26 | 2017-03-21 | 三星鑽石工業股份有限公司 | Disassembly method of laminated ceramic substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000124159A (ja) | 2000-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7098077B2 (en) | Semiconductor chip singulation method | |
| US6656819B1 (en) | Process for producing semiconductor device | |
| US8148240B2 (en) | Method of manufacturing semiconductor chips | |
| TWI536547B (zh) | 影像感測晶片封裝體之製作方法 | |
| US10607861B2 (en) | Die separation using adhesive-layer laser scribing | |
| JP2003031524A (ja) | 半導体装置およびその製造方法 | |
| JP3461449B2 (ja) | 半導体素子の製造方法 | |
| US20110193200A1 (en) | Semiconductor wafer chip scale package test flow and dicing process | |
| JP2007165371A (ja) | 半導体装置の製造方法 | |
| JP2005167024A (ja) | 半導体装置及びその製造方法 | |
| US9711383B2 (en) | Fabrication method of semiconductor devices and fabrication system of semiconductor devices | |
| JP4830740B2 (ja) | 半導体チップの製造方法 | |
| KR20150044369A (ko) | 탄성 지지판, 파단 장치 및 분단 방법 | |
| JP2010092992A (ja) | テープ伸長装置 | |
| JP2001523046A (ja) | 回路を備える半導体ウェハをシンニングするための方法および同方法によって作られるウェハ | |
| US20150235969A1 (en) | Backside metallization patterns for integrated circuits | |
| KR20210104283A (ko) | 보호 필름 박리 장치, 이를 이용한 보호 필름 박리 방법, 및 표시 모듈 제조 방법 | |
| JP2013197434A (ja) | 半導体装置の製造方法 | |
| US7470601B2 (en) | Semiconductor device with semiconductor chip and adhesive film and method for producing the same | |
| JPH0574934A (ja) | 薄型チツプの形成方法 | |
| US20210253421A1 (en) | Method with mechanical dicing process for producing mems components | |
| KR20100039690A (ko) | 웨이퍼 쏘잉 방법 | |
| JP6625386B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| TW201545220A (zh) | 半導體結構的製造方法 | |
| JPH11233459A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070815 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |