TW202343727A

TW202343727A - 半導體元件及其製作方法

Info

Publication number: TW202343727A
Application number: TW111114820A
Authority: TW
Inventors: 陳誌濠; 沈依如
Original assignee: 嘉和半導體股份有限公司
Priority date: 2022-04-19
Filing date: 2022-04-19
Publication date: 2023-11-01

Abstract

一種半導體元件，包含半導體疊層、絕緣結構、電極結構、及保護層。絕緣結構設置於半導體疊層之上，且包含第一部分。第一部份包含第一開口，且第一開口暴露出絕緣結構的內側壁。保護層設置於內側壁與電極結構之間，且包含第二開口。其中，電極結構包含屬材料。電極結構設置於第一開口中且接觸保護層，並經由第二開口電性連接半導體疊層。絕緣結構包含第一材料，保護層包含第二材料，第二材料與金屬材料之間的反應溫度高於第一材料與金屬材料之間的反應溫度。

Description

半導體元件及其製作方法

本揭露係關於一種半導體元件，特別是一種具有電極結構的半導體元件及其製作方法。

在半導體技術中，III-V族的化合物半導體，例如氮化鎵(GaN)，具備低導通電阻和高崩潰電壓的材料特性，利用III-V族的化合物半導體材料製作的高電子遷移率電晶體(high electron mobility transistor, HEMT)，可用於形成各種積體電路裝置，例如：高功率場效電晶體、或高頻電晶體。HEMT包括彼此堆疊的能隙不同的化合物半導體層，例如高能隙半導體層和低能隙半導體層，而具有異質接面。此能階不連續的異質接面會使得二維電子氣(two dimensional electron gas, 2-DEG)形成於異質接面的附近，而得以傳輸HEMT中的載子。由於HEMT並非使用摻雜區域作為電晶體的載子通道，而是使用2-DEG作為電晶體的載子通道，因此相較於習知的金氧半場效電晶體(MOSFET)，HEMT具有多種吸引人的特性，例如：高電子遷移率及以傳輸高頻信號之能力。

對於習知的HEMT，電極結構會電連接其下方的半導體層，致使電流會在電極結構和半導體層之間流通。然而，當電流流經電極結構和半導體層時，常會產生功率損耗，而降低了元件的電性表現。

有鑑於此，有必要提出一種改良的半導體元件，以改善習知半導體元件所存在之缺失。

根據本揭露之一些實施例，揭露一種半導體元件，包含半導體疊層、絕緣結構、電極結構、及保護層。絕緣結構設置於半導體疊層之上，且包含第一部分。第一部份包含第一開口，且第一開口暴露出絕緣結構的內側壁。保護層設置於內側壁與電極結構之間，且包含第二開口。其中，電極結構包含屬材料。電極結構設置於第一開口中且接觸保護層，並經由第二開口電性連接半導體疊層。絕緣結構包含第一材料，保護層包含第二材料，第二材料與金屬材料之間的反應溫度高於第一材料與金屬材料之間的反應溫度。

根據本揭露之一些實施例，揭露一種製作半導體元件的方法，包含下述步驟。提供半導體疊層。接著，設置第一絕緣層於半導體疊層之上，其中第一絕緣層包含第一開口，且第一開口暴露出絕緣結構的內側壁。填入保護層於第一開口內，並覆蓋住內側壁。後續蝕刻保護層，以去除位於第一開口內的部分保護層，以形成一第二開口。繼以設置電極結構，以使保護層夾設於電極結構與內側壁之間。之後施行熱處理製程。其中第一絕緣層包含第一材料，保護層包含第二材料，電極結構包含金屬材料，其中第一材料與金屬材料之間具有第一反應溫度，第二材料與金屬材料之間具有第二反應溫度，第二反應溫度大於第一反應溫度，熱處理的溫度高於第一反應溫度且低於第二反應溫度。

為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下。

本揭露提供了數個不同的實施例，可用於實現本揭露的不同特徵。為簡化說明起見，本揭露也同時描述了特定構件與佈置的範例。提供這些實施例的目的僅在於示意，而非予以任何限制。舉例而言，下文中針對「第一特徵形成在第二特徵上或上方」的敘述，其可以是指「第一特徵與第二特徵直接接觸」，也可以是指「第一特徵與第二特徵間另存在有其他特徵」，致使第一特徵與第二特徵並不直接接觸。此外，本揭露中的各種實施例可能使用重複的參考符號和/或文字註記。使用這些重複的參考符號與註記是為了使敘述更簡潔和明確，而非用以指示不同的實施例及/或配置之間的關聯性。

另外，針對本揭露中所提及的空間相關的敘述詞彙，例如：「在...之下」，「低」，「下」，「上方」，「之上」，「下」，「頂」，「底」和類似詞彙時，為便於敘述，其用法均在於描述圖式中一個元件或特徵與另一個元件或特徵的相對關係。除了圖式中所顯示的擺向外，這些空間相關詞彙也用來描述半導體元件在使用中以及操作時的可能擺向。隨著半導體元件的擺向的不同（旋轉90度或其它方位），用以描述其擺向的空間相關敘述亦應透過類似的方式予以解釋。

雖然本揭露使用第一、第二、第三等用語以敘述各種元件、部件、區域、層、及/或區塊(section)，但應了解這些元件、部件、區域、層、及/或區塊不應被該些用語所限制。該些用語僅是用以區分某一元件、部件、區域、層、及/或區塊與另一個元件、部件、區域、層、及/或區塊，其本身並不代表該元件有任何前置的序數，也不代表某一元件與另一元件之間的排列順序、或是製造方法上的順序。因此，在不背離本揭露之具體實施例之範疇下，下列所論述之第一元件、部件、區域、層、或區塊亦可以第二元件、部件、區域、層、或區塊之用語稱之。

本揭露中所提及的「約」或「實質上」之用語通常表示在一給定值或範圍的20%之內，較佳是10%之內，且更佳是5%之內，或3%之內，或2%之內，或1%之內，或0.5%之內。應注意的是，說明書中所提供的數量為大約的數量，亦即在沒有特定說明「約」或「實質上」的情況下，仍可隱含「約」或「實質上」之含義。

在本揭露中，「III-V族半導體」係指包含至少一III族元素與至少一V族元素的化合物半導體。其中，III族元素可以是硼(B)、鋁(Al)、鎵(Ga)或銦(In)，而V族元素可以是氮(N)、磷(P)、砷(As)或銻(Sb)。進一步而言，「III-V族半導體」可以是二元化合物半導體、三元化合物半導體、四元化合物半導體、四元以上的化合物半導體、或上述組合，但不限定於此，例如是氮化鋁(AlN)、氮化鎵(GaN)、磷化銦(InP)、砷化鋁(AlAs)、砷化鎵(GaAs)等二元化合物半導體；氮化鋁鎵(AlGaN)、氮化銦鎵(InGaN)、磷化鎵銦(GaInP)、砷化鋁鎵(AlGaAs)、砷化鋁銦(InAlAs)、砷化鎵銦(InGaAs)等三元半導體化合物；或氮化銦鋁鎵(InAlGaN)或其他的四元化合物半導體。端視需求，III-V族半導體亦可包括摻質，而具有特定導電型，例如N型或P型。

雖然下文係藉由具體實施例以描述本揭露的發明，然而本揭露的發明原理亦可應用至其他的實施例。此外，為了不致使本發明之精神晦澀難懂，特定的細節會被予以省略，該些被省略的細節係屬於所屬技術領域中具有通常知識者的知識範圍。

第1圖是本揭露實施例的半導體元件的剖面示意圖。如第1圖所示，半導體元件100，例如是高電子遷移率電晶體，包含半導體疊層104、絕緣結構114、電極結構130、及保護層120。絕緣結構114設置於半導體疊層104之上，且包含第一部分116。第一部份116包含第一開口170，且第一開口170暴露出絕緣結構114的內側壁162。保護層120設置於內側壁162與電極結構130之間，且包含第二開口172。電極結構130，設置於第一開口170中，與保護層120接觸，且經由第二開口172電性連接半導體疊層104。電極結構130包含金屬材料，絕緣結構114包含第一材料，保護層120包含第二材料，第二材料與金屬材料之間的反應溫度高於第一材料與金屬材料之間的反應溫度。

根據本揭露的一些實施例，由於保護層120會被設置於電極結構130和絕緣結構114的第一部分116之間，且構成保護層120的第二材料係選用與電極結構130的金屬材料之間的反應溫度會高於絕緣結構114的第一材料與電極結構130的金屬材料之間的反應溫度的材料。以上述選擇材料構成的保護層120可以避免電極結構130直接接觸絕緣結構114的第一部分116，而能避免不必要的化學反應(例如氧化反應)。藉此，可避免電極結構130和下方的半導體層之間受此化學反應而造成接觸電阻增加。

除了上述的各部件及層之外，半導體元件100可進一步包含其他選擇性的部件和層。以下就半導體元件100中的各部件及層進一步描述。

參照第1圖，半導體元件100包含基板102，基板102可以是磊晶基板(例如塊矽基板、碳化矽(SiC)基板、氮化鋁(AlN)基板、或藍寶石(sapphire)基板)、陶瓷基板、或絕緣層上覆半導體基板(例如絕緣層上覆矽(silicon on insulator, SOI)基板、或絕緣層上覆鍺(germanium on insulator, GOI)基板)，但不限定於此。基板102的整體或是表面具有電絕緣性，因而得以避免分別設置於基板102之上和之下的結構產生不必要的電連接。根據本揭露一些實施例，基板102的整體或是表面可具有電絕緣性，因而得以進一步避免分別設置於基板102之上和之下的結構產生不必要的電連接。然而，根據本揭露另一些實施例，基板102亦可以具有導電性，而不侷限於絕緣基板。根據一些實施例，基板102亦可以被移除，致使半導體疊層104的底面被暴露出。

半導體疊層104會設置於基板102之上，且包含多層的III-V族半導體層。舉例而言，半導體疊層104由下至上依序包含緩衝層106、通道層108、及阻障層110。緩衝層106可以用於降低存在於基板102和半導體疊層104之間的應力或晶格不匹配的程度，緩衝層106可包括複數個III-V族子半導體，該些子半導體層可以構成組成比例漸變層(composition ratio gradient layers)或超晶格結構(supper lattice structure)。其中，組成漸變層係指彼此相鄰的子半導體層的組成比例會沿著某一方向持續變化，例如是組成比例漸變的氮化鋁鎵(Al _xGa _(1-x)N)，且沿著遠離基板102的方向，所述X值會以連續或階梯變化方式遞減。超晶格結構係包含組成比例略有差異且交替堆疊的子半導體層，這些子半導體層彼此相鄰且成對出現(例如成對的Al _x1Ga _(1-x1)N及Al _x2Ga _(1-x2)N，0≤X1≤0.2，0.2≤X2≤0.5)，以作為超晶格結構中的最小重複單元。

通道層108會被設置於基板102之上，例如是被設置於緩衝層106之上。通道層108可包含一層或多層III-V族半導體層，且III-V族半導體層的成份可以是GaN、AlGaN、InGaN或InAlGaN，但不限定於此。舉例而言，通道層108係為未摻雜的III-V族半導體，例如是未摻雜的GaN(undoped-GaN, u-GaN)。

阻障層110會被設置於通道層108上。阻障層110可包含一層或多層III-V族半導體層，且其組成會不同於通道層108的III-V族半導體。舉例來說，阻障層110的材料可包含能隙大於通道層114的材料能隙，例如AlN、Al _xGa _(1-x)N(0＜x＜1)或其組合。根據一實施例，阻障層110可以是N型III-V族半導體，例如是本質上為N型的AlGaN層，但不限定於此。

由於通道層108和阻障層110間具有不連續的能隙，藉由將通道層108及阻障層110互相堆疊設置，於通道層114中靠近其和阻障層116的異質接面形成一位能井，電子會因壓電效應(piezoelectric effect)而被聚集於位能井，因而產生高電子遷移率的薄層，亦即二維電子氣(2-DEG)區域109。

根據不同的需求，半導體疊層104內可包含其他的半導體層，例如III-V族半導體層，被設置於基板102和緩衝層106之間，或是緩衝層106和阻障層110之間。舉例而言，半導體疊層104內可進一步包含成核層(圖未示)或高電阻層(圖未示)。其中，成核層是III-V族半導體層，例如AlN等氮化物半導體層，其可讓設置於成核層上方的半導體層具有較佳的結晶性。高電阻層，例如碳摻雜氮化鎵(c-GaN)，會被設置於緩衝層106之上，其相較於其他的層具有較高的電阻率，因此可避免設置於高電阻層上的半導體層和基板102間產生漏電流。

蓋層112會被設置於半導體疊層104之上，而位於絕緣結構114與半導體疊層104之間，其可用於消除或減少存在於阻障層110表面的表面缺陷，進而提昇二維電子氣區域109的電子遷移率。蓋層112亦可用於保護下方的半導體疊層104，以避免半導體疊層104在蝕刻製程中受到損傷，例如接觸口蝕刻製程。參照第1圖下方的局部區域放大圖，蓋層112包含凹陷部121及延伸部123，且延伸部123設置於凹陷部121的週邊。凹陷部121的底面具有寬度，例如第三寬度W3。延伸部123包含氮化物絕緣材料，例如氮化矽(SiN)，凹陷部121的材料包含與延伸部123的組成相同的元素，例如都含有矽和氮，但是凹陷部121會額外包含導電成分，例如鋁、鎢、鈦、釩、鋯、鉭等金屬成分或其合金，使得凹陷部121整體的導電率高於延伸部123的導電率(亦即延伸部123的電阻率高於凹陷部121的電阻率)。

絕緣結構114會被設置於蓋層112之上。絕緣結構114除了包含第一部分116之外，還進一步包含第二部分118，且第二部分118被設置於第一部分116之上。參照第1圖下方的局部區域放大圖，第一部分116的第一開口170的底面具有第一寬度W1。第一部分116的內側壁162是傾斜面或上凹面，且第一部分116另包含頂面164(或稱為上表面)。第一部分116的組成材料(即第一材料)及第二部分118的組成材料會相異於蓋層112的組成材料。第一部分116的第一材料可包含氧化物絕緣材料，例如氧化矽或氮氧化矽；第二部分118的組成材料亦可包含氧化物絕緣材料，且可相同或相異於第一材料。

保護層120設置於絕緣結構114的第一部分116之上，使得保護層120的一部分會填入第一部分116的第一開口170，而順向覆蓋住第一部分116的內側壁162；保護層120的其他部分則會延伸至第一開口170之外，而順向覆蓋第一部分116的部分頂面164。兩相對設置的保護層120會定義出第二開口172，且第二開口172的底面具有第二寬度W2。雖然保護層120在第1圖中係彼此分離，然而從俯視方向觀察，兩相對設置的保護層120係彼此相連而為連續層，兩者會共同環繞第二開口172。保護層120的第二材料可包含氮化物材料，例如氮化鈦、氮化釩、氮化鋯、或氮化鉭，而且可以是單層或多層結構，例如是Ti/TiN等堆疊結構。

電極結構130，例如汲極電極132及源極電極134，會被設置於蓋層112之上。電極結構130除了會填入第二開口172之外，亦會填入位於蓋層104中的凹槽174，而得以電連接其下方的半導體層，例如電連接通道層108及阻障層110。其中，電極結構130會和下方的蓋層112及半導體疊層104中的部分層(例如通道層108)產生歐姆接觸(ohmic contact)。電極結構130的材料為低阻抗金屬，例如鋁，但不限定於此。

以下就蓋層112、絕緣結構114(包含第一部分116及第二部分118)、保護層120及電極結構130之間的配置關係加以描述。參照第1圖下方的局部區域放大圖，蓋層112的凹陷部121會位於第一部分116的第一開口170及保護層120的第二開口172的下方，並與第二開口172重疊，使得蓋層112的凹陷部121自第二開口172的底面暴露出。保護層120會被夾設於電極結構130和第一部分116之間，使得電極結構130會和第一部分116完全分離且不會直接接觸。此外，延伸至第一開口170之外的保護層120會介於絕緣結構114的第一部分116的頂面164與電極結構130之間。第二部分118會覆蓋第一部分116的頂面164、保護層120的上部側壁及頂面、及電極結構130的上部側壁及頂面。

針對絕緣結構114的第一部分116、保護層120及電極結構130的組成材料，當電極結構130的組成材料是易氧化的導電材質時(例如功函數介於4.0 eV至4.4 eV之金屬)，其容易和第一部分116中的非金屬成份產生化學反應(例如氧化反應)，而生成導電性較低的產物(例如金屬氧化物)。為了避免此導電性較低的產物的生成，保護層120會被設置於電極結構130和第一部分116之間，且保護層120的第二材料與電極結構130之間的反應溫度會高於絕緣結構114的第一材料與電極結構130之間的反應溫度，所以得以避免電極結構130直接接觸絕緣結構114的第一部分116。在此情況下，能避免電極結構130和鄰接的絕緣結構114的第一部分116產生化學反應，進而避免電極結構130本身的電阻率增加。於一些實施例中，保護層120的第二材料與電極結構130之間的反應溫度會高到包含保護層120的第二材料係與電極結構130的金屬材料之間不反應的情況。在此情況下，能避免電極結構130直接接觸絕緣結構114的第一部分116產生化學反應。

半導體元件100可包含額外的導電層，例如閘極電極136，設置於電極結構130的一側，例如是設置於兩個電極結構130之間。閘極電極136會被設置於蓋層112之上，且填入位於絕緣結構114中的接觸開口，使得部分的閘極電極136會貫穿絕緣結構114的第一部分116和第二部分118。進一步而言，閘極電極136是不對稱的結構，且閘極電極136會朝向汲極電極132延伸。此延伸部分及對應末端會覆蓋住絕緣結構114的第一部分116和第二部分118，而能作為半導體元件100的場板，以調控下方的半導體疊層104中的電場分布及/或電場峰值大小

根據本揭露的一些實施例，閘極電極136、位於閘極電極136正下方的蓋層112、及位於閘極電極136下方的通道層108會構成金屬-絕緣體-半導體(metal-insulator-semiconductor, MIS)的電容結構。在此情況下，當在操作半導體元件100時，電流會受到蓋層112的阻擋，而不會在電極130及通道層108之間流通。此外，根據本揭露的一些實施例，閘極電極136可以貫穿蓋層112而直接接觸的阻障層110，並且和阻障層110構成蕭基接觸結構。在此情況下，當在操作半導體元件100時，電流便不易流經閘極電極136和阻障層110之間所構成的蕭基接觸(Schottky contact)接面。

第三絕緣層，例如層間介電層140，會被設置於絕緣結構114及閘極電極136之上。層間介電層140中包含接觸口，以分別暴露出下方的汲極電極132及源極電極134。

至少兩個焊墊結構150會被設置於層間介電層140中的接觸口，以分別電連接至汲極電極132及源極電極134，焊墊結構150的頂面會被暴露出於層間介電層140，以作為半導體元件100和外部元件產生電連接的區域。半導體元件100亦可以包含另一焊墊結構(圖未示)，電連接至電極結構(例如是閘極電極136)。層間介電層140的組成包含絕緣材料，例如是Si ₃N ₄及AlN等氮化物絕緣材料、Al ₂O ₃、SiON及SiO ₂等氧化物絕緣材料，但不限定於此。

除了上述實施例之外，本揭露的半導體元件亦可能有其它的實施態樣，而不限於前述。下文將進一步針對半導體元件的變化型進行說明。為簡化說明，以下說明主要針對各實施例不同之處進行詳述，而不再對相同之處作重覆贅述。此外，本揭露中的各種實施例可能使用重複的參考符號和/或文字註記。使用這些重複的參考符號與註記是為了使敘述更簡潔和明確，而非用以指示不同的實施例及/或配置之間的關聯性。

第2圖是本揭露變化型實施例的半導體元件的局部區域的剖面示意圖。如第2圖所示，第2圖的半導體元件200的結構類似於第1圖的半導體元件100的結構，兩者之間的主要差異在於，第2圖的絕緣結構的第一部分116進一步包含末端部117及延伸部119。末端部117被設置於半導體疊層104和保護層120之間，而延伸部119會自末端部117的一側延伸出，且末端部117的頂面高於延伸部119的頂面。在此情況下，即便末端部117的頂面高於延伸部119的頂面，延伸部119仍會覆蓋住半導體疊層104的頂面和側壁。

為了使本技術領域中具有通常知識者可據以實現本揭露的發明，以下進一步具體描述本揭露的半導體元件的製作方法。

第3圖至第9圖是本揭露實施例的製作半導體元件的剖面示意圖。第10圖是本揭露實施例的製作半導體元件的流程圖。參照第3圖的剖面300，在製作方法400的步驟402，提供半導體疊層，例如是提供設置於基板102之上的半導體疊層104。半導體疊層104中的各半導體層會經由磊晶或沉積製程而被依序形成於基板102的表面之上。舉例而言，可藉由施行分子束磊晶(molecular-beam epitaxy, MBE)、有機金屬化學氣相沉積(metal-organic chemical vapor deposition, MOCVD)、氫化物氣相磊晶(hydride vapor phase epitaxy, HVPE)、原子層沉積(atomic layer deposition, ALD)或其他合適的方式，以形成半導體疊層104中的各半導體層。在形成半導體疊層104之後，會形成蓋層112於半導體疊層104之上，形成的方式例如施行氣相沉積製程形成蓋層112。在後續的蝕刻製程中，蓋層112會作為蝕刻停止層。此外，蓋層112亦可作為鈍化層，以保護下方的半導體疊層104。舉例而言，蓋層112的材料包括氮化物絕緣材料(例如氮化矽(Si ₃N ₄)、氮氧化矽(SiON)、氮化鋁(AlN))、氧化物絕緣材料(例如氧化鋁(Al ₂O ₃)、氧化矽(SiO _x))、或半導體材料(例如氮化鎵(GaN))，但不限定於此。接著，會施行蝕刻製程，以移除部分的蓋層112及部分的半導體疊層104，以形成凸出的平台區(mesa)180，此平台區180會被用以容納半導體元件的閘極電極、源極電極、及汲極電極。

接著，在製作方法400的步驟404，設置第一絕緣層於半導體疊層之上，其中第一絕緣層包含第一開口，且第一開口暴露出第一絕緣結構的內側壁。如第4圖的剖面302所示，藉由施行沉積製程，例如氣相沉積製程，以形成覆蓋半導體疊層104及蓋層112的第一絕緣層，例如第一部分116。第一部分116的材料會不同於蓋層112的材料，舉例而言，第一部分116的材料包含氧化矽(SiO _x)、或氧化鋁(Al ₂O ₃)氧化物絕緣材料，或氮化矽(Si ₃N ₄)、氮氧化矽(SiON)氮化物絕緣材料，但不限定於此。此外，第一部分116不限於是單層結構，其亦可以是多層堆疊結構。在形成第一部分116之後，蝕穿第一部分116的部分區域，以形成第一開口170。第一開口170的底面具有第一寬度W1，其暴露出第一絕緣層(例如第一部分116)的內側壁162，且暴露出下方的蓋層112。

之後，在製作方法400的步驟406，填入保護層於第一開口內，並覆蓋住內側壁。如第5圖的剖面304所示，保護層120會被順向的形成於第一部分116的表面，以覆蓋住第一部分116的內側壁162及頂面164，並填入至第一開口170。由於第一部分116的厚度大於保護層120的厚度，因此第一開口170不會被第一部分116填滿。

接著，在製作方法400的步驟408，蝕刻保護層，以移除位於第一開口內的保護層。如第6圖的剖面306所示，藉由施行光微影和蝕刻製程，以移除位於第一開口170底面的保護層120，且部分的保護層120仍會覆蓋住第一部分116的內側壁162。此外，部分的蓋層112可於此步驟被移除，以於蓋層112中形成凹槽174。此時，蓋層112包含凹陷部121及延伸部123。在蝕刻保護層120之後，保護層120中會形成第二開口172，且第一部分116的內側壁162仍會被保護層120覆蓋。

接著，在製作方法400的步驟410，設置電極結構，以使保護層夾設於電極結構與內側壁之間。如第7圖的剖面308所示，電極結構130，例如汲極電極132及源極電極134，會填入保護層120中的開口，使得保護層120被夾設於電極結構130和內側壁162之間。形成電極結構130的方式可包含先設置導電層(圖未示)於第一部分116之上。導電層的材料包括金屬、合金或其堆疊層，堆疊層例如是Ti/Al、Ti/Al/Ti/TiN、Ti/Al/Ti/Au、Ti/Al/Ni/Au或Ti/Al/Mo/Au，但不限定於此。然後施行蝕刻製程，以蝕刻導電層，而形成電極結構130。在蝕刻形成電極結構130的過程中，未被電極結構130覆蓋住的保護層120會被移除，且蓋層112及第一部分116亦可以被部分蝕刻，而使得未被電極結構130覆蓋住的第一部分116的厚度被減薄。

然後，在製作方法400的步驟412，施行熱處理製程，其中熱處理的溫度高於第一反應溫度且低於第二反應溫度。仍如第7圖的剖面308所示，熱處理製程，例如是製程溫度高於600℃。於一些實施例中，熱處理製程溫度低於900℃。在熱處理製程溫度範圍且在惰性氛圍下進行的退火製程(anneal)，會讓電極結構130和下方的阻障層110及通道層108的至少其中之一者產生歐姆接觸。在施行熱處理製程的過程中，因絕緣結構114的第一材料與電極結構130的金屬材料之間的反應溫度(即第一反應溫度)低於或等於熱處理製程溫度，為避免兩者起反應，因此選擇適當材料的保護層120設置於電極結構130和第一部分116之間。選擇作為保護層120的第二材料與電極結構130的金屬材料之間的反應溫度(即第二反應溫度)會高於熱處理製程溫度，甚至於兩者之間不起反應，因此可以避免電極結構130和絕緣結構114的第一部分116產生化學反應，進而避免電極結構130的電阻率增加。此外，在施行熱處理製程的過程中，電極結構130中的金屬成份(例如鋁)會擴散至蓋層112的凹陷部121中，而使得凹陷部121中包含電極結構130中的金屬成份，並使得凹陷部121的電阻率低於周遭延伸部123的電阻率。接著，施行光微影及蝕刻製程，以於第一部分116中形成第一接觸口182，例如閘極接觸口，而暴露出部分的蓋層112。形成第一接觸口182的蝕刻製程包含乾蝕刻或濕蝕刻。以濕蝕刻製程為例，藉由濕蝕刻製程的側向蝕刻特性，第一接觸口182的內側壁會呈現傾斜狀而非垂直狀，使得在後續膜層披覆時，膜層能有較佳披覆性(例如階梯覆蓋性)，而得以提升元件信賴性。

在完成如第7圖所示的製程階段後，接著如第8圖的剖面310所示，施行沉積製程，例如氣相沉積製程，以形成順向性覆蓋第一部分116的第二部分118。第二部分118的材料會不同於蓋層112的材料，且第二部分118的材料與第一部分116的材料可以相同或不同。舉例而言，第二部分118的材料包含絕緣材料，例如是Si ₃N ₄及AlN等氮化物絕緣材料、或是Al ₂O ₃、SiON及SiO ₂等氧化物絕緣材料，但不限定於此。此外，第二部分118不限於是單層結構，其亦可以是多層堆疊結構。之後，對第二部分118施行蝕刻製程，例如乾蝕刻或濕蝕刻製程，以於第二部分118中形成第二接觸口184，例如閘極接觸口。當完成對第二部分118的蝕刻製程之後，第一部分116及第二部分118會展現出階梯輪廓。於一些實施例中，第一接觸口182的寬度小於第二接觸口184的寬度。於一些實施例中，第一接觸口182的寬度大於第二接觸口184的寬度，亦即第二部分118順應形成於第一部分116上且延伸至第一接觸口182內，在第一接觸口182內形成第二接觸口184。

接著，藉由施行沉積和圖案化製程，以於第二部分118之上形成導電層，例如閘極電極136，且閘極電極136會填滿第一接觸口182及第二接觸口184。閘極電極136會自第二接觸口184往外延伸，且具有不對稱的剖面結構。閘極電極136的材料可包含金屬、合金、半導體材料、或其堆疊層。舉例而言，閘極電極136可包含金(Au)、鎳(Ni)、鉑(Pt)、鈀(Pd)、銥(Ir)、鈦(Ti)、鉻(Cr)、鎢(W)、鋁(Al)、銅(Cu)、鉬(Mo)等其它合適的導電材料、或前述之組合。

在完成第8圖的製程階段之後，接著如第9圖的剖面312所示，形成第三絕緣層，例如層間介電層140，以覆蓋保護層120、電極結構130、第二絕緣層118、及閘極電極136。接著，在層間介電層140中形成第三接觸口186，例如焊墊接觸口，以分別暴露出下方的汲極電極132及源極電極134。層間介電層140的組成是絕緣材料，例如是Si ₃N ₄及AlN等氮化物絕緣材料、或是Al ₂O ₃、SiON及SiO ₂等氧化物絕緣材料，但不限定於此。

後續會形成至少兩個焊墊結構(圖未示)，設置於層間介電層140的第三接觸口186中，以分別電連接至汲極電極132及源極電極134。焊墊結構132的頂面會被暴露出於層間介電層140，以作為半導體元件100和外部元件產生電連接的區域。亦可以形成另一焊墊結構(圖未示)，以電連接至閘極電極136。至此，可獲得如第1圖所示的半導體元件100。以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

100:半導體元件 102:基板 104:半導體疊層 106:緩衝層 108:通道層 109:二維電子氣區域 110:阻障層 112:蓋層 114:絕緣結構 116:第一部分 117:末端部 118:第二部分 119:延伸部 120:保護層 121:凹陷部 123:延伸部 130:電極結構 132:汲極電極 134:源極電極 136:閘極電極 140:層間介電層 150:焊墊結構 162:內側壁 164:頂面 170:第一開口 172:第二開口 174:凹槽 180:平台區 182:第一接觸口 184:第二接觸口 186:第三接觸口 200:半導體元件 300:剖面 302:剖面 304:剖面 306:剖面 308:剖面 310:剖面 312:剖面 400:製作方法 402:步驟 404:步驟 406:步驟 408:步驟 410:步驟 412:步驟 W1:第一寬度 W2:第二寬度 W3:第三寬度

為了使下文更容易被理解，在閱讀本揭露時可同時參考圖式及其詳細文字說明。透過本文中之具體實施例並參考相對應的圖式，俾以詳細解說本揭露之具體實施例，並用以闡述本揭露之具體實施例之作用原理。此外，為了清楚起見，圖式中的各特徵可能未按照實際的比例繪製，因此某些圖式中的部分特徵的尺寸可能被刻意放大或縮小。第1圖是本揭露實施例的半導體元件的剖面示意圖，其中半導體元件包含設置於電極結構和絕緣結構之間的保護層。第2圖是本揭露變化型實施例的半導體元件的局部區域的剖面示意圖。第3圖至第9圖是本揭露實施例的製作半導體元件的剖面示意圖。第10圖是本揭露實施例的製作半導體元件的流程圖。

100:半導體元件

102:基板

104:半導體疊層

106:緩衝層

108:通道層

109:二維電子氣區域

110:阻障層

112:蓋層

114:絕緣結構

116:第一部分

118:第二部分

120:保護層

121:凹陷部

123:延伸部

130:電極結構

132:汲極電極

134:源極電極

136:閘極電極

140:層間介電層

150:焊墊結構

162:內側壁

164:頂面

170:第一開口

172:第二開口

174:凹槽

W1:第一寬度

W2:第二寬度

W3:第三寬度

Claims

一種半導體元件，包含：一半導體疊層；一絕緣結構，設置於該半導體疊層之上，包含一第一部分，該第一部份包含一第一開口，且該第一開口暴露出該絕緣結構的一內側壁；一電極結構，包含一金屬材料；以及一保護層，設置於該內側壁與該電極結構之間，包含一第二開口；其中，該電極結構，設置於該第一開口中，與該保護層接觸，且經由該第二開口電性連接該半導體疊層；其中，該絕緣結構包含一第一材料，該保護層包含一第二材料，該第二材料與該金屬材料之間的一反應溫度高於該第一材料與該金屬材料之間的一反應溫度。
如請求項1所述之半導體元件，其中該電極結構填滿該第二開口。
如請求項1所述之半導體元件，其中該保護層的一部份位於該第一開口之外，且位於該絕緣結構的該第一部分的一上表面上。
如請求項3所述之半導體元件，其中該保護層的該部份係介於該上表面與該電極結構之間。
如請求項4所述之半導體元件，其中該電極結構藉由該保護層與該絕緣結構之該第一部分彼此完全分離不接觸。
如請求項1所述之半導體元件，其中該保護層順向性覆蓋住該第一部分的一頂面及該內側壁。
如請求項1所述之半導體元件，其中該第一材料包含一氧化物材料。
如請求項7所述之半導體元件，其中該氧化物材料包含氧化矽或氮氧化矽。
如請求項1所述之半導體元件，其中該第二材料包含一氮化物材料。
如請求項9所述之半導體元件，其中該氮化物材料包含氮化鈦、氮化釩、氮化鋯、氮化鉭。
如請求項1所述之半導體元件，其中該絕緣結構更包含一第二部分，該第二部份覆蓋該第一部分、該電極結構及該保護層。
如請求項11所述之半導體元件，更包含一導電層，設置於該電極結構的一側，其中該導電層的一末端覆蓋該絕緣結構的該第一部分及該第二部分。
如請求項12所述之半導體元件，其中該導電層的一部分貫穿該第二部分。
如請求項1所述之半導體元件，其中該絕緣結構的該第一部分更包含：一末端部，介於該半導體疊層及該保護層之間；以及一延伸部，自該末端部的一側延伸出，其中該末端部的頂面高於該延伸部的頂面。
如請求項1所述之半導體元件，更包含一蓋層，設置於該絕緣結構及該半導體疊層之間，其中該第二開口暴露出該蓋層。
如請求項15所述之半導體元件，其中該蓋層包含一凹陷部，該第二開口暴露該凹陷部，且與該凹陷部重疊。
如請求項11所述之半導體元件，其中該蓋層更包含一延伸部，設置於該凹陷部的週邊，其中該延伸部的電阻率高於該凹陷部的電阻率，且該延伸部及該凹陷部的組成部分相同。
如請求項1所述之半導體元件，該電極結構包含源極電極或汲極電極。
如請求項1所述之半導體元件，其中該電極結構與該半導體疊層之間展現歐姆接觸。
一種半導體元件的製作方法，包含：提供一半導體疊層；設置一第一絕緣層於該半導體疊層之上，其中該第一絕緣層包含一第一開口，且該第一開口暴露出該第一絕緣層的一內側壁；填入一保護層於該第一開口內，並覆蓋住該內側壁；蝕刻該保護層，以去除位於該第一開口內的部分該保護層以形成一第二開口；設置一電極結構，以使該保護層夾設於該電極結構與該內側壁之間；以及施行一熱處理製程；其中該第一絕緣層包含一第一材料，該保護層包含一第二材料，該電極結構包含一金屬材料，其中該第一材料與該金屬材料之間具有一第一反應溫度，該第二材料與該金屬材料之間具有一第二反應溫度，該第二反應溫度大於該第一反應溫度，該熱處理的溫度高於該第一反應溫度且低於該第二反應溫度。
如請求項20所述之半導體元件的製作方法，其中，該第一絕緣層的厚度大於該保護層的厚度。
如請求項20所述之半導體元件的製作方法，其中設置該電極結構的步驟包含：設置一導電層於該第一絕緣層之上；以及施行蝕刻製程，以蝕刻該導電層及該第一絕緣層。
如請求項20所述之半導體元件的製作方法，其中該第二開口暴露該半導體疊層的一部分，該電極結構位於該第二開口，且在施行該熱處理製程後，該電極結構與該半導體疊層之間展現出歐姆接觸。
如請求項20所述之半導體元件的製作方法，其中在施行該熱處理製程之後，更包含：設置一第二絕緣層，覆蓋該半導體疊層、該第一絕緣層、該保護層、及該電極結構；蝕刻該第二絕緣層，以形成一接觸口；設置一導電層於該第二絕緣層之上，並填入該接觸口之中；以及設置一第三絕緣層，覆蓋該保護層、該電極結構、該第二絕緣層、及該導電層。
如請求項20所述之半導體元件的製作方法，其中：在設置該第一絕緣層之前，更包含設置一蓋層於該半導體疊層之上；在蝕刻該保護層之前，暴露出該蓋層的一部分；在設置該電極結構之前，蝕刻該蓋層的該部分；以及在施行該熱處理製程之後，該蓋層的該部分包含該電極結構的金屬成份。