TW202343719A - 離散功率半導體封裝 - Google Patents
離散功率半導體封裝 Download PDFInfo
- Publication number
- TW202343719A TW202343719A TW112113104A TW112113104A TW202343719A TW 202343719 A TW202343719 A TW 202343719A TW 112113104 A TW112113104 A TW 112113104A TW 112113104 A TW112113104 A TW 112113104A TW 202343719 A TW202343719 A TW 202343719A
- Authority
- TW
- Taiwan
- Prior art keywords
- power semiconductor
- semiconductor package
- discrete power
- lead
- heat sink
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 102
- 235000012431 wafers Nutrition 0.000 claims description 70
- 230000009977 dual effect Effects 0.000 claims description 5
- 238000013461 design Methods 0.000 description 9
- 229910000679 solder Inorganic materials 0.000 description 8
- 230000002457 bidirectional effect Effects 0.000 description 6
- 239000002131 composite material Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000035882 stress Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000003754 machining Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- -1 Compound Compound Chemical class 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 230000006355 external stress Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
- H01L23/4093—Snap-on arrangements, e.g. clips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
- H01L23/49551—Cross section geometry characterised by bent parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
- H01L23/49551—Cross section geometry characterised by bent parts
- H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/564—Details not otherwise provided for, e.g. protection against moisture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
- H01L2224/40175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Geometry (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本發明涉及離散功率半導體封裝,其包括半導體晶片、散熱器、第一引線、第二引線和夾片。散熱器鄰近半導體晶片並從半導體晶片吸走熱量。夾片將半導體晶片結合至散熱器,並包括晶片連結器、第一端子和第二端子。晶片連結器位於半導體晶片的頂部。第一端子連接至第一引線,且第二端子連接至第二引線。
Description
本揭露的實施例涉及離散半導體封裝,並且更具體地涉及高可靠性的TO-263的離散半導體封裝。
離散半導體為一種指定用於執行基礎電子功能的裝置,並且該離散半導體是本身不可分割為獨立的功能部件。功率半導體用作功率電子器件中的開關或整流器。二極體、電晶體、閘流電晶體(thyristor)和整流器都是離散功率半導體的示例。從較低功率系統到較高功率系統,離散功率半導體存在於各種不同的環境中。
有許多用於容納離散功率半導體的封裝。例如,TO-263是一種用於表面式地安裝在印刷電路板(PCB)上的半導體封裝類型。TO-263符合JEDEC標準,其中JEDEC為全球微電子行業標準組織。一種封裝的特徵在於大致矩形立方體的形狀,TO-263在其底側上具有扁平散熱器,並且引線(端子)彎曲以抵靠PCB的表面布置。TO-263封裝在其底表面上也具有較大的熱平面(thermal plane),其用於與引線一起連接至PCB。
離散功率半導體封裝的一個發展方向為更高的可靠性,尤其是對於汽車和航空產品而言。現有TO-263封裝設計用於商業應用,但無法通過汽車和航空應用所需的高濕度測試。
TO-263封裝符合AEC Q101標準。AEC-Q101為一項全球標準,其定義了汽車應用中使用的離散(主動)電子部件(例如電晶體、二極體、閘流電晶體)的最小壓力測試驅使的要求和條件。AEC Q101就緒型(AEC Q101-ready)封裝採用線接合工藝(wire bonding process)。線接合為一種固相焊接工藝,其中兩種金屬材料(線材和焊盤表面)緊密接觸,以形成線接合。不幸地,線接合TO-263封裝呈現非常低的散熱速度。此外,這些封裝為單向的,而一些汽車和航空客戶需要雙向產品。
就這些和其它考慮而言,本改進方案可以有所幫助。
提供此概述是為了以簡化形式介紹將在下文的詳細描述中進一步描述的一些概念。本概述不旨在標識所要求保護的主題的關鍵或必要特徵,也不旨在用於幫助確定所要求保護的主題的範圍。
根據本揭露的離散功率半導體封裝的示例性實施例可包括半導體晶片、散熱器、第一引線、第二引線和夾片。散熱器鄰近半導體晶片並從半導體晶片吸走熱量。夾片將半導體晶片結合至第一引線和第二引線,並且該夾片包括晶片連結器、第一端子和第二端子。晶片連結器位於半導體晶片的頂部。第一端子連接至第一引線,並且第二端子連接至第二引線。
揭露了一種支持瞬態電壓抑制半導體裝置(比如閘流電晶體、可控矽整流器和三端雙向可控矽開關)的離散功率半導體封裝。作為一種TO-263封裝的類型,離散功率半導體封裝特徵在於散熱器採用雙規引線框設計。散熱器包括用於容納半導體晶片的晶片托盤平台和圍繞該散熱器的凸緣。晶片托盤平台和凸緣保護晶片以免受潮。離散功率半導體封裝特徵還在於用於將半導體晶片結合至散熱器的夾片。該夾片包括晶片連結器和用於連接至引線框的引線的兩個端子。離散功率半導體封裝支持單向半導體晶片和雙向半導體晶片。
為方便和清楚起見,比如「頂部」、「底部」、「上部」、「下部」、「垂直」、「水平」、「側向」、「橫向」、「徑向」、「內部」、「外部」、「左側」和「右側」的術語可在本文中用於描述特徵和部件的相對放置和定向,每個相對於在本文提供的透視圖、分解透視圖和截面視圖中出現的其他特徵和部件的幾何形狀和定向。所述術語並非旨在限制,包括特別提及的詞語、其中的衍生詞以及類似含義的詞語。
圖1A至圖1C為根據示例性實施例的用於容納離散半導體的離散功率半導體封裝(DPSP)100的代表性示意圖。圖1A為DPSP 100的側視圖;圖1B為不具有封包複合物的DPSP的透視圖;而圖1C為具有封包複合物的DPSP的透視圖。在示例性實施例中,DPSP 100為TO-263封裝的類型。此外,在一些實施例中,DPSP 100容納瞬態電壓抑制裝置,比如閘流電晶體。在其他實施例中,DPSP 100容納可控矽整流器(SCR)。在再其他的實施例中,DPSP 100容納兩個背對背(back-to-back)的SCRs,稱為三端雙向可控矽開關。閘流電晶體和SCR為單向裝置,而三端雙向可控矽開關為雙向裝置。因此,在示例性實施例中,DPSP 100適用於單向半導體裝置或雙向半導體裝置。
DPSP 100的特徵在於半導體晶片104、散熱器112和夾片120。散熱器112被設計用於從半導體晶片104吸走熱量,並且其特徵在於側壁128和三個引線(端子)114、116和118。在示例性實施例中,側壁128設置在DPSP 100的一側,且三個引線114、116和118設置在第二側,其中第二側與側壁相反。在示例性實施例中,在散熱器112的頂部表面上設置有用於安置半導體晶片104的晶片托盤平台106。在示例性實施例中,凸緣110圍繞晶片托盤平台106,其中凸緣圍繞散熱器112。
散熱器112、兩個引線114、118和端部引線116連結為一體件,因此在本領域中被稱為雙規引線框設計。在示例性實施例中,散熱器112、晶片托盤平台106、側壁128和引線114、116、118由單一的單體導電材料形成,比如銅或銅合金。
除了有助於防止濕氣進入半導體晶片104,凸緣110和晶片托盤平台106還有助於將半導體晶片保持在適當位置。在示例性實施例中,晶片托盤平台106略微大於半導體晶片104,並在周向邊緣處升高。因此,晶片托盤平台106在半導體晶片104周圍提供了一種「柵欄(fence)」,其有助於防止濕氣進入晶片。
當DPSP 100 位於印刷電路板(PCB)上時,可能存在導致內應力的外應力(比如彎曲或折疊),尤其是在半導體晶片104上。尤其是在惡劣的工作環境中,比如可能出現在汽車應用中,DPSP 100可能遭受機械應力、濕氣、灰塵、碎片等的影響。在示例性實施例中,DPSP 100的新穎設計保護半導體晶片104免受這些外部機械壓力的影響,並降低內應力。
除了散熱器112、晶片托盤平台106和側壁128之外,雙規引線框設計更包括第一引線114、第二引線116和第三引線118。在示例性實施例中,第二引線116連接至散熱器112,而第一引線114和第三引線118與散熱器分離,然而這仍是雙規引線框設計的一部分。雙規引線框設計的選定元件,包括集成散熱器112、晶片托盤平台106和三根引線114、116和118,將在下文的圖2A至圖2C中進行了更詳細地描述和示出。
在示例性實施例中,DPSP 100更包括設置在半導體晶片104上的夾片120,該夾片將半導體晶片保持在適當位置。此外,夾片120與散熱器112的引線114和118接合,以在它們之間建立電連接。大致地,夾片120包括晶片連結器122、第一夾片端子124和第二夾片端子126。晶片連結器122為夾片120的設置在半導體晶片104上的一部分。在示例性實施例中,晶片連結器122在形狀上基本上為矩形,並且覆蓋半導體晶片104的大部分,然而半導體晶片的一些部分在晶片連結器的邊緣處可見。換句話說,夾片120的晶片連結器122具有第一表面面積,而半導體晶片104具有第二表面面積,其中第二表面積略微大於第一表面面積。
第一夾片端子124和第二夾片端子設置在晶片連結器122的相對側。在示例性實施例中,第一夾片端子124為第二夾片端子126的鏡像。在示例性實施例中,晶片連結器122、夾片120的第一夾片端子124和第二夾片端子126由單一的單體導電材料形成,比如銅或銅合金。
第一夾片端子124設計為與散熱器112的第一引線114連接,而第二夾片端子126設計為與散熱器的第三引線118連接。由於第一引線114和第三引線118在其端部處未連接至散熱器112,因此夾片120,或者更準確地說,第一夾片端子124和第二夾片端子126分別在第一引線114和第三引線118之間建立連接,使得引線連接至散熱器112。在下文的圖3A至圖3D中更詳細地描述和示出了夾片120。
在示例性實施例中,如圖1A和圖1C所示,DPSP 100的內部結構被封包在複合物102中,比如環氧複合物。此外,在示例性實施例中,DPSP 100的部件使用焊膏彼此連接。例如,在半導體晶片104和散熱器112之間設置有焊膏。因此,焊膏將沉積在散熱器112的頂部表面和半導體晶片104的底部表面上。類似地,焊膏設置在夾片120的晶片連結器122和半導體晶片104之間。因此,焊膏將沉積在半導體晶片104的頂部表面和晶片連結器122的底部表面上。此外,焊膏將沉積在夾片120的第一夾片端子124和第二夾片端子126與散熱器112的相應引線114、118之間。因此,焊膏將沉積在第一引線114的頂部表面和第一夾片端子124的底部表面上,並且焊膏將沉積在第三引線118的頂部表面和第二夾片端子126的底部表面上。
圖2A至圖2C為根據示例性實施例的在圖1A至圖1C的DPSP 100中使用的雙規引線框設計的一些元件的代表性示意圖。圖2A為散熱器112的俯視圖,圖2B為其側視圖,且圖2C為其的透視圖。如上所述,散熱器112包括側壁128,晶片托盤平台106設置在散熱器上方,以用於保持半導體(未示出),其中凸緣110圍繞散熱器。
在示例性實施例中,散熱器112的特徵在於保護凹口202和204,其設置在散熱器和晶片托盤平台106的兩側,並鄰近側壁128。保護凹口202和204有助於在製造期間的模制過程中保持複合物102,從而避免散熱器112和複合物材料(例如,環氧複合物)之間的分層。此外,當環氧複合化合物102沉積在DPSP 100的部件上時,保護凹口202和204能夠產生機械連結力,以允許從底部保持DPSP。
此外,在示例性實施例中,引線114、116和118被策略性地設計為使得DPSP 100能夠被表面安裝式地附接至PCB。在示例性實施例中,引線114和118相同,並且每個都由幾個部段組成。如圖2A和圖2C所示,引線114的特徵在於,依次為:端部208、曲面210、平坦部分212、垂直部分214和連接部分216。引線118的特徵在於,依次為:端部228、曲面230、平坦部分232、垂直部分234和連接部分236。引線114的端部208焊接至夾片120的第一夾片端子124上(圖1B);類似地,引線118的端部228焊接至夾片的第二夾片端子126。
在示例性實施例中,引線114的連接部分216為平坦的,並與散熱器112處於同一平面;因此,連接部分將焊接至PCB(未示出)上。類似地,引線118的連接部分236為平坦的,並與散熱器112處於同一平面;因此,連接部分將焊接至PCB上。此外,如圖2A所示,引線118的平坦部分232具有第一寬度w1,並且連接部分236具有寬度w2;類似地,在示例性實施例中(w1 > w2),引線114的平坦部分212具有寬度w1,並且連接部分216具有寬度w2,其中寬度w1大於寬度w2。在示例性實施例中,連接部分216和236與同一晶片電極連接。
主要對於該設計中的工藝使用,第二引線116也由多個部段組成,依次為:連接器218、曲面220和端部222。在示例性實施例中,連接器218直接連接至散熱器112。在示例性實施例中,第二引線116的曲面形狀提供了用於使熱量從半導體晶片104消散的機制(圖1B)。
圖3A至圖3D為根據示例性實施例的由圖1A至圖1C的DPSP 100使用的夾片120的代表性示意圖。圖3A為夾片120的俯視圖,圖3B至圖3D為其透視圖。如已示出的,夾片120的特徵在於晶片連結器122以及第一夾片端子124和第二夾片端子126,如已經示出的,第一夾片端子124是第二夾片端子126的鏡像。
在示例性實施例中,與散熱器112的引線114和118類似,示例性夾片120的第一夾片端子124和第二夾片端子126各自都具有幾個部段。第一夾片端子124的特徵在於,依次為,彎曲橋部306、平坦拐角308、彎曲部310、狹窄部分312、平坦部分314和端子316。類似地,第二夾片端子126的特徵在於,依次為,彎曲橋部326、平坦拐角328、彎曲部330、狹窄部分332、平坦部分334和端子336。彎曲橋部306將第一夾片端子124連接至晶片連結器122;類似地,彎曲橋部326將第二夾片端子126連接至晶片連結器。
此外,在示例性實施例中,第一夾片端子124的端子316將焊接至散熱器112的第一引線114,而第二夾片端子126的端子336將焊接至散熱器的第三引線118。焊接材料放置在每個端子316和336的底部表面以及引線114和118的相應端部208和228的頂部表面上。在示例性實施例中,散熱器112的引線114、118和夾片120的夾片端子124、126有助於離開半導體晶片104的熱傳遞。此外,在示例性實施例中,引線114、118和夾片端子124、126易於製造。
在示例性實施例中,第一夾片端子124的特徵在於,內部加工條318和外部加工條320。類似地,第二夾片端子126的特徵在於,內部加工條338和外部加工條340。內部加工條318和338以及外部加工條320和340是加工支撐條。
如圖3C和圖3D所示,夾片120的第一夾片端子124和第二夾片端子126的部段佔據不同平面。晶片連結器122佔據第一平面,平坦拐角308和328佔據從第一平面略微升高的第二平面,並且狹窄部分312、平坦部分314、狹窄部分332和平坦部分334佔據從第二平面升高的第三平面。因此,當晶片連結器122焊接至半導體晶片104時(圖1B),第一夾片端子124和第二夾片端子126設置在半導體晶片的遠側。在示例性實施例中,雖然散熱器112設計為從半導體晶片104吸走熱量,但夾片120的設計也有助於最小化在半導體晶片上積聚的熱量。
此外,在示例性實施例中,夾片120提供了對現有技術TO-263 封裝的線接合的實踐的替代方案。線接合的離散功率半導體封裝無法更好地散熱。通過在DPSP 100上使用夾片120,而不執行線接合。因此,在示例性實施例中,DPSP 100散熱比現有技術的離散功率半導體封裝快得多。
此外,在一些實施例中,通過將夾片120與兩個引線114和118連結,DPSP 100比現有技術的離散功率半導體封裝具有更好的產品可靠性。此外,在一些實施例中,DPSP 100可支持單向半導體晶片,比如閘流電晶體和可控矽整流器(SCR)。此外,在示例性實施例中,DPSP 100可支持雙向半導體晶片,比如三端雙向可控矽開關(兩個背對背的SCR)。因此,在示例性實施例中,DPSP 100 適用於單向或雙向半導體裝置。
如本文所使用的,以單數形式敘述並以單詞「一」或「一個」開頭的元件或步驟應理解為不排除多個元件或步驟,除非明確敘述了這種排除。此外,對本揭露的「一個實施例」的引用不旨在被解釋為排除也包含所述特徵的額外實施例的存在。
雖然本揭露參考了某些實施例,但是在不脫離如所附申請專利範圍中定義的本揭露的領域和範圍的情況下,可對所描述的實施例的許多修改、變更和改變。因此,本揭露不限於所描述的實施例,而是具有由所附申請專利範圍及其等同物的語言定義的全部範圍。
100:離散功率半導體封裝(DPSP)/DPSP
102:複合物/複合化合物
104:半導體晶片
106:晶片托盤平台
110:凸緣
112:散熱器
114:引線(端子)/引線/第一引線
116:引線(端子)/引線/第二引線
118:引線(端子)/引線/端部引線/第三引線
120:夾片
122:晶片連結器
124:第一夾片端子/夾片端子
126:第二夾片端子/夾片端子
128:側壁
202、204:凹口
208、222、228:端部
210、230:曲面
212、232、314、334:平坦部分
214、234:垂直部分
216、236:連接部分
218:連接器
220:曲面
306、326:彎曲橋部
308、328:平坦拐角
310、330:彎曲部
312、332:狹窄部分
316、336:端子
318、338:內部加工條
320、340:外部加工條
w1:第一寬度/寬度
w2:寬度
圖1A至圖1C為示出根據示例性實施例的離散功率半導體封裝的示意圖;
圖2A至圖2C為示出根據示例性實施例在圖1A至圖1C的離散功率半導體封裝中使用的散熱器的示意圖;並且
圖3A至圖3D為示出根據示例性實施例的由圖1A至圖1C的離散功率半導體封裝使用的夾片的示意圖。
100:離散功率半導體封裝(DPSP)/DPSP
104:半導體晶片
106:晶片托盤平台
110:凸緣
112:散熱器
114:引線(端子)/引線/第一引線
116:引線(端子)/引線/第二引線
118:引線(端子)/引線/端部引線/第三引線
120:夾片
122:晶片連結器
124:第一夾片端子/夾片端子
126:第二夾片端子/夾片端子
128:側壁
Claims (20)
- 一種離散功率半導體封裝,包括: 半導體晶片; 散熱器,所述散熱器鄰近所述半導體晶片設置,並且所述散熱器從所述半導體晶片吸走熱量; 第一引線; 第二引線;以及 夾片,所述夾片將所述半導體晶片結合至所述第一引線和第二引線,所述夾片包括: 晶片連結器,所述晶片連結器設置在所述半導體晶片的頂部; 第一端子,所述第一端子偶接至所述第一引線;以及 第二端子,所述第二端子偶接至所述第二引線。
- 如請求項1所述的離散功率半導體封裝,其中所述散熱器更包括晶片托盤平台,其中所述半導體晶片被放置在所述晶片托盤平台中。
- 如請求項2所述的離散功率半導體封裝,其中所述散熱器是雙規引線框(dual gauge lead frame)的一部分。
- 如請求項2所述的離散功率半導體封裝,更包括圍繞所述散熱器周向地設置的凸緣。
- 如請求項4所述的離散功率半導體封裝,其中所述凸緣和所述晶片托盤平台保護所述半導體晶片免受濕氣影響。
- 如請求項1所述的離散功率半導體封裝,其中所述散熱器更包括第三引線。
- 如請求項6所述的離散功率半導體封裝,其中所述第三引線偶接至所述散熱器。
- 如請求項6所述的離散功率半導體封裝,其中所述第一引線和所述第三引線將使用表面安裝技術連接至印刷電路板。
- 如請求項1所述的離散功率半導體封裝,其中所述第一端子更包括: 彎曲橋部,所述彎曲橋部偶接至所述晶片連結器的一側; 平坦拐角,所述平坦拐角偶接至所述彎曲橋部; 彎曲部,所述彎曲部偶接至所述平坦拐角;以及 平坦部分,所述平坦部分偶接至所述彎曲部。
- 如請求項9所述的離散功率半導體封裝,其中所述晶片連結器在第一平面中,所述平坦拐角在第二平面中,並且所述平坦部分在第三平面中。
- 如請求項10所述的離散功率半導體封裝,其中所述第一平面與所述第二平面不共面,所述第一平面與所述第三平面不共面,並且所述第二平面與所述第三平面不共面。
- 如請求項10所述的離散功率半導體封裝,其中所述第二平面相對於所述第一平面升高。
- 如請求項12所述的離散功率半導體封裝,其中所述第三平面相對於所述第二平面升高。
- 如請求項1所述的離散功率半導體封裝,其中所述散熱器更包括第一保護凹口和第二保護凹口。
- 如請求項14所述的離散功率半導體封裝,其中所述第一保護凹口位於所述散熱器的第一側,並且所述第二保護凹口位於所述散熱器的第二側。
- 如請求項15所述的離散功率半導體封裝,其中所述散熱器更包括鄰近所述半導體晶片的側壁。
- 如請求項16所述的離散功率半導體封裝,其中所述第一保護凹口和所述第二保護凹口鄰近所述側壁。
- 如請求項17所述的離散功率半導體封裝,其中所述第一保護凹口和所述第二保護凹口便於對所述離散功率半導體封裝的處理。
- 如請求項6所述的離散功率半導體封裝,其中所述第一引線更包括: 偶接至所述第一端子的端部;以及 使用表面安裝技術附接至印刷電路板的連接部分。
- 如請求項6所述的離散功率半導體封裝,其中所述第二引線更包括: 將偶接至所述第二端子的端部;以及 使用表面安裝技術附接至印刷電路板的連接部分。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202220808365.7U CN217280758U (zh) | 2022-04-08 | 2022-04-08 | 分立功率半导体封装 |
CN2022208083657 | 2022-04-08 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW202343719A true TW202343719A (zh) | 2023-11-01 |
Family
ID=82873387
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW112113104A TW202343719A (zh) | 2022-04-08 | 2023-04-07 | 離散功率半導體封裝 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20230326838A1 (zh) |
EP (1) | EP4258348A1 (zh) |
KR (1) | KR20230144969A (zh) |
CN (1) | CN217280758U (zh) |
TW (1) | TW202343719A (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117810183A (zh) * | 2022-09-30 | 2024-04-02 | 力特半导体(无锡)有限公司 | 半导体封装件 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004031516A (ja) * | 2002-06-24 | 2004-01-29 | Toshiba Components Co Ltd | コネクター型半導体素子 |
JP5745238B2 (ja) * | 2010-07-30 | 2015-07-08 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 半導体装置およびその製造方法 |
US11075185B2 (en) * | 2019-05-03 | 2021-07-27 | Infineon Technologies Ag | Semiconductor package with multi-level conductive clip for top side cooling |
JP2021150334A (ja) * | 2020-03-16 | 2021-09-27 | 株式会社東芝 | 半導体装置及びその製造方法 |
-
2022
- 2022-04-08 CN CN202220808365.7U patent/CN217280758U/zh active Active
-
2023
- 2023-04-07 TW TW112113104A patent/TW202343719A/zh unknown
- 2023-04-07 EP EP23167217.1A patent/EP4258348A1/en active Pending
- 2023-04-07 KR KR1020230046061A patent/KR20230144969A/ko unknown
- 2023-04-10 US US18/132,490 patent/US20230326838A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
EP4258348A1 (en) | 2023-10-11 |
CN217280758U (zh) | 2022-08-23 |
KR20230144969A (ko) | 2023-10-17 |
US20230326838A1 (en) | 2023-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2582013B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
US7323769B2 (en) | High performance chip scale leadframe package with thermal dissipating structure and annular element and method of manufacturing package | |
KR101505551B1 (ko) | 온도 감지소자가 장착된 반도체 파워 모듈 패키지 및 그제조방법 | |
US9263375B2 (en) | System, method and apparatus for leadless surface mounted semiconductor package | |
US8053876B2 (en) | Multi lead frame power package | |
US20040036160A1 (en) | Packaged die on PCB with heat sink encapsulant and methods | |
JPH07169882A (ja) | モールドされた集積回路パッケージ | |
CN103703549A (zh) | 用于直接表面安装的裸露芯片封装 | |
JPH0677357A (ja) | 改良された半導体パッケージ、集積回路デバイスをパッケージする改良された方法、および半導体デバイスを冷却する方法 | |
US20060038202A1 (en) | Heatsink apparatus and thermally-conductive intermediate material for dissipating heat in semiconductor packages | |
EP3449502B1 (en) | Mechanically-compliant and electrically and thermally conductive leadframes for component-on-package circuits | |
KR20080029904A (ko) | 범프 기술을 이용하는 ic 패키지 시스템 | |
TW202343719A (zh) | 離散功率半導體封裝 | |
US5548087A (en) | Molded plastic packaging of electronic devices | |
US20070290303A1 (en) | Dual leadframe semiconductor device package | |
JP2651427B2 (ja) | 半導体装置の製造方法 | |
CN114203659A (zh) | 多层互连带 | |
US20240021487A1 (en) | Semiconductor device package | |
CN217280757U (zh) | 用于小型表面安装器件的半导体封装结构 | |
JP2654035B2 (ja) | 半導体ic装置 | |
TWI629755B (zh) | 大面積半導體晶片用的低熱應力封裝體、半導體裝置及減少半導體裝置熱應力的方法 | |
US6979900B2 (en) | Integrated circuit package with integral leadframe convector and method therefor | |
US20150014832A1 (en) | Semiconductor Device Having Three Terminal Miniature Package | |
TWI222196B (en) | Semiconductor device package with a heat spreader | |
JP3473525B2 (ja) | クアッドフラットパッケージ |