TW202340496A - 釔質保護膜及其製造方法以及構件 - Google Patents

釔質保護膜及其製造方法以及構件 Download PDF

Info

Publication number
TW202340496A
TW202340496A TW112105830A TW112105830A TW202340496A TW 202340496 A TW202340496 A TW 202340496A TW 112105830 A TW112105830 A TW 112105830A TW 112105830 A TW112105830 A TW 112105830A TW 202340496 A TW202340496 A TW 202340496A
Authority
TW
Taiwan
Prior art keywords
protective film
film
yttrium
forming surface
mentioned
Prior art date
Application number
TW112105830A
Other languages
English (en)
Inventor
石川道夫
谷村径夫
小川修平
小川朝敬
Original Assignee
日商Agc股份有限公司
日商翼真空理研股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=83658126&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=TW202340496(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 日商Agc股份有限公司, 日商翼真空理研股份有限公司 filed Critical 日商Agc股份有限公司
Publication of TW202340496A publication Critical patent/TW202340496A/zh

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Materials For Photolithography (AREA)
  • Measurement Of Radiation (AREA)

Abstract

本發明係關於一種釔質保護膜,其X射線繞射圖案中之Y 5O 4F 7之峰強度比為60%以上,孔隙率未達1.5體積%,維氏硬度為500 MPa以上。

Description

釔質保護膜及其製造方法以及構件
本發明係關於一種釔質保護膜及其製造方法以及構件。
製造半導體元件時,例如於腔室內,藉由使用鹵素系氣體之電漿之乾式蝕刻對半導體基板(矽晶圓)之表面進行微細加工,或者於乾式蝕刻後使用氧氣之電漿對已取出半導體基板之腔室內進行清洗。
此時,在腔室內暴露於電漿氣體中之構件可能會被腐蝕,腐蝕部分呈粒子狀自被腐蝕之構件脫落。脫落之粒子(微粒)可能會附著於半導體基板,成為造成電路缺陷之異物。
因此,先前作為保護暴露於電漿中之構件之保護膜,已知有含有氟氧化釔之保護膜(釔質保護膜)。 於專利文獻1中,揭示有藉由熔射形成之含有氟氧化釔(釔氧氟化物)之熔射皮膜。 先前技術文獻 專利文獻
專利文獻1:日本專利特開2018-76546號公報
[發明所欲解決之問題]
本發明人等進行研究後,瞭解到先前之釔質保護膜可能耐電漿性(對電漿之耐蝕性)不充分。
本發明係鑒於以上方面而完成者,其目的在於提供一種耐電漿性優異之釔質保護膜。 [解決問題之技術手段]
本發明人等專心進行了研究,結果發現可藉由採用下述構成來達到上述目的,從而完成了本發明。
即,本發明提供以下之[1]至[14]。 [1]一種釔質保護膜,其X射線繞射圖案中之Y 5O 4F 7之峰強度比為60%以上,孔隙率未達1.5體積%,維氏硬度為500 MPa以上。 [2]如上述[1]中記載之釔質保護膜,其中氟之含量為35~60原子%。 [3]如上述[1]或[2]中記載之釔質保護膜,其中微晶尺寸為30 nm以下。 [4]如上述[1]至[3]中任一項記載之釔質保護膜,其厚度為0.3 μm以上。 [5]如上述[1]至[4]中任一項記載之釔質保護膜,其中Y 5O 4F 7之(151)面之搖擺曲線之半寬值為40°以下。 [6]一種構件,其具有:基材;及如上述[1]至[5]中任一項記載之釔質保護膜,其配置於上述基材之表面即成膜面。 [7]如上述[6]中記載之構件,其中上述基材包含選自由陶瓷及金屬所組成之群中之至少1種,上述陶瓷係選自由玻璃、石英、氧化鋁、氮化鋁及氮氧化鋁所組成之群中之至少1種,上述金屬係選自由鋁及含有鋁之合金所組成之群中之至少1種。 [8]如上述[6]或[7]中記載之構件,其中上述成膜面之表面粗糙度以算術平均粗糙度Ra計為0.6 μm以下。 [9]如上述[6]至[8]中任一項記載之構件,其中上述成膜面之最大長度為30 mm以上。 [10]如上述[6]至[9]中任一項記載之構件,其中於上述基材與上述釔質保護膜之間具有1層以上之基底層,上述基底層含有選自由Al 2O 3、SiO 2、Y 2O 3、MgO、ZrO 2、La 2O 3、Nd 2O 3、Yb 2O 3、Eu 2O 3及Gd 2O 3所組成之群中之至少1種氧化物。 [11]如上述[10]中記載之構件,其中於上述基材與上述釔質保護膜之間具有2層以上之上述基底層,相鄰之上述基底層間上述氧化物互不相同。 [12]如上述[6]至[11]中任一項記載之構件,其中上述基材具有規定最大長度之第一成膜面、及與上述第一成膜面不同之第二成膜面作為上述成膜面,上述第一成膜面與上述第二成膜面所構成之角為20°~120°,上述第二成膜面之面積相對於上述成膜面之總面積之比率為60%以下。 [13]如上述[6]至[12]中任一項記載之構件,其用於電漿蝕刻裝置或電漿CVD(chemical vapor deposition,化學氣相沈積)裝置之內部。 [14]一種釔質保護膜之製造方法,其係製造如上述[1]至[5]中任一項記載之釔質保護膜之方法,該方法係於真空中,一面照射選自由氧、氬、氖、氪及氙所組成之群中之至少1種元素之離子,一面使蒸發源蒸發而附著於基材,且使用Y 2O 3及YF 3作為上述蒸發源。 [發明之效果]
根據本發明,可提供一種耐電漿性優異之釔質保護膜。
本發明中之用語之含義如下。 使用「~」所表示之數值範圍意指包含「~」之前後所記載之數值作為下限值及上限值之範圍。
[釔質保護膜] 本實施方式之釔質保護膜之X射線繞射圖案中之Y 5O 4F 7的峰強度比為60%以上,孔隙率未達1.5體積%,維氏硬度為500 MPa以上。
以下,亦將釔質保護膜簡稱為「保護膜」,且亦將本實施方式之釔質保護膜(保護膜)稱為「本保護膜」。
釔質保護膜含有氟氧化釔。 作為表示氟氧化釔之化學式,可例舉YOF、Y 5O 4F 7等。YOF係硬度較低之斜方晶,與此相對,Y 5O 4F 7係菱面體這種特殊之晶體結構,硬度較高。 本保護膜中,具有菱面體晶體結構之Y 5O 4F 7之比率較高。即,X射線繞射圖案中之Y 5O 4F 7之峰強度比為一定值以上。藉此,本保護膜較硬,表現出一定值以上之維氏硬度。 進而,本保護膜藉由利用下述方法(本製造方法)形成,而較緻密,孔隙率較小。 此種本保護膜之耐電漿性優異。 以下,對本保護膜更詳細地進行說明。
<峰強度比> 本保護膜之X射線繞射圖案中之Y 5O 4F 7之峰強度比(以下,亦稱為「Y 5O 4F 7峰強度比」)為60%以上,較佳為80%以上,更佳為90%以上,進而較佳為95%以上,進而更佳為98%以上,尤佳為99%以上,最佳為100%。
為使Y 5O 4F 7峰強度比處於上述範圍內,較佳為利用下述方法(本製造方法)製造保護膜。
Y 5O 4F 7峰強度比係於保護膜之X射線繞射(XRD)圖案中將以下所示之晶體相之主峰強度之合計設為100時Y 5O 4F 7之主峰強度之比率(單位:%)。 於Y 5O 4F 7之主峰位置,Y 6O 5F 8晶體之峰與Y 7O 6F 9晶體之峰出現重疊,故而亦無法排除產生微量之Y 6O 5F 8及Y 7O 6F 9之可能性,但位於Y 5O 4F 7之主峰位置之峰全部視為Y 5O 4F 7之峰。 關於各晶體相之主峰,Y 2O 3出現在2θ=29.2°附近,YOF出現在2θ=28.1°附近,Y 5O 4F 7出現在2θ=28.1°附近。 YF 3之主峰與Y 5O 4F 7重疊,故而於存在YF 3晶體之情形時,將YF 3晶體之第二主峰即2θ=24.5°附近之峰的強度乘以1.3而換算成與主峰相當之強度,將其作為YF 3之主峰強度。
保護膜之XRD圖案係藉由使用X射線繞射裝置(D8 DISCOVER Plus、Bruker公司製造)於下述條件下以微區2D(二維)模式進行XRD測定而獲得。 ・X射線源:CuKα射線(輸出:45 kV、電流:120 mA) ・掃描範圍:2θ=10°~80° ・步進時間:0.2 s/step ・掃描速度:10°/min ・步寬:0.02° ・檢測器:多模檢測器EIGER(2D模式) ・入射側光學系統:多層膜鏡+1.0 mmϕ微縫+1.0 mmϕ準直器 ・受光側光學系統:OPEN
<維氏硬度> 就本保護膜之耐電漿性優異之原因而言,本保護膜之維氏硬度為500 MPa以上,較佳為800 MPa以上,更佳為1000 MPa以上,進而較佳為1100 MPa以上,進而更佳為1200 MPa以上,尤佳為1250 MPa以上,最佳為1300 MPa以上。 本保護膜之維氏硬度之上限並無特別限定,例如為1500 MPa,較佳為1400 MPa。即,本保護膜之維氏硬度例如為500~1500 MPa。
為使維氏硬度處於上述範圍內,較佳為使保護膜之Y 5O 4F 7峰強度比處於上述範圍內。
保護膜之維氏硬度係依據JIS R 1610:2003來求出。 更詳細而言,係使用硬微小硬度測定器(HMV-1、島津製作所公司製造),利用對角136°之金剛石壓頭,負載試驗力1.96 N時求出之維氏硬度(Hv0.2)。
<孔隙率> 就本保護膜之耐電漿性優異之原因而言,本保護膜之孔隙率未達1.5體積%,較佳為1.0體積%以下,更佳為0.5體積%以下,進而較佳為0.3體積%以下,尤佳為0.2體積%以下,最佳為0.1體積%以下。
為使孔隙率處於上述範圍內,較佳為利用下述方法(本製造方法)製造保護膜。
保護膜之孔隙率係以如下方式求出。 首先,使用收斂離子束(FIB),針對保護膜及下述基材之一部分,自保護膜之表面朝向基材以52°之角度於厚度方向上實施傾斜加工,而露出截面。使用場發射型掃描電子顯微鏡(FE-SEM)以20000倍之倍率觀察露出之截面,並拍攝該截面圖像。 截面圖像係於複數個位置進行拍攝。具體而言,例如於保護膜及基材為圓形之情形時,在保護膜之表面(或基材之表面)之中央之1個點、及位於距外周10 mm之位置之4個點共5個點進行拍攝,截面圖像之大小設為6 μm×5 μm。於保護膜之厚度為5 μm以上之情形時,在複數個拍攝位置分別拍攝截面圖像,使得能夠於厚度方向上觀察到保護膜之整個截面。 繼而,使用圖像解析軟體(ImageJ、National Institute of Health公司製造)對所獲得之截面圖像進行解析,藉此特定出截面圖像中之孔隙部分之面積。算出孔隙部分之面積相對於保護膜之整個截面之面積的比率,將其視為保護膜之孔隙率(單位:體積%)。再者,關於微細到無法由圖像解析軟體檢測之孔隙(孔徑為20 nm以下之孔隙),將其面積視為0。
<組成> 本保護膜由於含有氟氧化釔,故而含有釔(Y)、氧(O)及氟(F)。
《Y含量》 本保護膜之Y含量較佳為10~35原子%。 此處,本保護膜之Y含量較佳為10原子%以上,更佳為20原子%以上,進而較佳為25原子%以上,尤佳為26原子%以上,最佳為27原子%以上。 另一方面,本保護膜之Y含量較佳為35原子%以下,更佳為30原子%以下,進而較佳為29原子%以下,尤佳為28原子%以下。
《O含量》 本保護膜之O含量較佳為10~35原子%。 此處,本保護膜之O含量較佳為10原子%以上,更佳為15原子%以上,進而較佳為20原子%以上,尤佳為21原子%以上,最佳為22原子%以上。 另一方面,本保護膜之O含量較佳為35原子%以下,更佳為30原子%以下,進而較佳為25原子%以下,尤佳為24原子%以下,最佳為23.5原子%以下。
《F含量》 本保護膜之F含量較佳為35~65原子%。 此處,本保護膜之F含量較佳為35原子%以上,更佳為40原子%以上,進而較佳為44原子%以上,尤佳為47原子%以上,最佳為49.5原子%以上。 另一方面,本保護膜之F含量較佳為65原子%以下,更佳為60原子%以下,進而較佳為55原子%以下,進而更佳為52原子%以下,尤佳為51原子%以下,最佳為50原子%以下。
為使各元素之含量處於上述範圍內,例如於下述方法(本製造方法)中適當調整蒸發源之量等製造條件。
保護膜中之Y、O及F之含量(單位:原子%)係使用能量分散型X射線分析裝置(EX-250SE、堀場製作所公司製造)進行測定。
<配向度(搖擺曲線之半寬值)> 於使保護膜大面積化之情形時,就抑制保護膜中產生龜裂之觀點而言,保護膜之Y 5O 4F 7之(151)面之配向度(以下,亦簡稱為「配向度」)較高為宜。 使用Y 5O 4F 7之(151)面之搖擺曲線之半寬值作為配向度之指標。具體而言,於2θ方向上對利用二維模式之檢測器獲得之Y 5O 4F 7之(151)面之峰之搖擺曲線進行積分,使用其半寬值評估配向性。認為該半寬值(單位:°)越小,配向度越高。 Y 5O 4F 7之(151)面之搖擺曲線之半寬值較佳為40°以下,更佳為30°以下,進而較佳為25°以下,進而更佳為20°以下,尤佳為15°以下,最佳為10°以下。 為使配向度處於上述範圍內,較佳為利用下述方法(本製造方法)製造保護膜。
<微晶尺寸> 如上所述,例如自暴露於電漿氣體中之構件脫落之粒子(微粒)可能會附著於半導體基板,成為造成電路缺陷之異物。 此時,微粒之尺寸越小,越能抑制缺陷之產生。 因此,本保護膜之微晶尺寸較佳為30 nm以下,更佳為25 nm以下,進而較佳為20 nm以下,尤佳為15 nm以下,最佳為10 nm以下。 另一方面,本保護膜之微晶尺寸之下限並無特別限定,例如為2 nm,較佳為5 nm。即,本保護膜之微晶尺寸例如為2~30 nm。
為使微晶尺寸處於上述範圍內,較佳為利用下述方法(本製造方法)製造保護膜。
保護膜中之微晶尺寸係基於藉由對鏡面研磨後之保護膜之XRD測定而獲得之XRD圖案的資料,使用謝樂公式來求出。
<厚度> 本保護膜之厚度較佳為0.3 μm以上,更佳為1 μm以上,進而較佳為5 μm以上,進而更佳為10 μm以上,尤佳為15 μm以上,最佳為20 μm以上。 另一方面,本保護膜之厚度之上限並無特別限定,例如為300 μm,較佳為200 μm,更佳為100 μm,進而較佳為50 μm,尤佳為30 μm。即,本保護膜之厚度例如為0.3~300 μm。
保護膜之厚度係以如下方式進行測定。 使用掃描式電子顯微鏡(SEM)觀察保護膜之截面,於任意之5個點測定保護膜之厚度,將測得之5個點之平均值視為該保護膜之厚度(單位:μm)。
<熱導率> 本保護膜之熱導率較佳為5.0 W/(m・K)以上,更佳為7.0 W/(m・K)以上,進而較佳為9.0 W/(m・K)以上,尤佳為11.0 W/(m・K)以上,最佳為12.5 W/(m・K)以上。 保護膜之熱導率係藉由使用NETZSCH公司製造之LFA 447(Nanoflash)之氙氣燈光之閃光法於室溫(23℃)下求出。 具體而言,由質量及體積求出基材及保護膜之鬆密度,利用JIS R 1672:2006中規定之示差掃描熱量法求出基材及保護膜之比熱容量。進而,對藉由閃光法獲得之溫度上升曲線應用多層解析模式來求出基材及保護膜之熱擴散率。由鬆密度、比熱容量及熱擴散率之積求出熱導率。
[構件] 圖1係表示構件6之一例之模式圖。 構件6具有基材5及釔質保護膜4。 亦可如圖1所示,於基材5與釔質保護膜4之間配置基底層(基底層1、基底層2及基底層3)。但是,基底層並不限定於3層。
本實施方式之構件(以下,亦稱為「本構件」)具有上述本保護膜作為釔質保護膜。 本構件由於其表面由本保護膜覆蓋,故而與本保護膜同樣地具有優異之耐電漿性。
以下,對本構件具備之各部詳細進行說明。
<基材> 基材至少具有形成釔質保護膜(或下述基底層)之表面。以下,為方便起見有時將該表面稱為「成膜面」。
《材質》 基材之材質係根據構件之用途等適當進行選擇。 基材例如包含選自由陶瓷及金屬所組成之群中之至少1種。 此處,陶瓷例如為選自由玻璃(鈉鈣玻璃等)、石英、氧化鋁(Al 2O 3)、氮化鋁(AlN)及氮氧化鋁(AlON)所組成之群中之至少1種。 金屬例如為選自由鋁及含有鋁之合金所組成之群中之至少1種。
《形狀》 作為基材之形狀,並無特別限定,例如可例舉平板狀、環狀、圓頂狀、凹狀或凸狀,根據構件之用途等適當進行選擇。
《成膜面之表面粗糙度》 就下述原因而言,基材之成膜面之表面粗糙度以算術平均粗糙度Ra計較佳為0.6 μm以下,更佳為0.3 μm以下,進而較佳為0.1 μm以下,進而更佳為0.05 μm以下,尤佳為0.01 μm以下,最佳為0.005 μm以下。 成膜面之表面粗糙度(算術平均粗糙度Ra)係依據JIS B 0601:2001進行測定。
《成膜面之面積》 基材之成膜面之面積並無特別限定,例如為200 cm 2以上,較佳為2000 cm 2以上。又,基材之成膜面之面積之上限例如為10000 cm 2,較佳為5000 cm 2
《成膜面之最大長度》 基材之成膜面之最大長度較佳為30 mm以上,更佳為100 mm以上,進而較佳為200 mm以上,進而更佳為300 mm以上,尤佳為500 mm以上,極佳為800 mm以上,最佳為1000 mm以上。 再者,「最大長度」意指成膜面所具有之最大之長度。具體而言,例如於成膜面在俯視下為圓之情形時最大長度為其直徑,於在俯視下為環之情形時最大長度為其外徑,於在俯視下為四邊形之情形時最大長度為最大之對角線之長度。 成膜面之最大長度之上限並無特別限定,例如為2000 mm,較佳為1500 mm。即,成膜面之最大長度例如為30~2000 mm。
圖2係切掉環狀之基材5之一半而示出之模式圖。 關於圖2所示之基材5,例如於外徑D 1為100 mm、內徑D 2為90 mm、厚度t為5 mm之情形時,其最大長度為100 mm。 基材5具有成膜面7,但亦可如圖2所示,具有規定最大長度(外徑D 1)之第一成膜面7a、及與第一成膜面7a不同之第二成膜面7b。 第二成膜面7b之面積相對於成膜面7之總面積之比率例如為60%以下。
圖3係表示另一環狀之基材5之截面之一部分的模式圖。 如圖3所示,基材5亦可具有複數個第二成膜面7b。
圖4係表示又一環狀之基材5之截面之一部分的模式圖。 第一成膜面7a與第二成膜面7b所構成之角例如為20°~120°。於圖4所示之基材5中,第一成膜面7a與連接於第一成膜面7a之第二成膜面7b所構成之角約為30°。
<基底層> 如上所述,亦可於基材與釔質保護膜之間配置1層以上之基底層。 藉由形成基底層,而緩和釔質保護膜之應力,或增加釔質保護膜對基材之密接性。
基底層之層數之上限並無特別限定,較佳為5層以下,更佳為4層以下,進而較佳為3層以下,尤佳為2層以下,最佳為1層。
基底層較佳為非晶膜或微晶膜。
基底層較佳為含有選自由Al 2O 3、SiO 2、Y 2O 3、MgO、ZrO 2、La 2O 3、Nd 2O 3、Yb 2O 3、Eu 2O 3及Gd 2O 3所組成之群中之至少1種氧化物。
於在基材與釔質保護膜之間配置2層以上之基底層之情形時,較佳為相鄰之基底層間基底層之氧化物互不相同。 所謂相鄰之基底層間氧化物互不相同之情況,具體而言,例如可例舉基底層1之氧化物為「SiO 2」,基底層2之氧化物為「Al 2O 3+SiO 2」,基底層3之氧化物為「Al 2O 3」之情況。
基底層之厚度分別較佳為0.1 μm以上,更佳為0.4 μm以上,進而較佳為0.8 μm以上。 另一方面,基底層之厚度分別例如為15 μm以下,較佳為10 μm以下,更佳為7 μm以下,進而較佳為3 μm以下。即,基底層之厚度分別例如為0.1~15 μm。 基底層之厚度係與釔質保護膜之厚度同樣地進行測定。
<構件之用途> 本構件例如於半導體元件製造裝置(電漿蝕刻裝置、電漿CVD裝置等)之內部用作頂板等構件。 但是,本構件之用途並不限定於此。
[釔質保護膜及構件之製造方法] 接下來,對製造本實施方式之釔質保護膜之方法(以下,亦稱為「本製造方法」)進行說明。本製造方法亦為製造上述本構件之方法。
本製造方法係所謂離子輔助蒸鍍(IAD)法。 概略而言,於真空中,一面照射離子,一面使蒸發源(Y 2O 3及YF 3)蒸發而附著於基材,藉此形成Y 5O 4F 7之比率較高之釔質保護膜。
根據本製造方法,可使釔質保護膜形成得非常緻密。即,所獲得之釔質保護膜之孔隙率較小。又,微晶尺寸亦較小。
且說,釔質保護膜之厚度越大,越容易出現龜裂。 又,成膜面大面積化會導致該成膜面上形成之釔質保護膜亦大面積化。於此情形時,亦容易於釔質保護膜上出現龜裂。
但是,根據本製造方法,可獲得緻密堅硬之釔質保護膜。 進而,於形成基底層之情形時,釔質保護膜之應力得到緩和。 因此,藉由本製造方法獲得之釔質保護膜即便厚度增加或大面積化,亦不易出現龜裂。
又,基材之成膜面之表面粗糙度(算術平均粗糙度Ra)較佳為上述範圍。藉此,所形成之釔質保護膜更加緻密堅硬,且不易出現龜裂。
再者,於熔射法、氣溶膠沈積(AD)法等方法中,在所獲得之釔質保護膜中易殘留較多之孔隙。 又,於該等方法中,可能難以控制所獲得之釔質保護膜之氟含量,導致難以穩定地獲得所期望之組成。
此外,作為與IAD法不同之方法,有濺鍍法。於濺鍍法中,例如在真空中使氬及氧之電漿碰撞YO xF y之濺鍍靶,從而於基材成膜。 但是,於該方法中,氟含量易發生變化,仍然難以穩定地形成具有菱面體晶體結構之Y 5O 4F 7之比率較高之釔質保護膜。
<裝置構成> 基於圖5,對本製造方法更詳細地進行說明。 圖5係表示用於製造釔質保護膜之裝置之模式圖。 圖5所示之裝置具有腔室11。腔室11之內部可藉由驅動真空泵(未圖示)進行排氣而成為真空。 於腔室11之內部配置有坩堝12及坩堝13、以及離子槍14,於該等之上方配置有保持器17。 保持器17與支持軸16一體化,隨著支持軸16之旋轉而旋轉。於保持器17之周圍配置有加熱器15。 保持器17將上述基材5以其成膜面朝向下方之狀態保持。由保持器17保持之基材5一面由加熱器15加熱一面隨著保持器17之旋轉而旋轉。 進而,於腔室11安裝有石英膜厚監控器18及石英膜厚監控器19。
<釔質保護膜之形成> 對在圖5所示之裝置中,於基材5形成釔質保護膜(圖5中未圖示)之情形進行說明。 首先,於一坩堝12中填充蒸發源Y 2O 3,於另一坩堝13中填充蒸發源YF 3。 由保持器17保持基材5後,對腔室11之內部進行排氣使其真空。具體而言,腔室11之內部之壓力較佳為8×10 -2Pa以下。
然後,一面驅動加熱器15,一面使保持器17旋轉。藉此,一面將基材5加熱一面使其旋轉。
於該狀態下,實施離子輔助蒸鍍而於基材5成膜。 即,一面自離子槍14照射離子(離子束),一面使坩堝12之蒸發源Y 2O 3與坩堝13之蒸發源YF 3並行地蒸發。 離子槍14所照射之離子較佳為選自由氧、氬、氖、氪及氙所組成之群中之至少1種元素之離子。 藉由照射電子束(未圖示)而使蒸發源熔融並蒸發。 於是,在基材5之成膜面附著蒸發之蒸發源,從而形成釔質保護膜。
《腔室內壓力》 成膜係於真空中實施,具體而言,腔室11之內部之壓力較佳為8×10 -2Pa以下,更佳為6×10 -2Pa以下,進而較佳為5×10 -2Pa以下,尤佳為3×10 -2Pa以下。 下限較佳為0.5×10 -2Pa。即,腔室11之內部之壓力較佳為0.5×10 -2Pa~8×10 -2Pa。
《基材之溫度》 成膜過程中,由加熱器15加熱之基材5之溫度較佳為200℃以上,更佳為250℃以上。另一方面,該溫度較佳為400℃以下,更佳為350℃以下。即,基材5之溫度較佳為200~400℃。
《成膜速度》 預先使用石英膜厚監控器18對坩堝12之蒸發源蒸發而形成膜之速度(成膜速度)進行監控。 除此之外,預先使用石英膜厚監控器19對坩堝13之蒸發源蒸發而形成膜之速度(成膜速度)進行監控。 成膜速度係藉由控制對蒸發源照射之電子束之條件、或離子槍14之離子束之條件(電流值、電流密度等)來進行調整。 釔質保護膜之成膜過程中,將各蒸發源之成膜速度(單位:nm/min)調整為所期望之值。
蒸發源Y 2O 3之成膜速度(單位:nm/min)與蒸發源YF 3之成膜速度(單位:nm/min)之成膜速度比(Y 2O 3/YF 3)較佳為1/9.5~1/1.1。 此處,該成膜速度比(Y 2O 3/YF 3)較佳為1/9.5以上,更佳為1/8.0以上,進而較佳為1/6.0以上,尤佳為1/4.5以上。 另一方面,該成膜速度比(Y 2O 3/YF 3)較佳為1/1.1以下,更佳為1/1.3以下,進而較佳為1/1.8以下,尤佳為1/2.5以下。
蒸發源Y 2O 3之成膜速度與蒸發源YF 3之成膜速度之合計速度較佳為5~50 nm/min。 此處,該合計速度較佳為5 nm/min以上,更佳為8 nm/min以上,進而較佳為10 nm/min以上。另一方面,該合計速度較佳為50 nm/min以下,更佳為35 nm/min以下,進而較佳為20 nm/min以下。
《離子照射之條件》 離子槍14與基材5之距離較佳為700~1500 mm。 此處,離子槍14與基材5之距離較佳為700 mm以上,更佳為900 mm以上。另一方面,該距離較佳為1500 mm以下,更佳為1300 mm以下。
離子束之電流值較佳為1000~3000 mA。 此處,離子束電流值較佳為1000 mA以上,更佳為1500 mA以上。 另一方面,離子束電流值較佳為3000 mA以下,更佳為2500 mA以下。
離子束電流密度較佳為40~140 μA/cm 2。 此處,離子束電流值較佳為40 μA/cm 2以上,更佳為65 μA/cm 2以上,進而較佳為75 μA/cm 2以上,尤佳為85 μA/cm 2以上。 另一方面,離子束電流密度較佳為140 μA/cm 2以下,更佳為120 μA/cm 2以下。
<基底層之形成> 較佳為在形成釔質保護膜之前,於基材5之成膜面形成上述基底層(例如基底層1、基底層2及基底層3)。 基底層與釔質保護膜同樣地,係實施離子輔助蒸鍍而形成。 例如,於形成包含Al 2O 3之基底層之情形時,在坩堝12及/或坩堝13中填充Al 2O 3作為蒸發源,一面自離子槍14照射離子(離子束),一面使蒸發源蒸發而附著於基材5之成膜面。 形成基底層時之條件係按照形成釔質保護膜時之條件。 實施例
以下,例舉實施例對本發明具體進行說明。但是,本發明不限定於以下所說明之實施例。 以下,例1~例20為實施例,例21~例27為比較例,例28~例30為參考例。
<例1~例27> 使用基於圖5所說明之裝置製造釔質保護膜(保護膜)。 更詳細而言,於下述表1~表3所示之製造條件下,在基材之成膜面形成下述表1~表3所示之基底層及保護膜。 作為基材,使用具有直徑(最大長度)為200 mm之成膜面之圓形基材(厚度:10 mm)。保護膜之組成係由各元素(Y、O、F等)之含量求出之組成。 關於下述表1~表3中未記載之製造條件,自離子槍照射氧(O)離子,離子槍與基材之距離設為1100 mm,離子束之電流值設為2000 mA。
於例12中,使用市售品之鈉鈣玻璃作為基材(玻璃)。
於例14中,藉由對鋁製基材之一面側進行氧化鋁膜處理而製成包含Al 2O 3之基底層。於下述表2中,將該基底層記載為「氧化鋁膜」。
<例28~例30> 於例28中,將藍寶石作為保護膜。 於例29中,將金屬鋁作為保護膜。 於例30中,將石英作為保護膜。 未對例28~例30之保護膜之厚度、維氏硬度、有無龜裂進行評估。
<蝕刻量> 針對各例之保護膜,求出蝕刻量來評估耐電漿性。 具體而言,對保護膜中之10 mm×5 mm之面進行鏡面加工。於鏡面加工後之面之一部分貼上Kapton膠帶進行遮蔽,並利用電漿氣體進行蝕刻。其後,使用觸針式表面形狀測定機(ULVAC公司製造之Dectak150)測定蝕刻部與非蝕刻部之間產生之階差,藉此求出蝕刻量。 作為電漿蝕刻裝置,使用EXAM(神港精機公司製造、型號:POEM型)。於RIE模式(反應性離子蝕刻模式)下,首先,在10 Pa之壓力、350 W之輸出下,使用CF 4氣體(流量:100 sccm)中混合有O 2氣體(流量:10 sccm)之氣體進行180分鐘蝕刻。然後,使用CF 4氣體(流量:100 sccm)進行180分鐘蝕刻。其後,使用CF 4氣體(流量:100 sccm)中混合有O 2氣體(流量:10 sccm)之氣體進行180分鐘蝕刻。最後,使用CF 4氣體(流量:100 sccm)進行180分鐘蝕刻。 蝕刻量(單位:nm)越小,可評估耐電漿性越優異。 具體而言,若蝕刻量為200 nm以下,則評估為耐電漿性優異。
<F含量變化量> 蝕刻後,測定保護膜之F含量,基於下述式求出F含量變化量(單位:原子%)。 F含量變化量={(蝕刻前之F含量)-(蝕刻後之F含量)}/(蝕刻前之F含量) F含量變化量之值越小,可評估保護膜越穩定且耐電漿性越優異。具體而言,F含量變化量較佳為10原子%以下,更佳為5原子%以下,進而較佳為3原子%以下。
<有無龜裂> 形成保護膜之後,確認保護膜上是否出現肉眼可見之龜裂。下述表1~表3中,於未出現龜裂之情形時記載為「無」。於出現龜裂之情形時記載為「有」。
[表1]
表1
   例1 例2 例3 例4 例5 例6 例7 例8 例9 例10
製造條件 腔室內壓力[Pa] 1×10 -2 1×10 -2 1×10 -2 1×10 -2 1×10 -2 1×10 -2 1×10 -2 1×10 -2 1×10 -2 1×10 -2
基材之溫度[℃] 300 300 300 300 300 300 300 300 300 300
Y 2O 3 蒸鍍源成膜速度[nm/min] 3.42 6.78 1.92 1.8 3.42 3.42 3.42 3.42 3.42 3.42
YF 3 11.88 8.76 13.36 15.3 10.59 11.88 11.88 11.88 11.88 11.88
離子束電流密度[μA/cm 2] 96 96 96 96 80 96 96 96 96 96
基材 素材 Al 2O 3 Al 2O 3 Al 2O 3 Al 2O 3 Al 2O 3 Al 2O 3 Al 2O 3 Al 2O 3 Al 2O 3 石英
成膜面 Ra[μm] 0.03 0.03 0.03 0.03 0.03 0.03 0.05 0.1 0.5 0.02
面積[cm 2] 314.2 314.2 314.2 314.2 314.2 314.2 314.2 314.2 314.2 314.2
最大長度[mm] 200 200 200 200 200 200 200 200 200 200
基底層 1 組成 Al 2O 3 Al 2O 3 Al 2O 3 Al 2O 3 Al 2O 3 - - - - SiO 2
厚度[μm] 1 1 1 1 1 - - - - 0.5
2 組成 - - - - - - - - - Al 2O 3+SiO 2
厚度[μm] - - - - - - - - - 1
3 組成 - - - - - - - - - -
厚度[μm] - - - - - - - - - -
保護膜 組成 Y 5O 4.2F 9.1 Y 5O 4.3F 8.7 Y 5O 4.3F 9.6 Y 5O 2.8F 12.9 Y 5O 4.1F 9 .0 Y 5O 4.2F 9.1 Y 5O 4.2F 9.1 Y 5O 4.2F 9.1 Y 5O 4.2F 9.1 Y 5O 4.2F 9.1
含量 Y[原子%] 27.2 27.8 26.5 24.1 27.6 27.2 27.2 27.2 27.2 27.2
O[原子%] 23.1 23.9 22.7 13.6 22.7 23.1 23.1 23.1 23.1 23.1
F[原子%] 49.7 48.3 50.8 62.3 49.7 49.7 49.7 49.7 49.7 49.7
Al[原子%] - - - - - - - - - -
Si[原子%] - - - - - - - - - -
其他[原子%] - - - - - - - - - -
Y 5O 4F 7峰強度比[%] 100 100 95.4 89.6 100 100 100 100 100 100
維氏硬度[MPa] 1320 1290 1120 502 950 1280 1250 1102 986 1210
孔隙率[體積%] 0.06 0.11 0.16 0.31 0.3 0.45 0 0.22 0.68 0.22
搖擺曲線半寬值[°] 20.1 10.0 15.4 17.5 17.4 19.8 21.3 31.2 38.7 17.5
厚度[μm] 15.4 14.3 10.4 9.51 10.5 13.2 15.2 0.9 12.9 10.4
蝕刻量[nm] 74 78 95 195 125 82 120 195 197 73
F含量變化量[原子%] 2.3 2.5 3.4 8.4 2.5 2.3 2.5 2.2 2.4 2.4
有無龜裂
[表2]
表2
   例11 例12 例13 例14 例15 例16 例17 例18 例19 例20
製造條件 腔室內壓力[Pa] 1×10 -2 1×10 -2 1×10 -2 1×10 -2 1×10 -2 1×10 -2 1×10 -2 1×10 -2 1×10 -2 1×10 -2
基材之溫度[℃] 300 300 300 300 300 300 300 300 300 300
Y 2O 3 蒸鍍源成膜速度[nm/min] 6.78 3.42 3.42 3.42 3.42 3.42 3.42 3.42 6.78 6.78
YF 3 8.76 11.88 11.88 11.88 11.88 11.88 11.88 11.88 8.76 8.76
離子束電流密度[μA/cm 2] 96 96 96 96 96 96 96 96 96 96
基 材 素材 石英 玻璃 Al Al AlN Al 2O 3 Al 2O 3 Al 2O 3 Al 2O 3 Al 2O 3
成膜面 Ra[μm] 0.02 0.03 0.09 0.09 0.04 0.02 0.02 0.02 0.03 0.03
面積[cm 2] 314.2 314.2 314.2 314.2 314.2 314.2 314.2 7853.8 314.2 314.2
最大長度[mm] 200 200 200 200 200 200 200 1000 200 200
基底層 1 組成 SiO 2 SiO 2 Al 2O 3 氧化鋁膜 Al 2O 3 Al 2O 3 Al 2O 3 Al 2O 3 - Al 2O 3
厚度[μm] 0.5 0.5 1 12 1 1 1 1 - 1
2 組成 Al 2O 3+SiO 2 Al 2O 3+SiO 2 - Al 2O 3 - - - - - -
厚度[μm] 1 1 - 1 - - - - - -
3 組成 - Al 2O 3 - - - - - - - -
厚度[μm] - 1 - - - - - - - -
保護 膜 組成 Y 5O 4.3F 8.7 Y 5O 4.2F 9.1 Y 5O 4.2F 9.1 Y 5O 4.2F 9.1 Y 5O 4.2F 9.1 Y 5O 4.2F 9.1 Y 5O 4.2F 9.1 Y 5O 4.2F 9.1 Y 5O 4.0F 6.9 Y 5O 4.0F 7.3
含量 Y[原子%] 27.8 27.2 27.2 27.2 27.2 27.2 27.2 27.2 31.5 30.7
O[原子%] 23.9 23.1 23.1 23.1 23.1 23.1 23.1 23.1 25 24.5
F[原子%] 48.3 49.7 49.7 49.7 49.7 49.7 49.7 49.7 43.5 44.8
Al[原子%] - - - - - - - - - -
Si[原子%] - - - - - - - - - -
其他[原子%] - - - - - - - - - -
Y 5O 4F 7峰強度比[%] 100 100 94.3 100 100 100 100 100 100 100
維氏硬度[MPa] 1130 1150 980 1180 1260 1330 1220 1315 1300 1320
孔隙率[體積%] 0.21 0 0.18 0.32 0.49 0.09 0.07 0.19 0 0
搖擺曲線半寬值[°] 10.9 21.2 28.5 27.3 16.7 29.2 11.6 19.5 10.0 10.3
厚度[μm] 10.3 15.3 4.2 11.3 10.3 203 1.3 10.3 14.3 14.2
蝕刻量[nm] 74 86 95 85 74 73 87 75 75 78
F含量變化量[原子%] 2.6 2.2 2.3 2.6 2.2 2.3 2.5 2.4 2.5 2.5
有無龜裂
[表3]
表3
   例21 例22 例23 例24 例25 例26 例27 例28 例29 例30
製造條件 腔室內壓力[Pa] 1×10 -2 1×10 -2 7×10 -2 1×10 -2 1×10 -2 1×10 -2 1×10 -2 - - -
基材之溫度[℃] 300 300 300 300 300 300 300 - - -
Y 2O 3 蒸鍍源成膜速度[nm/min] 13.2 6.78 3.42 10.3 3.42 8.35 3.42 - - -
YF 3 0 8.76 11.88 4.3 11.88 7.22 11.88 - - -
離子束電流密度[μA/cm 2] 96 24 96 96 96 96 96 - - -
基材 素材 Al 2O 3 Al 2O 3 Al 2O 3 Al 2O 3 Al 2O 3 Al 2O 3 Al 2O 3 - - -
成膜面    Ra[μm] 0.03 0.03 0.03 0.03 1.5 0.03 0.8 - 0.091   
面積[cm 2] 314.2 314.2 314.2 314.2 314.2 314.2 7853.8 314.2 314.2 314.2
最大長度[mm] 200 200 200 200 200 200 1000 200 200 200
Al 2O 3 Al 2O 3 Al 2O 3 Al 2O 3 Al 2O 3 Al 2O 3 Al 2O 3 - - -
基底層 1 組成 1 1 1 1 1 1 1 - - -
厚度[μm]
2 組成 - - - - - - - - - -
厚度[μm] - - - - - - - - - -
3 組成 - - - - - - - - - -
厚度[μm] - - - - - - - - - -
保護膜 組成 Y 2O 2.8 Y 5O 3.9F 8.3 Y 5O 4.0F 8.9 Y 2O 2.3F 2.1 Y 5O 4.2F 9.1 Y 5O 4.5F 5.5 Y 5O 4.2F 9.1 - - -
含量 Y[原子%] 42 29.1 27.9 31.3 27.2 22.3 27.2 - - -
O[原子%] 58 22.6 22.4 35.9 23.1 20.1 23.1 - - 66.6
F[原子%] 0 48.3 49.7 32.8 49.7 57.6 49.7 60 - -
Al[原子%] - - - - - - - 40 100 -
Si[原子%] - - - - - - - - - 33.3
其他[原子%] - - - - - - - - - -
Y 5O 4F 7峰強度比[%] - - 91.4 25.5 93.7 59.2 88.5 - - -
維氏硬度[MPa] 1120 412 630 498 494 420 466 - - -
孔隙率[體積%] 0.12 0 1.8 0 1.57 0 1.68 0 0 0
搖擺曲線半寬值[°] - - 40.3 42.2 40.2 35.4 36.7 - - -
厚度[μm] 11.3 12.1 18.7 10.2 12.1 11.3 23.4 - - -
蝕刻量[nm] 204 241 204 539 238 203 206 781 8700 15900
F含量變化量[原子%] 25.1 3.1 2.7 5.2 2.6 6.2 2.6 29.4 36.1 3.1
有無龜裂 - - -
<評估結果總結> 如上述表1~表3所示,可知例1~例20之釔質保護膜之耐電漿性優異。與此相對,例21~例27之釔質保護膜之耐電漿性不充分。
以上,對本發明之實施方式進行了說明,但並不由該實施方式之內容限定實施方式。又,上述構成要素中包括業者可容易想到之要素、實質上相同之要素、所謂同等範圍之要素。進而,上述構成要素可適當進行組合。進而,可於不脫離上述實施方式之主旨之範圍內進行構成要素之各種省略、替換或變更。 本申請案基於2022年2月18日提出申請之日本專利申請(特願2022-024103),其內容以參照之方式併入本文中。
1:基底層 2:基底層 3:基底層 4:釔質保護膜 5:基材 6:構件 7:成膜面 7a:第一成膜面 7b:第二成膜面 11:腔室 12:坩堝 13:坩堝 14:離子槍 15:加熱器 16:支持軸 17:保持器 18:石英膜厚監控器 19:石英膜厚監控器 D 1:外徑 D 2:內徑 t:厚度
圖1係表示構件之一例之模式圖。 圖2係切掉環狀之基材之一半而示出之模式圖。 圖3係表示另一環狀之基材之截面之一部分的模式圖。 圖4係表示又一環狀之基材之截面之一部分的模式圖。 圖5係表示用於製造釔質保護膜之裝置之模式圖。

Claims (14)

  1. 一種釔質保護膜,其X射線繞射圖案中之Y 5O 4F 7之峰強度比為80%以上, 孔隙率未達1.5體積%, 維氏硬度為500 MPa以上。
  2. 如請求項1之釔質保護膜,其中氟之含量為35~60原子%。
  3. 如請求項1或2之釔質保護膜,其中微晶尺寸為30 nm以下。
  4. 如請求項1至3中任一項之釔質保護膜,其厚度為0.3 μm以上。
  5. 如請求項1至4中任一項之釔質保護膜,其中Y 5O 4F 7之(151)面之搖擺曲線之半寬值為40°以下。
  6. 一種構件,其具有: 基材;及 如請求項1至5中任一項之釔質保護膜,其配置於上述基材之表面即成膜面。
  7. 如請求項6之構件,其中 上述基材包含選自由陶瓷及金屬所組成之群中之至少1種, 上述陶瓷係選自由玻璃、石英、氧化鋁、氮化鋁及氮氧化鋁所組成之群中之至少1種, 上述金屬係選自由鋁及含有鋁之合金所組成之群中之至少1種。
  8. 如請求項6或7之構件,其中上述成膜面之表面粗糙度以算術平均粗糙度Ra計為0.6 μm以下。
  9. 如請求項6至8中任一項之構件,其中上述成膜面之最大長度為30 mm以上。
  10. 如請求項6至9中任一項之構件,其中 於上述基材與上述釔質保護膜之間具有1層以上之基底層, 上述基底層含有選自由Al 2O 3、SiO 2、Y 2O 3、MgO、ZrO 2、La 2O 3、Nd 2O 3、Yb 2O 3、Eu 2O 3及Gd 2O 3所組成之群中之至少1種氧化物。
  11. 如請求項10之構件,其中 於上述基材與上述釔質保護膜之間具有2層以上之上述基底層, 相鄰之上述基底層間上述氧化物互不相同。
  12. 如請求項6至11中任一項之構件,其中 上述基材具有規定最大長度之第一成膜面、及與上述第一成膜面不同之第二成膜面作為上述成膜面, 上述第一成膜面與上述第二成膜面所構成之角為20°~120°, 上述第二成膜面之面積相對於上述成膜面之總面積之比率為60%以下。
  13. 如請求項6至12中任一項之構件,其用於電漿蝕刻裝置或電漿CVD裝置之內部。
  14. 一種釔質保護膜之製造方法,其係製造如請求項1至5中任一項之釔質保護膜之方法, 該方法係於真空中,一面照射選自由氧、氬、氖、氪及氙所組成之群中之至少1種元素之離子,一面使蒸發源蒸發而附著於基材,且 使用Y 2O 3及YF 3作為上述蒸發源。
TW112105830A 2022-02-18 2023-02-17 釔質保護膜及其製造方法以及構件 TW202340496A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022024103A JP7154517B1 (ja) 2022-02-18 2022-02-18 イットリウム質保護膜およびその製造方法ならびに部材
JP2022-024103 2022-02-18

Publications (1)

Publication Number Publication Date
TW202340496A true TW202340496A (zh) 2023-10-16

Family

ID=83658126

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112105830A TW202340496A (zh) 2022-02-18 2023-02-17 釔質保護膜及其製造方法以及構件

Country Status (3)

Country Link
JP (1) JP7154517B1 (zh)
TW (1) TW202340496A (zh)
WO (1) WO2023157849A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024101102A1 (ja) * 2022-11-11 2024-05-16 Agc株式会社 部材およびその製造方法
WO2024101367A1 (ja) * 2022-11-11 2024-05-16 Agc株式会社 イットリウム質保護膜およびその製造方法ならびに部材

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10934174B2 (en) * 2015-12-28 2021-03-02 Nippon Yttrium Co., Ltd. Film-forming material
US11414325B2 (en) * 2016-11-02 2022-08-16 Nippon Yttrium Co., Ltd. Film-forming material and film
US10755900B2 (en) * 2017-05-10 2020-08-25 Applied Materials, Inc. Multi-layer plasma erosion protection for chamber components
WO2018217062A1 (ko) * 2017-05-26 2018-11-29 아이원스 주식회사 플로라이드화 이트륨 옥사이드 코팅막의 형성 방법 및 이에 따른 플로라이드화 이트륨 옥사이드 코팅막
JP2019147995A (ja) * 2018-02-28 2019-09-05 学校法人 芝浦工業大学 膜付き部材及びその製造方法
CN117026202A (zh) * 2018-07-18 2023-11-10 应用材料公司 通过原子层沉积来沉积的抗侵蚀金属氟化物涂层
JP6699701B2 (ja) * 2018-10-16 2020-05-27 信越化学工業株式会社 イットリウム系フッ化物溶射皮膜、該溶射皮膜を形成するための溶射材料、該溶射皮膜の形成方法、及び該溶射皮膜を含む耐食性皮膜
JP2020141123A (ja) * 2019-02-27 2020-09-03 Toto株式会社 半導体製造装置用部材および半導体製造装置用部材を備えた半導体製造装置並びにディスプレイ製造装置

Also Published As

Publication number Publication date
JP2023120943A (ja) 2023-08-30
JP7154517B1 (ja) 2022-10-18
WO2023157849A1 (ja) 2023-08-24

Similar Documents

Publication Publication Date Title
TW202340496A (zh) 釔質保護膜及其製造方法以及構件
CN107916399B (zh) 稀土氧化物的顶部涂层的离子辅助沉积
JP7120398B2 (ja) 溶射材料
TWI498438B (zh) Sputtering target and its manufacturing method
TWI724797B (zh) 半導體製造裝置用構件及具備半導體製造裝置用構件之半導體製造裝置以及顯示器製造裝置
JP6388188B1 (ja) 成膜用材料及び皮膜
JP7089707B2 (ja) 半導体製造装置用部材および半導体製造装置用部材を備えた半導体製造装置並びにディスプレイ製造装置
JP2005158933A (ja) 半導体または液晶製造装置部材およびその製造方法
JP2010070854A (ja) 耐食性部材およびこれを用いた半導体製造装置
JP6597922B1 (ja) 複合構造物および複合構造物を備えた半導体製造装置並びにディスプレイ製造装置
TW201916164A (zh) 耐電漿體特性得到提高的電漿體蝕刻裝置用構件及其製造方法
JP2021077900A (ja) 半導体製造装置用部材および半導体製造装置用部材を備えた半導体製造装置並びにディスプレイ製造装置
JP5031259B2 (ja) 耐食性部材とその製造方法およびこれを用いた半導体・液晶製造装置
JP7115582B2 (ja) 複合構造物および複合構造物を備えた半導体製造装置
WO2024038674A1 (ja) イットリウム質保護膜およびその製造方法ならびに部材
WO2024101367A1 (ja) イットリウム質保護膜およびその製造方法ならびに部材
JP2009029686A (ja) 耐食性部材およびその製造方法ならびに処理装置
US20220181123A1 (en) Component for plasma processing apparatus and plasma processing apparatus
WO2024101102A1 (ja) 部材およびその製造方法
TW202409316A (zh) 釔質保護膜及其製造方法以及構件
JP7140222B2 (ja) 複合構造物および複合構造物を備えた半導体製造装置
TWI778587B (zh) 複合結構物及具備複合結構物之半導體製造裝置
TWI777504B (zh) 複合結構物及具備複合結構物之半導體製造裝置
WO2022209934A1 (ja) 複合構造物および複合構造物を備えた半導体製造装置
TW202334060A (zh) 複合結構物及具備複合結構物之半導體製造裝置