TW202327005A - 半導體結構 - Google Patents

半導體結構 Download PDF

Info

Publication number
TW202327005A
TW202327005A TW111121416A TW111121416A TW202327005A TW 202327005 A TW202327005 A TW 202327005A TW 111121416 A TW111121416 A TW 111121416A TW 111121416 A TW111121416 A TW 111121416A TW 202327005 A TW202327005 A TW 202327005A
Authority
TW
Taiwan
Prior art keywords
layer
trench conductor
conductor layer
gate
contact
Prior art date
Application number
TW111121416A
Other languages
English (en)
Inventor
張旭凱
朱家宏
梁順鑫
林耕竹
斌彥 林
王菘豊
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202327005A publication Critical patent/TW202327005A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本揭露描述了一種半導體結構及其形成方法。半導體結構可包括基板，基板上方的閘極結構，相鄰閘極結構的源/汲極(S/D)接觸結構，位於源/汲極接觸結構上方和閘極結構上方的介電材料層，穿過介電材料層形成的有機金屬材料層，以及穿過介電材料層形成且接觸源/汲極接觸結構和閘極結構的溝槽導體層。有機金屬材料層可位於介電材料層和溝槽導體層之間。

Description

半導體結構
本揭露實施例是關於半導體結構，特別是關於具有接觸結構的電晶體結構。
半導體技術的進步增加了對具有更高存儲容量、更快處理系統、更高性能和更低成本的半導體裝置的需求。為了滿足這些需求，半導體產業不斷微縮半導體裝置的尺寸。這種微縮增加了半導體製造製程的複雜性。
本揭露一些實施例提供一種半導體結構，半導體結構包括基板；閘極結構，位於基板上方；源/汲極(S/D)接觸結構，相鄰閘極結構；介電材料層，位於源/汲極接觸結構上方和閘極結構上方；有機金屬材料層，穿過介電材料層形成；以及溝槽導體層，穿過介電材料層形成，且接觸源/汲極接觸結構和閘極結構，其中有機金屬材料層位於介電材料層和溝槽導體層之間。
本揭露另一些實施例提供一種半導體結構的形成方法，方法包括在基板上方形成閘極接觸結構；在閘極結構上方形成介電材料層；在介電材料層中形成凹陷結構以暴露閘極結構；在凹陷結構的多個側面上方形成有機金屬材料層；以及在有機金屬材料層上方形成溝槽導體層，且溝槽導體層接觸閘極結構。
本揭露又一些實施例提供一種半導體結構的形成方法，方法包括在基板上方形成閘極結構；形成相鄰閘極結構的源/汲極(S/D)接觸結構；在閘極結構和源/汲極接觸結構上方形一介電材料層；形成第一凹陷結構和第二凹陷結構以分別暴露閘極結構和源/汲極接觸結構；在第一凹陷結構和第二凹陷結構的多個側面上方形成一有機金屬材料層；以及第一凹陷結構和第二凹陷結構中且在有機金屬材料層上方沉積導電材料。
需注意的是，說明書中對“一個實施例”、“一實施例”、“一個示例實施例”、“示例性”等的引用表示所描述的實施例可包括特定的特徵、結構或特性，但是每一個實施例可能不一定包括特定的特徵、結構或特性。此外，這些用語不一定指相同的實施例。此外，當結合實施例描述特定特徵、結構或特性時，無論是否明確描述，所屬技術領域中具有通常知識者將結合其他實施例來實現這樣的特徵、結構或特性。
應當理解，本文中的用語或用語是為了說明目的而非用以限制本揭露，使所屬技術領域中具有通常知識者根據本揭露的教導來解釋本說明書的用語或用語。
本文可使用與空間相關用詞。例如“在…下方”、“之下”、“下”、“在…上方”、“上”及類似的用詞，係為了便於描述圖式中一個元件或部件與另一個(些)元件或部件之間的關係。除了在圖式中繪示的方位外，這些空間相關用詞意欲包含使用中或操作中的裝置之不同方位。裝置可能被轉向不同方位(旋轉90度或其他方位)，且在此使用的空間相關詞也可依此對應地解釋。
如本文使用的用語“公稱(nominal)”是指在產品或製程的設計階段設置的部件或製程操作的特性或參數的期望值或目標值，具有上述值的範圍及/或低於期望值。值的範圍通常是由於製程或公差的微小變化。
在一些實施例中，用語“約”、“實質上”通常表示在一給定數值的5%內的變化(例如，該數值的±1 %，±2 %，±3 %，±4%，±5)。這些值僅是示例而不是限制性的。用語“約”和“實質上”可指使所屬技術領域中具有通常知識者根據本揭露的教導所解釋的值的百分比。
如本文使用，用語“垂直”是指名義上垂直於基板表面。
與鰭式場效電晶體(finFET)或全繞式閘極(GAA)場效電晶體相關的鰭可通過任何合適的方法進行圖案化。舉例來說，可使用一道或多道微影製程對鰭進行圖案化，包括雙重圖案化製程或多重圖案化製程。雙重圖案和多重圖案製程可結合微影和自對準製程，從而允產生具有例如比使用單次、直接的微影製程可獲得的間距更小的間距的圖案舉例來說，犧牲層形成在基板上方並使用微影製程圖案化。使用自對準製程在圖案化犧牲層旁邊形成間隙壁。然後移除犧牲層，然後可使用剩餘的間隙壁對鰭進行圖案化。
半導體產業的技術進步推動了對具有更高裝置密度、更高性能和更低成本的積體電路(IC)的追求。積體電路可包括具有接觸結構的電晶體結構(例如，閘極接觸結構)。在積體電路的製造製程中，接觸結構可通過(i)執行蝕刻製程以形成通孔結構以暴露電晶體的閘極結構，以及(ii)執行沉積製程以在通孔結構中填充導電材料以接觸暴露的閘極結構。然而，在形成通路結構的蝕刻製程中，通孔結構的側面可能被損傷。通孔結構的損傷側面會導致通孔結構中導電材料的橫向沉積速率不均勻。舉例來說，損傷的側面會導致沉積製程在靠近通孔結構的上部比靠近通孔結構的下部以更高的沉積速率沉積導電材料。隨著接觸結構尺寸的縮小，上述非均勻橫向沉積速率會在填充通孔結構底部之前密封通孔結構，從而在所得接觸結構中形成空隙結構(“夾斷(pinch-off)”)。接觸結構的夾斷會降低積體電路的良率和可靠性。
為解決上述挑戰，本發明提出一種具有接觸結構的電晶體結構及其製造方法。電晶體結構可包括閘極結構，相鄰閘極結構的源/汲極(S/D)區，以及在源/汲極區上方形成的源/汲極接觸。接觸結構可包括溝槽導體層，以將積體電路的內連線結構電性橋接電晶體結構的閘極結構和源/汲極接觸。溝槽導體層可由導電材料製成，例如鉑族金屬材料。接觸結構可進一步包括形成在溝槽導體層的側面上方的有機金屬層，例如有機鋁層。有機金屬層可確保導電材料在用於形成溝槽導體層之例如化學氣相沉積(CVD)製程的沉積製程期間保形成長。舉例來說，有機金屬層可為沈積製程提供實質上均勻的成核速率，在通孔介電層的側面上方均勻沉積導電材料以形成溝槽導體層。因此，所得溝槽導體層可為無縫且無空隙的結構。因此，本揭露的一個好處尤其是為接觸結構提供可靠的結構完整性(例如，避免形成空隙)，從而提高積體電路的整體良率和可靠性。
根據一些實施例，參考第1、2A、2B、3A和3B圖的描述，半導體裝置100具有多個場效電晶體(FET)102、設置在場效電晶體102之上的接觸結構120，以及設置在接觸結構120之上的內連線結構140。第1圖顯示根據一些實施例的半導體裝置100的等軸測圖。第2A和3A圖顯示根據一些實施例的沿第1圖的半導體裝置100的切線A-A的剖面圖。第2B和3B圖顯示根據一些實施例的沿第1圖的半導體裝置100的切線B-B的剖面圖。除非另有說明，否則第1、2A、2B、3A和3B圖中具有相同元件符號的元件的討論為相互適用。半導體裝置100可包括在微處理器、記憶體單元或其他積體電路中。儘管第1、2A、2B、3A和3B圖中所示的是鰭式場效電晶體(finFET)，根據一些實施例，每一個場效電晶體102可為全繞式閘極(GAA)場效電晶體。
參考第1、2A和2B圖，每個場效電晶體102可包括沿x方向延伸的鰭結構108、沿y方向穿過鰭結構108的閘極結構112、以及形成在鰭結構108的部分上方的源/汲極(S/D)區110。儘管第1圖顯示容納兩個場效電晶體102的鰭結構108 ，但是可沿著鰭結構108設置任意數量的場效電晶體102。每個場效電晶體102可形成在基板106上。基板106可為半導體材料，例如矽。在一些實施例中，基板106可包括(i)元素半導體，例如矽(Si)和鍺(Ge)；(ii)化合物半導體，包括碳化矽(SiC)、砷化鎵(GaAs)、磷化鎵(GaP)、磷化銦(InP)、砷化銦(InAs)和銻化銦(InSb)；(iii)上述之組合。此外，可根據設計要求(例如p型基板或n型基板)摻雜基板106。在一些實施例中，可以p型摻質(例如硼(B)、銦(In)、鋁(Al)或鎵(Ga))或n型摻質(例如磷(P)或砷(As))摻雜基板106。
鰭結構108可形成在基板106上方。鰭結構108可沿x軸延伸，且閘極結構112沿y軸穿過鰭結構108。在一些實施例中，由閘極結構112穿過的鰭結構108的部分可為場效電晶體102的通道區。鰭結構108可包括與基板106相同或相似的材料，例如具有實質上接近基板106的晶格常數(例如，在5％以內的晶格失配(lattice mismatch))的材料。在一些實施例中，鰭結構108和基板106可由矽(Si)製成。在一些實施例中，鰭結構108可由多層矽鍺(SiGe)製成。
源/汲極區110可形成在鰭結構108上方。源/汲極區110可包括磊晶成長的半導體材料。在一些實施例中，磊晶成長的半導體材料可為與基板106的材料相同的材料。舉例來說，磊晶成長的半導體材料可具有與基板106的材料的晶格常數實質上接近(例如，在5％以內的晶格失配)的晶格常數。在一些實施例中，磊晶成長的半導體材料可包括：(i)半導體材料，例如鍺(Ge)和矽(Si)；(ii)化合物半導體材料，例如砷化鎵(GaAs)和砷化鋁鎵(AlGaAs)；(iii)半導體合金，例如矽鍺(SiGe)和磷化鎵砷(GaAsP)。源/汲極區110可摻雜p型摻質或摻雜n型摻質。p型摻質可包括硼(B)、銦(In)、鋁(Al)或鎵(Ga)。n型摻質可包括磷(P)或砷(As)。
閘極結構112可為環繞鰭結構108的部分的多層結構。舉例來說，閘極結構112可包裹場效電晶體102的通道區(例如，被閘極結構112包裹的鰭結構108的部分)以調節場效電晶體102的通道區的導電率。在一些實施例中，閘極結構112可稱為全繞式閘極(GAA)結構，其中場效電晶體102可稱為全繞式閘極場效電晶體102。閘極結構112可具有合適的長度L 112，例如從約10 nm至約100 nm，以滿足與積體電路的技術節點(例如，7 nm節點、5 nm節點、3 nm節點等)相關聯的閘極節距要求。
閘極結構112可包括閘極介電層(第1、2A和2B圖中未顯示)，設置在閘極介電層上的閘電極(第1、2A和2B圖中未顯示)以及設置在閘電極的側壁上的閘極間隙壁114。閘極介電層可圍繞鰭結構108，因此將鰭結構108與閘電極電性隔離。閘極介電層可設置在閘電極和源/汲極區110之間以防止其間的電性短路。閘極介電層可包括任何合適的介電材料，例如氧化矽、氮化矽、氮氧化矽，以及介電常數大於二氧化矽的介電常數(例如，大於約3.9)的高介電常數(高k)介電材料，例如氧化鋁和二氧化鉿(HfO 2)。閘極介電層可具有從約1 nm至約 5 nm範圍內的厚度。基於本文的揭露，用於閘極介電層的其他材料和厚度也在本揭露的精神和範圍內。
閘極結構112可進一步包括設置在閘極介電層上的閘電極(第1、2A和2B圖中未顯示)。閘電極可為場效電晶體102的閘極端。閘電極可包括環繞鰭結構108的金屬疊層。在一些實施例中，閘電極可包括鈦(Ti)、鉭(Ta)、鋁(Al)、銅(Cu)、鎢(W)、錳(Mn)、鋯(Zr)、釕(Ru)、鉬(Mo)、鈷(Co)、鎳(Ni)、銀(Ag)、矽化鎳(NiSi)、矽化鈷(CoSi)、氮化鈦(TiN)、氮化鉭(TaN)、氮化矽鉭(TaSiN)、碳氮化鉭(TaCN)、鈦鋁(TiAl)、氮化鈦鋁(TiAlN)、氮化鎢(WN)、氮化鎢(WN)、碳化鉭(TaC)、碳化鈦(TiC)、碳化鈦鋁(TiAlC)、或碳化鉭鋁(TaAlC)。基於本文的揭露，用於閘電極的其他材料也在本揭露的精神和範圍內。
閘極結構112可進一步包括設置在閘電極側壁上的閘極間隙壁114。閘極間隙壁114可物理接觸閘極介電層。閘極間隙壁114可包括介電常數約小於3.9的低介電常數(低k)材料。舉例來說，閘極間隙壁114可包括絕緣材料，例如氧化矽、氮化矽、低k材料以及上述之組合。在一些實施例中，閘極間隙壁114可具有範圍從約2 nm至約10 nm的厚度t 114。基於本文的揭露，用於閘極間隙壁114的其他材料和厚度在本揭露的精神和範圍內。
半導體裝置100可進一步包括為鰭結構108提供電性隔離的淺溝槽隔離(STI)區138。舉例來說，淺溝槽隔離區138可將鰭結構108與形成在半導體裝置100中的另一個鰭結構108(第1圖中未顯示)電性隔離。此外，淺溝槽隔離區138可在場效電晶體102與集成或沉積在基板106上的相鄰主動元件和被動元件(第1圖中未顯示)之間提供電性隔離。淺溝槽隔離區138可包括一層或多層介電材料，例如氮化物層、設置在氮化物層上的氧化物層和設置在氮化物層上的絕緣層。在一些實施例中，絕緣層可指用作電性絕緣體的層(例如，介電層)。在一些實施例中，絕緣層可包括氧化矽、氮化矽、氮氧化矽、氟摻雜矽酸鹽玻璃(FSG)、低k介電材料及/或其他合適的絕緣材料。基於本文的揭露，淺溝槽隔離區138的其他材料在本揭露的精神和範圍內。
半導體裝置100可進一步包括設置在鰭結構108上方的層間介電(ILD)層118以提供相鄰鰭結構108之間的電性絕緣。在一些實施例中，層間介電層118可在源/汲極區110和接觸結構120之間提供電性絕緣。作為示例而非限制，層間介電層118可包括使用適用於流動性介電材料(例如，流動性氧化矽、流動性氮化矽、流動性氧氮化矽、流動性碳化矽或流動性碳氧化矽)的沉積方法沉積的介電材料。在一些實施例中，介電材料可為氧化矽或氮化矽。在一些實施例中，層間介電層118可具有從約50 nm至約200 nm的厚度。基於本文的揭露，用於層間介電層118的其他材料、厚度和形成方法在本揭露的精神和範圍內。
參考第1、2A和2B圖，接觸結構120可在場效電晶體102和內連線結構140之間，以將場效電晶體102電性連接到內連線結構140。接觸結構120可包括設置在層間介電層118上方和閘極結構112上方的層間介電層122。在一些實施例中，層間介電層122可包括具有彼此不同的蝕刻選擇比的多層介電材料(第2A和2B圖中未顯示)。在一些實施例中，用語“蝕刻選擇比”可指兩種材料在相同蝕刻條件下的蝕刻速率之比。層間介電層122可由任何合適的絕緣材料製成，例如氮化矽、氮氧化矽和氧化矽。層間介電層122可具有任何合適的厚度，例如從約50 nm至約200 nm。用於層間介電層122的其他材料和厚度在本揭露的精神和範圍內。
接觸結構120可進一步包括垂直(例如，在z方向上)延伸穿過層間介電層122和層間介電層118以接觸源/汲極區110的溝槽導體層130。在一些實施例中，溝槽導體層130可表示為場效電晶體102的源/汲極接觸結構，其接觸場效電晶體102的源/汲極區110。溝槽導體層130可包括由金屬材料及/或矽化物材料製成的金屬材料層130B。在一些實施例中，金屬材料層130B可由鈷(Co)、鎢(W)、鋁(Al)、銅(Cu)、鈦(Ti)、鉭(Ta)、釕(Ru)、鉬(Mo)或矽化物材料製成。在一些實施例中，金屬材料層130B可接觸源/汲極區110及/或層間介電層122(第2A和2B圖中未顯示)。在一些實施例中，溝槽導體層130可進一步包括形成在層間介電層122和金屬材料層130B之間的阻擋襯墊130A。阻擋襯墊130A可為黏著促進劑，以將金屬材料層130B黏著到層間介電層122。在一些實施例中，阻擋襯墊130A可由導電氮化物材料製成，例如氮化鈦(TiN)和氮化鉭(TaN)。基於本文的揭露內容，用於溝槽導體層130的其他材料也在本揭露內容的精神和範圍內。
溝槽導體層130可具有基於場效電晶體102的節距尺寸的合適的平均垂直尺寸(例如，在z方向上的高度)。舉例來說，溝槽導體層130可具有從約100 nm至約600 nm的平均垂直尺寸(例如，在z方向上的高度)。溝槽導體層130的頂面可進一步具有基於場效電晶體102的節距尺寸的合適的平均水平(例如，在x方向上)寬度W 130。舉例來說，溝槽導體層130的頂面的寬度W 130可從約15 nm至約50 nm。在一些實施例中，溝槽導體層130可包括傾斜的側壁，使得溝槽導體層130的頂面的寬度W 130可大於溝槽導體層130的底面130 S的水平尺寸(例如，在x方向上的寬度)。在一些實施例中，溝槽導體層130基於場效電晶體102的節距尺寸可具有約大於1、約大於3或約大於5的深寬比(例如，z方向上的高度與x方向上的寬度W 130的比值)。基於本文的揭露，溝槽導體層130的其他尺寸在本揭露的精神和範圍內。
參考第2A、2B、3A和3B圖，溝槽導體層130的頂面可具有與層間介電層122實質上共面的頂面部分131A。在一些實施例中，溝槽導體層130的頂面可具有比頂面部分131A更靠近源/汲極區110的另一個頂面部分131B(如第2A和2B圖所示)。在一些實施例中，溝槽導體層130的頂面的頂面部分131B可為朝向源/汲極區110延伸的彎曲(翹曲)表面。在一些實施例中，如第2A圖所示，頂面部分131B的兩個相對(例如，在x方向上)側可接觸層間介電層122的頂面。在一些實施例中，如第2B圖所示，頂面部分131B的兩個相對 (例如，在y方向上)側可接觸頂面部分131A。
參考第2A和2B圖，接觸結構120可進一步包括設置在溝槽導體層130和層間介電層122上方的介電材料層124。在一些實施例中，介電材料層124可包括蝕刻停止層(ESL)124A和可具有與蝕刻停止層124A不同的蝕刻選擇比的介電材料層124B。介電材料層124(例如，蝕刻停止層124A和介電材料層124B中的每一個)可由任何合適的絕緣材料製成，例如氧化矽、氮化矽、氮氧化矽和金屬基氧化物材料(例如鋁氧化物)。介電材料層124可具有合適的厚度t 124(如第6A和6B圖所示)，例如從約50 nm至約200 nm。基於本文的揭露，介電材料層124的其他材料和厚度在本揭露的精神和範圍內。
接觸結構120可進一步包括多個溝槽導體層132以電性橋接內連線結構140與下面的溝槽導體層130和閘極結構112。舉例來說，溝槽導體層132可具有與介電材料層124實質上共面的頂面，且溝槽導體層132還可具有與閘極結構112及/或溝槽導體層130接觸的底面。溝槽導體層132可由任何合適的導電材料製成，例如鉑族金屬材料、鉬(Mo)、鎢(W)、鋁(Al)、銅(Cu)、鈷(Co)、鉭(Ta)、矽化物材料和導電氮化物材料。在一些實施例中，溝槽導體層132可由單層金屬材料製成。舉例來說，溝槽導體層132可為單層釕(Ru)，使得溝槽導體層132的每個部分(例如，靠近頂面、側面和底面)由釕(Ru)製成。在一些實施例中，溝槽導體層132可為無襯墊(liner-less)(例如，無凹痕(indentation-free))結構，其可提供增加的有效接觸面積以降低溝槽導體層132的電阻。由於溝槽導體層132是無襯墊結構，溝槽導體層132的頂面和底面可連接溝槽導體層132的兩個相對側面。在一些實施例中，溝槽導體層132可由多層金屬材料製成，其中多層金屬材料中的每一層可為無襯墊結構。
在一些實施例中，溝槽導體層132可垂直地(例如，在z方向上)延伸穿過介電材料層124、層間介電層122及/或層間介電層118以接觸下面的閘極結構112。如第2A圖所示，與閘極結構112接觸的溝槽導體層132可具有合適的高度H 132A(例如，在z方向上)，例如從約25 nm至約60 nm，並且頂面具有合適的寬度W 132A(例如，在x方向上)，例如從約6 nm至約20 nm。在一些實施例中，高度H 132A與寬度W 132A的比值可從約1.3至約10。如果高度H 132A與寬度W 132A的比值小於上述下限，則可能會在內連線結構140和閘極結構112之間感應出更高的寄生電容，從而降低了場效電晶體102的速度。如果高度H 132A與寬度W 132A的比值大於上述上限，則溝槽導體層132可能會在其中結合空隙結構，從而降低半導體裝置100的可靠性。
參考第2A、2B、3A和3B圖，在一些實施例中，溝槽導體層132可垂直地(例如，在z方向上)延伸穿過介電材料層124以接觸下面的溝槽導體層130。與溝槽導體層130接觸的溝槽導體層132可具有合適的高度H 132B(例如，在z方向上)，例如從約15 nm至約50 nm。在一些實施例中，如第2A和2B圖所示，溝槽導體層132可接觸溝槽導體層130的頂面的頂面部分131B，使得高度H 132B可大於介電層124的厚度t 124(第6A和6B圖)。在一些實施例中，接觸溝槽導體層130的頂面的頂面部分131B的溝槽導體層132可進一步接觸介電材料層124的底面。在一些實施例中，如第3A和3B圖所示，溝槽導體層132可接觸溝槽導體層130的頂面的頂面部分131A ，使得高度H 132B可實質上等於介電層124的厚度t 124。與溝槽導體層130接觸的溝槽導體層132可進一步具有具有合適寬度W 132B(例如，在x方向上)的頂面，例如從約5 nm至約20 nm。在一些實施例中，如第2A和2B圖所示，溝槽導體層132的上部可具有實質上等於寬度W 132B的寬度，並且接觸頂面部分131B的溝槽導體層132的下部可具有大於寬度W 132B的另一寬度。在一些實施例中，如第3A和3B圖所示，溝槽導體層132的上部可具有實質上等於寬度W 132B的寬度，並且接觸頂面部分131A的溝槽導體層132的下部可具有實質上等於寬度W 132B的另一寬度。在一些實施例中，高度H 132B與寬度W 132B的比值可從約0.8至約10。如果高度H 132B與寬度W 132B的比值小於上述下限，則可能會在內連線結構140和溝槽導體層130之間感應出更高的電容，從而降低了場效電晶體102的速度。如果高度H 132B與寬度W 132B的比值大於上述上限，則溝槽導體層132可能在其中結合空隙結構，從而降低半導體裝置100的可靠性。在一些實施例中，溝槽導體層132可同時與溝槽導體層130和閘極結構112接觸(此實施例未在第2A、2B、3A和3B圖中顯示)。
參考第2A、2B、3A和3B圖，接觸結構120可進一步包括設置在溝槽導體層132的側面上方的成核層134。成核層134可位於介電材料層124和溝槽導體層132之間以確保以保形沉積速率來沉積導電材料，以形成無縫且無空隙的溝槽導體層132(在方法400中討論)。在一些實施例中，成核層134可與層間介電層122接觸。在一些實施例中，成核層134可與閘極結構112及/或層間介電層118接觸。在一些實施例中，如第3A和3B圖所示，成核層134可與溝槽導體層130的頂面的頂面部分131A接觸。在一些實施例中，如第2A和2B圖所示，成核層134可與頂面部分131B的邊緣部分(例如，接近層間介電層122及/或接近頂面部分131A)接觸，且成核層134可與頂面部分131B的中心部分(例如，接近溝槽導體層132的最底部頂點)隔開。在一些實施例中，成核層134可進一步與層間介電層122(如第2A圖所示)及/或介電材料層124的底面(如第2B圖所示)接觸。
成核層134可具有從約0.1 nm至約0.6 nm的厚度t 134。如果厚度t 134小於上述下限，則成核層134可能沒有足夠的厚度來為沈積製程提供保形沉積速率以來沉積導電材料，以形成無縫且無空隙的溝槽導體層132。如果厚度t 134大於上述下限，則溝槽導體層132的有效接觸面積會減小，從而增加溝槽導體層132的電阻。在一些實施例中，厚度t 134與寬度W 132A的比值可從約0.005至約0.1。如果厚度t 134與寬度W 132A的比值小於上述下限，則成核層134可能沒有足夠的厚度來為沈積製程提供保形沉積速率來沉積導電材料，以形成無縫且無空隙的溝槽導體層132。如果厚度t 134與寬度W 132A的比值大於上述上限，則溝槽導體層132的有效接觸面積會減小，從而增加內連線結構140和閘極結構112之間的電阻。在一些實施例中，厚度t 134與寬度W 132B的比值可從約0.005至約0.12。如果厚度t 134與寬度W 132B的比值小於上述下限，則成核層134可能沒有足夠的厚度來為沈積製程提供保形沉積速率來沉積導電材料，以形成無縫且無空隙的溝槽導體層132。如果厚度t 134與寬度W 132B的比值大於上述上限，則溝槽導體層132的有效接觸面積會減小，從而增加內連線結構140和源/汲極區110之間的電阻。
在一些實施例中，成核層134可為金屬氧化物層，例如氧化鋁層、氧化鉿層和氧化鈦層。在一些實施例中，成核層134可為有機金屬材料層。舉例來說，成核層134可由有機鋁製成。在一些實施例中，成核層134可為有機金屬材料層，其可包括碳元素和與碳元素鍵結的金屬元素，例如鋁(Al)、鉿(Hf)、鋯(Zr)、鈦(Ti)、鉭(Ta)、鎢(W)、釕(Ru)、銅(Cu)、鉬(Mo)、鈷(Co)、過渡金屬元素和鉑族金屬元素。在一些實施例中，成核層134可包括靠近層間介電層122的金屬氧化物層和靠近溝槽導體層132的有機金屬材料層(上述實施例未在第2A、2B、3A和3B圖中顯示)。
內連線結構140可為下面的場效電晶體102提供金屬佈線。內連線結構140可包括絕緣材料層144、嵌入絕緣材料層144中的導電材料層146、設置在導電材料層146上方的絕緣材料層148、以及穿過絕緣材料層148形成並與導電材料層146接觸的溝槽導體層162。導電材料層146可為內連線結構140的橫向(例如，在x-y平面中)佈線。相反的，溝槽導體層130和132中的每一個可為用於接觸結構120的垂直(例如，在z方向上)佈線，且溝槽導體層162可為用於內連線結構140的垂直(例如，在z方向上)佈線。因此，在一些實施例中，導電材料層146的深寬比(例如，高度與寬度的比值)可小於溝槽導體層130和132中的每一個的深寬比。在一些實施例中，導體材料層146的深寬比與每個溝槽導體層130和132的深寬比的比值可約小於1、約小於0.8、約小於0.6、約小於0.4，約小於0.2，或約小於0.1。如果導電材料層146的深寬比與每個溝槽導體層130和132的深寬比的比值超過上述上限，則內連線結構140可能不滿足與積體電路技術節點相關的鰭節距要求，從而無法通過積體電路的產品要求。導電材料層146可設置在介電材料層124、溝槽導體層132和成核層134上方，以電性連接到下面的閘極結構112和源/汲極區110。溝槽導體層162可將導電材料層146電性連接到內連線結構140的導電材料層146(第1、2A、2B、3A、3B圖中未顯示)上方的另一個垂直(例如，在z方向上)的導電材料層162。導電材料層146和溝槽導體層162可由任何合適的導電材料製成，例如鎢(W)、鋁(Al)、銅(Cu)、鈷(Co)、鈦(Ti)、鉭(Ta)、釕(Ru)、鉬(Mo)、矽化物材料和導電氮化物材料。絕緣材料層148和絕緣材料層144可由合適的介電材料製成，例如氧化矽、氮化矽、氮氧化矽、低k介電質和高k介電質。基於本文的揭露，用於導電材料層146、溝槽導體層162、絕緣材料層144和絕緣材料層148的其他材料在本揭露的精神和範圍內。
第4圖是根據一些實施例的用於製造半導體裝置100的示例的方法400的流程圖。為了說明的目的，將參考第5A-14A和5B-14B圖描述第4圖中所示的操作。第5A-14A圖是根據一些實施例在其製造以形成半導體裝置100的各個階段沿第1圖的切線A-A的剖面圖。第5B-14B圖是根據一些實施例在其製造以形成半導體裝置100的各個階段沿第1圖的切線B-B的剖面圖。可根據特定的應用程序以不同的順序執行或不執行操作。方法400可能不會產生完整的半導體裝置100。因此，可理解的是，可在方法400之前、期間和之後提供額外的製程，且可能在本文中僅簡要描述一些其他製程。此外，除非另有說明，否則第1、2A-14A和2B-14B圖中具有相同元件符號的元件的討論為彼此適用。
參考第4圖，在操作405中，在電晶體結構的源/汲極(S/D)接觸和閘極結構上方形成介電材料層。舉例來說，第6A和6B圖顯示形成在場效電晶體102的溝槽導體層130和閘極結構112上方的介電材料層124(例如，蝕刻停止層124A和介電材料層124B)，參考第5A、5B、6A和6B圖。形成介電材料層124的製程可包括形成第5A和5B圖的半導體裝置100。在一些實施例中，形成第5A和5B圖的半導體裝置100的製程可包括提供基板106、在基板106上形成鰭結構108、形成與鰭結構108相鄰的淺溝槽隔離區138、形成穿過鰭結構108的閘極結構112、形成源/汲極區110、以及在未被閘極結構112覆蓋的鰭結構108的一部分上方形成層間介電層118，並在閘極結構112和層間介電層118上方形成層間介電層122。形成第5A和5B圖的半導體裝置100的製程可進一步包括形成穿過層間介電層122和層間介電層118的溝槽導體層130以接觸源/汲極區110。基於本文的揭露內容，第5A和5B圖的半導體裝置100的其他形成方法在本揭露的精神和範圍內。
如第6A和6B圖所示，形成介電材料層124的製程可進一步包括使用任何合適的沉積製程，例如化學氣相沉積(CVD)製程、原子層沉積(ALD)製程、物理氣相沉積(PVD)製程、電漿輔助化學氣相沉積(PECVD)製程和旋塗製程，在第5A和5B圖的半導體裝置100上方沉積厚度為t 124的介電材料層124。基於本文的揭露，用於介電材料層124的其他形成方法在本揭露的精神和範圍內。
參考第4圖，在操作410中，形成穿過介電材料層的凹陷結構以暴露介電材料層的多個側面。舉例來說，如第7A和7B圖或8A和第8B圖所示，可形成穿過介電材料層124的凹陷結構701以暴露側面701F和701B(如第7A圖或第8A圖所示)和側面701L和701R(如第7B圖或第8B圖所示))。參考第7A和7B圖，形成凹陷結構701的製程可包括(i)在第6A和6B圖的結構上方形成遮罩層(例如，光阻層；第7A和7B圖中未顯示)，以及(ii)使用微影製程圖案化遮罩層，以分別暴露在溝槽導體層130和閘極結構112上方的介電材料層124的第一部分和第二部分；(iii)執行蝕刻製程，以通過圖案化遮罩層選擇性地蝕刻溝槽導體層130和閘極結構112上方的介電材料層124、層間介電層122及/或層間介電層118。因此，可同時形成第一組和第二組的凹陷結構701，以分別暴露閘極結構112和溝槽導體層130。暴露閘極結構112的第一組的凹陷結構701可具有頂部寬度W 132A和高度H 132A。暴露溝槽導體層130的頂面部分131A的第二組的凹陷結構701可具有頂部寬度W 132B和高度H 132B。第一組的凹陷結構701和第二組的凹陷結構701中的每一個可具有在x方向上的兩個相對的側面701F和701B以及在y方向上的兩個相對的側面701L和701R。側面701F、701B、701L和701R可由介電材料層124的側面、層間介電層122的側面及/或層間介電層118的側面製成。在一些實施例中，用於形成凹陷結構701的蝕刻製程可包括使用與合適的乾蝕刻劑相關的電漿乾蝕刻，例如四氟化碳(CF 4)、氯氣(Cl 2)和溴化氫(HBr)，以及使用合適的濕蝕刻劑(例如氫氟酸(HF)、氫氧化銨與過氧化氫的混合物(APM)和四甲基氫氧化銨(TMAH))的濕蝕刻製程。在一些實施例中，第7A和7B圖的結構在操作415-425的製造製程之後(討論如後)可得到第3A和3B圖的半導體裝置100。
參考第8A和8B圖，在一些實施例中，形成凹陷結構701的製程可進一步包括使用蝕刻製程移除溝槽導體層130的頂部，以形成彎曲的溝槽導體層130的頂面部分131B。具有頂面部分131B的溝槽導體層130可具有增加的有效接觸面積，以降低場效電晶體102的接觸電阻。在一些實施例中，彎曲的溝槽導體層130的頂面部分131B可具有從約1 nm至約25 nm、從約5 nm至約25 nm、從約5 nm至約15 nm或從約1 nm至約6 nm的曲率半徑。如果頂面部分131B的曲率半徑大於上述上限，則可能會增加場效電晶體102的接觸電阻並且降低半導體裝置100的性能。如果頂面部分131B的曲率半徑小於上述下限，溝槽導體層132可能無法完全填充凹陷結構701。在一些實施例中，第8A和8B圖的凹陷結構701可暴露介電材料層124的底面，其水平(例如，在x方向及/或y方向)尺寸d 132從約1 nm到約15 nm，從約5 nm到約15 nm、從約5 nm至約10nm、或從約1 nm至約6 nm。在介電材料層124下方具有水平尺寸d 132的凹陷結構701可將溝槽導體層132牢固地錨定在溝槽導體層130上，從而提高接觸結構120的結構完整性。如果水平尺寸d 132小於上述下限，則凹陷結構701可能不會將溝槽導體層132錨定在溝槽導體層130上，從而降低接觸結構120的結構完整性。如果水平尺寸d 132大於上述上限，則溝槽導體層132可能無法完全填充凹陷結構701。在一些實施例中，第8A和8B圖的結構在操作415-425的製造製程之後(討論如後)可得到第2A和2B圖的半導體裝置100。
參考第4圖，在操作415中，在介電材料層的多個側面上方形成成核層。舉例來說，如第10A和10B圖所示，可在側面701F、701B、701L和701R上方形成成核層134，參照第9A、9B、10A和10B圖。
參考第9A和9B圖，用於形成成核層134的製程可包括將第8A和8B圖的結構(例如，第8A和8B圖的介電材料層124的頂面、層間介電層122的側面、閘極結構112、溝槽導體層130和側面701F、701B、701L和701R)浸泡(例如，暴露於)在含有金屬的氣體(例如，含有金屬的前驅物)中。在一些實施方案中，含金屬前驅物可為有機金屬氣體，例如有機鋁氣體(例如，三甲基鋁、三鋁、三異丁基鋁、三(二甲基氨基)鋁(III)或三烷基鋁(C1～C6))和有機鈦氣體(例如，四(二甲氨基)鈦(IV)或包括氟、氯及/或溴的鈦鹵化物)。在一些實施例中，含金屬前驅物可包括金屬元素鋁(Al)、鉿(Hf)、鈦(Ti)、鉭(Ta)、鎢(W)、鈷(Co)、鉬(Mo)、鎳(Ni)、鉑(Pt)、釕(Ru)或鋅(Zn)。含金屬的前驅物可解離性化學吸附(dissociatively chemisorb)在側面701F、701B、701L和701R上以在側面701F、701B、701L和701R上方形成厚度為t134的成核層134。含金屬的前驅物可進一步離解性化學吸附在介電材料層124的頂面、閘極結構112和溝槽導體層130上，以在介電材料層124的頂面、閘極結構112和溝槽導體層130上形成厚度實質上等於厚度t 134的成核層134。因此，成核層134可包括與含金屬前驅物相同的金屬元素。在一些實施例中，成核層134可為包括與含金屬前驅物相同的金屬元素的有機金屬材料。在一些實施例中，成核層134可為自限制層(self-limiting layer)，使得隨後的含金屬前驅物不會解離性化學吸附在成核層134的表面上。由於成核層134可為自限制層，所以成核層134的厚度t 134可小於1 nm，例如從約0.1 nm至約0.6 nm，以及從約0.2 nm至約0.5 nm。在一些實施例中，在浸泡含金屬的前驅物(例如，三甲基鋁氣體)期間，與側面701F、701B、701L和701R接觸的成核層134的部分可與側面701F、701B、701L和701R反應，以形成金屬氧化物層(例如氧化鋁層)，上述金屬氧化物層包括與含金屬前驅物相同的金屬元素(例如鋁)(此實施例未在第9A和9B圖中顯示)。
在一些實施例中，為了將含金屬的前驅物解離性化學吸附在第8A和8B圖的結構上，可加熱基板106至從約20℃至約60℃的溫度，同時使用含金屬的前驅物浸泡第8A和8B圖的結構，以形成成核層134。如果基板106的溫度低於上述下限，則含金屬前驅物可能沒有足夠的熱能來分解以形成成核層134。如果基板106的溫度高於上述上限，則含金屬前驅物可能不具有足夠的黏著係數來黏著到第8A和8B圖的結構。
在一些實施例中，將含金屬的前驅物解離地化學吸附在第8A和8B圖的結構上，浸泡第8A和8B圖的結構以形成成核層134的的環境壓力可從約1 torr至約10 torr。如果環境壓力小於上述下限，則可能沒有足夠的含金屬前驅物來形成成核層134。如果操作壓力大於上述上限，則含金屬前驅物的平均自由路徑可能會減小，從而抑制在凹陷結構701的底部形成成核層134。
在一些實施例中，形成成核層134的浸泡時間可從約3秒至約10秒。如果浸泡時間小於上述下限，則含金屬前驅物可能沒有足夠的時間解離性化學吸附在第8A和8B圖的結構上以形成成核層134。如果浸泡時間大於上述上限，則可能會降低形成成核層134的製程的產量，從而增加製造半導體裝置100的製造成本。在一些實施例中，以上述浸泡時間浸泡第8A和8B圖的結構以形成成核層134之後，形成成核層134的製程可進一步包括用例如氮氣的惰性氣體吹掃成核層134，以從接近於第9A和9B圖的結構的環境中移除多餘的含金屬前驅物。
參考第10A和10B圖，形成成核層134的製程可進一步包括執行蝕刻製程，以選擇性地蝕刻在溝槽導體層130和閘極結構112上且在701F、701B、701L和701R側面上的成核層134的另一部分上方的成核層134的一部分。因此，在執行蝕刻製程之後，溝槽導體層130和閘極結構112可暴露於凹陷結構701，且側面701F、701B、701L和701R被成核層134覆蓋。暴露的溝槽導體層130和暴露的閘極結構112之後可與溝槽導體層132物理接觸(例如，在操作420(在成核層上方形成溝槽導體層以接觸源/汲極接觸及/或閘極結構)中形成)以降低其間的電阻。覆蓋側面701F、701B、701L和701R的成核層134的部分可提供實質上均勻的成核速率，以在側面701F、701B、701L和701R上方均勻地沉積導電材料，以形成溝槽導體層132(在操作420討論)。在一些實施例中，在執行蝕刻製程之後，溝槽導體層130的頂面部分131B的邊緣部分(例如，遠離頂面部分131B的最底部頂點)可被成核層134覆蓋，且中心部分(例如，靠近頂面部分131B的最底部頂點)暴露於凹陷結構701。在一些實施例中，在執行蝕刻製程之後，可從介電材料層124的頂面移除成核層134以暴露介電材料層124的頂面。
用於蝕刻成核層134的蝕刻製程可為可選擇性地蝕刻溝槽導體層130和閘極結構112上方的成核層134的異向性蝕刻製程。舉例來說，蝕刻製程可為具有乾蝕刻劑的電漿乾蝕刻製程，例如氯基氣體(例如，三氯化硼或氯氣)，其可選擇性地蝕刻溝槽導體層130(例如，例如鉬(Mo))和閘極結構112(例如，鎢(W))上方的成核層134(例如，例如三甲基鋁)。在一些實施例中，可通過將乾蝕刻劑與例如氬氣和氦氣的載氣混合來執行蝕刻製程，以增加蝕刻製程的異向性。可用合適的操作壓力，例如從約50 mTorr到約200 mTorr，合適的基板106的溫度，例如從約50°C和約120°C，以及合適的持續時間，例如從約3秒至約15秒，來執行蝕刻製程。蝕刻製程可進一步以約200伏至約500伏的偏壓執行以產生電漿以蝕刻成核層134。如果偏壓低於上述下限，則乾蝕刻劑不能獲得足夠的能量來形成電漿。如果偏壓大於上述上限，則所產生的電漿可能會損傷暴露的溝槽導體層130和暴露的閘極結構112。
參考第4圖，在操作415中，在成核層上方形成溝槽導體以接觸源/汲極接觸和閘極結構。舉例來說，如第13A和13B圖所示，可在成核層134上方形成溝槽導體層132，以接觸下面的溝槽導體層130和閘極結構112，參考第11A-13A和11B-13B圖。
參考第11A和11B圖，用於形成溝槽導體層132的製程可包括在第10A和10B圖的結構上執行沉積製程，例如化學氣相沉積(CVD)製程和原子層沉積(ALD)製程。參考第10A和10B圖，在凹陷結構701中沉積導電材料層1132以接觸下面的溝槽導體層130和閘極結構112。導電材料層1132可由與溝槽導體層132相同的材料製成。在一些實施例中，沉積製程可防止在凹陷結構701中形成襯墊結構，從而在操作420之後使溝槽導體層132成為無襯墊結構。
如前所述，覆蓋側面701F、701B、701L和701R的成核層134可為沈積製程提供實質上均勻的成核速率，以均勻地沉積導電材料。因此，用於形成溝槽導體層132的沉積製程可在接近凹陷結構701的頂部部分和接近凹陷結構701的底部部分以實質上相等的沉積速率沉積導電材料層1132。舉例來說，如第11A圖所示，在沉積製程期間，導電材料層1132可具有形成在側面701F和701B的頂部上方的厚度t 1132ST(例如，在x方向上)和形成在側面701F和701B的底部部分上方的厚度t 1132SB(例如，在x方向上)，其中厚度t 1132ST和t 1132SB可實質上彼此相等。類似地，如第11B圖所示，在沉積製程期間，導電材料層1132可具有形成在側面701L和701R的頂部上方的厚度t 1132ST(例如，在y方向上)和形成在側面701L和701R的底部上方的厚度t 1132SB(例如，在y方向上)，厚度t 1132SB實質上等於厚度t 1132ST。由於凹陷結構701的頂部和底部的沉積速率實質上彼此相等，在操作420之後，可在側面701F、701B、701L和701R上方實質上共形地沉積導電材料層1132，以形成無縫且無空隙的溝槽導體層132。
在一些實施例中，用於形成導電材料層1132的沉積製程在溝槽導體層130的頂面和閘極結構112的頂面上可具有比在側面701F、701B、701L和701R上更高的沉積速率。因此，由於凹陷結構701的小開口寬度W 132A及/或W 132B(如第7A圖所示)，沉積製程可減輕間隙填充挑戰，從而避免在操作420之後在溝槽導體層132中形成空隙結構。舉例來說，如第11A和11B圖所示，在沉積製程期間，導電材料層1132可具有形成在溝槽導體層130及/或閘極結構112上方的厚度t 1132B(例如，在z方向上)，其中厚度t 1132SB可大於厚度t 1132ST和t 1132SB中的每一個。
參考第12A和12B圖，用於形成溝槽導體層132的沉積可持續直到導電材料層1132完全密封凹陷結構701，使得(i)導電材料層1132完全覆蓋凹陷結構701的側面701F、701B、701L和701R，以及(ii)在溝槽導體層130和閘極結構112上方的導電材料層1132的部分垂直地(例如，在z方向上)高於相鄰介電材料層124的頂面。在一些實施例中，用於形成導電材料層1132的沉積製程在凹陷結構701中可具有比在介電材料層124的頂面上方更高的成長速率，使得所得導電材料層1132在介電材料層124的頂面上方可具有垂直(例如，在z方向上)尺寸H 1232T，其小於凹陷結構701的高度H 132A及/或H 132B(例如，稍後在操作420之後會變為溝槽導體層132的高度H 132A及/或H 132B)。在一些實施例中，垂直尺寸H 1232T與凹陷結構701的高度H 132A及/或H 132B的比值可從約0.06至約0.4。如果垂直尺寸H 1232T與凹陷結構701的高度H 132A及/或H 132B的比率小於上述下限，則介電材料層124可能在操作415中的後續研磨製程期間被損傷。如果垂直尺寸H 1232T與凹陷結構701的高度H 132A及/或H 132B的比率大於上述下限，則用於形成導電材料層1132的沉積製程可能容易受到間隙填充挑戰的影響，因此在導電材料層1132中形成空隙結構。
參考第13A和13B圖，用於形成溝槽導體層132的製程可進一步包括在第12A和12B圖的結構上平坦化，例如化學機械研磨(CMP)製程，以使導電材料層1132與介電材料層124共面，以定義溝槽導體層132。因此，操作420可產生溝槽導體層132 ，其(i)與介電材料層124實質上共面並且(ii)與溝槽導體層130和閘極結構112接觸。此外，在操作420之後，成核層134可在溝槽導體層132和側面701F、701B、701L和701R之間。
參考第4圖，在操作425中，在溝槽導體層上方形成內連線結構。舉例來說，如第1、2A和2B圖所示，內連線結構140可形成在溝槽導體層132上方，參考第14A、14B、1、2A和2B圖的描述。參考第14A和14B圖，形成內連線結構140的製程可包括(i) 使用沉積製程和蝕刻製程，在第13A和13B圖的結構上方形成圖案化的絕緣材料層144，以暴露溝槽導體層132，(ii)使用沉積製程，在圖案化的絕緣材料層144上毯覆沉積導電材料，以及(iii)使用化學機械研磨製程研磨沉積的導電材料，以形成與絕緣材料層144實質上共面的導電材料層146。在一些實施例中，絕緣材料層144及/或導電材料層146可形成在成核層134上方並且與成核層134接觸。
形成內連線結構140的製程可進一步包括(i)使用沉積製程，例如化學氣相沉積(CVD)製程、電漿輔助化學氣相沉積(PECVD)製程、物理氣相沉積(PVD)製程和原子層沉積(ALD)製程，在第14A和14B圖的結構上毯覆沉積絕緣材料層148(如第2A和2B圖所示)，(ii)使用微影製程和蝕刻製程，形成穿過絕緣材料層148的一個或多個凹陷結構(第14A和14B圖中未顯示)，以及(iii)使用沉積製程(例如，化學氣相沉積(CVD)、原子層沉積(ALD)、物理氣相沉積(PVD) 或電子束蒸鍍)和研磨製程(例如，化學機械研磨製程) ，以導電材料填充一個或多個凹陷結構，以形成溝槽導體層162。
本發明提供一種接觸結構及其形成方法。接觸結構可將內連線結構與電晶體結構的源/汲極區接觸。接觸結構可進一步使內連線結構接觸電晶體結構的閘極結構。接觸結構可包括穿過介電層形成的溝槽導體層。溝槽導體層可由例如釕(Ru)的導電材料製成。接觸結構可進一步包括形成在溝槽導體層的側面上方的有機金屬層，例如有機鋁層。可在用於沉積導電材料以形成溝槽導體層的沉積製程(例如，化學氣相沉積(CVD)製程)之前，通過用含金屬的前驅物，例如三甲基鋁氣體，浸泡介電層的側面來形成有機金屬層。有機金屬層可確保導電材料(例如，釕(Ru))在介電層的側面上方的均勻沉積速率(例如，保形成長)。隨著導電材料在介電層的側面上方的共形成長，在完成在介電層的側面的下部導電材料的成長之前，在介電層的側面的上部成長的導電材料不會夾斷(pinch-off)。因此，本揭露的好處尤其是為接觸結構提供增強的結構完整性(例如，沒有空隙)，從而增強積體電路的整體可靠性和性能。
在一些實施例中，半導體結構可包括基板、位於基板上方的閘極結構、相鄰閘極結構的源/汲極(S/D)接觸結構、位於源/汲極接觸結構上方和閘極結構上方的介電材料層。穿過介電材料層形成的有機金屬材料層，以及穿過介電材料層形成且接觸源/汲極接觸結構和閘極結構的溝槽導體層。有機金屬材料層可位於介電材料層和溝槽導體層之間。
在一些實施例中，有機金屬材料層包括有機鋁。
在一些實施例中，有機金屬材料層包括鉿、鈦、鉭、鎢或釕。
在一些實施例中，有機金屬材料層進一步接觸閘極結構。
在一些實施例中，基板包括相鄰閘極結構的源/汲極區，並且其中源/汲極接觸結構接觸源/汲極區。
在一些實施例中，有機金屬材料層的厚度從約0.1 nm至約0.6 nm。
在一些實施例中，有機金屬材料層的厚度與該溝槽導體層的寬度的比值從約0.001至約0.03。
在一些實施例中，用於形成半導體結構的方法可包括在基板上方形成閘極接觸結構，在閘極結構上方形成介電材料層，在介電材料層中形成凹陷結構以暴露閘極結構，在凹陷結構的多個側面上方形成一層有機金屬材料，以及在有機金屬材料層上方形成溝槽導體層，且溝槽導體層接觸閘極結構。
在一些實施例中，形成有機金屬材料層包括形成厚度從約0.1 nm至約1 nm的有機金屬材料層。
在一些實施例中，形成凹陷結構包括形成凹陷結構以暴露基板的源/汲極(S/D)接觸結構，並且其中形成溝槽導體層包括形成接觸源/汲極接觸結構的溝槽導體層。
在一些實施例中，形成有機金屬材料層包括用含金屬的前驅物浸泡凹陷結構的多個側面。
在一些實施例中，浸泡多個側面包括在從約20℃至約60℃的溫度下浸泡基板的多個側面。
在一些實施例中，形成有機金屬材料層包括蝕刻有機金屬材料層的底部以暴露閘極結構。
在一些實施例中，形成溝槽導體層包括在凹陷結構的側面的上部和下部上方以實質上彼此相等的沉積速率沉積溝槽導體層。
在一些實施例中，用於形成半導體結構的方法可包括在基板上方形成閘極結構，形成相鄰閘極結構的源/汲極(S/D)接觸結構，在閘極結構和源/汲極接觸結構上方形成介電材料層，形成第一凹陷結構和第二凹陷結構以分別暴露閘極結構和源/汲極接觸結構，在第一凹陷結構和第二凹陷結構的凹陷結構側面上方形成有機金屬材料層，以及在第一凹陷結構和第二凹陷結構中且在有機金屬材料層上方沉積導電材料。
在一些實施例中，形成介電材料層包括分別在閘極結構和源/汲極接觸結構上方形成介電材料層的第一部分和第二部分，且其中形成第一凹陷結構和第二凹陷結構包括同時蝕刻介電材料層的第一部分和第二部分。
在一些實施例中，形成有機金屬材料層包括用有機金屬氣體浸泡第一凹陷結構和第二凹陷結構。
在一些實施例中，形成有機金屬材料層包括形成暴露閘極結構和源/汲極接觸結構的有機金屬材料層。
在一些實施例中，形成該有機金屬材料層包括在源/汲極接觸結構和閘極結構的多個頂面上方形成另一有機金屬材料層；以及選擇性蝕刻位於有機金屬材料層上方的另一有機金屬材料層。
在一些實施例中，沉積導電材料包括以第一沉積速率和第二沉積速率在有機金屬材料層的上部和下部上沉積導電材料，並且其中第一沉積速率實質上等於第二沉積速率。
以上概述數個實施例之特徵，以使所屬技術領域中具有通常知識者可以更加理解本揭露的觀點。所屬技術領域中具有通常知識者應理解，可輕易地以本揭露為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及/或優勢。在所屬技術領域中具有通常知識者也應理解，此類均等的結構並無悖離本揭露的精神與範圍，且可在不違背本揭露之精神和範圍下，做各式各樣的改變、取代和替換。
100:半導體裝置 102:場效電晶體 106:基板 108:鰭結構 110:源/汲極區 112:閘極結構 114:閘極間隙壁 118,122:層間介電層 120:接觸結構 124:介電材料層 124A:蝕刻停止層 124B:介電材料層 130:溝槽導體層 130 S:底面 131A,131B:頂面部分 130A:阻擋襯墊 130B:金屬材料層 132:溝槽導體層 134:成核層 138:淺溝槽隔離區 140:內連線結構 144:絕緣材料層 146:導電材料層 148:絕緣材料層 162:溝槽導體層 400:方法 405,410,415,420,425:操作 701:凹陷結構 701F,701B,701L,701R:側面 1132:導電材料層 A-A,B-B:切線 d 132:水平尺寸 H 132A,H 132B:高度 H 1232T:垂直尺寸 L 112:長度 t 114,t 124,t 134,t 1132ST,t 1132SB,t 1132B:厚度 W 130,W 132A,W 132B:寬度
由以下的詳細敘述配合所附圖式，可更加理解本揭露實施例的觀點。將參照所附圖式描述說明性實施例。在所附圖式中，相似的元件符號通常表示相同、功能相似及/或結構相似的元件。 第1圖顯示根據一些實施例的半導體裝置的等軸測圖。 第2A、2B、3A和3B圖顯示根據一些實施例的半導體裝置的剖面圖。 第4圖是根據一些實施例的用於製造半導體裝置的方法的流程圖。 第5A-14A和5B-14B圖顯示根據一些實施例的半導體裝置在其製程的各個階段的剖面圖。
100:半導體裝置
102:場效電晶體
106:基板
108:鰭結構
110:源/汲極區
112:閘極結構
114:閘極間隙壁
118,122:層間介電層
120:接觸結構
124:介電材料層
124A:蝕刻停止層
124B:介電材料層
130:溝槽導體層
131B:頂面部分
130A:阻擋襯墊
130B:金屬材料層
132:溝槽導體層
134:成核層
140:內連線結構
144:絕緣材料層
146:導電材料層
148:絕緣材料層
162:溝槽導體層
H132A,H132B:高度
L112:長度
t114,t134:厚度
W130,W132A,W132B:寬度

Claims (1)

  1. 一種半導體結構，包括： 一基板； 一閘極結構，位於該基板上方； 一源/汲極(S/D)接觸結構，相鄰該閘極結構； 一介電材料層，位於該源/汲極接觸結構上方和該閘極結構上方； 一有機金屬材料層，穿過該介電材料層形成；以及 一溝槽導體層，穿過該介電材料層形成，且接觸該源/汲極接觸結構和該閘極結構，其中該有機金屬材料層位於該介電材料層和該溝槽導體層之間。
TW111121416A 2021-08-27 2022-06-09 半導體結構 TW202327005A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/459,799 US20230061022A1 (en) 2021-08-27 2021-08-27 Contact structure for semiconductor device
US17/459,799 2021-08-27

Publications (1)

Publication Number Publication Date
TW202327005A true TW202327005A (zh) 2023-07-01

Family

ID=84738494

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111121416A TW202327005A (zh) 2021-08-27 2022-06-09 半導體結構

Country Status (3)

Country Link
US (2) US20230061022A1 (zh)
CN (1) CN115566064A (zh)
TW (1) TW202327005A (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7524765B2 (en) * 2005-11-02 2009-04-28 Intel Corporation Direct tailoring of the composition and density of ALD films
US20100200991A1 (en) * 2007-03-15 2010-08-12 Rohan Akolkar Dopant Enhanced Interconnect
JP5238775B2 (ja) * 2010-08-25 2013-07-17 株式会社東芝 カーボンナノチューブ配線の製造方法
US9245797B2 (en) * 2013-08-19 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Opening fill process and structure formed thereby
US9153483B2 (en) * 2013-10-30 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method of semiconductor integrated circuit fabrication
US9431296B2 (en) * 2014-06-26 2016-08-30 International Business Machines Corporation Structure and method to form liner silicide with improved contact resistance and reliablity
JP2016058521A (ja) * 2014-09-09 2016-04-21 株式会社東芝 半導体装置およびその製造方法
US11018053B2 (en) * 2018-06-29 2021-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with material modification and low resistance plug

Also Published As

Publication number Publication date
US20230386912A1 (en) 2023-11-30
CN115566064A (zh) 2023-01-03
US20230061022A1 (en) 2023-03-02

Similar Documents

Publication Publication Date Title
KR102109899B1 (ko) 반도체 디바이스 및 방법
TWI767293B (zh) 半導體元件及其形成方法
KR20180131342A (ko) 반도체 디바이스 및 방법
CN113394243A (zh) 半导体结构
US11189727B2 (en) FinFET contacts and method forming same
US20240145543A1 (en) Semiconductor device and method of forming the same
TW202243260A (zh) 半導體結構
TWI808374B (zh) 半導體裝置及其形成方法
TW202236392A (zh) 形成半導體裝置的方法
TW202226605A (zh) 具有介電全環繞電容之閘極全環繞半導體元件及其製備方法
TW202215557A (zh) 半導體裝置的形成方法
TW201916120A (zh) 鰭式場效電晶體裝置的製造方法
US20230261051A1 (en) Transistor Gate Structures and Methods of Forming the Same
TWI785590B (zh) 積體電路裝置及其製造方法
US20220278197A1 (en) Semiconductor device and method
TW202303984A (zh) 半導體裝置及其製造方法
US20230386912A1 (en) Contact Structure For Semiconductor Device
TW202117812A (zh) 半導體裝置的形成方法
TW201733003A (zh) 半導體裝置之形成方法
US11476191B2 (en) Low resistance interconnect structure for semiconductor device
US12002867B2 (en) Contact structure for semiconductor device
TWI832320B (zh) 形成具有接觸特徵之半導體裝置的方法
US20220359372A1 (en) Low resistance interconnect structure for semiconductor device
TWI811991B (zh) 半導體裝置及其製造方法
KR102546906B1 (ko) Finfet 디바이스 및 방법