TW202326867A - 半導體裝置結構與其形成方法 - Google Patents

半導體裝置結構與其形成方法 Download PDF

Info

Publication number
TW202326867A
TW202326867A TW111117120A TW111117120A TW202326867A TW 202326867 A TW202326867 A TW 202326867A TW 111117120 A TW111117120 A TW 111117120A TW 111117120 A TW111117120 A TW 111117120A TW 202326867 A TW202326867 A TW 202326867A
Authority
TW
Taiwan
Prior art keywords
layer
spacer
semiconductor device
forming
device structure
Prior art date
Application number
TW111117120A
Other languages
English (en)
Other versions
TWI815432B (zh
Inventor
李凱璿
林詩哲
黃柏瑜
吳仕傑
吳以雯
李振銘
楊復凱
王美勻
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202326867A publication Critical patent/TW202326867A/zh
Application granted granted Critical
Publication of TWI815432B publication Critical patent/TWI815432B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H01L29/4991—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material comprising an air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
    • H01L2221/1063—Sacrificial or temporary thin dielectric films in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Transistors (AREA)
  • Thin Film Transistor (AREA)

Abstract

半導體裝置結構包括多個奈米結構形成於基板上。結構亦包括閘極結構形成於奈米結構之上與周圍。結構亦包括間隔物層形成於奈米結構上的閘極結構的側壁上。結構亦包括源極/汲極磊晶結構與間隔物層相鄰。結構亦包括接點結構形成於源極/汲極磊晶結構上，以及氣體間隔物位於間隔物層與接點結構之間。

Description

半導體裝置結構與其形成方法
本發明實施例關於半導體裝置，更特別關於減少寄生電容的氣體間隔物。
半導體裝置用於多種電子應用如個人電腦、手機、數位相機、或其他電子設備。半導體裝置的製作方法通常為依序沉積絕緣或層間介電結構、導電層、與半導體層的材料於半導體基板上，並採用微影圖案化多種材料層釔形成電路構件與單元於基板上。通常製造許多積體電路於單一半導體晶圓上，並切割積體電路之間的切割線以分開晶圓上的個別晶粒。舉例來說，通常以多晶片模組或其他種類的封裝，分別封裝個別晶粒。
近來導入多閘極裝置而增加閘極-通道耦合、減少關閉狀態電流、並減少短通道效應，以致力改善閘極控制。導入的多閘極裝置之一為全繞式閘極電晶體。全繞式閘極裝置的名稱來自其閘極結構可延伸於通道區附近，以接觸通道的兩側或四側。全繞式閘極裝置可與習知的互補式金氧半製程相容。
全繞式閘極裝置仍具有寄生電容，其可能影響裝置效能。雖然現有的全繞式閘極結構與製作方法符合許多方面的需求，但仍需持續改善全繞式閘極結構。
在一些實施例中，提供半導體裝置結構。半導體裝置結構包括多個奈米結構形成於基板上。半導體裝置結構亦包括閘極結構形成於奈米結構之上與周圍。半導體裝置結構更包括間隔物層形成於奈米結構上的閘極結構的側壁上。半導體裝置結構更包括源極/汲極磊晶結構與間隔物層相鄰。半導體裝置結構更包括接點結構形成於源極/汲極磊晶結構上，以及氣體間隔物位於間隔物層與接點結構之間。
在一些實施例中，提供半導體裝置結構。半導體裝置結構包括鰭狀結構形成於基板上。半導體裝置結構亦包括奈米結構，形成於鰭狀結構上。半導體裝置結構更包括閘極結構包覆奈米結構。半導體裝置結構更包括間隔物層形成於奈米結構上的閘極結構的兩側上。半導體裝置結構更包括源極/汲極磊晶結構形成於奈米結構的兩側上。半導體裝置結構更包括接點結構形成於源極/汲極磊晶結構上。半導體裝置結構更包括保護層形成於接點結構的側壁上，以及氣體間隔物位於間隔物層與保護層之間。
在一些實施例中，提供半導體裝置結構的形成方法。半導體裝置結構的形成方法亦包括形成多個奈米結構於基板上。半導體裝置結構的形成方法更包括形成閘極結構於奈米結構之上與周圍。半導體裝置結構的形成方法更包括形成間隔物層於奈米結構上的閘極結構的兩側上。半導體裝置結構的形成方法更包括形成虛置層於間隔物層的側壁上。半導體裝置結構的形成方法更包括形成接點結構於閘極結構旁邊。半導體裝置結構的形成方法更包括移除虛置層以形成氣體間隔物於間隔物層與接點結構之間。半導體裝置結構的形成方法更包括沉積密封襯墊層於閘極結構、接點結構、與氣體間隔物上。
下述詳細描述可搭配圖式說明，以利理解本發明的各方面。值得注意的是，各種結構僅用於說明目的而未按比例繪製，如本業常態。實際上為了清楚說明，可任意增加或減少各種結構的尺寸。
可以理解的是，下述內容提供的不同實施例或例子可實施本發明實施例的不同結構。特定構件與排列的實施例係用以簡化本揭露而非侷限本發明。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸，或兩者之間隔有其他額外構件而非直接接觸。此外，本發明之多種實例可重複採用相同標號以求簡潔，但多種實施例及/或設置中具有相同標號的元件並不必然具有相同的對應關係。
此外，空間性的相對用語如「下方」、「其下」、「下側」、「上方」、「上側」、或類似用語可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件，而非侷限於圖示方向。舉例來說，若將圖式中的裝置翻轉，則下方或之下的元件將轉為上方或之上的元件。元件亦可轉動90度或其他角度，因此方向性用語僅用以說明圖示中的方向。
此外，當數值或數值範圍的描述有「約」、「近似」、或類似用語時，旨在涵蓋合理範圍內的數值，如本技術領域中具有通常知識者考量到製造過程中產生的固有變化。舉例來說，基於與製造具有與數值相關的已知製造容許範圍，數值或範圍涵蓋包括所述數目的合理範圍，例如在所述數目的+/- 10%以內。舉例來說，材料層的厚度為約5 nm且本技術領域中具有通常知識者已知沉積材料層的製造容許範圍為15%時，其包含的尺寸範圍為4.25 nm至5.75 nm。此外，本發明之多種實例可重複採用相同標號以求簡潔，但多種實施例及/或設置中具有相同標號的元件並不必然具有相同的對應關係。
實施例的一些變化說明如下。在多種圖式與例示性的實施例中，類似標耗用於標示類似單元。應理解在方法之前、之中、與之後可提供額外步驟，且方法的其他實施例可置換或省略一些所述步驟。
下述全繞式閘極電晶體結構中的多種結構可由合適方法圖案化。舉例來說，可採用一或多道光微影製程圖案化全繞式閘極電晶體的主動區與閘極結構，包括雙重圖案化或多重圖案化製程。一般而言，雙重圖案化或多重圖案化製程結合光微影與自對準製程，其產生的圖案間距可小於採用單一的直接光微影製程所得的圖案間距。舉例來說，一實施例可形成犧牲層於基板上，並採用光微影製程圖案化犧牲層。可採用自對準製程以沿著圖案化的犧牲層側部形成間隔物。接著移除犧牲層，而保留的間隔物之後可用於圖案化全繞式閘極電晶體的閘極結構的主動區。
提供半導體裝置結構的形成方法的實施例。形成半導體裝置結構的方法可包括形成氣體間隔物於間隔物層與接點結構之間。可由密封襯墊層形成氣體間隔物。氣體間隔物可降低寄生電容。
在本發明一些實施例中，圖1係圖2J所示的半導體裝置結構10a所用的工件的透視圖。半導體裝置結構10a係全繞式閘極電晶體結構。圖2A至2J係本發明一些實施例中，形成半導體裝置結構10a的多種階段的剖視圖。圖2A至2J的剖視圖沿著圖1的剖線2-2。
可提供基板102，如圖1及2A所示的一些實施例。基板102可為半導體晶圓如矽晶圓。基板102亦可包括其他半導體元素材料、半導體化合物材料、及/或半導體合金材料。半導體元素材料的例子可包括但不限於結晶矽、多晶矽、非晶矽、鍺、及/或鑽石。半導體化合物材料的例子可包括但不限於碳化矽、氮化鎵、砷化鎵、磷化鎵、磷化銦、砷化銦、及/或銻化銦。半導體合金材料的例子可包括但不限於矽鍺、磷砷化鎵、砷化鋁銦、砷化鋁鎵、砷化鎵銦、磷化鎵銦、及/或磷砷化鎵銦。基板102可包括磊晶層。舉例來說，基板102可為基體半導體上的磊晶層。此外，基板102亦可為絕緣層上半導體。絕緣層上半導體基板的製作方法可為晶圓接合製程、矽膜轉移製程、分離佈植氧製程、其他可行方法、或上述之組合。基板102可為n型基板。基板102可為p型基板。
接著可交錯堆疊第一半導體層104與第二半導體層106於基板102上，如圖1所示的一些實施例。第一半導體層104與第二半導體層106可包括矽、鍺、矽鍺、砷化鎵、銻化銦、磷化鎵、銻化鎵、砷化銦鋁、砷化銦鎵、磷化鎵銻、砷化鎵銻、或磷化銦。第一半導體層104與第二半導體層106的組成可為蝕刻速率不同的不同材料。在一些實施例中，第一半導體層104包括矽鍺，而第二半導體層106包括矽。
第一半導體層104與第二半導體層106的形成方法可為低壓化學氣相沉積製程、磊晶成長製程、其他可行方法、或上述之組合。磊晶成長製程可包括分子束磊晶、有機金屬化學氣相沉積、或氣相磊晶。
值得注意的是，雖然圖1顯示三個第一半導體層104與三個第二半導體層106，工件可包括更少或更多的第一半導體層104與第二半導體層106，端視半導體裝置結構10a與其形成製程的設計而定。
接著可形成並圖案化硬遮罩層於第一半導體層104與第二半導體層106上(未圖示)。可採用圖案化的硬遮罩層作為遮罩層，以圖案化第一半導體層104與第二半導體層106而形成鰭狀結構108。圖案化製程可包括光微影製程與蝕刻製程。光微影製程可包括塗佈光阻(如旋轉塗佈)、軟烘烤、對準光罩、曝光、曝光後烘烤、顯影光阻、沖洗、與乾燥(如硬烘烤)。蝕刻製程可包括乾蝕刻製程或濕蝕刻製程。
在形成鰭狀結構108之後，可形成襯墊層於鰭狀結構108之間的溝槽中，如圖1所示的一些實施例。襯墊層110可順應性地形成於基板102、鰭狀結構108、與覆蓋鰭狀結構的硬遮罩層上。可採用襯墊層110以在後續製程中(如退火製程或蝕刻製程)，保護鰭狀結構108免於損傷。襯墊層110的組成可為氮化矽。襯墊層110的形成方法可採用化學氣相沉積製程、原子層沉積製程、低壓化學氣相沉積製程、電漿輔助化學氣相沉積製程、高密度電漿化學氣相沉積製程、另一可行製程、或上述之組合。
接著可沉積隔離結構112的材料於鰭狀結構108之間的溝槽中的襯墊層110上。隔離結構112的組成可為氧化矽、氮化矽、氮氧化矽、氟矽酸鹽玻璃、或另一低介電常數的介電材料。隔離結構112的沉積方法可為沉積製程如化學氣相沉積製程、旋轉塗佈玻璃製程、或另一可行製程。
接著可在隔離結構112與襯墊層110上進行蝕刻製程。蝕刻製程可用於移除襯墊層110的頂部與隔離結構112的頂部。如此一來，可露出第一半導體層104與第二半導體層106，且保留的隔離結構112與襯墊層110可圍繞鰭狀結構108的基底部分。保留的隔離結構112可為淺溝槽隔離結構，其圍繞鰭狀結構108的基底部分。可設置隔離結構112以避免電性干擾或串音。因此可形成溝槽於鰭狀結構108之間。
接著可形成虛置閘極結構114於鰭狀結構108之上並越過鰭狀結構108，如圖1所示的一些實施例。虛置閘極結構114可包括虛置閘極介電層116與虛置閘極層118。後續步驟可置換虛置閘極介電層116與虛置閘極層118以形成實際的閘極結構，其具有高介電常數的介電層與金屬閘極層140，如圖2A所示。
虛置閘極介電層116可包含氧化矽。氧化矽的形成方法可為氧化製程(如乾氧化製程或濕氧化製程)、化學氣相沉積製程、其他可行製程、或上述之組合。虛置閘極介電層116可改為包含高介電常數(大於3.9)的介電層，比如氧化鉿。高介電常數的介電層可改為包含其他高介電常數的介電材料，比如氧化鑭、氧化鋁、氧化鋯、氧化鈦、氧化鉭、氧化釔、鈦酸鍶、鈦酸鋇、氧化鋇鋯、氧化鉿鋯、氧化鉿鑭、氧化鉿鉭、氧化鉿矽、氮氧化鉿矽、氧化鉿鈦、氧化鑭矽、氧化鋁矽、鈦酸鋇鍶、三氧化二鋁、其他可行的高介電常數的介電材料、或上述之組合。高介電常數的介電層的形成方法可為化學氣相沉積製程(比如電漿輔助化學氣相沉積製程或有機金屬化學氣相沉積製程)、原子層沉積製程(比如電漿輔助原子層沉積製程)、物理氣相沉積製程(比如真空蒸鍍製程或濺鍍製程)、其他可行製程、或上述之組合。
虛置閘極層118可包括多晶矽、多晶矽鍺、其他可行材料、或上述之組合。虛置閘極層118的形成方法可為化學氣相沉積製程(如低壓化學氣相沉積製程或電漿輔助化學氣相沉積製程)、物理氣相沉積製程(如真空蒸鍍製程或濺鍍製程)、其他可行製程、或上述之組合。
之後可採用圖案化的光阻層作為遮罩(未圖示)，在虛置閘極介電層116與虛置閘極層118上進行蝕刻製程，以形成虛置閘極結構114。蝕刻製程可為乾蝕刻製程。可由乾蝕刻製程蝕刻虛置閘極介電層116與虛置閘極層118。乾蝕刻製程可採用氟為主的蝕刻劑氣體如六氟化硫、碳氟化物、三氟化氮、或上述之組合。在蝕刻製程之後，可露出虛置閘極結構114的兩側上的第一半導體層104與第二半導體層106。
接著形成一對間隔物層120於虛置閘極結構114的兩側側壁上，如圖1及2A所示的一些實施例。間隔物層120的組成可為氧化矽、氮化矽、氮氧化矽、及/或介電材料。間隔物層120的形成方法可為化學氣相沉積製程、原子層沉積製程、或另一可行製程。
在圖2A所示的一些實施例中，間隔物層120各自包括內側部分120a與外側部分120b。間隔物層120的內側部分120a覆蓋虛置閘極結構114的側壁，以及第一半導體層104與第二半導體層106的堆疊的上表面。間隔物層120的外側部分120b形成於間隔物層120的內側部分120a的側壁與上表面上。間隔物層120的內側部分120a可包括更多碳與氮以避免消耗於後續的蝕刻製程中。間隔物層120的外側部分120b可包括更多氧以減少介電常數。
之後可由蝕刻製程移除虛置閘極結構114未移除的鰭狀結構108的第一半導體層104與第二半導體層106，以形成源極/汲極開口122，如圖1所示的一些實施例。蝕刻製程可為乾蝕刻製程。乾蝕刻製程可採用氟為主的蝕刻劑如六氟化硫、碳氟化物、三氟化氮、或上述之組合。
接著可自源極/汲極開口122橫向蝕刻第一半導體層104以形成凹陷124，如圖1所示的一些實施例。可移除第一半導體層104的外側部分，且可保留虛置閘極結構114或間隔物層120之下的第一半導體層104的內側部分。橫向蝕刻第一半導體層104的方法可為乾蝕刻製程、濕蝕刻製程、或上述之組合。在橫向蝕刻之後，蝕刻的第一半導體層104的側壁可不對準第二半導體層106的側壁。
接著形成內側間隔物126於凹陷124中，如圖2A所示的一些實施例。內側間隔物126可提供後續形成的源極/汲極磊晶結構與閘極結構之間的阻障。內側間隔物126的組成可為氧化矽、氮化矽、碳氮化矽、碳氮氧化矽、或上述之組合。內側間隔物126的形成方法可為沉積製程與回蝕刻製程。沉積製程可包括化學氣相沉積(如低壓化學氣相沉積、電漿輔助化學氣相沉積、次壓化學氣相沉積、或可流動的化學氣相沉積)、原子層沉積、另一可行方法、或上述之組合。回蝕刻製程可包括乾蝕刻製程或濕蝕刻製程。
接著形成源極/汲極磊晶結構128於源極/汲極開口122中，如圖2A所示的一些實施例。如圖2A所示，形成源極/汲極磊晶結構128於鰭狀結構108的兩側上。
可由磊晶製程成長應變材料於源極/汲極開口122中，以形成源極/汲極磊晶結構128。此外，應變材料的晶隔常數可不同於基板102的晶格常數。源極/汲極磊晶結構128可包括鍺、矽鍺、砷化銦、砷化銦鎵、銻化銦、砷化鎵、銻化鎵、磷化銦鋁、磷化銦、碳化矽、磷化矽、其他可行材料、或上述之組合。源極/汲極磊晶結構128的形成方法可為磊晶成長步驟如分子束磊晶、氫化物氣相磊晶、液相磊晶、氯化物氣相磊晶、或任何其他合適方法。源極/汲極磊晶結構128可摻雜一或多種摻質。舉例來說，當半導體裝置結構10a為p型時，源極/汲極磊晶結構128可為矽鍺且摻雜硼或另一可行摻質。當半導體裝置結構10a為n型時，源極/汲極磊晶結構128可包括矽且摻雜磷或另一可行摻質。
在圖2A所示的一些實施例中，源極/汲極磊晶結構128包括底部128a、邊緣部分128b、與中心部分128c。底部128a可形成於源極/汲極開口122的底部。邊緣部分128b可形成於源極/汲極開口122中的底部128a上，以及第二半導體層106的側壁上。中心部分128c可填入源極/汲極開口122。
源極/汲極磊晶結構128的底部128a、邊緣部分128b、與中心部分128c中的摻質濃度與應力可不同。舉例來說，底部128a的應力可小於邊緣部分128b的應力，而邊緣部分128b的應力可小於中心部分128c的應力。此外，底部128a的摻質濃度可小於邊緣部分128b的摻質濃度，而邊緣部分128b的摻質濃度可小於中心部分128c的摻質濃度。
源極/汲極磊晶結構128的底部128a具有較低應力與摻質濃度，有助於減少晶格缺陷。源極/汲極磊晶結構128的邊緣部分128b有助於成長源極/汲極磊晶結構128的中心部分128c。 源極/汲極磊晶結構128的中心部分128c可主宰源極/汲極磊晶結構128的應力與電阻。
接著形成第一接點蝕刻停止層130於間隔物層120的側壁上，如圖2A所示的一些實施例。第一接點蝕刻停止層130可定義後續佈植製程中的佈植區，亦可定義後續形成的接點結構的尺寸。第一接點蝕刻停止層130可包括氮化矽、氧化矽、氮氧化矽、碳氮氧化矽、其他可行材料、或上述之組合。第一接點蝕刻停止層130的形成方法可為化學氣相沉積製程(如電漿輔助化學氣相沉積製程)、原子層沉積製程(如電漿輔助原子層沉積製程)、物理氣相沉積製程(如真空蒸鍍製程或濺鍍製程)、其他可行製程、或上述之組合。
層間介電結構形成於第一接點蝕刻停止層130上(未圖示)。層間介電結構可包括多種介電材料如氧化矽、碳氧化矽、碳氮氧化矽、氮化矽、氮氧化矽、磷矽酸鹽玻璃、硼磷矽酸鹽玻璃、低介電常數的介電材料、或其他可行的介電材料所形成的多層。低介電常數的介電材料包括但不限於氟矽酸鹽玻璃、摻雜碳的氧化矽、非晶氟化碳、聚對二甲苯、雙苯并環丁烯、或聚醯亞胺。層間介電結構的形成方法可為化學氣相沉積、旋轉塗佈、或其他可行製程。
之後在層間介電結構上進行平坦化製程，直到露出虛置閘極結構114的上表面(未圖示)。在平坦化製程之後，虛置閘極結構114的上表面可與間隔物層120、第一接點蝕刻停止層130、與層間介電結構的上表面實質上齊平。平坦化製程可包括研磨製程、化學機械研磨製程、蝕刻製程、其他可行製程、或上述之組合。
接著移除含有虛置閘極介電層116與虛置閘極層118的虛置閘極結構114 (未圖示)。因此形成閘極溝槽於鰭狀結構108上的間隔物層120之間，且自閘極溝槽露出第二半導體層106。移除虛置閘極結構114的方法可為乾蝕刻製程或濕蝕刻製程。
在形成閘極溝槽之後，可移除第一半導體層104以形成間隙於相鄰的第二半導體層106之間(未圖示)。移除製程可包括選擇性蝕刻製程。在一些實施例中，選擇性蝕刻製程可移除第一半導體層104，以釋放第二半導體層106如奈米結構(作為半導體裝置結構10a的通道區)。
移除第一半導體層104的選擇性蝕刻製程可包括濕蝕刻製程、乾蝕刻製程、或上述之組合。選擇性蝕刻製程可為無電漿的乾化學蝕刻製程。乾化學蝕刻製程的蝕刻劑可包括自由基，比如氫氟酸、三氟化氮、氨、氫氣、或上述之組合的自由基。
在形成間隙之後，可形成閘極結構132於奈米結構如第二半導體層106上並圍繞奈米結構如第二半導體層106，如圖2A所示的一些實施例。閘極結構132可為多層結構。閘極結構132可各自包括界面層134、高介電常數的介電層136、功函數層138、與閘極層140。閘極結構132圍繞奈米結構如第二半導體層106，其可增進閘極控制能力。界面層134可圍繞並直接接觸奈米結構如第二半導體層106，而高介電常數的介電層136可圍繞界面層134。此外，功函數層138可圍繞高介電常數的介電層136。
界面層134的組成可為氧化矽，且界面層134的形成方法可為熱氧化。高介電常數的介電層136可包括介電材料如氧化鉿、氧化鉿矽、氮氧化鉿矽、氧化鉿鉭、氧化鉿鈦、氧化鉿鋯、氧化鋯、氧化鋁、氧化鈦、氧化鉿-氧化鋁合金、其他可行的高介電常數的介電材料、或上述之組合。高介電常數的介電層136的形成方法可採用化學氣相沉積、原子層沉積、其他可行方法、或上述之組合。
功函數層138的組成可為金屬材料，且金屬材料可包括n型功函數金屬或p型功函數金屬。n型功函數金屬可包括鎢、銅、鈦、銀、鋁、鈦鋁、氮化鈦鋁、碳化鉭、碳氮化鉭、氮化鉭矽、錳、鋯、或上述之組合。P型功函數金屬可包括氮化鈦、氮化鎢、氮化鉭、釕、或上述之組合。功函數層138的形成方法可採用化學氣相沉積、原子層沉積、其他可行方法、或上述之組合。
值得注意的是，圖2A所示的功函數層138的數目僅為舉例而不限於此，其取決於所需的目標功函數值。
接著可使高介電常數的介電層136、功函數層138、與間隔物層120凹陷，以形成凹陷於閘極結構132上(未圖示)。凹陷製程可包括一或多道蝕刻製程如乾蝕刻及/或濕蝕刻。在凹陷製程之後，間隔物層120的上表面可高於高介電常數的介電層136與功函數層138的上表面。
接著形成閘極層140於高介電常數的介電層136與功函數層138上的凹陷之中，如圖2A所示的一些實施例。可形成閘極層140以填入功函數層138之間的凹陷。閘極層140亦可覆蓋間隔物層120之間的功函數層138與高介電常數的介電層136的上表面，使後續形成的接點結構具有較大的著陸面積。
閘極層140的組成可為一或多層的電材料，比如鋁、銅、鈦、鉭、鎢、鈷、鉬、氮化鉭、鎳矽化物、鈷矽化物、氮化鈦、氮化鎢、鈦鋁、氮化鈦鋁、碳氮化鉭、碳化鉭、氮化鉭矽、金屬合金、另一可行材料、或上述之組合。閘極層140的形成方法可採用化學氣相沉積、原子層沉積、電鍍、另一可行方法、或上述之組合。
接著形成硬遮罩層142於閘極結構132與間隔物層120之上的凹陷中，如圖2A所示的一些實施例。硬遮罩層142可隔離後續形成的接點結構與附近的導電單元。硬遮罩層142的組成材料對後續形成的保護層與接點結構具有蝕刻選擇性。具體而言，硬遮罩層142對氮化矽與金屬具有蝕刻選擇性。舉例來說，硬遮罩層142可包括半導體氧化物、金屬氧化物、矽、鍺、矽鍺、氮化鈦、氧化鑭、氧化鋁、氧化釔、碳氮化鉭、鋯矽化物、碳氮氧化矽、碳氧化矽、碳氮化矽、氮化鋯、氧化鋯鋁、氧化鈦、氧化鉭、氧化鋯、氧化鉿、氮化矽、鉿矽化物、氮氧化鋁、氧化矽、碳化矽、氧化鋅、其他可行材料、或上述之組合。在一實施例中，硬遮罩層142的組成可為半導體材料如矽、鍺、或矽鍺。硬遮罩層142沉積於凹陷中的方法可為化學氣相沉積(如高密度電漿化學氣相沉積、電漿輔助化學氣相沉積、或高深寬比製程)、原子層沉積、另一合適方法、及/或上述之組合。在沉積硬遮罩層142之後，可視情況進行平坦化製程(如化學機械研磨製程或回蝕刻製程)以移除多餘的介電材料。
接著可移除源極/汲極磊晶結構128上的層間介電結構，並形成接點開口144於閘極結構132之間的源極/汲極磊晶結構128上，如圖2A所示的一些實施例。接點開口144的形成方法可為蝕刻製程如乾蝕刻製程或濕蝕刻製程。如圖2A所示，接點開口144定義於第一接點蝕刻停止層130之間。
之後在源極/汲極磊晶結構128上進行佈植製程146，如圖2B所示的一些實施例。佈植製程146可為預非晶佈植製程，且可形成非晶層於源極/汲極磊晶結構128的頂部。後續形成的第一金屬半導體化合物層可侷限於非晶區中。佈植製程146所用的佈植可包括矽、鍺、碳、氙、其他可行佈植、或上述之組合。可調整佈植源能量以達所需的佈植深度。
接著移除第一接點蝕刻停止層130，並露出間隔物層120與硬遮罩層142的側壁，如圖2C所示的一些實施例。第一接點蝕刻停止層130的移除方法可為蝕刻製程如乾蝕刻製程或濕蝕刻製程。
在移除第一接點蝕刻停止層130之後，可形成虛置層148於間隔物層120與硬遮罩層142的側壁上，如圖2D所示的一些實施例。虛置層148的組成材料可對後續形成的保護層與接點結構具有蝕刻選擇性。具體而言，虛置層148對氮化矽及金屬具有蝕刻選擇性。虛置層148可包括半導體氧化物、金屬氧化物、矽、鍺、矽鍺、氮化鈦、氧化鑭、氧化鋁、氧化釔、碳氮化鉭、鋯矽化物、碳氮氧化矽、碳氧化矽、碳氮化矽、氧化鑭、氮化鋯、氧化鋯鋁、氧化鈦、氧化鉭、氧化鋯、氧化鉿、氮化矽、鉿矽化物、氮氧化鋁、氧化矽、碳化矽、氧化鋅、其他可行材料、或上述之組合。在一些實施例中，虛置層148與硬遮罩層142的組成為相同材料。在一實施例中，虛置層148與硬遮罩層142可包括相同的半導體材料如矽、鍺、或矽鍺。可先順應性地沉積虛置層148於接點開口144之中與硬遮罩層142之上，且沉積方法可為原子層沉積、化學氣相沉積(如高密度電漿化學氣相沉積、電漿輔助化學氣相沉積、或高深寬比製程)、另一合適方法、及/或上述之組合。之後可蝕刻移除硬遮罩層142與源極/汲極磊晶結構128的上表面之上的虛置層148，且可露出硬遮罩層142與源極/汲極磊晶結構128的上表面。蝕刻虛置層148的方法可為等向蝕刻製程如乾蝕刻製程。在一些實施例中，虛置層148的厚度小於10 nm，其侷限於閘極結構132之間的空間。
之後可形成保護層150於虛置層148的側壁上，如圖2E所示的一些實施例。保護層150的組成可為半導體氮化物、半導體氧化物、金屬氧化物、金屬氮化物、其他可行材料、或上述之組合。舉例來說，保護層150可包括氧化矽、氮化矽、氮化鈦、氧化鑭、氧化鋁、氧化釔、碳氮化鉭、碳氮氧化矽、碳氧化矽、碳氮化矽、氮化鋯、氧化鋯鋁、氧化鈦、氧化鉭、氧化鋯、氧化鉿、氮化矽、鉿矽化物、氮氧化鋁、氧化矽、碳化矽、或氧化鋅。在後續的退火製程中，保護層150可不與後續形成的金屬層反應。保護層150在後續製程時可承受移除虛置層148與硬遮罩層142的蝕刻製程，否則可能影響降低寄生電容所用的間隙。在一實施例中，當虛置層148與硬遮罩層142的組成為半導體材料如矽、鍺、或矽鍺時，保護層150的組成為氮化矽、氮氧化矽、或氧化矽。
可先順應性地沉積保護層150於接點開口144之中與硬遮罩層142之上，且沉積方法可為原子層沉積、化學氣相沉積(如高密度電漿化學氣相沉積、電漿輔助化學氣相沉積、或高深寬比製程)、另一合適方法、及/或上述之組合。之後可蝕刻移除硬遮罩層142與源極/汲極磊晶結構128的上表面之上的保護層150，以露出硬遮罩層142與源極/汲極磊晶結構128。保護層150的蝕刻方法可為非等向蝕刻製程如乾蝕刻製程。在一些實施例中，虛置層148與保護層150的總厚度，與圖2A中的第一接點蝕刻停止層130的總厚度實質上相同。
接著可形成第一矽化物層152a於源極/汲極磊晶結構128上，如圖2F所示的一些實施例。第一矽化物層152a可減少源極/汲極磊晶結構128與後續形成於源極/汲極磊晶結構128上的接點結構之間的接點電阻。第一矽化物層152a的組成可為鈦矽化物、鎳矽化物、鈷矽化物、或其他合適的低電阻材料。第一矽化物層152a可視作第一金屬半導體化合物層。第一矽化物層152a可形成於源極/汲極磊晶結構128上，其形成方法可為先形成金屬層於源極/汲極磊晶結構128上。金屬層可在退火製程中與源極/汲極磊晶結構128反應，以產生第一矽化物層152a。之後可由蝕刻製程移除為反應的金屬層，並保留第一矽化物層152a。
接著可順應性形成阻障層154於接點開口144的下表面與側壁上，如圖2F所示的一些實施例。可在導電材料填入接點開口144之前形成阻障層154，以避免導電材料向外擴散。阻障層154亦可作為黏著層。阻障層154亦可作為晶種層以用於形成導電材料於接點開口144中。阻障層154的材料可為氮化鈦、鈦、氮化鉭、鉭、其他可行材料、或上述之組合。阻障層154的形成方法可為沉積製程如物理氣相沉積製程(如蒸鍍或濺鍍)、原子層沉積製程、電鍍製程、其他可行製程、或上述之組合。
之後形成導電材料至接點開口144中，並形成接點結構156於源極/汲極磊晶結構128上，如圖2F所示的一些實施例。接點結構156可包括阻障層154與導電材料填入接點開口144中。導電材料的組成可為金屬材料(如鈷、鎳、鎢、鈦、鉭、銅、鋁、釕、鉬、氮化鈦、氮化鉭、及/或上述之組合)、金屬合金、其他可行的導電材料、或上述之組合。導電材料的形成方法可為化學氣相沉積製程、物理氣相沉積製程(如蒸鍍或濺鍍)、原子層沉積製程、電鍍製程、另一合適製程、或上述之組合。
接著可視情況進行平坦化製程如化學機械研磨製程或回蝕刻製程，以移除多餘的導電材料，如圖2G所示的一些實施例。平坦化製程之後可露出硬遮罩層142的上表面。在平坦化製程之後，接點結構156的上表面可與硬遮罩層142、虛置層148、與保護層150的上表面齊平。
接著移除硬遮罩層142與虛置層148，並形成溝槽158於間隔物層120與保護層150之間，如圖2H所示的一些實施例。在一些實施例中，溝槽158露出間隔物層120與保護層150的側壁以及源極/汲極磊晶結構128的上表面的一部分。由於硬遮罩層142與虛置層148的材料對接點結構156與保護層150的材料具有蝕刻選擇性，因此在移除硬遮罩層142與虛置層148之後可實質上保留接點結構156與保護層150。硬遮罩層142與虛置層148的移除方法可為蝕刻製程如乾蝕刻製程或濕蝕刻製程。在一些實施例中，溝槽158的下表面與閘極結構132及間隔物層120的上表面之間具有高度差異。
接著形成密封襯墊層160於閘極結構132與接點結構156上，如圖2I所示的一些實施例。在一些實施例中，密封襯墊層160密封間隔物層120與保護層150之間的溝槽158，並形成氣體間隔物162於密封襯墊層160下，如圖2I所示的一些實施例。在一些實施例中，密封襯墊層160順應性地形成於閘極結構132與接點結構156上。在一些實施例中，密封襯墊層160沉積於氣體間隔物162上。在一些實施例中，氣體間隔物162形成於間隔物層120與接點結構156之間。在一些實施例中，氣體間隔物162形成於保護層150與閘極結構132之間。在一些實施例中，氣體間隔物162的上表面低於接點結構156的上表面。在一些實施例中，氣體間隔物162的上表面低於間隔物層120的上表面。
密封襯墊層160可具有低介電常數，且可保留於後續的蝕刻製程中。在一些實施例中，密封襯墊層160與保護層150的組成為不同材料。氣體間隔物162有助於降低寄生電容。在一些實施例中，密封襯墊層160的組成可為碳氮氧化矽。密封襯墊層160中的矽組成可為約30%至約40%。密封襯墊層160中的氧組成可為約30%至約60%。氧組成較高有助於減少介電常數。然而若氧組成過高，則難以在後續蝕刻製程時保留密封襯墊層160。密封襯墊層160中的碳組成可為約1%至約30%。碳組成較高有助於減少介電常數。然而若碳組成過高，則難以在後續蝕刻製程時保留密封襯墊層160。密封襯墊層160中的氮組成可為約5%至約30%。密封襯墊層160中的氮組成較高，有助於在後續蝕刻製程中保留密封襯墊層160。然而若氮組成過高，則介電常數可能過高。
在一些實施例中，密封襯墊層160與保護層150的組成為相同材料。因此觀察不太到甚至觀察不到密封襯墊層160與保護層150之間的界面。
密封襯墊層160的形成方法可為原子層沉積製程、化學氣相沉積製程、物理氣相沉積製程(如蒸鍍或濺鍍)、電鍍製程、另一合適製程、或上述之組合。在一些實施例中，密封襯墊層160的形成方法為原子層沉積一類的沉積製程。
接著形成填充膜164於密封襯墊層160上，如圖2I所示的一些實施例。填充膜164可沉積於相鄰的接點結構156之間的閘極結構132之上。填充膜164可具有低介電常數以減少寄生電容。填充膜164的組成可為氧化矽、碳氧化矽、碳氮氧化矽、氮化矽、氮氧化矽、未摻雜的矽酸鹽玻璃、磷矽酸鹽玻璃、硼磷矽酸鹽玻璃、氟矽酸鹽玻璃、低介電常數的金屬氧化物、其他可行材料、或上述之組合。低介電常數的金屬氧化物的例子可包括多孔金屬氧化物物種，比如氧化鋁、氧化鎂、氧化鋅、銦鋅氧化物、或銦鎵鋅氧化物。填充膜164的形成方法可為物理氣相沉積(比如蒸鍍或濺鍍)、化學氣相沉積製程、可流動的化學氣相沉積製程、旋轉塗佈製程、另一合適製程、或上述之組合。在一些實施例中，填充膜164的形成方法為物理氣相沉積一類的沉積製程。
接著可在填充膜164上進行平坦化製程，直到露出密封襯墊層160的上表面，如圖2J所示的一些實施例。平坦化製程可包括研磨製程、化學機械研磨製程、蝕刻製程、其他可行製程、或上述之組合。
接著形成第二接點蝕刻停止層166於填充膜164與密封襯墊層160上，如圖2J所示的一些實施例。第二接點蝕刻停止層166與第一接點蝕刻停止層130可具有相同組成。在一些其他實施例中，第二接點蝕刻停止層166可包括碳化矽、氧化鑭、氧化鋁、氮氧化鋁、氧化鋯、氧化鉿、氮化矽、氧化鋅、氮化鋯、氧化鋯鋁、氧化鈦、氧化鉭、氧化釔、碳氮化鉭、鋯矽化物、碳氮氧化矽、碳氧化矽、碳氮化矽、鉿矽化物、氧化矽、或未摻雜的矽。第二接點蝕刻停止層166的形成方法可採用化學氣相沉積(如低壓化學氣相沉積、電漿輔助化學氣相沉積、高密度電漿化學氣相沉積、高深寬比製程、或可流動的化學氣相沉積)、原子層沉積、另一合適方法、或上述之組合。
由於閘極結構132上的硬遮罩層142與虛置層148的組成為相同材料，移除硬遮罩層142與虛置層148之後可形成溝槽158於保護層150與間隔物層120之間。可沉積密封襯墊層160於溝槽158上，並形成氣體間隔物162。如此處所述，氣體間隔物162為密封的間隙，其可填有密封襯墊層160密封間隙之前，存在於間隙中的氣體物種。在真空下的製程腔室的一些例子中，密封的間隙(如氣體間隔物162)可包括少量的氣體物種或無氣體物種。由於氣體間隔物162形成於間隔物層120與接點結構156之間，可減少寄生電容。在圖2J所示的實施例中，氣體間隔物162的寬度可介於約1 nm至約10 nm之間，而高度可介於約10 nm至約30 nm之間。在這些實施例中，氣體間隔物162的深寬比可介於約3至約10之間。
本發明實施例可具有許多變化及/或調整。圖3A至3C係本發明一些實施例中，形成半導體裝置結構10b (如圖3C所示)的多種階段的剖視圖。一些製程或裝置可與上述實施例所述的內容相同或類似，因此不重複這些製程與裝置的說明。與搭配圖2A至2J說明的實施例相較，差異之一在於間隔物層120延伸較高，如圖3A所示。
一些實施例在形成硬遮罩層142於閘極結構132上之後，保留的間隔物層120可延伸更高。在一些實施例中，間隔物層120的上表面與硬遮罩層142的上表面實質上齊平。
在一些實施例中，半導體裝置結構10b中的間隔物層120的碳含量可較高。因此間隔物層120的蝕刻速率較慢，且形成凹陷於閘極結構132上之後的間隔物層120可較高。在這些實施例中，間隔物層120的組成可為碳氮化矽、碳化矽、其他可行材料、或上述之組合。可由含碳氣體或碳摻雜增加間隔物層120的碳含量。
由於間隔物層120較高，移除硬遮罩層142與虛置層148之後的溝槽158較深，如圖3B所示的一些實施例。換言之，溝槽158的深寬比可大於圖2H中的溝槽158的深寬比。在一些實施例中，間隔物層120的上表面與接點結構156的上表面實質上齊平。
在形成密封襯墊層160之後，可形成氣體間隔物162，如圖3C所示的一些實施例。由於溝槽158較深，氣體間隔物162可較高。較高的氣體間隔物162可進一步減少寄生電容。在一些實施例中，氣體間隔物162比閘極結構132高。在一些實施例中，氣體間隔物162與接點插塞如接點結構156實質上等高。若氣體間隔物162比接點插塞如接點結構156高，則後續蝕刻製程時可能無法密封氣體間隔物162。
值得注意的是，雖然圖3C所示的氣體間隔物162與接點插塞如接點結構156實質上等高，氣體間隔物162不限於此而可較大或較小，端視半導體裝置結構10b的設計而定。如圖3C所示的實施例，氣體間隔物162的寬度可介於約1 nm至約10 nm之間，而高度可介於約30 nm至約50 nm之間。在這些實施例中，氣體間隔物162的深寬比可介於約5至約30之間。可調整間隔物層120的碳組成以符合氣體間隔物162的目標高度。
由於閘極結構132上的虛置層148與硬遮罩層142的組成材料相同，在移除虛置層148與硬遮罩層142之後，可形成溝槽158於保護層150與間隔物層120之間。密封襯墊層160可沉積於溝槽158上，以形成氣體間隔物162。由於氣體間隔物162形成於間隔物層120與接點結構156之間，可減少寄生電容。可調整間隔物層120的材料硬度，以調整氣體間隔物162的高度與寄生電容。
本發明實施例可具有許多變化及/或調整。圖4A及4B係本發明一些實施例中，形成半導體裝置結構10c的多種階段的剖視圖。一些製程或裝置可與上述實施例所述的內容相同或類似，因此不重複這些製程與裝置的說明。與搭配圖2A至2J說明的上述實施例相較，差別之一在於溝槽158更延伸至源極/汲極磊晶結構128中，如圖4A所示。
一些實施例在形成溝槽158時，可進一步蝕刻源極/汲極磊晶結構128。在一些實施例中，可蝕刻源極/汲極磊晶結構128的邊緣部分128b。在一些實施例中，蝕刻製程包括採用氬氣為主或氯為主的蝕刻劑氣體的乾蝕刻製程。在一些實施例中，蝕刻製程在源極/汲極磊晶結構128與第一矽化物層152a之間具有蝕刻選擇性。當虛置層148與硬遮罩層142的組成均為半導體材料時(如源極/汲極磊晶結構128)，特別需要上述的蝕刻選擇性。因此可不損傷第一矽化物層152a，且不增加電阻。此外，蝕刻製程之後亦可保留溝槽158附近的第二半導體層106。
之後形成氣體間隔物162以延伸至源極/汲極磊晶結構128中。由於氣體間隔物162的總高度較大，可減少寄生電容。在一些實施例中，氣體間隔物162的下表面的深度小於或等於第一矽化物層152a的下表面。若氣體間隔物162延伸至源極/汲極磊晶結構128中的深度超出第一矽化物層152a的下表面，則可能無法進一步降低寄生電容。在圖4B所示的實施例中，氣體間隔物162的寬度介於約1 nm至約10 nm之間，而高度介於約15 nm至約35 nm之間。在這些實施例中，氣體間隔物162的深寬比可介於約3.5至約15之間。
由於閘極結構132上的硬遮罩層142與虛置層148的組成為相同材料，移除硬遮罩層142與虛置層148之後可形成溝槽158於保護層150與間隔物層120之間。可沉積密封襯墊層160於溝槽158上，且可形成氣體間隔物162。由於氣體間隔物162形成於間隔物層120與接點結構156之間，可降低寄生電容。雖然氣體間隔物162進一步延伸至源極/汲極磊晶結構128中可進一步降低寄生電容，過度向下延伸的氣體間隔物162可能不適用於最頂部的通道區如第二半導體層106。
本發明實施例具有許多變化及/或調整。圖5A至5C係本發明一些實施例中，形成半導體裝置結構10d (如圖5C所示)的多種階段的剖視圖。一些製程或裝置可與上述實施例所述的內容相同或類似，因此不重複這些製程與裝置的說明。與搭配圖2A至2J說明的上述實施例相較，差別之一在於氣體間隔物162的上表面較高，且氣體間隔物162更延伸至源極/汲極磊晶結構128中，如圖5A及5B所示。在圖5C所示的實施例中，氣體間隔物162的寬度介於約1 nm至約10 nm之間，而高度介於約35 nm至約55 nm之間。在這些實施例中，氣體間隔物162的深寬比可介於約5.5至約3.5之間。
間隔物層120的組成可為較硬的材料(比如蝕刻速率較慢的材料)，且在形成硬遮罩層142時的間隔物層120較高，如圖5所示的一些實施例。之後進一步蝕刻溝槽158至源極/汲極磊晶結構128中，如圖5B所示的一些實施例。因此在一些實施例中，氣體間隔物162可比閘極結構132高。在一些實施例中，氣體間隔物162的上表面比閘極結構132的上表面高，且氣體間隔物162的下表面比閘極結構132的下表面低。
結合圖3A至3C所示的實施例與圖4A及4B所示的實施例的結構，可得較高的最終氣體間隔物162，如圖5A所示的一些實施例。因此可進一步降低寄生電容。
由於閘極結構132上的硬遮罩層142與虛置層148的組成為相同材料，移除硬遮罩層142與虛置層148之後可形成溝槽158於保護層150與間隔物層120之間。可沉積密封襯墊層160於溝槽158上，並形成氣體間隔物162。由於氣體間隔物162形成於間隔物層120與接點結構156之間，可減少寄生電容。由於間隔物層120的組成為較硬材料且經由溝槽158進一步蝕刻源極/汲極磊晶結構128，氣體間隔物162可較高，且可進一步減少寄生電容。
本發明實施例具有許多變化及/或調整。圖6係本發明一些實施例中，半導體裝置結構10e的剖視圖。一些製程或裝置可與上述實施例所述的製程或裝置相同或類似，因此不重複這些製程與裝置的說明。與搭配圖2A至2J說明的上述實施例相較，圖6所示的明顯差異之一在於空洞168形成於填充膜164中。
在一些實施例中，填充膜164的形成方法可為物理氣相沉積一類的沉積製程(其填洞能力較低)，使填充層164可過早合併而留下空洞168於填充層164中。物理氣相沉積一類的沉積技術的例子，可包括物理氣相沉積製程或化學氣相沉積製程。為了形成空洞168，可不採用填洞能力良好的沉積技術如原子層沉積、可流動的化學氣相沉積、旋轉塗佈、或電漿輔助化學氣相沉積形成填充膜164。空洞168形成於相鄰的接點結構156之間的閘極結構132上。因此填充膜164中的空洞168可降低相鄰的接點結構156之間的寄生電容。在一些實施例中，可在形成填充膜164時形成空洞168。
在一些實施例中，由於填充膜164懸空而形成空洞168，空洞168的底部比頂部寬。
由於閘極結構132上的硬遮罩層142與虛置層148的組成為相同材料，移除硬遮罩層142與虛置層148之後可形成溝槽158於保護層150與間隔物層120之間。可沉積密封襯墊層160於溝槽158上，且可形成氣體間隔物162。由於氣體間隔物162形成於間隔物層120與接點結構156之間，可進一步降低寄生電容。可形成空洞168於填充膜164中，且可減少相鄰的接點結構156之間的寄生電容。
本發明實施例具有許多變化及/或調整。圖7A至7F係本發明一些實施例中，形成半導體裝置結構10f (如圖7F所示)的多種階段的剖視圖。一些製程或裝置可與上述實施例所述的內容相同或類似，因此不重複這些製程與裝置的說明。與搭配圖2A至2J說明的上述實施例相較，差別之一在於虛置層148較厚，且保護層150未形成於虛置層148的側壁上，如圖7A所示。
接著以矽化製程中的退火步驟形成第一矽化物層152a於源極/汲極磊晶結構128上，並形成第二矽化物層152b於虛置層148的側壁上(當虛置層148的組成為半導體材料如矽、鍺、或矽鍺)，如圖7B所示的一些實施例。第二矽化物層152b可為第二金屬半導體層，且其組成可與第一矽化物層152a的組成類似或不同。當虛置層148與源極/汲極磊晶結構128的組成相同時，第一矽化物層152a與第二矽化物層152b可具有相同組成。當虛置層148與源極/汲極磊晶結構128的組成不同時，第一矽化物層152a與第二矽化物層152b可具有不同組成。在一些實施例中，第二矽化物層152b只形成於接點結構156附近的虛置層148的表面上。在一些實施例中，沿著虛置層148的側壁形成的矽化物層152b接觸接點結構156。在一些實施例中，保留閘極結構132附近的虛置層148。
一些實施例在形成第一矽化物層152a與第二矽化物層152b的矽化製程中，退火溫度可為約400℃至約800℃。在一些實施例中，形成第一矽化物層152a與第二矽化物層152b的矽化製程中的退火步驟的退火時間，可為約30秒至約10分鐘。
平坦化製程之後，可形成接點結構156於第二矽化物層152b旁邊，如圖7C所示的一些實施例。平坦化製程之後可露出硬遮罩層142的上表面。在平坦化製程之後，接點結構156的上表面可與硬遮罩層142、虛置層148、與第二矽化物層152b的上表面齊平。平坦化製程可與前述實施例的平坦化製程相同或類似。為了簡化內容，這些製程不重複說明於此。
接著移除硬遮罩層142與虛置層148，並形成溝槽158於間隔物層120與第二矽化物層152b之間，如圖7D所示的一些實施例。在一些實施例中，溝槽158露出間隔物層120與第二矽化物層152b的側壁以及源極/汲極磊晶結構128的上表面的一部分。移除製程可與前述實施例中的移除製程相同或類似。為了簡化內容，這些製程不重複說明於此。
接著形成密封襯墊層160於閘極結構132與接點結構156上，如圖7E所示的一些實施例。在一些實施例中，密封溝槽158，並形成氣體間隔物162於密封間隔物層160之下的間隔物層120與第二矽化物層152b之間，如圖7E所示的一些實施例。形成密封襯墊層160的製程可與前述實施例中形成密封襯墊層160的製程相同或類似。為了簡化內容，這些製程不重複說明於此。
之後可形成填充膜164於密封襯墊層160上，如圖7E所示的一些實施例。之後在填充膜164上進行平坦化製程，直到露出密封襯墊層160的上表面，如圖7F所示的一些實施例。接著形成第二接點蝕刻停止層166於填充膜164與密封襯墊層160上，如圖7F所示的一些實施例。形成填充膜164與第二接點蝕刻停止層166所用的製程，可與前述實施例中形成填充膜164與第二接點蝕刻停止層166所用的製程相同或類似。為了簡化內容，這些製程不重複說明於此。
由於閘極結構132上的硬遮罩層142與虛置層148的組成為相同材料，移除硬遮罩層142與虛置層148之後可形成溝槽158於保護層150與間隔物層120之間。可沉積密封襯墊層160於溝槽158上，且可形成氣體間隔物162。氣體間隔物162形成於間隔物層120與接點結構156之間，可減少寄生電容。較厚的虛置層148可反應於矽化製程中，且可形成第二矽化物層152b於接點結構156附近的虛置層148中。第二矽化物層152b可取代保護層150。因此可省略形成保護層150的製程，且可減少製造時間與成本。
如上所述，氣體間隔物162形成於間隔物層120與接點結構156之間，且可降低寄生電容。由於間隔物層120旁邊的虛置層148與閘極結構132上的硬遮罩層142的組成為相同材料，可在相同製程中移除虛置層148與硬遮罩層142，且虛置層148與硬遮罩層142之間的高度差異在沉積密封襯墊層160時，有助於形成氣體間隔物162。在圖3C所示的一些實施例中，可增加間隔物層120的抗蝕刻性以增加氣體間隔物162的高度。氣體間隔物162較高，可進一步減少寄生電容。如圖4B所示的一些實施例，氣體間隔物162延伸至源極/汲極磊晶結構128中，並增加氣體間隔物162的高度。如圖5C所示的一些實施例，可增加間隔物層120的抗蝕刻性，並進一步蝕刻源極/汲極磊晶結構128，以進一步增加間隔物層120的總高度。在圖6A所示的一些實施例中，空洞168形成於填充膜164中。空洞168可減少接點結構156之間的寄生電容。在圖7A所示的實施例中，氣體間隔物形成於間隔物層120與第二矽化物層152b之間，其可沿著接點結構156附近的虛置層148的側壁形成。
提供半導體裝置結構與形成方法的實施例。形成半導體裝置結構的方法可包括沉積密封襯墊層於閘極結構與接點結構上，並形成氣體間隔物於間隔物層與保護層之間。氣體間隔物可降低寄生電容。
在一些實施例中，提供半導體裝置結構。半導體裝置結構包括多個奈米結構形成於基板上。半導體裝置結構亦包括閘極結構形成於奈米結構之上與周圍。半導體裝置結構更包括間隔物層形成於奈米結構上的閘極結構的側壁上。半導體裝置結構更包括源極/汲極磊晶結構與間隔物層相鄰。半導體裝置結構更包括接點結構形成於源極/汲極磊晶結構上，以及氣體間隔物位於間隔物層與接點結構之間。
在一些實施例中，半導體裝置結構更包括：保護層，形成於接點結構的側壁上，其中氣體間隔物位於保護層與閘極結構之間。
在一些實施例中，半導體裝置結構更包括密封襯墊層沉積於閘極結構與接點結構上，其中密封襯墊層沉積於氣體間隔物上。
在一些實施例中，氣體間隔物高於閘極結構。
在一些實施例中，氣體間隔物延伸至源極/汲極磊晶結構中。
在一些實施例中，氣體間隔物的上表面高於閘極結構的上表面，且氣體間隔物的下表面低於閘極結構的下表面。
在一些實施例中，氣體間隔物的上表面低於接點結構的上表面。
在一些實施例中，提供半導體裝置結構。半導體裝置結構包括鰭狀結構形成於基板上。半導體裝置結構亦包括奈米結構，形成於鰭狀結構上。半導體裝置結構更包括閘極結構包覆奈米結構。半導體裝置結構更包括間隔物層形成於奈米結構上的閘極結構的兩側上。半導體裝置結構更包括源極/汲極磊晶結構形成於奈米結構的兩側上。半導體裝置結構更包括接點結構形成於源極/汲極磊晶結構上。半導體裝置結構更包括保護層形成於接點結構的側壁上，以及氣體間隔物位於間隔物層與保護層之間。
在一些實施例中，半導體裝置結構更包括：密封襯墊層，覆蓋閘極結構與接點結構，其中密封襯墊層與保護層的組成為不同材料。
在一些實施例中，氣體間隔物的上表面低於間隔物層的上表面。
在一些實施例中，半導體裝置結構更包括：第一矽化物層，形成於源極/汲極磊晶結構上；以及第二矽化物層，形成於接點結構的側壁上，其中氣體間隔物位於第二矽化物層與間隔物層之間。
在一些實施例中，半導體裝置結構更包括填充膜形成於接點結構之間的閘極結構上。
在一些實施例中，半導體裝置結構更包括：空洞位於填充膜中。
在一些實施例中，提供半導體裝置結構的形成方法。半導體裝置結構的形成方法亦包括形成多個奈米結構於基板上。半導體裝置結構的形成方法更包括形成閘極結構於奈米結構之上與周圍。半導體裝置結構的形成方法更包括形成間隔物層於奈米結構上的閘極結構的兩側上。半導體裝置結構的形成方法更包括形成虛置層於間隔物層的側壁上。半導體裝置結構的形成方法更包括形成接點結構於閘極結構旁邊。半導體裝置結構的形成方法更包括移除虛置層以形成氣體間隔物於間隔物層與接點結構之間。半導體裝置結構的形成方法更包括沉積密封襯墊層於閘極結構、接點結構、與氣體間隔物上。
在一些實施例中，方法更包括在形成接點結構之前，形成保護層於虛置層的側壁上，其中氣體間隔物形成於間隔物層與保護層之間。
在一些實施例中，方法更包括：退火虛置層以形成第二矽化物層於接觸接點結構的虛置層的一部分中，其中氣體間隔物形成於間隔物層與第二矽化物層之間。
在一些實施例中，方法更包括：形成填充膜於密封襯墊層上；以及沉積接點蝕刻停止層於填充膜上。
在一些實施例中，方法更包括：在形成填充膜時，形成空洞於閘極結構上的填充膜中。
在一些實施例中，方法更包括：形成源極/汲極磊晶結構於奈米結構旁邊；其中形成虛置層的步驟包括形成虛置層於源極/汲極磊晶結構上，其中移除虛置層的步驟包括蝕刻虛置層之下的源極/汲極磊晶結構的一部分。
在一些實施例中，方法更包括：在形成虛置層之前，形成硬遮罩層於閘極結構上；以及在移除虛置層時，移除硬遮罩層。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本發明。本技術領域中具有通常知識者應理解可採用本發明作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本發明精神與範疇，並可在未脫離本發明之精神與範疇的前提下進行改變、替換、或更動。
2-2:剖線 10a,10b,10c,10d,10e,10f:半導體裝置結構 102:基板 104第一半導體層 106:第二半導體層 108:鰭狀結構 110:襯墊層 112:隔離結構 114:虛置閘極結構 116:虛置閘極介電層 118:虛置閘極層 120:間隔物層 120a:內側部分 120b:外側部分 122:源極/汲極開口 124:凹陷 126:內側間隔物 128:源極/汲極磊晶結構 128a:底部 128b:邊緣部分 128c:中心部分 130:第一接點蝕刻停止層 132:閘極結構 134:界面層 136:高介電常數的介電層 138:功函數層 140:閘極層 142:硬遮罩層 144:接點開口 146:佈植製程 148:虛置層 150:保護層 152a:第一矽化物層 152b:第二矽化物層 154:阻障層 156:接點結構 158:溝槽 160:密封襯墊層 162:氣體間隔物 164:填充膜 166:第二接點蝕刻停止層 168:空洞
圖1係本發明一些實施例中，半導體裝置結構的透視圖。 圖2A至2J係本發明一些實施例中，形成半導體裝置結構的多種階段的剖視圖。 圖3A至3C係本發明一些實施例中，形成半導體裝置結構的多種階段的剖視圖。 圖4A及4B係本發明一些實施例中，形成半導體裝置結構的多種階段的剖視圖。 圖5A至5C係本發明一些實施例中，形成半導體裝置結構的多種階段的剖視圖。 圖6係本發明一些實施例中，半導體裝置結構的剖視圖。 圖7A至7F係本發明一些實施例中，形成半導體裝置結構的多種階段的剖視圖。
10a:半導體裝置結構
102:基板
106:第二半導體層
120:間隔物層
120a:內側部分
120b:外側部分
126:內側間隔物
128:源極/汲極磊晶結構
128a:底部
128b:邊緣部分
128c:中心部分
132:閘極結構
134:界面層
136:高介電常數的介電層
138:功函數層
140:閘極層
150:保護層
152a:第一矽化物層
154:阻障層
156:接點結構
162:氣體間隔物
166:第二接點蝕刻停止層

Claims (20)

  1. 一種半導體裝置結構，包括： 多個奈米結構，形成於一基板上； 一閘極結構，形成於該些奈米結構之上與周圍； 一間隔物層，形成於該些奈米結構上的該閘極結構的一側壁上； 一源極/汲極磊晶結構，與該間隔物層相鄰； 一接點結構，形成於該源極/汲極磊晶結構上；以及 一氣體間隔物，位於該間隔物層與該接點結構之間。
  2. 如請求項1之半導體裝置結構，更包括： 一保護層，形成於該接點結構的多個側壁上，其中該氣體間隔物位於該保護層與該閘極結構之間。
  3. 如請求項1之半導體裝置結構，更包括： 一密封襯墊層，沉積於該閘極結構與該接點結構上， 其中該密封襯墊層沉積於該氣體間隔物上。
  4. 如請求項1之半導體裝置結構，其中該氣體間隔物高於該閘極結構。
  5. 如請求項1之半導體裝置結構，其中該氣體間隔物延伸至該源極/汲極磊晶結構中。
  6. 如請求項1之半導體裝置結構，其中該氣體間隔物的上表面高於該閘極結構的上表面，且該氣體間隔物的下表面低於該閘極結構的下表面。
  7. 如請求項1之半導體裝置結構，其中該氣體間隔物的上表面低於該接點結構的上表面。
  8. 一種半導體裝置結構，包括： 一鰭狀結構，形成於一基板上； 多個奈米結構，形成於該鰭狀結構上； 一閘極結構，包覆該些奈米結構； 多個間隔物層，形成於該些奈米結構上的該閘極結構的兩側上； 多個源極/汲極磊晶結構，形成於該些奈米結構的兩側側壁上； 多個接點結構，形成於該些源極/汲極磊晶結構上； 一保護層，形成於該些接點結構的側壁上；以及 一氣體間隔物，位於該些間隔物層與該保護層之間。
  9. 如請求項8之半導體裝置結構，更包括： 一密封襯墊層，覆蓋該閘極結構與該些接點結構， 其中該密封襯墊層與該保護層的組成為不同材料。
  10. 如請求項8之半導體裝置結構，其中該氣體間隔物的上表面低於該些間隔物層的上表面。
  11. 如請求項8之半導體裝置結構，更包括： 一第一矽化物層，形成於該些源極/汲極磊晶結構上；以及 一第二矽化物層，形成於該些接點結構的側壁上， 其中該氣體間隔物位於該第二矽化物層與該些間隔物層之間。
  12. 如請求項8之半導體裝置結構，更包括： 一填充膜，形成於該些接點結構之間的該閘極結構上。
  13. 如請求項12之半導體裝置結構，更包括： 一空洞位於該填充膜中。
  14. 一種半導體裝置結構的形成方法，包括： 形成多個奈米結構於一基板上； 形成一閘極結構於該些奈米結構之上與周圍； 形成多個間隔物層於該些奈米結構上的該閘極結構的兩側側壁上； 形成一虛置層於該些間隔物層的側壁上； 形成多個接點結構於該閘極結構旁邊； 移除該虛置層以形成一氣體間隔物於該些間隔物層與該些接點結構之間；以及 沉積一密封襯墊層於該閘極結構、該些接點結構、與該氣體間隔物上。
  15. 如請求項14之半導體裝置結構的形成方法，更包括： 在形成該些接點結構之前，形成一保護層於該虛置層的側壁上， 其中該氣體間隔物形成於該些間隔物層與該保護層之間。
  16. 如請求項14之半導體裝置結構的形成方法，更包括： 退火該虛置層以形成一第二矽化物層於接觸該些接點結構的該虛置層的一部分中， 其中該氣體間隔物形成於該些間隔物層與該第二矽化物層之間。
  17. 如請求項14之半導體裝置結構的形成方法，更包括: 形成一填充膜於該密封襯墊層上；以及 沉積一接點蝕刻停止層於該填充膜上。
  18. 如請求項17之半導體裝置結構的形成方法，更包括： 在形成該填充膜時，形成一空洞於該閘極結構上的該填充膜中。
  19. 如請求項14之半導體裝置結構的形成方法，更包括： 形成多個源極/汲極磊晶結構於該些奈米結構旁邊； 其中形成該虛置層的步驟包括形成該虛置層於該些源極/汲極磊晶結構上， 其中移除該虛置層的步驟包括蝕刻該虛置層之下的該些源極/汲極磊晶結構的一部分。
  20. 如請求項14之半導體裝置結構的形成方法，更包括： 在形成該虛置層之前，形成一硬遮罩層於該閘極結構上；以及 在移除該虛置層時，移除該硬遮罩層。
TW111117120A 2021-05-11 2022-05-06 半導體裝置結構與其形成方法 TWI815432B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163186912P 2021-05-11 2021-05-11
US63/186,912 2021-05-11
US17/531,258 US20220367623A1 (en) 2021-05-11 2021-11-19 Semiconductor device structure and method for forming the same
US17/531,258 2021-11-19

Publications (2)

Publication Number Publication Date
TW202326867A true TW202326867A (zh) 2023-07-01
TWI815432B TWI815432B (zh) 2023-09-11

Family

ID=83068495

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111117120A TWI815432B (zh) 2021-05-11 2022-05-06 半導體裝置結構與其形成方法

Country Status (3)

Country Link
US (1) US20220367623A1 (zh)
CN (1) CN115020495A (zh)
TW (1) TWI815432B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10580692B1 (en) * 2018-09-12 2020-03-03 International Business Machines Corporation Integration of air spacer with self-aligned contact in transistor
US11637186B2 (en) * 2018-11-20 2023-04-25 Taiwan Semiconductor Manufacturing Co., Ltd. Field effect transistor having gate contact and source/drain contact separated by a gap
US11289417B2 (en) * 2019-09-30 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and methods of forming the same
US11355616B2 (en) * 2019-10-31 2022-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Air spacers around contact plugs and method forming same

Also Published As

Publication number Publication date
CN115020495A (zh) 2022-09-06
US20220367623A1 (en) 2022-11-17
TWI815432B (zh) 2023-09-11

Similar Documents

Publication Publication Date Title
TWI762129B (zh) 半導體裝置及其形成方法
TWI664697B (zh) 積體電路構造及其製造方法
TWI794900B (zh) 形成半導體裝置的方法
CN111261521B (zh) 半导体器件及其形成方法
KR20180060940A (ko) FinFET 및 FinFET의 형성 방법
TW202027145A (zh) 半導體裝置的製造方法
TW202117855A (zh) 半導體裝置的形成方法
TW202125648A (zh) 半導體裝置的形成方法
TWI832097B (zh) 半導體裝置及其形成方法
TW202314868A (zh) 製造半導體元件的方法
TW202236392A (zh) 形成半導體裝置的方法
TWI815432B (zh) 半導體裝置結構與其形成方法
TW202143300A (zh) 半導體裝置及其製造方法
CN113161353A (zh) 半导体装置
TW202125832A (zh) 半導體裝置
KR102623749B1 (ko) 갭충전 구조물 및 그 제조 방법
TWI827115B (zh) 半導體裝置及其形成方法
US11710774B2 (en) Method for forming epitaxial source/drain features and semiconductor devices fabricated thereof
US12002719B2 (en) Gapfill structure and manufacturing methods thereof
KR102546906B1 (ko) Finfet 디바이스 및 방법
TWI760052B (zh) 形成閘電極的方法、半導體裝置及製造半導體裝置的方法
TWI831142B (zh) 半導體裝置結構及其形成方法
KR102557598B1 (ko) 나노시트 전계 효과 트랜지스터 디바이스 및 형성 방법
US20230033570A1 (en) Structure and formation method of semiconductor device with contact structures
US20230047598A1 (en) Semiconductor devices and methods of manufacture