TW202318668A - 橫向擴散金氧半導體元件 - Google Patents

橫向擴散金氧半導體元件 Download PDF

Info

Publication number
TW202318668A
TW202318668A TW111130832A TW111130832A TW202318668A TW 202318668 A TW202318668 A TW 202318668A TW 111130832 A TW111130832 A TW 111130832A TW 111130832 A TW111130832 A TW 111130832A TW 202318668 A TW202318668 A TW 202318668A
Authority
TW
Taiwan
Prior art keywords
gate structure
disposed
fin structure
oxide semiconductor
fin
Prior art date
Application number
TW111130832A
Other languages
English (en)
Inventor
林宗翰
Original Assignee
聯華電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股份有限公司 filed Critical 聯華電子股份有限公司
Publication of TW202318668A publication Critical patent/TW202318668A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate

Abstract

本發明揭露一種橫向擴散金氧半導體元件，其主要包含一第一鰭狀結構設於一基底上，一第二鰭狀結構設於該第一鰭狀結構旁，一淺溝隔離設於該第一鰭狀結構以及該第二鰭狀結構之間，一第一閘極結構設於該第一鰭狀結構上，一第二閘極結構設於該第二鰭狀結構上以及一氣孔設於該第一閘極結構以及該第二閘極結構之間。

Description

橫向擴散金氧半導體元件
本發明是關於一種半導體元件，尤指一種橫向擴散金氧半導體(lateral diffused metal oxide semiconductor, LDMOS)元件。
橫向擴散金氧半導體元件(lateral diffused MOS, LDMOS)因具有較高的操作頻寬與操作效率，以及易與其他積體電路整合之平面結構，現已廣泛地應用於高電壓操作環境中，如中央處理器電源供應(CPU power supply)、電源管理系統(power management system)、直流/交流轉換器(AC/DC converter)以及高功率或高頻段的功率放大器等等。
另外隨著元件尺寸持續地縮小，習知平面式(planar)場效電晶體元件之發展已面臨製程上之極限。為了克服製程限制，以非平面(non-planar)之場效電晶體元件，例如鰭狀場效電晶體(fin field effect transistor, Fin FET)元件來取代平面電晶體元件已成為目前之主流發展趨勢。由於鰭狀場效電晶體元件的立體結構可增加閘極與鰭狀結構的接觸面積，因此，可進一步增加閘極對於載子通道區域的控制，從而降低小尺寸元件面臨的汲極引發能帶降低(drain induced barrier lowering, DIBL)效應，並可以抑制短通道效應(short channel effect, SCE)。再者，由於鰭狀場效電晶體元件在同樣的閘極長度下會具有更寬的通道寬度，因而可獲得加倍的汲極驅動電流。甚而，電晶體元件的臨界電壓(threshold voltage)亦可藉由調整閘極的功函數而加以調控。
然而隨著元件尺寸持續縮小下現行橫向擴散金氧半導體元件與鰭狀結構的整合上仍存在許多挑戰，例如漏電流以及崩潰電壓的控制等等。因此，如何改良現有高壓元件架構即為現今一重要課題。
本發明一實施例揭露一種橫向擴散金氧半導體元件，其主要包含一第一鰭狀結構設於一基底上，一第二鰭狀結構設於該第一鰭狀結構旁，一淺溝隔離設於該第一鰭狀結構以及該第二鰭狀結構之間，一第一閘極結構設於該第一鰭狀結構上，一第二閘極結構設於該第二鰭狀結構上以及一氣孔設於該第一閘極結構以及該第二閘極結構之間。
本發明另一實施例揭露一種橫向擴散金氧半導體元件，其主要包含一第一鰭狀結構設於一基底上，一第二鰭狀結構設於該第一鰭狀結構旁，一第三鰭狀結構設於該第一鰭狀結構與該第二鰭狀結構之間，一第一淺溝隔離設於該第一鰭狀結構與該第三鰭狀結構之間，一第二淺溝隔離設於該第二鰭狀結構與該第三鰭狀結構之間，一第一閘極結構設於該第一鰭狀結構上，一第二閘極結構設於該第二鰭狀結構上，一第三閘極結構設於該第三鰭狀結構上以及一第一氣孔設於該第一閘極結構以及該第三閘極結構之間。
本發明又一實施例揭露一種橫向擴散金氧半導體元件，其主要包含一第一鰭狀結構設於基底上，一第二鰭狀結構設於第一鰭狀結構旁，一淺溝隔離設於第一鰭狀結構與第二鰭狀結構之間，一第一閘極結構設於第一鰭狀結構上，一第二閘極結構設於第二鰭狀結構上，一第三閘極結構設於淺溝隔離上以及一第一氣孔設於第一閘極結構以及第三閘極結構之間。
請參照第1圖至第4圖，第1圖至第4圖為本發明一實施例製作一橫向擴散金氧半導體元件之方法示意圖，其中第1圖為本發明一實施例之一橫向擴散金氧半導體元件之上視圖而第2圖至第4圖則為第1圖中沿著切線AA’製作橫向擴散金氧半導體元件之剖面示意圖。如第1圖至第2圖所示，首先提供一基底12，然後形成複數條鰭狀結構例如第一鰭狀結構14與第二鰭狀結構16於基底12上，並於第一鰭狀結構14與第二鰭狀結構16內形成第一井區(例如P井18)與第二井區(例如N井20)。接著形成一淺溝隔離(shallow trench isolation, STI)22於第一鰭狀結構14與第二鰭狀結構20之間，且淺溝隔離22上表面略低於第一鰭狀結構14與第二鰭狀結構16上表面。其中，第一井區(例如P井18)係完全位於第一鰭狀結構14內，而第二井區(例如N井20)則位於第二鰭狀結構16與第一鰭狀結構14內，此外，接觸淺溝隔離22係完全位於第二井區(例如N井20內)。
在本實施例中，基底12較佳由半導體材料所構成，例如可包括矽基底、磊晶矽基底、矽鍺基底、碳化矽基底或矽覆絕緣(silicon-on-insulator，SOI)基底，淺溝隔離22較佳由氧化矽所構成，但均不以此為限。另外本實施例第1圖的上視圖中雖以基底12上形成七條沿著X方向延伸的第一鰭狀結構14與七條第二鰭狀結構16為例，但鰭狀結構的數量均不侷限於此而可視製程或產品需求來調整。
依據本發明之較佳實施例鰭狀結構包括第一鰭狀結構14與第二鰭狀結構16較佳透過側壁圖案轉移(sidewall image transfer, SIT)等技術製得，其程序大致包括：提供一佈局圖案至電腦系統，並經過適當地運算以將相對應之圖案定義於光罩中。後續可透過光微影及蝕刻製程，以形成多個等距且等寬之圖案化犧牲層於基底上，使其個別外觀呈現條狀。之後依序施行沉積及蝕刻製程，以於圖案化犧牲層之各側壁形成側壁子。繼以去除圖案化犧牲層，並在側壁子的覆蓋下施行蝕刻製程，使得側壁子所構成之圖案被轉移至基底內，再伴隨鰭狀結構切割製程(fin cut)而獲得所需的圖案化結構，例如條狀圖案化鰭狀結構。
除此之外，鰭狀結構之形成方式又可包含先形成一圖案化遮罩(圖未示)於基底12上，再經過一蝕刻製程，將圖案化遮罩之圖案轉移至基底12中以形成第一鰭狀結構14與第二鰭狀結構16。另外，鰭狀結構之形成方式也可以先形成一圖案化硬遮罩層(圖未示)於基底12上，並利用磊晶製程於暴露出於圖案化硬遮罩層之基底12上成長出例如包含矽鍺的半導體層，而此半導體層即可作為相對應的第一鰭狀結構14與第二鰭狀結構16。這些形成鰭狀結構的實施例均屬本發明所涵蓋的範圍。
接著形成一閘極結構24於第一鰭狀結構14上、一閘極結構26於閘極結構24左側的第一鰭狀結構14上，以及閘極結構28與閘極結構30於第二鰭狀結構16上。在本實施例中，上述閘極結構的製作方式可依據製程需求以先閘極(gate first)製程、後閘極(gate last)製程之先高介電常數介電層(high-k first)製程以及後閘極製程之後高介電常數介電層(high-k last)製程等方式製作完成。以本實施例之後高介電常數介電層製程為例，可先依序形成一由氧化矽所構成的閘極介電層32或介質層、一由多晶矽所構成的閘極材料層34以及一選擇性硬遮罩(圖未示)於基底12上，並利用一圖案化光阻(圖未示)當作遮罩進行一圖案轉移製程，以單次蝕刻或逐次蝕刻步驟，去除部分閘極材料層34與部分閘極介電層32，然後剝除圖案化光阻，以於基底12上形成由圖案化之閘極介電層32與圖案化之閘極材料層34所構成的閘極結構24、26、28、30。
然後在各閘極結構24、26、28、30側壁形成至少一側壁子36，並於閘極結構24一側的第一鰭狀結構14內中形成由例如N+區域所構成的源極區域38以及閘極結構28一側的第二鰭狀結構16內形成由例如N+區域所構成的汲極區域40。在本實施例中，側壁子36可為單一側壁子或複合式側壁子，例如可細部包含一偏位側壁子與一主側壁子。其中偏位側壁子與主側壁子可包含相同或不同材料，且兩者均可選自由氧化矽、氮化矽、氮氧化矽以及氮碳化矽所構成的群組。源極區域38與汲極區域40可依據所置備電晶體的導電型式而包含不同摻質，例如可包含P型摻質或N型摻質。
如第3圖所示，接著可形成一層間介電層42於閘極結構24、26、28、30與淺溝隔離22上，並進行一平坦化製程，例如利用化學機械研磨(chemical mechanical polishing, CMP)去除部分層間介電層42並暴露出由多晶矽材料所構成的閘極材料層34，使各閘極材料層34上表面與層間介電層42上表面齊平。隨後進行一金屬閘極置換製程將閘極結構24、26、28、30轉換為金屬閘極。例如可先選擇性形成一圖案化遮罩(圖未示)蓋住層間介電層42，再進行一選擇性之乾蝕刻或濕蝕刻製程，例如利用氨水(ammonium hydroxide, NH 4OH)或氫氧化四甲銨(Tetramethylammonium Hydroxide, TMAH)等蝕刻溶液來去除閘極結構24、26、28、30中的閘極材料層34甚至閘極介電層32以於層間介電層42中形成凹槽(圖未示)。之後依序形成一介質層44、高介電常數介電層46以及至少包含功函數金屬層48與低阻抗金屬層50的導電層於各凹槽內，並再搭配進行一平坦化製程使U型高介電常數介電層46、U型功函數金屬層48與低阻抗金屬層50的表面與層間介電層42表面齊平。
在本實施例中，高介電常數介電層46包含介電常數大於4的介電材料，例如選自氧化鉿(hafnium oxide, HfO 2)、矽酸鉿氧化合物(hafnium silicon oxide, HfSiO 4)、矽酸鉿氮氧化合物(hafnium silicon oxynitride, HfSiON)、氧化鋁(aluminum oxide, Al 2O 3)、氧化鑭(lanthanum oxide, La 2O 3)、氧化鉭(tantalum oxide, Ta 2O 5)、氧化釔(yttrium oxide, Y 2O 3)、氧化鋯(zirconium oxide, ZrO 2)、鈦酸鍶（strontium titanate oxide, SrTiO 3）、矽酸鋯氧化合物(zirconium silicon oxide, ZrSiO 4)、鋯酸鉿(hafnium zirconium oxide, HfZrO 4)、鍶鉍鉭氧化物(strontium bismuth tantalate, SrBi 2Ta 2O 9, SBT)、鋯鈦酸鉛(lead zirconate titanate,  PbZr xTi 1-xO 3, PZT)、鈦酸鋇鍶(barium strontium titanate, Ba xSr 1-xTiO 3, BST)、或其組合所組成之群組。
功函數金屬層48較佳用以調整形成金屬閘極之功函數，使其適用於N型電晶體(NMOS)或P型電晶體(PMOS)。若電晶體為N型電晶體，功函數金屬層48可選用功函數為3.9電子伏特(eV)～4.3 eV的金屬材料，如鋁化鈦(TiAl)、鋁化鋯(ZrAl)、鋁化鎢(WAl)、鋁化鉭(TaAl)、鋁化鉿(HfAl)或TiAlC (碳化鈦鋁)等，但不以此為限；若電晶體為P型電晶體，功函數金屬層48可選用功函數為4.8 eV～5.2 eV的金屬材料，如氮化鈦(TiN)、氮化鉭(TaN)或碳化鉭(TaC)等，但不以此為限。功函數金屬層48與低阻抗金屬層50之間可包含另一阻障層(圖未示)，其中阻障層的材料可包含鈦(Ti)、氮化鈦(TiN)、鉭(Ta)、氮化鉭(TaN)等材料。低阻抗金屬層50則可選自銅(Cu)、鋁(Al)、鎢(W)、鈦鋁合金(TiAl)、鈷鎢磷化物(cobalt tungsten phosphide，CoWP)等低電阻材料或其組合。由於依據金屬閘極置換製程將虛置閘極轉換為金屬閘極乃此領域者所熟知技藝，在此不另加贅述。接著可去除部分高介電常數介電層46、部分功函數金屬層48與部分低阻抗金屬層50形成凹槽(圖未示)，然後再填入一硬遮罩52於凹槽內並使硬遮罩52與層間介電層42表面齊平，其中硬遮罩52可選自由氧化矽、氮化矽、氮氧化矽以及氮碳化矽所構成的群組。
之後如第4圖所示，先進行一微影暨蝕刻製程去除淺溝隔離22正上方的部分層間介電層42形成一凹槽(圖未示)暴露或不暴露出淺溝隔離22表面，再進行一道以上沉積製程以形成一氣孔60於淺溝隔離22上方。更具體而言，本階段形成氣孔60的方式可先進行一可流動式化學氣相沉積(flowable chemical vapor deposition, FCVD)製程共形地形成一襯墊層(圖未示)於凹槽內但不填滿凹槽，選擇性進行一回蝕刻製程去除部分襯墊層，再進行一高密度電漿沉積(high-density plasma, HDP)製程形成一介電層如另一層間介電層54於襯墊層上填滿閘極結構24、28之間的凹槽並覆蓋閘極結構24、26、28、30，其中藉由FCVD製程與HDP製程的組合本發明可於填滿上述凹槽的同時形成氣孔60於淺溝隔離22正上方。在本實施例中，層間介電層42、54可包含相同或不同材料，其中兩者可包含氧化矽例如四乙氧基矽烷(tetraethyl orthosilicate, TEOS)或可包含一超低介電常數介電層，例如可包含多孔性介電材料例如但不侷限於氧碳化矽(SiOC)或氧碳化矽氫(SiOCH)。
隨後進行一圖案轉移製程，例如可利用一圖案化遮罩去除閘極結構24、26、28、30旁的部分的層間介電層42、54以形成複數個接觸洞(圖未示)並暴露出源極區域38以及汲極區域40。然後再於各接觸洞中填入所需的導電材料，例如包含鈦(Ti)、氮化鈦(TiN)、鉭(Ta)、氮化鉭(TaN)等的阻障層材料以及選自鎢(W)、銅(Cu)、鋁(Al)、鈦鋁合金(TiAl)、鈷鎢磷化物(cobalt tungsten phosphide，CoWP)等低電阻材料或其組合的低阻抗金屬層。之後進行一平坦化製程，例如以化學機械研磨去除部分導電材料以形成接觸插塞56接觸並電連接源極區域38以及接觸插塞58接觸並電連接汲極區域40。至此即完成本發明較佳實施例一半導體元件的製作。
請再參照第1圖與第4圖，第1圖與第4圖為本發明一實施例之一橫向擴散金氧半導體元件之結構示意圖，其中第1圖為本發明一實施例之一橫向擴散金氧半導體元件之上視圖而第4圖則為第1圖中沿著切線AA’製作橫向擴散金氧半導體元件之剖面示意圖。如第4圖所示，橫向擴散金氧半導體元件主要包含第一鰭狀結構14與第二鰭狀結構16設於基底12上，淺溝隔離22設於第一鰭狀結構14與第二鰭狀結構16之間，閘極結構24設於第一鰭狀結構14上，閘極結構28設於第二鰭狀結構16上，源極區域38設於閘極結構24一側的第一鰭狀結構14上，汲極區域40設於閘極結構28一側的第二鰭狀結構16上，層間介電層42、54環繞閘極結構24與閘極結構28，接觸插塞56設於源極區域38上，接觸插塞58設於汲極區域40上以及氣孔60設於閘極結構24與閘極結構28之間的淺溝隔離22正上方。如第1圖所示，第一鰭狀結構14與第二鰭狀結構16較佳沿著第一方向例如X方向延伸而接觸插塞56、接觸插塞56以及氣孔60則沿著第二方向例如Y方向延伸於基底12上。
在本實施例中，閘極結構24、26、28、30分別為金屬閘極，閘極結構26、28、30較佳為虛置閘極結構且其寬度較佳小於閘極結構24寬度，且氣孔60係設於層間介電層54內。需注意的是，本實施例中氣孔60的頂表面雖略低於兩側閘極結構24、28的頂表面，但不侷限於此，依據本發明其他實施例氣孔60的頂表面又可切齊或略高於閘極結構24、28的頂表面，這些變化型均屬本發明所涵蓋的範圍。
請繼續參照第5圖，第5圖為本發明一實施例之一橫向擴散金氧半導體元件之上視圖。如第5圖所示，相較於第1圖中氣孔60是沿著Y方向延伸於淺溝隔離22正上方且與兩側的接觸插塞58般呈現約略長條狀，本發明又可於第4圖利用微影暨蝕刻製程去除淺溝隔離22正上方的部分層間介電層42時調整所使用的光罩圖案先形成複數在上視角度下呈現圓形的開口(圖未示)，然後再利用FCVD製程與HDP製程填入襯墊層與層間介電層54於開口內並同時形成在上視角度下也呈現約略圓形的氣孔60於閘極結構24、28之間的淺溝隔離22正上方。在本實施例中，各氣孔60於剖面方向的位置包括高度以及寬度等參數可約略等於第4圖中所揭露各氣孔60的位置，且由於各氣孔60約略設於鰭狀結構的中間甚至從上視角度來看各氣孔60可與兩側的鰭狀結構14、16排成一直線，因此氣孔60的數量較佳約略等於兩側鰭狀結構的數量。換句話說，若本實施例中氣孔60兩側分別設有七條鰭狀結構，則閘極結構24、28之間的淺溝隔離22正上方便較佳設有七個氣孔60。
請繼續參照第6圖至第7圖，第6圖為本發明一實施例之一橫向擴散金氧半導體元件之上視圖而第7圖則為第6圖中沿著切線BB’製作橫向擴散金氧半導體元件之剖面示意圖。如第6圖與第7圖所示，相較於第4圖中淺溝隔離22左側的閘極結構24側壁或側壁子36側壁切齊下方的第一鰭狀結構14側壁以及淺溝隔離22右側的閘極結構28側壁或側壁子36側壁也切齊第二鰭狀結構16側壁，本實施例中淺溝隔離22兩側的閘極結構24、28側壁較佳不切齊兩側的鰭狀結構邊緣。更具體而言，淺溝隔離22左側的閘極結構24側壁較佳略為向右延伸並接觸淺溝隔離22頂表面，同樣地淺溝隔離22右側的閘極結構28側壁也略為向左延伸並接觸淺溝隔離22頂表面。
請繼續參照第8圖至第9圖，第8圖為本發明一實施例之一橫向擴散金氧半導體元件之上視圖而第9圖則為第8圖中沿著切線CC’製作橫向擴散金氧半導體元件之剖面示意圖。如第8圖與第9圖所示，本實施例可於閘極結構24與閘極結構28之間再設置另一閘極結構62於第三鰭狀結構64上，閘極結構24與閘極結構62之間設有淺溝隔離22，閘極結構28與閘極結構62之間設有淺溝隔離22，且閘極結構62兩側的淺溝隔離22正上方分別設有氣孔60、66。
在本實施例中，閘極結構62與兩側的閘極結24、28構較佳於同一道製程中製備完成因此較佳包含相同材料，例如三者均包含金屬閘極。另外本實施例中設於閘極結構62兩側的氣孔60、66雖略低於兩側閘極結構24、28的頂表面，但不侷限於此，如同前述實施例各氣孔60、66的頂表面又可切齊或略高於閘極結構24、28、62的頂表面，這些變化型均屬本發明所涵蓋的範圍。此外第8圖中的氣孔60、66是沿著Y方向延伸於淺溝隔離22正上方且與兩側的接觸插塞58般呈現約略長條狀，但不侷限於此，本發明又可比照第5圖實施例形成複數個在上視角度下約略圓形的氣孔60、66於閘極結構62兩側的淺溝隔離22正上方，此變化型均屬本發明所涵蓋的範圍。
請繼續參照第10圖，第10圖為本發明一實施例之一橫向擴散金氧半導體元件之結構示意圖。如第10圖所示，相較於第8圖至第9圖將閘極結構62設置於第三鰭狀結構64上，本發明又可於第2圖製作閘極結構24、26、28、30時另設置閘極結構62於淺溝隔離22上，之後再比照第3圖至第4圖的製程將各閘極結構24、26、28、30、62轉換為金屬閘極並形成氣孔60、66於閘極結構62兩側。如同前述實施例，本實施例中設於閘極結構62兩側的氣孔60、66雖略低於兩側閘極結構24、28的頂表面，但不侷限於此，各氣孔60、66的頂表面又可切齊或略高於閘極結構24、28、62的頂表面，這些變化型均屬本發明所涵蓋的範圍。此外若從上視角度來看第10圖中設於閘極結構62兩側的氣孔60、66又可比照前述實施例與兩側的接觸插塞58般呈現約略長條狀或呈現複數個圓形，這些變化型均屬本發明所涵蓋的範圍。
綜上所述，本發明主要於主動閘極如前述實施例中閘極結構24與虛置閘極如閘極結構28之間的淺溝隔離正上方形成至少一氣孔，其中氣孔的設置除了可降低橫向擴散金氧半導體元件的寄生電容(parasitic capacitance)之外又可大幅改善元件的截止頻率(cut-off frequency, Ft)以及最大震盪頻率(maximum oscillation frequency, Fmax)。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
12:基底 14:第一鰭狀結構 16:第二鰭狀結構 18:P井 20:N井 22:淺溝隔離 24:閘極結構 26:閘極結構 28:閘極結構 30:閘極結構 32:閘極介電層 34:閘極材料層 36:側壁子 38:源極區域 40:汲極區域 42:層間介電層 44:介質層 46:高介電常數介電層 48:功函數金屬層 50:低阻抗金屬層 52:硬遮罩 54:層間介電層 56:接觸插塞 58:接觸插塞 60:氣孔 62:閘極結構 64:第三鰭狀結構 66:氣孔
第1圖至第4圖為本發明一實施例製作一橫向擴散金氧半導體元件之方法示意圖。 第5圖為本發明一實施例之一橫向擴散金氧半導體元件之上視圖。 第6圖為本發明一實施例之一橫向擴散金氧半導體元件之上視圖。 第7圖為第6圖中沿著切線BB’製作橫向擴散金氧半導體元件之剖面示意圖。 第8圖為本發明一實施例之一橫向擴散金氧半導體元件之上視圖。 第9圖為第8圖中沿著切線CC’製作橫向擴散金氧半導體元件之剖面示意圖。 第10圖為本發明一實施例之一橫向擴散金氧半導體元件之結構示意圖。
12:基底
14:第一鰭狀結構
16:第二鰭狀結構
18:P井
20:N井
22:淺溝隔離
24:閘極結構
26:閘極結構
28:閘極結構
30:閘極結構
36:側壁子
38:源極區域
40:汲極區域
42:層間介電層
44:介質層
46:高介電常數介電層
48:功函數金屬層
50:低阻抗金屬層
52:硬遮罩
54:層間介電層
56:接觸插塞
58:接觸插塞
60:氣孔

Claims (20)

  1. 一種橫向擴散金氧半導體元件，其特徵在於，包含： 一第一鰭狀結構設於一基底上； 一第二鰭狀結構設於該第一鰭狀結構旁； 一淺溝隔離設於該第一鰭狀結構以及該第二鰭狀結構之間； 一第一閘極結構設於該第一鰭狀結構上； 一第二閘極結構設於該第二鰭狀結構上；以及 一氣孔設於該第一閘極結構以及該第二閘極結構之間。
  2. 如申請專利範圍第1項所述之橫向擴散金氧半導體元件，另包含： 一源極區域設於該第一閘極結構一側之該第一鰭狀結構上； 一汲極區域設於該第二閘極結構一側之該第二鰭狀結構上； 一層間介電層環繞該第一閘極結構與該第二閘極結構；以及 一第一接觸插塞設於該源極區域上以及一第二接觸插塞設於該汲極區域上。
  3. 如申請專利範圍第2項所述之橫向擴散金氧半導體元件，其中該氣孔係設於該層間介電層內。
  4. 如申請專利範圍第1項所述之橫向擴散金氧半導體元件，其中該第二閘極結構寬度小於該第一閘極結構寬度。
  5. 如申請專利範圍第1項所述之橫向擴散金氧半導體元件，其中該氣孔係設於該淺溝隔離正上方。
  6. 如申請專利範圍第1項所述之橫向擴散金氧半導體元件，其中該第一閘極結構以及該第二閘極結構包含金屬閘極。
  7. 一種橫向擴散金氧半導體元件，其特徵在於，包含： 一第一鰭狀結構設於一基底上； 一第二鰭狀結構設於該第一鰭狀結構旁； 一第三鰭狀結構設於該第一鰭狀結構與該第二鰭狀結構之間； 一第一淺溝隔離設於該第一鰭狀結構與該第三鰭狀結構之間； 一第二淺溝隔離設於該第二鰭狀結構與該第三鰭狀結構之間； 一第一閘極結構設於該第一鰭狀結構上； 一第二閘極結構設於該第二鰭狀結構上； 一第三閘極結構設於該第三鰭狀結構上；以及 一第一氣孔設於該第一閘極結構以及該第三閘極結構之間。
  8. 如申請專利範圍第7項所述之橫向擴散金氧半導體元件，另包含： 一源極區域設於該第一閘極結構一側之該第一鰭狀結構上； 一汲極區域設於該第二閘極結構一側之該第二鰭狀結構上； 一層間介電層環繞該第一閘極結構與該第二閘極結構；以及 一第一接觸插塞設於該源極區域上以及一第二接觸插塞設於該汲極區域上。
  9. 如申請專利範圍第8項所述之橫向擴散金氧半導體元件，其中該第一氣孔係設於該層間介電層內。
  10. 如申請專利範圍第7項所述之橫向擴散金氧半導體元件，其中該第二閘極結構寬度小於該第一閘極結構寬度。
  11. 如申請專利範圍第7項所述之橫向擴散金氧半導體元件，其中該第一氣孔係設於該第一淺溝隔離正上方。
  12. 如申請專利範圍第7項所述之橫向擴散金氧半導體元件，其中該第一閘極結構以及該第二閘極結構包含金屬閘極。
  13. 如申請專利範圍第7項所述之橫向擴散金氧半導體元件，另包含一第二氣孔設於該第二閘極結構以及該第三閘極結構之間。
  14. 如申請專利範圍第13項所述之橫向擴散金氧半導體元件，其中該第二氣孔係設於該第二淺溝隔離正上方。
  15. 一種橫向擴散金氧半導體元件，其特徵在於，包含： 一第一鰭狀結構設於一基底上； 一第二鰭狀結構設於該第一鰭狀結構旁； 一淺溝隔離設於該第一鰭狀結構與該第二鰭狀結構之間； 一第一閘極結構設於該第一鰭狀結構上； 一第二閘極結構設於該第二鰭狀結構上； 一第三閘極結構設於該淺溝隔離上；以及 一第一氣孔設於該第一閘極結構以及該第三閘極結構之間。
  16. 如申請專利範圍第15項所述之橫向擴散金氧半導體元件，另包含： 一源極區域設於該第一閘極結構一側之該第一鰭狀結構上； 一汲極區域設於該第二閘極結構一側之該第二鰭狀結構上； 一層間介電層環繞該第一閘極結構與該第二閘極結構；以及 一第一接觸插塞設於該源極區域上以及一第二接觸插塞設於該汲極區域上。
  17. 如申請專利範圍第16項所述之橫向擴散金氧半導體元件，其中該第一氣孔係設於該層間介電層內。
  18. 如申請專利範圍第15項所述之橫向擴散金氧半導體元件，其中該第二閘極結構寬度小於該第一閘極結構寬度。
  19. 如申請專利範圍第15項所述之橫向擴散金氧半導體元件，其中該第一閘極結構以及該第二閘極結構包含金屬閘極。
  20. 如申請專利範圍第19項所述之橫向擴散金氧半導體元件，另包含一第二氣孔設於該第二閘極結構以及該第三閘極結構之間。
TW111130832A 2021-10-26 2022-08-16 橫向擴散金氧半導體元件 TW202318668A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202111263331.0A CN116031299A (zh) 2021-10-26 2021-10-26 横向扩散金属氧化物半导体元件
CN202111263331.0 2021-10-26

Publications (1)

Publication Number Publication Date
TW202318668A true TW202318668A (zh) 2023-05-01

Family

ID=86055790

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111130832A TW202318668A (zh) 2021-10-26 2022-08-16 橫向擴散金氧半導體元件

Country Status (3)

Country Link
US (2) US11843049B2 (zh)
CN (1) CN116031299A (zh)
TW (1) TW202318668A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9379236B2 (en) 2014-06-04 2016-06-28 Broadcom Corporation LDMOS device and structure for bulk FinFET technology
US11532479B2 (en) * 2020-04-01 2022-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Cut metal gate refill with void
TWI733412B (zh) * 2020-04-13 2021-07-11 華邦電子股份有限公司 具有氣隙之半導體元件及其製造方法

Also Published As

Publication number Publication date
US20230130955A1 (en) 2023-04-27
US11843049B2 (en) 2023-12-12
US20240055515A1 (en) 2024-02-15
CN116031299A (zh) 2023-04-28

Similar Documents

Publication Publication Date Title
CN106803484B (zh) 半导体元件及其制作方法
CN109873035B (zh) 半导体元件及其制作方法
TWI675406B (zh) 半導體元件及其製作方法
TWI728139B (zh) 半導體元件及其製作方法
TWI724164B (zh) 半導體元件及其製作方法
TWI716601B (zh) 半導體元件及其製作方法
US20210104613A1 (en) Semiconductor device including fin-fet
TWI761529B (zh) 半導體元件及其製作方法
TWI729181B (zh) 半導體元件及其製作方法
TW201725628A (zh) 半導體元件及其製作方法
TW202046387A (zh) 半導體元件及其製作方法
US20220359300A1 (en) Semiconductor structure and method of manufacturing the same
TW201911385A (zh) 半導體元件及其製作方法
TWI773873B (zh) 半導體元件及其製作方法
US20230238457A1 (en) Lateral diffusion metal oxide semiconductor device and method for fabricating the same
TWI776911B (zh) 半導體元件及其製作方法
CN109390397B (zh) 半导体元件及其制作方法
TWI788487B (zh) 半導體元件
TW202318668A (zh) 橫向擴散金氧半導體元件
EP4280278A1 (en) Semiconductor device and method for fabricating the same
US20230197523A1 (en) Semiconductor device and method for fabricating the same
US20230197710A1 (en) Semiconductor device and method for fabricating the same
EP4283675A1 (en) Semiconductor device and method of fabricating the same
CN113314467A (zh) 半导体元件及其制作方法
TW201810669A (zh) 半導體元件及其製作方法