CN116031299A - 横向扩散金属氧化物半导体元件 - Google Patents

横向扩散金属氧化物半导体元件 Download PDF

Info

Publication number
CN116031299A
CN116031299A CN202111263331.0A CN202111263331A CN116031299A CN 116031299 A CN116031299 A CN 116031299A CN 202111263331 A CN202111263331 A CN 202111263331A CN 116031299 A CN116031299 A CN 116031299A
Authority
CN
China
Prior art keywords
fin
gate
gate structure
disposed
shallow trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111263331.0A
Other languages
English (en)
Inventor
林宗翰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN202111263331.0A priority Critical patent/CN116031299A/zh
Priority to US17/533,056 priority patent/US11843049B2/en
Priority to TW111130832A priority patent/TW202318668A/zh
Publication of CN116031299A publication Critical patent/CN116031299A/zh
Priority to US18/383,461 priority patent/US20240055515A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开一种横向扩散金属氧化物半导体元件，其主要包含一第一鳍状结构设于一基底上，一第二鳍状结构设于该第一鳍状结构旁，一浅沟隔离设于该第一鳍状结构以及该第二鳍状结构之间，一第一栅极结构设于该第一鳍状结构上，一第二栅极结构设于该第二鳍状结构上以及一气孔设于该第一栅极结构以及该第二栅极结构之间。

Description

横向扩散金属氧化物半导体元件
技术领域
本发明涉及一种半导体元件，尤其是涉及一种横向扩散金属氧化物半导体(lateral diffused metal oxide semiconductor,LDMOS)元件。
背景技术
横向扩散金属氧化物半导体元件(lateral diffused MOS,LDMOS)因具有较高的操作频宽与操作效率，以及易与其他集成电路整合的平面结构，现已广泛地应用于高电压操作环境中，如中央处理器电源供应(CPU power supply)、电源管理系统(powermanagement system)、直流/交流转换器(AC/DC converter)以及高功率或高频段的功率放大器等等。
另外随着元件尺寸持续地缩小，现有平面式(planar)场效晶体管元件的发展已面临制作工艺上的极限。为了克服制作工艺限制，以非平面(non-planar)的场效晶体管元件，例如鳍状场效晶体管(fin field effect transistor,Fin FET)元件来取代平面晶体管元件已成为目前的主流发展趋势。由于鳍状场效晶体管元件的立体结构可增加栅极与鳍状结构的接触面积，因此，可进一步增加栅极对于载流子沟道区域的控制，从而降低小尺寸元件面临的漏极引发能带降低(drain induced barrier lowering,DIBL)效应，并可以抑制短沟道效应(short channel effect,SCE)。再者，由于鳍状场效晶体管元件在同样的栅极长度下会具有更宽的沟道宽度，因而可获得加倍的漏极驱动电流。甚而，晶体管元件的临界电压(threshold voltage)也可通过调整栅极的功函数而加以调控。
然而随着元件尺寸持续缩小下现行横向扩散金属氧化物半导体元件与鳍状结构的整合上仍存在许多挑战，例如漏电流以及击穿电压的控制等等。因此，如何改良现有高压元件架构即为现今一重要课题。
发明内容
本发明一实施例披露一种横向扩散金属氧化物半导体元件，其主要包含一第一鳍状结构设于一基底上，一第二鳍状结构设于该第一鳍状结构旁，一浅沟隔离设于该第一鳍状结构以及该第二鳍状结构之间，一第一栅极结构设于该第一鳍状结构上，一第二栅极结构设于该第二鳍状结构上以及一气孔设于该第一栅极结构以及该第二栅极结构之间。
本发明另一实施例披露一种横向扩散金属氧化物半导体元件，其主要包含一第一鳍状结构设于一基底上，一第二鳍状结构设于该第一鳍状结构旁，一第三鳍状结构设于该第一鳍状结构与该第二鳍状结构之间，一第一浅沟隔离设于该第一鳍状结构与该第三鳍状结构之间，一第二浅沟隔离设于该第二鳍状结构与该第三鳍状结构之间，一第一栅极结构设于该第一鳍状结构上，一第二栅极结构设于该第二鳍状结构上，一第三栅极结构设于该第三鳍状结构上以及一第一气孔设于该第一栅极结构以及该第三栅极结构之间。
本发明又一实施例披露一种横向扩散金属氧化物半导体元件，其主要包含一第一鳍状结构设于基底上，一第二鳍状结构设于第一鳍状结构旁，一浅沟隔离设于第一鳍状结构与第二鳍状结构之间，一第一栅极结构设于第一鳍状结构上，一第二栅极结构设于第二鳍状结构上，一第三栅极结构设于浅沟隔离上以及一第一气孔设于第一栅极结构以及第三栅极结构之间。
附图说明
图1至图4为本发明一实施例制作一横向扩散金属氧化物半导体元件的方法示意图；
图5为本发明一实施例的一横向扩散金属氧化物半导体元件的上视图；
图6为本发明一实施例的一横向扩散金属氧化物半导体元件的上视图；
图7为图6中沿着切线BB’制作横向扩散金属氧化物半导体元件的剖面示意图；
图8为本发明一实施例的一横向扩散金属氧化物半导体元件的上视图；
图9为图8中沿着切线CC’制作横向扩散金属氧化物半导体元件的剖面示意图；
图10为本发明一实施例的一横向扩散金属氧化物半导体元件的结构示意图。
主要元件符号说明
12:基底
14:第一鳍状结构
16:第二鳍状结构
18:P阱
20:N阱
22:浅沟隔离
24:栅极结构
26:栅极结构
28:栅极结构
30:栅极结构
32:栅极介电层
34:栅极材料层
36:间隙壁
38:源极区域
40:漏极区域
42:层间介电层
44:介质层
46:高介电常数介电层
48:功函数金属层
50:低阻抗金属层
52:硬掩模
54:层间介电层
56:接触插塞
58:接触插塞
60:气孔
62:栅极结构
64:第三鳍状结构
66:气孔
具体实施方式
请参照图1至图4，图1至图4为本发明一实施例制作一横向扩散金属氧化物半导体元件的方法示意图，其中图1为本发明一实施例的一横向扩散金属氧化物半导体元件的上视图而图2至图4则为图1中沿着切线AA’制作横向扩散金属氧化物半导体元件的剖面示意图。如图1至图2所示，首先提供一基底12，然后形成多条鳍状结构例如第一鳍状结构14与第二鳍状结构16于基底12上，并于第一鳍状结构14与第二鳍状结构16内形成第一阱区(例如P阱18)与第二阱区(例如N阱20)。接着形成一浅沟隔离(shallow trench isolation,STI)22于第一鳍状结构14与第二鳍状结构20之间，且浅沟隔离22上表面略低于第一鳍状结构14与第二鳍状结构16上表面。其中，第一阱区(例如P阱18)完全位于第一鳍状结构14内，而第二阱区(例如N阱20)则位于第二鳍状结构16与第一鳍状结构14内，此外，接触浅沟隔离22完全位于第二阱区(例如N阱20内)。
在本实施例中，基底12优选由半导体材料所构成，例如可包括硅基底、外延硅基底、硅锗基底、碳化硅基底或硅覆绝缘(silicon-on-insulator，SOI)基底，浅沟隔离22优选由氧化硅所构成，但均不以此为限。另外本实施例图1的上视图中虽以基底12上形成七条沿着X方向延伸的第一鳍状结构14与七条第二鳍状结构16为例，但鳍状结构的数量均不局限于此而可视制作工艺或产品需求来调整。
依据本发明的优选实施例鳍状结构包括第一鳍状结构14与第二鳍状结构16优选通过侧壁图案转移(sidewall image transfer,SIT)等技术制得，其程序大致包括：提供一布局图案至计算机系统，并经过适当地运算以将相对应的图案定义于光掩模中。后续可通过光刻及蚀刻制作工艺，以形成多个等距且等宽的图案化牺牲层于基底上，使其个别外观呈现条状。之后依序施行沉积及蚀刻制作工艺，以于图案化牺牲层的各侧壁形成间隙壁。继以去除图案化牺牲层，并在间隙壁的覆盖下施行蚀刻制作工艺，使得间隙壁所构成的图案被转移至基底内，再伴随鳍状结构切割制作工艺(fin cut)而获得所需的图案化结构，例如条状图案化鳍状结构。
除此之外，鳍状结构的形成方式又可包含先形成一图案化掩模(图未示)于基底12上，再经过一蚀刻制作工艺，将图案化掩模的图案转移至基底12中以形成第一鳍状结构14与第二鳍状结构16。另外，鳍状结构的形成方式也可以先形成一图案化硬掩模层(图未示)于基底12上，并利用外延制作工艺于暴露出于图案化硬掩模层的基底12上成长出例如包含硅锗的半导体层，而此半导体层即可作为相对应的第一鳍状结构14与第二鳍状结构16。这些形成鳍状结构的实施例均属本发明所涵盖的范围。
接着形成一栅极结构24于第一鳍状结构14上、一栅极结构26于栅极结构24左侧的第一鳍状结构14上，以及栅极结构28与栅极结构30于第二鳍状结构16上。在本实施例中，上述栅极结构的制作方式可依据制作工艺需求以先栅极(gate first)制作工艺、后栅极(gate last)制作工艺的先高介电常数介电层(high-k first)制作工艺以及后栅极制作工艺的后高介电常数介电层(high-k last)制作工艺等方式制作完成。以本实施例的后高介电常数介电层制作工艺为例，可先依序形成一由氧化硅所构成的栅极介电层32或介质层、一由多晶硅所构成的栅极材料层34以及一选择性硬掩模(图未示)于基底12上，并利用一图案化光致抗蚀剂(图未示)当作掩模进行一图案转移制作工艺，以单次蚀刻或逐次蚀刻步骤，去除部分栅极材料层34与部分栅极介电层32，然后剥除图案化光致抗蚀剂，以于基底12上形成由图案化的栅极介电层32与图案化的栅极材料层34所构成的栅极结构24、26、28、30。
然后在各栅极结构24、26、28、30侧壁形成至少一间隙壁36，并于栅极结构24一侧的第一鳍状结构14内中形成由例如N+区域所构成的源极区域38以及栅极结构28一侧的第二鳍状结构16内形成由例如N+区域所构成的漏极区域40。在本实施例中，间隙壁36可为单一间隙壁或复合式间隙壁，例如可细部包含一偏位间隙壁与一主间隙壁。其中偏位间隙壁与主间隙壁可包含相同或不同材料，且两者均可选自由氧化硅、氮化硅、氮氧化硅以及氮碳化硅所构成的组。源极区域38与漏极区域40可依据所置备晶体管的导电型式而包含不同掺质，例如可包含P型掺质或N型掺质。
如图3所示，接着可形成一层间介电层42于栅极结构24、26、28、30与浅沟隔离22上，并进行一平坦化制作工艺，例如利用化学机械研磨(chemical mechanical polishing,CMP)去除部分层间介电层42并暴露出由多晶硅材料所构成的栅极材料层34，使各栅极材料层34上表面与层间介电层42上表面齐平。随后进行一金属栅极置换制作工艺将栅极结构24、26、28、30转换为金属栅极。例如可先选择性形成一图案化掩模(图未示)盖住层间介电层42，再进行一选择性的干蚀刻或湿蚀刻制作工艺，例如利用氨水(ammonium hydroxide,NH4OH)或氢氧化四甲铵(Tetramethylammonium Hydroxide,TMAH)等蚀刻溶液来去除栅极结构24、26、28、30中的栅极材料层34甚至栅极介电层32以在层间介电层42中形成凹槽(图未示)。之后依序形成一介质层44、高介电常数介电层46以及至少包含功函数金属层48与低阻抗金属层50的导电层于各凹槽内，并再搭配进行一平坦化制作工艺使U型高介电常数介电层46、U型功函数金属层48与低阻抗金属层50的表面与层间介电层42表面齐平。
在本实施例中，高介电常数介电层46包含介电常数大于4的介电材料，例如选自氧化铪(hafnium oxide,HfO2)、硅酸铪氧化合物(hafnium silicon oxide,HfSiO4)、硅酸铪氮氧化合物(hafnium silicon oxynitride,HfSiON)、氧化铝(aluminum oxide,Al2O3)、氧化镧(lanthanum oxide,La2O3)、氧化钽(tantalum oxide,Ta2O5)、氧化钇(yttrium oxide,Y2O3)、氧化锆(zirconium oxide,ZrO2)、钛酸锶(strontium titanate oxide,SrTiO3)、硅酸锆氧化合物(zirconium silicon oxide,ZrSiO4)、锆酸铪(hafnium zirconium oxide,HfZrO4)、锶铋钽氧化物(strontium bismuth tantalate,SrBi2Ta2O9,SBT)、锆钛酸铅(leadzirconate titanate,PbZrxTi1-xO3,PZT)、钛酸钡锶(barium strontium titanate,BaxSr1- xTiO3,BST)、或其组合所组成的组。
功函数金属层48优选用以调整形成金属栅极的功函数，使其适用于N型晶体管(NMOS)或P型晶体管(PMOS)。若晶体管为N型晶体管，功函数金属层48可选用功函数为3.9电子伏特(eV)～4.3eV的金属材料，如铝化钛(TiAl)、铝化锆(ZrAl)、铝化钨(WAl)、铝化钽(TaAl)、铝化铪(HfAl)或TiAlC(碳化钛铝)等，但不以此为限；若晶体管为P型晶体管，功函数金属层48可选用功函数为4.8eV～5.2eV的金属材料，如氮化钛(TiN)、氮化钽(TaN)或碳化钽(TaC)等，但不以此为限。功函数金属层48与低阻抗金属层50之间可包含另一阻障层(图未示)，其中阻障层的材料可包含钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)等材料。低阻抗金属层50则可选自铜(Cu)、铝(Al)、钨(W)、钛铝合金(TiAl)、钴钨磷化物(cobalttungsten phosphide，CoWP)等低电阻材料或其组合。由于依据金属栅极置换制作工艺将虚置栅极转换为金属栅极是此领域者所熟知技术，在此不另加赘述。接着可去除部分高介电常数介电层46、部分功函数金属层48与部分低阻抗金属层50形成凹槽(图未示)，然后再填入一硬掩模52于凹槽内并使硬掩模52与层间介电层42表面齐平，其中硬掩模52可选自由氧化硅、氮化硅、氮氧化硅以及氮碳化硅所构成的组。
之后如图4所示，先进行一光刻及蚀刻制作工艺去除浅沟隔离22正上方的部分层间介电层42形成一凹槽(图未示)暴露或不暴露出浅沟隔离22表面，再进行一道以上沉积制作工艺以形成一气孔60于浅沟隔离22上方。更具体而言，本阶段形成气孔60的方式可先进行一可流动式化学气相沉积(flowable chemical vapor deposition,FCVD)制作工艺共形地形成一衬垫层(图未示)于凹槽内但不填满凹槽，选择性进行一回蚀刻制作工艺去除部分衬垫层，再进行一高密度等离子体沉积(high-density plasma,HDP)制作工艺形成一介电层如另一层间介电层54于衬垫层上填满栅极结构24、28之间的凹槽并覆盖栅极结构24、26、28、30，其中通过FCVD制作工艺与HDP制作工艺的组合本发明可于填满上述凹槽的同时形成气孔60于浅沟隔离22正上方。在本实施例中，层间介电层42、54可包含相同或不同材料，其中两者可包含氧化硅例如四乙氧基硅烷(tetraethyl orthosilicate,TEOS)或可包含一超低介电常数介电层，例如可包含多孔性介电材料例如但不局限于氧碳化硅(SiOC)或氧碳化硅氢(SiOCH)。
随后进行一图案转移制作工艺，例如可利用一图案化掩模去除栅极结构24、26、28、30旁的部分的层间介电层42、54以形成多个接触洞(图未示)并暴露出源极区域38以及漏极区域40。然后再于各接触洞中填入所需的导电材料，例如包含钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)等的阻障层材料以及选自钨(W)、铜(Cu)、铝(Al)、钛铝合金(TiAl)、钴钨磷化物(cobalt tungsten phosphide，CoWP)等低电阻材料或其组合的低阻抗金属层。之后进行一平坦化制作工艺，例如以化学机械研磨去除部分导电材料以形成接触插塞56接触并电连接源极区域38以及接触插塞58接触并电连接漏极区域40。至此即完成本发明优选实施例一半导体元件的制作。
请再参照图1与图4，图1与图4为本发明一实施例的一横向扩散金属氧化物半导体元件的结构示意图，其中图1为本发明一实施例的一横向扩散金属氧化物半导体元件的上视图而图4则为图1中沿着切线AA’制作横向扩散金属氧化物半导体元件的剖面示意图。如图4所示，横向扩散金属氧化物半导体元件主要包含第一鳍状结构14与第二鳍状结构16设于基底12上，浅沟隔离22设于第一鳍状结构14与第二鳍状结构16之间，栅极结构24设于第一鳍状结构14上，栅极结构28设于第二鳍状结构16上，源极区域38设于栅极结构24一侧的第一鳍状结构14上，漏极区域40设于栅极结构28一侧的第二鳍状结构16上，层间介电层42、54环绕栅极结构24与栅极结构28，接触插塞56设于源极区域38上，接触插塞58设于漏极区域40上以及气孔60设于栅极结构24与栅极结构28之间的浅沟隔离22正上方。如图1所示，第一鳍状结构14与第二鳍状结构16优选沿着第一方向例如X方向延伸而接触插塞56、接触插塞56以及气孔60则沿着第二方向例如Y方向延伸于基底12上。
在本实施例中，栅极结构24、26、28、30分别为金属栅极，栅极结构26、28、30优选为虚置栅极结构且其宽度优选小于栅极结构24宽度，且气孔60设于层间介电层54内。需注意的是，本实施例中气孔60的顶表面虽略低于两侧栅极结构24、28的顶表面，但不局限于此，依据本发明其他实施例气孔60的顶表面又可切齐或略高于栅极结构24、28的顶表面，这些变化型均属本发明所涵盖的范围。
请继续参照图5，图5为本发明一实施例的一横向扩散金属氧化物半导体元件的上视图。如图5所示，相较于图1中气孔60是沿着Y方向延伸于浅沟隔离22正上方且与两侧的接触插塞58般呈现约略长条状，本发明又可于图4利用光刻及蚀刻制作工艺去除浅沟隔离22正上方的部分层间介电层42时调整所使用的光掩模图案先形成多个在上视角度下呈现圆形的开口(图未示)，然后再利用FCVD制作工艺与HDP制作工艺填入衬垫层与层间介电层54于开口内并同时形成在上视角度下也呈现约略圆形的气孔60于栅极结构24、28之间的浅沟隔离22正上方。在本实施例中，各气孔60于剖面方向的位置包括高度以及宽度等参数可约略等于图4中所披露各气孔60的位置，且由于各气孔60约略设于鳍状结构的中间甚至从上视角度来看各气孔60可与两侧的鳍状结构14、16排成一直线，因此气孔60的数量优选约略等于两侧鳍状结构的数量。换句话说，若本实施例中气孔60两侧分别设有七条鳍状结构，则栅极结构24、28之间的浅沟隔离22正上方便优选设有七个气孔60。
请继续参照图6至图7，图6为本发明一实施例的一横向扩散金属氧化物半导体元件的上视图而图7则为图6中沿着切线BB’制作横向扩散金属氧化物半导体元件的剖面示意图。如图6与图7所示，相较于图4中浅沟隔离22左侧的栅极结构24侧壁或间隙壁36侧壁切齐下方的第一鳍状结构14侧壁以及浅沟隔离22右侧的栅极结构28侧壁或间隙壁36侧壁也切齐第二鳍状结构16侧壁，本实施例中浅沟隔离22两侧的栅极结构24、28侧壁优选不切齐两侧的鳍状结构边缘。更具体而言，浅沟隔离22左侧的栅极结构24侧壁优选略为向右延伸并接触浅沟隔离22顶表面，同样地浅沟隔离22右侧的栅极结构28侧壁也略为向左延伸并接触浅沟隔离22顶表面。
请继续参照图8至图9，图8为本发明一实施例的一横向扩散金属氧化物半导体元件的上视图而图9则为图8中沿着切线CC’制作横向扩散金属氧化物半导体元件的剖面示意图。如图8与图9所示，本实施例可于栅极结构24与栅极结构28之间再设置另一栅极结构62于第三鳍状结构64上，栅极结构24与栅极结构62之间设有浅沟隔离22，栅极结构28与栅极结构62之间设有浅沟隔离22，且栅极结构62两侧的浅沟隔离22正上方分别设有气孔60、66。
在本实施例中，栅极结构62与两侧的栅极结24、28构优选于同一道制作工艺中制备完成因此优选包含相同材料，例如三者均包含金属栅极。另外本实施例中设于栅极结构62两侧的气孔60、66虽略低于两侧栅极结构24、28的顶表面，但不局限于此，如同前述实施例各气孔60、66的顶表面又可切齐或略高于栅极结构24、28、62的顶表面，这些变化型均属本发明所涵盖的范围。此外图8中的气孔60、66是沿着Y方向延伸于浅沟隔离22正上方且与两侧的接触插塞58般呈现约略长条状，但不局限于此，本发明又可比照图5实施例形成多个在上视角度下约略圆形的气孔60、66于栅极结构62两侧的浅沟隔离22正上方，此变化型均属本发明所涵盖的范围。
请继续参照图10，图10为本发明一实施例的一横向扩散金属氧化物半导体元件的结构示意图。如图10所示，相较于图8至图9将栅极结构62设置于第三鳍状结构64上，本发明又可于图2制作栅极结构24、26、28、30时另设置栅极结构62于浅沟隔离22上，之后再比照图3至图4的制作工艺将各栅极结构24、26、28、30、62转换为金属栅极并形成气孔60、66于栅极结构62两侧。如同前述实施例，本实施例中设于栅极结构62两侧的气孔60、66虽略低于两侧栅极结构24、28的顶表面，但不局限于此，各气孔60、66的顶表面又可切齐或略高于栅极结构24、28、62的顶表面，这些变化型均属本发明所涵盖的范围。此外若从上视角度来看图10中设于栅极结构62两侧的气孔60、66又可比照前述实施例与两侧的接触插塞58般呈现约略长条状或呈现多个圆形，这些变化型均属本发明所涵盖的范围。
综上所述，本发明主要于主动栅极如前述实施例中栅极结构24与虚置栅极如栅极结构28之间的浅沟隔离正上方形成至少一气孔，其中气孔的设置除了可降低横向扩散金属氧化物半导体元件的寄生电容(parasitic capacitance)之外又可大幅改善元件的截止频率(cut-off frequency,Ft)以及最大震荡频率(maximum oscillation frequency,Fmax)。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的等同变化与修饰，都应属本发明的涵盖范围。

Claims (20)

1.一种横向扩散金属氧化物半导体元件，其特征在于，包含：
第一鳍状结构，设于基底上；
第二鳍状结构，设于该第一鳍状结构旁；
浅沟隔离，设于该第一鳍状结构以及该第二鳍状结构之间；
第一栅极结构，设于该第一鳍状结构上；
第二栅极结构，设于该第二鳍状结构上；以及
气孔，设于该第一栅极结构以及该第二栅极结构之间。
2.如权利要求1所述的横向扩散金属氧化物半导体元件，另包含：
源极区域，设于该第一栅极结构一侧的该第一鳍状结构上；
漏极区域，设于该第二栅极结构一侧的该第二鳍状结构上；
层间介电层，环绕该第一栅极结构与该第二栅极结构；以及
第一接触插塞以及第二接触插塞，该第一接触插塞设于该源极区域上，该第二接触插塞设于该漏极区域上。
3.如权利要求2所述的横向扩散金属氧化物半导体元件，其中该气孔设于该层间介电层内。
4.如权利要求1所述的横向扩散金属氧化物半导体元件，其中该第二栅极结构宽度小于该第一栅极结构宽度。
5.如权利要求1所述的横向扩散金属氧化物半导体元件，其中该气孔设于该浅沟隔离正上方。
6.如权利要求1所述的横向扩散金属氧化物半导体元件，其中该第一栅极结构以及该第二栅极结构包含金属栅极。
7.一种横向扩散金属氧化物半导体元件，其特征在于，包含：
第一鳍状结构，设于基底上；
第二鳍状结构，设于该第一鳍状结构旁；
第三鳍状结构，设于该第一鳍状结构与该第二鳍状结构之间；
第一浅沟隔离，设于该第一鳍状结构与该第三鳍状结构之间；
第二浅沟隔离，设于该第二鳍状结构与该第三鳍状结构之间；
第一栅极结构，设于该第一鳍状结构上；
第二栅极结构，设于该第二鳍状结构上；
第三栅极结构，设于该第三鳍状结构上；以及
第一气孔，设于该第一栅极结构以及该第三栅极结构之间。
8.如权利要求7所述的横向扩散金属氧化物半导体元件，另包含：
源极区域，设于该第一栅极结构一侧的该第一鳍状结构上；
漏极区域，设于该第二栅极结构一侧的该第二鳍状结构上；
层间介电层，环绕该第一栅极结构与该第二栅极结构；以及
第一接触插塞以及第二接触插塞，该第一接触插塞设于该源极区域上，该第二接触插塞设于该漏极区域上。
9.如权利要求8所述的横向扩散金属氧化物半导体元件，其中该第一气孔设于该层间介电层内。
10.如权利要求7所述的横向扩散金属氧化物半导体元件，其中该第二栅极结构宽度小于该第一栅极结构宽度。
11.如权利要求7所述的横向扩散金属氧化物半导体元件，其中该第一气孔设于该第一浅沟隔离正上方。
12.如权利要求7所述的横向扩散金属氧化物半导体元件，其中该第一栅极结构以及该第二栅极结构包含金属栅极。
13.如权利要求7所述的横向扩散金属氧化物半导体元件，另包含第二气孔，设于该第二栅极结构以及该第三栅极结构之间。
14.如权利要求13所述的横向扩散金属氧化物半导体元件，其中该第二气孔设于该第二浅沟隔离正上方。
15.一种横向扩散金属氧化物半导体元件，其特征在于，包含：
第一鳍状结构，设于基底上；
第二鳍状结构，设于该第一鳍状结构旁；
浅沟隔离，设于该第一鳍状结构与该第二鳍状结构之间；
第一栅极结构，设于该第一鳍状结构上；
第二栅极结构，设于该第二鳍状结构上；
第三栅极结构，设于该浅沟隔离上；以及
第一气孔，设于该第一栅极结构以及该第三栅极结构之间。
16.如权利要求15所述的横向扩散金属氧化物半导体元件，另包含：
源极区域，设于该第一栅极结构一侧的该第一鳍状结构上；
漏极区域，设于该第二栅极结构一侧的该第二鳍状结构上；
层间介电层，环绕该第一栅极结构与该第二栅极结构；以及
第一接触插塞以及第二接触插塞，该第一接触插塞设于该源极区域上，该第二接触插塞设于该漏极区域上。
17.如权利要求16所述的横向扩散金属氧化物半导体元件，其中该第一气孔设于该层间介电层内。
18.如权利要求15所述的横向扩散金属氧化物半导体元件，其中该第二栅极结构宽度小于该第一栅极结构宽度。
19.如权利要求15所述的横向扩散金属氧化物半导体元件，其中该第一栅极结构以及该第二栅极结构包含金属栅极。
20.如权利要求19所述的横向扩散金属氧化物半导体元件，另包含第二气孔，设于该第二栅极结构以及该第三栅极结构之间。
CN202111263331.0A 2021-10-26 2021-10-26 横向扩散金属氧化物半导体元件 Pending CN116031299A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202111263331.0A CN116031299A (zh) 2021-10-26 2021-10-26 横向扩散金属氧化物半导体元件
US17/533,056 US11843049B2 (en) 2021-10-26 2021-11-22 Lateral diffused metal oxide semiconductor device
TW111130832A TW202318668A (zh) 2021-10-26 2022-08-16 橫向擴散金氧半導體元件
US18/383,461 US20240055515A1 (en) 2021-10-26 2023-10-24 Lateral diffused metal oxide semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111263331.0A CN116031299A (zh) 2021-10-26 2021-10-26 横向扩散金属氧化物半导体元件

Publications (1)

Publication Number Publication Date
CN116031299A true CN116031299A (zh) 2023-04-28

Family

ID=86055790

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111263331.0A Pending CN116031299A (zh) 2021-10-26 2021-10-26 横向扩散金属氧化物半导体元件

Country Status (3)

Country Link
US (2) US11843049B2 (zh)
CN (1) CN116031299A (zh)
TW (1) TW202318668A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116031299A (zh) * 2021-10-26 2023-04-28 联华电子股份有限公司 横向扩散金属氧化物半导体元件

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9379236B2 (en) 2014-06-04 2016-06-28 Broadcom Corporation LDMOS device and structure for bulk FinFET technology
US11532479B2 (en) * 2020-04-01 2022-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Cut metal gate refill with void
TWI733412B (zh) * 2020-04-13 2021-07-11 華邦電子股份有限公司 具有氣隙之半導體元件及其製造方法
CN116031299A (zh) * 2021-10-26 2023-04-28 联华电子股份有限公司 横向扩散金属氧化物半导体元件

Also Published As

Publication number Publication date
TW202318668A (zh) 2023-05-01
US11843049B2 (en) 2023-12-12
US20230130955A1 (en) 2023-04-27
US20240055515A1 (en) 2024-02-15

Similar Documents

Publication Publication Date Title
CN109873035B (zh) 半导体元件及其制作方法
CN113659004B (zh) 半导体元件及其制作方法
CN116705613A (zh) 半导体元件及其制作方法
US20190189614A1 (en) Method of forming semiconductor structure
CN107808849B (zh) 半导体元件及其制作方法
CN109216191B (zh) 半导体元件及其制作方法
TWI724164B (zh) 半導體元件及其製作方法
TWI716601B (zh) 半導體元件及其製作方法
TWI761529B (zh) 半導體元件及其製作方法
CN111769045B (zh) 半导体元件及其制作方法
TW201911386A (zh) 半導體元件及其製作方法
US12068309B2 (en) Semiconductor device and method for fabricating the same
US20230197523A1 (en) Semiconductor device and method for fabricating the same
US20240055515A1 (en) Lateral diffused metal oxide semiconductor device
US20230238457A1 (en) Lateral diffusion metal oxide semiconductor device and method for fabricating the same
US20240204085A1 (en) Semiconductor device and method for fabricating the same
EP4280278A1 (en) Semiconductor device and method for fabricating the same
CN109390397B (zh) 半导体元件及其制作方法
TW202006790A (zh) 半導體元件及其製作方法
US20240347583A1 (en) Semiconductor device and method for fabricating the same
US20240213247A1 (en) Semiconductor device and method for fabricating the same
US20240347588A1 (en) Semiconductor device and method for fabricating the same
CN113314467B (zh) 半导体元件及其制作方法
EP4283675A1 (en) Semiconductor device and method of fabricating the same
US20240243124A1 (en) Semiconductor device and method for fabricating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination