TW202310193A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW202310193A
TW202310193A TW111130853A TW111130853A TW202310193A TW 202310193 A TW202310193 A TW 202310193A TW 111130853 A TW111130853 A TW 111130853A TW 111130853 A TW111130853 A TW 111130853A TW 202310193 A TW202310193 A TW 202310193A
Authority
TW
Taiwan
Prior art keywords
insulating film
field insulating
region
pattern
fin
Prior art date
Application number
TW111130853A
Other languages
English (en)
Inventor
许洋
趙南奎
金錫勳
金容丞
朴判貴
申東石
李相吉
李始炯
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202310193A publication Critical patent/TW202310193A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本發明提供一種半導體裝置，可包含：第一鰭形圖案，位於基底的第一區中且在第一方向上彼此間隔開；第二鰭形圖案，位於基底的第二區中且在第二方向上彼此間隔開；第一場絕緣膜，位於基底上且覆蓋第一鰭形圖案的側壁；第二場絕緣膜，位於基底上且覆蓋第二鰭形圖案的側壁；第一源極/汲極圖案，位於第一場絕緣膜上，連接至第一鰭形圖案且包含第一矽-鍺圖案；以及第二源極/汲極圖案，位於第二場絕緣膜上，連接至第二鰭形圖案且包含第二矽-鍺圖案，第二源極/汲極圖案及第二場絕緣膜於其間界定一或多個第一氣隙。

Description

半導體裝置
相關申請案的交叉參考
本申請案主張2021年8月23日在韓國智慧財產局申請的韓國專利申請案第10-2021-0110811號的優先權及來自其產生的所有權益，所述申請案的全部內容以引用的方式併入本文中。
本揭露內容是關於一種半導體裝置。
作為用於增加半導體裝置的密度的縮放技術中的一種，已提出其中具有鰭片或奈米線形狀的多通道主動圖案（或矽主體）形成於基底上且閘極形成於多通道主動圖案的表面上的多閘極電晶體。
此多閘極電晶體使用三維通道，且因此其易於執行縮放。另外，可在不增加多閘極電晶體的閘極長度的情況下改良電流控制能力。此外，可有效地抑制通道區的電位受汲極電壓影響的短通道效應（short channel effect；SCE）。
同時，隨著半導體裝置的間距大小減小，已要求研究減小電容且確保半導體裝置中的觸點之間的電穩定性。
本揭露的態樣提供一種能夠改良元件的性能及可靠性的半導體裝置。
然而，本揭露內容的態樣不限於本文中所闡述的態樣。藉由參考下文給出的本揭露的詳細描述，本揭露的上述及其他態樣對於本揭露涉及的所屬領域中具通常知識者而言將變得更顯而易見。
根據本揭露的一態樣，半導體裝置包含：多個第一鰭形圖案，位於基底的第一區中且在第一方向上彼此間隔開；多個第二鰭形圖案，位於基底的第二區中且在第二方向上彼此間隔開；第一場絕緣膜，位於基底上且覆蓋第一鰭形圖案的側壁；第二場絕緣膜，位於基底上且覆蓋第二鰭形圖案的側壁；第一源極/汲極圖案，位於第一場絕緣膜上，連接至第一鰭形圖案且包含第一矽-鍺圖案；以及第二源極/汲極圖案，位於第二場絕緣膜上，連接至第二鰭形圖案且包含第二矽-鍺圖案，第二源極/汲極圖案及第二場絕緣膜於其間界定一或多個第一氣隙，其中第一源極/汲極圖案包含連接至第一鰭形圖案中的各別者的第一底部表面及各自使第一底部表面中的對應鄰近對彼此連接的一或多個第一連接表面，第二源極/汲極圖案包含連接至第二鰭形圖案中的各別者的第二底部表面及各自使第二底部表面中的對應鄰近對彼此連接的一或多個第二連接表面，第一氣隙的數目與第二連接表面的數目相同，且第一連接表面中的至少一者與第一場絕緣膜的上部表面完全接觸。
根據本揭露的另一態樣，半導體裝置包含：多個第一鰭形圖案，位於基底的第一區中且彼此間隔開；第一場絕緣膜，位於基底上且覆蓋第一鰭形圖案的側壁；以及第一源極/汲極圖案，位於第一場絕緣膜上且連接至第一鰭形圖案，其中第一源極/汲極圖案包含多個第一磊晶區、連接半導體區以及第二磊晶區，第一磊晶區位於第一鰭形圖案的各別者上，連接半導體區沿第一場絕緣膜的上部表面延伸且與第一場絕緣膜接觸，且第二磊晶區位於第一磊晶區及連接半導體區上，第二磊晶區使第一磊晶區與連接半導體區彼此連接，第一磊晶區、連接半導體區以及第二磊晶區包含矽-鍺，且連接半導體區中的鍺分率小於第二磊晶區中的鍺分率。
根據本揭露的又一態樣，半導體裝置包含：多個第一鰭形圖案，位於基底的I/O區中，且第一鰭形圖案在第一方向上彼此間隔開；多個第二鰭形圖案，位於基底的邏輯區中，且第二鰭形圖案在第二方向上彼此間隔開；第一場絕緣膜，位於基底上且覆蓋第一鰭形圖案的側壁；第二場絕緣膜，位於基底上且覆蓋第二鰭形圖案的側壁；第一源極/汲極圖案，位於第一場絕緣膜上，連接至第一鰭形圖案且包含第一鰭形圖案上的第一矽-鍺圖案；第二源極/汲極圖案，位於第二場絕緣膜上，連接至第二鰭形圖案且包含第二矽-鍺圖案；以及一或多個氣隙，位於第二源極/汲極圖案與第二場絕緣膜之間，其中第一源極/汲極圖案包含連接至第一鰭形圖案中的各別者的底部表面及各自使底部表面中的對應鄰近對彼此連接的一或多個連接表面，第一鰭形圖案的數目大於第二鰭形圖案的數目，氣隙的數目比第二鰭形圖案的數目少一個，且一或多個連接表面與第一場絕緣膜的上部表面完全接觸。
在根據一些實例實施例的半導體裝置的圖式中，已藉助於實例示出包含具有鰭形圖案形狀的通道區的鰭式場效電晶體（fin field effect transistor；FinFET）、包含奈米線或奈米薄片的電晶體以及多橋接通道場效電晶體（multi-bridge channel field effect transistor；MBCFET™），但本揭露不限於此。根據一些實例實施例的半導體裝置可包含穿隧場效電晶體（field effect transistor；FET）或三維（3D）電晶體。根據一些實例實施例的半導體裝置可包含平面電晶體。此外，本揭露的技術精神或概念可應用於基於二維（2D）材料的FET及其異質結構。
此外，根據一些實例實施例的半導體裝置可包含雙極接面電晶體、橫向雙擴散金屬氧化物半導體（lateral double-diffused metal oxide semiconductor；LDMOS）電晶體或其類似者。
將參考圖1至圖7來描述根據一些實例實施例的半導體裝置。
圖1為用於描述根據一些實例實施例的半導體裝置的說明性佈局圖。圖2為沿圖1的線A-A截取的橫截面圖。圖3為沿圖1的線B-B截取的橫截面圖。圖4為沿圖1的線C-C截取的橫截面圖。圖5為沿圖1的線D-D截取的橫截面圖。圖6及圖7為圖2的部分P的放大圖。為便於解釋，圖1中未示出穿孔插塞206及佈線線路207。
出於參考目的，在圖式中已示出第一閘極觸點175及第二閘極觸點275分別安置於第一閘極電極120的一端及第二閘極電極220的一端處，但此僅為便於解釋，且本揭露不限於此。
參考圖1至圖7，根據一些實例實施例的半導體裝置可包含多個第一鰭形圖案110、多個第二鰭形圖案210、第一閘極電極120、第二閘極電極220、第一源極/汲極圖案150以及第二源極/汲極圖案250。
基底100可包含第一區I及第二區II。第一區I及第二區II可執行不同功能。舉例而言，基底100的第一區I可為與半導體裝置的輸入/輸出相關聯的I/O區，且基底100的第二區II可為邏輯區。
具有相同導電性類型的電晶體可形成於基底100的第一區I及基底100的第二區II中。舉例而言，基底100的第一區I及基底100的第二區II中的每一者可為P通道金屬氧化物半導體（P-channel metal oxide semiconductor；PMOS）形成區。
基底100可為塊體矽或絕緣體上矽（SOI）。在一些實例實施例中，基底100可為矽基底或可包含其他材料，諸如矽鍺、絕緣體上矽鍺（silicon germanium on insulator；SGOI）、銻化銦、鉛碲化合物、砷化銦、磷化銦、砷化鎵或銻化鎵，但本揭露不限於此。
多個第一鰭形圖案110可安置於基底100的第一區I中。第一鰭形圖案110可安置於第一主動區RX1中。第一鰭形圖案110可自基底100突出，更具體而言自第一主動區RX1突出。
第一鰭形圖案110可沿第一方向X1延伸為細長的。第一鰭形圖案110可在與第一方向X1交叉的第二方向Y1上彼此間隔開。亦即，多個第一鰭形圖案110可在第二方向Y1上彼此間隔開，且在第二方向Y1上配置。
第一鰭形圖案110可由在第一方向X1上延伸的第一鰭片溝渠FT1界定。第一鰭片溝渠FT1可界定第一鰭形圖案的側壁110SW。
多個第二鰭形圖案210可安置於基底100的第二區域II中。第二鰭形圖案210可安置於第二主動區RX2中。第二鰭形圖案210可自基底100突出，更具體而言自第二主動區RX2突出。
第二鰭形圖案210可沿第三方向X2延伸為細長的。第二鰭形圖案210可在與第三方向X2交叉的第四方向Y2上彼此間隔開。亦即，多個第二鰭形圖案210可在第四方向Y2上彼此間隔開，且在第四方向Y2上配置。
第二鰭形圖案210可由在第三方向X2上延伸的第二鰭片溝渠FT2界定。第二鰭片溝渠FT2可界定第二鰭形圖案的側壁210SW。
第一方向X1及第二方向Y1可與第五方向Z交叉。第三方向X2及第四方向Y2可與第五方向Z交叉。第五方向Z可為垂直於基底100的上部表面的方向。
第一主動區RX1及第二主動區RX2可由深溝渠DT界定。深溝渠DT比第一鰭片溝渠FT1及第二鰭片溝渠FT2更深。舉例而言，深溝渠DT可在第一方向上X1或第三方向X2上延伸為細長的。
安置於第一主動區RX1中的第一鰭形圖案110的數目大於安置於第二主動區RX2中的第二鰭形圖案210的數目。舉例而言，第一鰭形圖案110的數目可為四個或大於四個。第二鰭形圖案210的數目可為三個或小於三個。
第一鰭形圖案110及第二鰭形圖案210可分別為基底100的部分，且可包含自基底100生長的磊晶層。第一鰭形圖案110及第二鰭形圖案210中的每一者可包含例如作為元素半導體材料的矽或鍺。此外，第一鰭形圖案110及第二鰭形圖案210中的每一者可包含化合物半導體，例如IV-IV族化合物半導體或III-V族化合物半導體。
IV-IV族化合物半導體可為例如二元化合物或三元化合物，包含碳（C）、矽（Si）、鍺（Ge）以及錫（Sn）中的兩者或大於兩者；及/或藉由將碳（C）、矽（Si）、鍺（Ge）以及錫（Sn）與IV族元素摻雜獲得的化合物。
III-V族化合物半導體可為例如藉由將作為III族元素的鋁（Al）、鎵（Ga）以及銦（In）中的至少一者與作為V族元素的磷（P）、砷（As）以及銻（Sb）中的一者組合而形成的二元化合物、三元化合物或四元化合物中的一者。
作為實例，第一鰭形圖案110及第二鰭形圖案210可為矽鰭形圖案。作為另一實例，第一鰭形圖案110及第二鰭形圖案210可為包含矽-鍺圖案的鰭形圖案。
第一場絕緣膜105及第二場絕緣膜106可形成於基底100上。第一場絕緣膜105可安置基底100的第一區I中。第二場絕緣膜106可安置於基底100的第二區II中。
第一場絕緣膜105可填充深溝渠DT。第一場絕緣膜105可填充第一鰭片溝渠FT1的部分。第一場絕緣膜105可覆蓋多個第一鰭形圖案的側壁110SW的至少部分。
第一場絕緣膜105可包含第一內部場絕緣膜105a及第一外部場絕緣膜105b。第一內部場絕緣膜105a可安置於在第二方向Y1上彼此鄰近的一對第一鰭形圖案110之間。第一外部場絕緣膜105b可安置於第一主動區RX1周圍。在安置於第一主動區RX1的最外部部分處的第一鰭形圖案110中，第一鰭形圖案的第一側壁110SW可由第一內部場絕緣膜105a覆蓋，且第一鰭形圖案的第二側壁110SW可由第一外部場絕緣膜105b覆蓋。第一鰭形圖案的第一側壁110SW及第一鰭形圖案的第二側壁110SW為在第二方向Y1上彼此相對的側壁。
第一鰭形圖案110的一部分可在第一內部場絕緣膜的上部表面105a_US及第一外部場絕緣膜的上部表面105b_US上方突出。基於深溝渠DT的底部表面，第一內部場絕緣膜的上部表面105a_US的最下部部分高於第一外部場絕緣膜的上部表面105b_US的最下部部分。
第二場絕緣膜106可填充深溝渠DT。第二場絕緣膜106可填充第二鰭片溝渠FT2的部分。第二場絕緣膜106可覆蓋多個第二鰭形圖案的側壁210SW。
第二場絕緣膜106可包含第二內部場絕緣膜106a及第二外部場絕緣膜106b。第二內部場絕緣膜106a可安置於在第四方向Y2上彼此鄰近的一對第二鰭形圖案210之間。第二外部場絕緣膜106b可安置於第二主動區RX2周圍。在安置於第二主動區RX2的最外部部分處的第二鰭形圖案210中，第二鰭形圖案的第一側壁210SW可由第二內部場絕緣膜106a覆蓋，且第二鰭形圖案的第二側壁210SW可由第二外部場絕緣膜106b覆蓋。第二鰭形圖案的第一側壁210SW及第二鰭形圖案的第二側壁210SW為在第四方向Y2上彼此相對的側壁。
第二鰭形圖案210的一部分可在第二內部場絕緣膜的上部表面106a_US及第二外部場絕緣膜的上部表面106b_US上方突出。基於深溝渠DT的底部表面，第二內部場絕緣膜的上部表面106a_US的最下部部分高於第二外部場絕緣膜的上部表面106b_US的最下部部分。
第一場絕緣膜105及第二場絕緣膜106中的每一者可包含絕緣材料。舉例而言，第一場絕緣膜105及第二場絕緣膜106中的每一者可包含氧化膜、氮化物膜、氮氧化物膜或其組合膜，但本揭露不限於此。在圖式中已示出，第一場絕緣膜105及第二場絕緣膜106中的每一者為單層，但此僅為便於解釋，且本揭露不限於此。
第一閘極電極120可安置於基底100的第一區I中。第一閘極電極120可安置於第一場絕緣膜105上。第一閘極電極120可在第二方向Y1上延伸。
第一閘極電極120可安置於第一鰭形圖案110上。第一閘極電極120可與多個第一鰭形圖案110交叉。鄰近的第一閘極電極120可在第一方向X1上彼此間隔開。
第二閘極電極220可安置於基底100的第二區II中。第二閘極電極220可安置於第二場絕緣膜106上。第二閘極電極220可在第四方向Y2上延伸。
第二閘極電極220可安置於第二鰭形圖案210上。第二閘極電極220可與多個第二鰭形圖案210交叉。鄰近的第二閘極電極220可在第三方向X2上彼此間隔開。
舉例而言，在第一方向X1上彼此鄰近的第一閘極電極120之間的距離W1可大於在第三方向X2上彼此鄰近的第二閘極電極220之間的距離W2。
在圖式中已示出，第一閘極電極120僅與安置於第一主動區RX1中的第一鰭形圖案110交叉，但本揭露不限於此。第一閘極電極120可在第二方向Y1上延伸以在第二方向Y1上與鄰近於第一主動區RX1的另一主動區中的鰭形圖案交叉。類似地，在圖式中已示出，第二閘極電極220僅與安置於第二主動區RX2中的第二鰭形圖案210交叉，但本揭露不限於此。
儘管圖式中未示出，但第二閘極電極220的沿第四方向Y2截取的橫截面圖可類似於圖3。此外，第二鰭形圖案210的沿第三方向X2截取的橫截面圖可類似於圖4。因此，將在下文中主要描述安置於基底100的第一區中的第一閘極電極120、第一閘極絕緣膜130、第一閘極間隔件140以及第一閘極頂蓋圖案145。
第一閘極電極120可包圍在第一場絕緣膜105的上部表面105a_US及上部表面105b_US上方突出的第一鰭形圖案110。
第一閘極電極120及第二閘極電極220中的每一者可包含例如以下中的至少一者：氮化鈦（TiN）、碳化鉭（TaC）、氮化鉭（TaN）、氮化鈦矽（TiSiN）、氮化鉭矽（TaSiN）、氮化鉭鈦（TaTiN）、氮化鈦鋁（TiAlN）、氮化鉭鋁（TaAlN）、氮化鎢（WN）、釕（Ru）、鈦鋁（TiAl）、碳氮化鈦鋁（TiAlC-N）、碳化鈦鋁（TiAlC）、碳化鈦（TiC）、碳氮化鉭（TaCN）、鎢（W）、鋁（Al）、銅（Cu）、鈷（Co）、鈦（Ti）、鉭（Ta）、鎳（Ni）、鉑（Pt）、鎳鉑（Ni-Pt）、鈮（Nb）、氮化鈮（NbN）、碳化鈮（NbC）、鉬（Mo）、氮化鉬（MoN）、碳化鉬（MoC）、碳化鎢（WC）、銠（Rh）、鈀（Pd）、銥（Ir）、鋨（Os）、銀（Ag）、金（Au）、鋅（Zn）、釩（V）或其組合。
第一閘極電極120及第二閘極電極220中的每一者可包含導電金屬氧化物、導電金屬氮氧化物或其類似者，且可包含上述材料經氧化的形式。
第一閘極間隔件140可安置於第一閘極電極120的側壁上。第一閘極間隔件140可在第二方向Y1上延伸。第一閘極間隔件140可包含例如以下中的至少一者：氮化矽（SiN）、氮氧化矽（SiON）、氧化矽（SiO 2）、碳氮氧化矽（SiOCN）、氮化矽硼（SiBN）、硼氧氮化矽（SiOBN）、碳氧化矽（SiOC）或其組合。
第一閘極絕緣膜130可沿第一閘極電極120的側壁及底部表面延伸。第一閘極絕緣膜130可形成於第一鰭形圖案110及第一場絕緣膜105上。第一閘極絕緣膜130可形成於第一閘極電極120與第一閘極間隔件140之間。
第一閘極絕緣膜130可沿在第一場絕緣膜105上方突出的第一鰭形圖案110的輪廓且沿第一場絕緣膜的上部表面105a_US及上部表面105b_US形成。儘管圖式中未示出，但介面層可進一步沿著在第一場絕緣膜105上方突出的第一鰭形圖案110的輪廓形成。第一閘極絕緣膜130可形成於介面層上。
第一閘極絕緣膜130可包含氧化矽、氮氧化矽、氮化矽或具有大於氧化矽的介電常數的介電常數的高k材料。高k材料可包含例如以下中的一或多者：氮化硼、氧化鉿、氧化鉿矽、氧化鉿鋁、氧化鑭、氧化鑭鋁、氧化鋯、氧化鋯矽、氧化鉭、氧化鈦、氧化鋇鍶鈦、氧化鋇鈦、氧化鍶鈦、氧化釔、氧化鋁、氧化鉛鈧鉭或鈮酸鉛鋅。
根據一些實例實施例的半導體裝置可包含使用負電容器的負電容（negative capacitance；NC）場效電晶體（field effect transistor；FET）。舉例而言，第一閘極絕緣膜130可包含具有鐵電特性的鐵電材料膜及具有順電特性的順電材料膜。
鐵電材料膜可具有負電容，且順電材料膜可具有正電容。舉例而言，當兩個或大於兩個電容器彼此串聯連接且各別電容器的電容具有正值時，總電容與每一個別電容器的電容相比減小。另一方面，當彼此串聯連接兩個或大於兩個電容器的電容中的至少一者具有負值時，總電容可具有正值且大於每一個別電容的絕對值。
當具有負電容的鐵電材料膜及具有正電容的順電材料膜彼此串聯連接時，彼此串聯連接的鐵電材料膜及順電材料膜的總電容值可增大。使用總電容值的增大，包含鐵電材料膜的電晶體在室溫下可具有小於60毫伏/十倍的亞臨限值擺動（subthreshold swing；SS）。
鐵電材料膜可具有鐵電特性。鐵電材料膜可包含例如以下中的至少一者：氧化鉿、氧化鉻鋯、氧化鋇鍶鈦、氧化鋇鈦或氧化鉛鋯鈦。此處，作為實例，氧化鉻鋯可為藉由將氧化鉿與鋯（Zr）摻雜獲得的材料。作為另一實例，氧化鉿鋯可為鉿（Hf）、鋯（Zr）以及氧（O）的化合物。
鐵電材料膜可更包含摻雜的摻雜劑。舉例而言，摻雜劑可包含以下中的至少一者：鋁（Al）、鈦（Ti）、鈮（Nb）、鑭（La）、釔（Y）、鎂（Mg）、矽（Si）、鈣（Ca）、鈰（Ce）、鏑（Dy）、鉺（Er）、釓（Gd）、鍺（Ge）、鈧（Sc）、鍶（Sr）或錫（Sn）。鐵電材料膜中所包含的摻雜劑的類型可取決於鐵電材料膜中所包含的鐵電材料的類型而改變。
當鐵電材料膜包含氧化鉿時,鐵電材料膜中所包含的摻雜劑可包含例如以下中的至少一者：釓（Gd）、矽（Si）、鋯（Zr）、鋁（Al）或釔（Y）。
當摻雜劑為鋁（Al）時，鐵電材料膜可包含3原子%（atomic %；at%）至8原子%的鋁。此處，摻雜劑的比率可指鋁與鉿及摻雜劑（例如，鋁）的總和的比率。
當摻雜劑為矽（Si）時，鐵電材料膜可包含2原子%矽至10原子%矽。當摻雜劑為釔（Y）時，鐵電材料膜可包含2原子%至10原子%釔。當摻雜劑為釓（Gd）時，鐵電材料膜可包含1原子%至7原子%釓。當摻雜劑為鋯（Zr）時，鐵電材料膜可包含50原子%至80原子%鋯。
順電材料膜可具有順電特性。順電材料膜可包含例如具有高介電常數的氧化矽或金屬氧化物中的至少一者。順電材料膜中所包含的金屬氧化物可包含例如氧化鉿、、氧化鋯或氧化鋁中的至少一者，但本揭露不限於此。
鐵電材料膜及順電材料膜可包含相同材料。鐵電材料膜可具有鐵電特性，但順電材料膜可不具有鐵電特性。舉例而言，當鐵電材料膜及順電材料膜包含氧化鉿時，鐵電材料膜中所包含的氧化鉿的晶體結構不同於順電材料膜中所包含的氧化鉿的晶體結構。
鐵電材料膜可具有具備鐵電特性的厚度。鐵電材料膜的厚度可為例如0.5奈米至10奈米，但本揭露不限於此。因為表示鐵電特性的臨界厚度可針對每一鐵電材料而改變，所以鐵電材料膜的厚度可取決於鐵電材料而改變。
作為實例，第一閘極絕緣膜130可包含一個鐵電材料膜。作為另一實例，第一閘極絕緣膜130可包含彼此間隔開的多個鐵電材料膜。第一閘極絕緣膜130可具有堆疊膜結構，其中多個鐵電材料膜及多個順電材料膜交替堆疊。
第一閘極頂蓋圖案145可安置於第一閘極電極120的上部表面及第一閘極間隔件140的上部表面上。第一閘極頂蓋圖案145可包含例以下中的至少一者：氮化矽（SiN）、氮氧化矽（SiON）、氧化矽（SiO 2）、碳氮化矽（SiCN）、碳氮氧化矽（SiOCN）或其組合。
在一些實例實施例中，第一閘極頂蓋圖案145可安置於第一閘極間隔件140之間。在此情況下，第一閘極頂蓋圖案145的上部表面可與第一閘極間隔件140的上部表面共面。
第一源極/汲極圖案150可安置於第一場絕緣膜105上。第一源極/汲極圖案150可安置於第一主動區RX1中。
第一源極/汲極圖案150可安置於多個第一鰭形圖案110上。第一源極/汲極圖案150可連接至多個第一鰭形圖案110。第一源極/汲極圖案150可安置於在第一方向X1上彼此鄰近的第一閘極電極120之間。
第二源極/汲極圖案250可安置於第二場絕緣膜106上。第二源極/汲極圖案250可安置於第二主動區RX2中。
第二源極/汲極圖案250可安置於多個第二鰭形圖案210上。第二源極/汲極圖案250可連接至多個第二鰭形圖案210。第二源極/汲極圖案250可安置於在第三方向X2上彼此鄰近的第二閘極電極220之間。
因為第一源極/汲極圖案150連接至多個第一鰭形圖案110且第二源極/汲極圖案250連接至多個第二鰭形圖案210，所以第一源極/汲極圖案150及第二源極/汲極圖案250中的每一者可為共用源極/汲極圖案。
第一源極/汲極圖案150及第二源極/汲極圖案250可包含於分別使用第一鰭形圖案110及第二鰭形圖案210作為通道區的電晶體的源極/汲極中。
第一源極/汲極圖案150可包含底部表面150BS、側壁150SW以及連接表面150CS。第一源極/汲極圖案150可經由第一源極/汲極圖案的底部表面150BS連接至各別第一鰭形圖案110。第一源極/汲極圖案的連接表面150CS可將第一源極/汲極圖案的鄰近底部表面150BS彼此連接。在圖式中已示出，第一源極/汲極圖案的底部表面150BS為彎曲表面，但本揭露不限於此。
第一源極/汲極圖案150中所包含的第一源極/汲極圖案的底部表面150BS的數目與第一鰭形圖案110的數目相同。第一源極/汲極圖案150包含第一源極/汲極圖案的多個底部表面150BS。第一源極/汲極圖案150中所包含的第一源極/汲極圖案的連接表面150CS的數目比第一鰭形圖案110的數目少一個。第一源極/汲極圖案150包含第一源極/汲極圖案的一或多個連接表面150CS。
當在第一方向X1上檢視時，第一源極/汲極圖案的側壁150SW可在第五方向Z上延伸。第一源極/汲極圖案的側壁150SW可直接連接至第一源極/汲極圖案的底部表面150BS。第一源極/汲極圖案的側壁150SW可包含下部側壁150SW1及上部側壁150SW2。
第一源極/汲極圖案的下部側壁150SW1可直接連接至第一源極/汲極圖案的底部表面150BS。第一源極/汲極圖案的小面交叉點可為第一源極/汲極圖案的下部側壁150SW1與第一源極/汲極圖案的上部側壁150SW2相接的點。第一源極/汲極圖案150在第二方向Y1上在第一源極/汲極圖案的下部側壁150SW1之間的寬度可隨著第一源極/汲極圖案150中的位置變得遠離基底100而增加。第一源極/汲極圖案150在第二方向Y1上在第一源極/汲極圖案的上部側壁150SW2之間的寬度可隨著第一源極/汲極圖案150的位置變得遠離基底100而減小。第一源極/汲極圖案的小面交叉點可為第一源極/汲極圖案150在第二方向Y1上的寬度停止增加且接著開始隨著第一源極/汲極圖案150變得遠離基底100而減小的點。
第一源極/汲極圖案150可包含多個第一下部磊晶區151、一或多個連接半導體區153以及第一上部磊晶區152。
第一下部磊晶區151可安置於第一鰭形圖案110中的每一者上。第一源極/汲極圖案150可經由第一下部磊晶區151連接至第一鰭形圖案110。第一下部磊晶區151可界定第一源極/汲極圖案的底部表面150BS。
連接半導體區153沿第一場絕緣膜105的上部表面延伸。舉例而言，連接半導體區153可沿第一內部場絕緣膜的上部表面105a_US延伸。連接半導體區153可與第一下部磊晶區151接觸。連接半導體區153可界定第一源極/汲極圖案的連接表面150CS。
在圖6中，連接半導體區153可包含具有特定角度的小面153FC。在圖7中，連接半導體區153不包含小面。將主要參考圖6提供以下描述。
第一上部磊晶區152可安置於第一下部磊晶區151及連接半導體區153上。第一上部磊晶區152可將第一下部磊晶區151及連接半導體區153彼此連接。第一上部磊晶區152安置於多個第一鰭形圖案110上。第一上部磊晶區152形成於多個第一鰭形圖案110上方。
第一下部磊晶區151、第一上部磊晶區152以及連接半導體區153中的每一者可包含矽-鍺。第一下部磊晶區151及第一上部磊晶區152可為使用磊晶製程生長的矽-鍺圖案。連接半導體區153可藉由在製造製程中移動第一上部磊晶區152的部分而形成。
第一下部磊晶區151中的鍺分率小於第一上部磊晶區152中的鍺分率。連接半導體區153中的鍺分率小於第一上部磊晶區152中的鍺分率。作為實例，第一下部磊晶區151中的鍺分率可大於連接半導體區153中的鍺分率。作為另一實例，第一下部磊晶區151中的鍺分率可與連接半導體區153中的鍺分率相同。作為又另一實例，第一下部磊晶區151中的鍺分率可小於連接半導體區153中的鍺分率。
第二源極/汲極圖案250可包含底部表面250BS、側壁250SW以及連接表面250CS。第二源極/汲極圖案250可經由第二源極/汲極圖案的底部表面250BS連接至各別第二鰭形圖案210。第二源極/汲極圖案的連接表面250CS可將第二源極/汲極圖案的鄰近底部表面250BS彼此連接。在圖式中已示出，第二源極/汲極圖案的底部表面250BS為彎曲表面，但本揭露不限於此。
第二源極/汲極圖案250中所包含的第二源極/汲極圖案的底部表面250BS的數目與第二鰭形圖案210的數目相同。第二源極/汲極圖案250包含第二源極/汲極圖案的多個底部表面250BS。第二源極/汲極圖案250中所包含的第二源極/汲極圖案的連接表面250CS的數目比第二鰭形圖案210的數目少一個。第二源極/汲極圖案250包含第二源極/汲極圖案的一或多個連接表面250CS。
當在第三方向X2上檢視時，第二源極/汲極圖案的側壁250SW可在第五方向Z上延伸。第二源極/汲極圖案的側壁250SW可直接連接至第二源極/汲極圖案的底部表面250BS。第二源極/汲極圖案的側壁250SW可包含下部側壁250SW1及上部側壁250SW2。
第二源極/汲極圖案的下部側壁250SW1可直接連接至第二源極/汲極圖案的底部表面250BS。第二源極/汲極圖案的小面交叉點可為第二源極/汲極圖案的下部側壁250SW1與第二源極/汲極圖案的上部側壁250SW2相接的點。第二源極/汲極圖案250在第四方向Y2上在第二源極/汲極圖案的下部側壁250SW1之間的寬度可隨著第二源極/汲極圖案250中的位置變得遠離基底100而增加。第二源極/汲極圖案250在第四方向Y2上在第二源極/汲極圖案的上部側壁250SW2之間的寬度可隨著第二源極/汲極圖案250中的位置變得遠離基底100而減小。第二源極/汲極圖案的小面交叉點可為第二源極/汲極圖案250在第四方向Y2上的寬度停止增加且接著開始隨著第二源極/汲極圖案250變得遠離基底100而減小的點。
第二源極/汲極圖案250可包含多個第二下部磊晶區251及第二上部磊晶區252。
第二下部磊晶區251可安置於第二鰭形圖案210中的每一者上。第二源極/汲極圖案250可經由第二下部磊晶區251連接至第二鰭形圖案210。第二下部磊晶區251可界定第二源極/汲極圖案的底部表面250BS。
第二上部磊晶區252可安置於第二下部磊晶區251上。第二上部磊晶區252可提供彼此間隔開的第二下部磊晶區251之間的連接。第二上部磊晶區252安置於多個第二鰭形圖案210上。第二上部磊晶區252形成於多個第二鰭形圖案210上方。
第二下部磊晶區251及第二上部磊晶區252中的每一者可包含矽-鍺。第二下部磊晶區251及第二上部磊晶區252可為使用磊晶製程生長的矽-鍺圖案。第二下部磊晶區251中的鍺分率小於第二上部磊晶區252中的鍺分率。
在第一源極/汲極圖案150中，第一源極/汲極圖案的連接表面150CS中的一或多者與第一場絕緣膜105的上部表面完全接觸。更具體而言，第一源極/汲極圖案150的連接表面150CS中的一或多者與第一內部場絕緣膜105a的上部表面105a_US完全接觸。舉例而言，第一源極/汲極圖案的連接表面150CS中的一或多者與第一內部場絕緣膜105a的上部表面105a_US直接接觸。
此處，片語「完全接觸」意謂在如圖2中所示出的橫截面圖中，第一源極/汲極圖案150的連接表面150CS與第一內部場絕緣膜105a的上部表面105a_US之間的不存在氣隙。
在根據一些實例實施例的半導體裝置中，第一源極/汲極圖案150的所有連接表面150CS與第一內部場絕緣膜105a的上部表面105a_US完全接觸。舉例而言，第一內部場絕緣膜105a可包含第一部分105a_1、第二部分105a_2以及第三部分105a_3。第一內部場絕緣膜105a的第二部分105a_2安置於第一內部場絕緣膜105a的第一部分105a_1與第一內部場絕緣膜105a的第三部分105a_3之間。第一源極/汲極圖案150的對應於第一內部場絕緣膜105a的第一部分105a_1的連接表面150CS與第一內部場絕緣膜105a的第一部分105a_1的上部表面105a_US1完全接觸。換言之，第一內部場絕緣膜105a的第一部分105a_1的整個上部表面105a_US1與第一源極/汲極圖案150接觸。第一源極/汲極圖案150的對應於第一內部場絕緣膜的第二部分105a_2的連接表面150CS與第一內部場絕緣膜105a的第二部分105a_2的上部表面105a_US2完全接觸。第一源極/汲極圖案150的對應於第一內部場絕緣膜105a的第三部分105a_3的連接表面150CS與第一內部場絕緣膜105a的第三部分105a_3的上部表面105a_US3完全接觸。
一或多個第一氣隙AG_L可安置於第二場絕緣膜106與第二源極/汲極圖案250之間。第一氣隙AG_L可安置於第二內部場絕緣膜106a與第二源極/汲極圖案250之間。第一氣隙AG_L可界定於第二內部場絕緣膜106a的上部表面106a_US與第二源極/汲極圖案250的連接表面250CS之間。第一氣隙AG_L可具有在第四方向Y2上的第一氣隙寬度AG_W1及在第五方向Z上的第一氣隙高度AG_H1。
舉例而言，第一氣隙AG_L可安置於第二源極/汲極圖案250的所有連接表面250CS與第二內部場絕緣膜106a的上部表面106a_US之間。第一氣隙AG_L的數目與第二源極/汲極圖案250的連接表面250CS的數目相同。第一氣隙AG_L的數目比第二鰭形圖案210的數目少一個。
在圖6中，第一內部場絕緣膜105a的第二部分105a_2可緊鄰第一內部場絕緣膜105a的第一部分105a_1。此處，片語「緊鄰」意謂另一第一內部場絕緣膜105a不安置於第一內部場絕緣膜105a的第二部分105a_2與第一內部場絕緣膜105a的第一部分105a_1之間。第一內部場絕緣膜105a的第二部分105a_2可緊鄰第一內部場絕緣膜105a的第三部分105a_3。
基於第一鰭片溝渠FT1的底部表面，第一內部場絕緣膜105a的第一部分105a_1的上部表面105a_US1的高度可為第一高度H1。第一內部場絕緣膜105a的第二部分105a_2的上部表面105a_US2的高度可為第二高度H2。第一內部場絕緣膜105a的第三部分105a_3的上部表面105a_US3的高度可為第三高度H3。此處，第一內部場絕緣膜105a的上部表面105a_US的高度可為自第一鰭片溝渠FT1的底部表面至第一內部場絕緣膜105a的上部表面105a_US中的最低點的高度。
第一源極/汲極圖案150的連接表面150CS與第一內部場絕緣膜105a的上部表面105a_US接觸。自第一鰭片溝渠FT1的底部至與第一內部場絕緣膜105a的第一部分105a_1接觸的第一源極/汲極圖案150的高度可為第一高度H1。自第一鰭片溝渠FT1的底部至與第一內部場絕緣膜105a的第二部分105a_2接觸的第一源極/汲極圖案150的高度可為第二高度H2。自第一鰭片溝渠FT1的底部至與第一內部場絕緣膜105a的第三部分105a_3接觸的第一源極/汲極圖案150的高度可為第三高度H3。
在根據一些實例實施例的半導體裝置中，第一內部場絕緣膜105a的第二部分105a_2的上部表面105a_US2的高度H2可與第一內部場絕緣膜105a的第一部分105a_1的上部表面105a_US1的高度H1相同。第一內部場絕緣膜105a的第二部分105a_2的上部表面105a_US2的高度H2可與第一內部場絕緣膜105a的第三部分105a_3的上部表面105a_US3的高度H3相同。
第一蝕刻終止膜195可沿第一外部場絕緣膜105b的上部表面105b_US、第一源極/汲極圖案150的側壁150SW的部分、第二外部場絕緣膜105b的上部表面106b_US以及第二源極/汲極圖案250的側壁250SW的部分延伸。
第一蝕刻終止膜195可包含相對於稍後將描述的第一層間絕緣膜191具有蝕刻選擇性的材料。第一蝕刻終止膜195可包含例如以下中的至少一者：氮化矽（SiN）、氮氧化矽（SiON）、碳氮氧化矽（SiOCN）、氮化矽硼（SiBN）、硼氧氮化矽（SiOBN）、碳氧化矽（SiOC）或其組合。
第一層間絕緣膜191可安置於第一蝕刻終止膜195上。第一層間絕緣膜191的上部表面可與第一閘極頂蓋圖案145的上部表面共面。
第一源極/汲極觸點170可安置於第一源極/汲極圖案150上。第一源極/汲極觸點170連接至第一源極/汲極圖案150。第一源極/汲極觸點170可安置於第一層間絕緣膜191中。
第一源極/汲極觸點170的上部表面可與第一層間絕緣膜191的上部表面共面。此外，第一源極/汲極觸點170的上部表面可與閘極頂蓋圖案145的上部表面共面。
第二源極/汲極觸點270可安置於第二源極/汲極圖案250上。第二源極/汲極觸點270連接至第二源極/汲極圖案250。第二源極/汲極觸點270可安置於第一層間絕緣膜191中。
第二源極/汲極觸點270的上部表面可與第一層間絕緣膜191的上部表面共面。
第一矽化物膜155可安置於第一源極/汲極觸點170與第一源極/汲極圖案150之間。第二矽化物膜255可形成於第二源極/汲極觸點270與第二源極/汲極圖案250之間。第一矽化物膜155及第二矽化物膜255中的每一者可包含金屬矽化物材料。
在一些實例實施例中，第一源極/汲極觸點170及第二源極/汲極觸點270中的每一者可具有L形狀。作為另一實例，第一源極/汲極觸點170及第二源極/汲極觸點270中的每一者可具有旋轉180°的T形狀。
第一閘極觸點175可安置於第一閘極電極120上。第一閘極觸點175連接至第一閘極電極120。第一閘極觸點175可安置於第一閘極頂蓋圖案145中。第一閘極觸點175的上部表面可與第一閘極頂蓋圖案145的上部表面共面。
第二閘極觸點275可安置於第二閘極電極220上。第二閘極觸點275連接至第二閘極電極220。儘管圖式中未示出，但第二閘極觸點275可安置於第二閘極電極220上的閘極頂蓋圖案中。
第一源極/汲極觸點170、第二源極/汲極觸點270、第一閘極觸點175以及第二閘極觸點275中的每一者可包含導電材料，且可包含例如金屬、金屬氮化物、金屬碳氮化物、二維（2D）材料或導電半導體材料中的至少一者。在圖式中已示出，第一源極/汲極觸點170、第二源極/汲極觸點270以及第一閘極觸點175中的每一者為單層，但其僅為便於解釋，且本揭露不限於此。作為實例，第一源極/汲極觸點170、第二源極/汲極觸點270、第一閘極觸點175以及第二閘極觸點275中的每一者可包含觸點障壁膜及填充由觸點障壁膜界定的空間的觸點填充膜。作為另一實例，第一源極/汲極觸點170、第二源極/汲極觸點270、第一閘極觸點175以及第二閘極觸點275中的每一者可僅包含觸點填充膜而無觸點障壁膜。
第二層間絕緣膜192可安置於第一層間絕緣膜191上。第二蝕刻終止層196可安置於第二層間絕緣膜192與第一層間絕緣膜191之間。
第一層間絕緣膜191及第二層間絕緣膜192中的每一者可包含例如氧化矽、氮化矽、氮氧化矽或低k材料中的至少一者。低k材料可包含例如：氟化正矽酸四乙酯（fluorinated tetraethylorthosilicate；FTEOS）、三氧化矽烷（hydrogen silsesquioxane；HSQ）、雙苯并環丁烯（bis-benzocyclobutene；BCB）、正矽酸四甲酯（tetramethylorthosilicate；TMOS）、八甲基環四矽氧烷（octamethylcyclotetrasiloxane；OMCTS）、六甲基二矽氧烷（hexamethyldisiloxane；HMDS）、硼酸三甲基矽烷基酯（trimethylsilyl borate；TMSB）、二乙醯氧基二三級丁基矽氧烷（diacetoxyditertiarybutosiloxane；DADBS）、磷酸三甲基矽烷基酯（trimethylsilyl phosphate；TMSP）、聚四氟乙烯（polytetrafluoroethylene；PTFE）、東燃矽氮烷（Tonen Silazene；TOSZ）、氟化矽酸鹽玻璃（fluoride silicate glass；FSG）、諸如聚氧化丙烯的聚醯亞胺奈米泡沫、碳摻雜氧化矽（carbon doped silicon oxide；CDO）、有機矽酸鹽玻璃（organo silicate glass；OSG）、SiLK、非晶形氟化碳、二氧化矽氣凝膠、二氧化矽乾凝膠、介孔二氧化矽或其組合，但本揭露不限於此。
第二蝕刻終止膜196可包含例如以下中的至少一者：氮化矽（SiN）、氮氧化矽（SiON）、碳氮氧化矽（SiOCN）、氮化矽硼（SiBN）、硼氧氮化矽（SiOBN）、碳氧化矽（SiOC）、氧化鋁（AlO）、氮化鋁（AlN）、碳氧化鋁（AlOC）或其組合。
佈線結構205可安置於第二層間絕緣膜192中。佈線結構205可包含穿孔插塞206及佈線線路207。佈線線路207可經由穿孔插塞206連接至源極/汲極觸點170及源極/汲極觸點270以及閘極觸點175及閘極觸點275。
穿孔插塞206及佈線線路207可經由不同製造製程形成。穿孔插塞206及佈線線路207之間的邊界可顯而易見。在一些實例實施例中，穿孔插塞206及佈線線路207可具有整合結構。在此情況下，穿孔插塞206與佈線線路207之間的邊界可不顯而易見。
穿孔插塞206及佈線線路207中的每一者可包含導電材料，且可包含例如金屬、金屬氮化物、金屬碳氮化物、二維（2D）材料或導電半導體材料中的至少一者。
圖8至圖12為分別用於描述根據一些實例實施例的半導體裝置的圖。為便於解釋，將主要描述不同於參考圖1至圖7所描述內容的內容。出於參考目的，圖8至圖12為圖2的部分P的放大圖。
參考圖8及圖9，在根據一些實例實施例的半導體裝置中，第一內部場絕緣膜105a的第一部分105a_1的上部表面105a_US1的高度H1可與第一內部場絕緣膜105a的第二部分105a_2的上部表面105a_US2的高度H2相同。
第一內部場絕緣膜105a的第二部分105a_2的上部表面105a_US2的高度H2可不同於第一內部場絕緣膜105a的第三部分105a_3的上部表面105a_US3的高度H3。
在圖8中，第一內部場絕緣膜105a的第二部分105a_2的上部表面105a_US2的高度H2可大於第一內部場絕緣膜105a的第三部分105a_3的上部表面105a_US3的高度H3。
在圖9中，第一內部場絕緣膜105a的第二部分105a_2的上部表面105a_US2的高度H2可小於第一內部場絕緣膜105a的第三部分105a_3的上部表面105a_US3的高度H3。
參考圖10至圖12，在根據一些實例實施例的半導體裝置中，第一內部場絕緣膜105a的第二部分105a_2的上部表面105a_US2的高度H2可不同於第一內部場絕緣膜105a的第三部分105a_3的上部表面105a_US3的高度H3。
第一內部場絕緣膜105a_1的第一部分105a的上部表面105a_US1的高度H1可不同於第一內部場絕緣膜105a的第二部分105a_2的上部表面105a_US2的高度H2。
在圖10中，第一內部場絕緣膜105a的第二部分105a_2的上部表面105a_US2的高度H2可大於第一內部場絕緣膜105a的第三部分105a_3的上部表面105a_US3的高度H3。
第一內部場絕緣膜105a的第二部分105a_2的上部表面105a_US2的高度H2可大於第一內部場絕緣膜105a的第一部分105a_1的上部表面105a_US1的高度H1。
在圖11中，第一內部場絕緣膜105a的第二部分105a_2的上部表面105a_US2的高度H2可小於第一內部場絕緣膜105a的第三部分105a_3的上部表面105a_US3的高度H3。
第一內部場絕緣膜105a的第二部分105a_2的上部表面105a_US2的高度H2可小於第一內部場絕緣膜105a的第一部分105a_1的上部表面105a_US1的高度H1。
在圖12中，第一內部場絕緣膜105a的第二部分105a_2的上部表面105a_US2的高度H2可大於第一內部場絕緣膜105a的第三部分105a_3的上部表面105a_US3的高度H3。
第一內部場絕緣膜105a的第二部分105a_2的上部表面105a_US2的高度H2可小於第一內部場絕緣膜105a的第一部分105a_1的上部表面105a_US1的高度H1。
圖13為用於描述根據實例實施例的半導體裝置的圖。為便於解釋，將主要描述不同於參考圖1至圖7所描述內容的內容。
參考圖13，在根據實例實施例的半導體裝置中，第一鰭形圖案的安置於第一主動區RX1的最外部部分處的側壁110SW的一部分可自第一外部場絕緣膜105b暴露。
第一外部場絕緣膜105b可不完全覆蓋第一鰭形圖案的安置於第一主動區RX1的最外部部分處的側壁110SW。
第一下部磊晶區151可覆蓋第一鰭形圖案的自第一外部場絕緣膜105b暴露的側壁110SW。
圖14及圖15為用於描述根據實例實施例的半導體裝置的圖。圖16及圖17為用於描述根據實例實施例的半導體裝置的圖。為便於解釋，將主要描述不同於參考圖1至圖7所描述內容的內容。
出於參考目的，圖15及圖17為圖14及圖16的部分Q的放大圖。
參考圖14至圖17，根據一些實例實施例的半導體裝置可包含安置於第一源極/汲極圖案150與第一場絕緣膜105之間的一或多個第二氣隙AG_S。
第二氣隙AG_S可安置於第一內部場絕緣膜105a與第一源極/汲極圖案150之間。第二氣隙AG_S可界定於第一內部場絕緣膜105a的上部表面105a_US與第一源極/汲極圖案150的連接表面150CS之間。
第二氣隙AG_S可具有在第二方向Y1上的第二氣隙寬度AG_W2及在第五方向Z上的第二氣隙高度AG_H2。第二氣隙AG_S的大小小於第一氣隙AG_L的大小（看見圖5）。作為實例，第二氣隙寬度AG_W2可小於第一氣隙寬度AG_W1。第二氣隙高度AG_H2可小於第一氣隙高度AG_H1。作為另一實例，第二氣隙寬度AG_W2可小於第一氣隙寬度AG_W1。第二氣隙高度AG_H2可與第一氣隙高度AG_H1相同。作為又另一實例，第二氣隙高度AG_H2可小於第一氣隙高度AG_H1。第二氣隙寬度AG_W2可與第一氣隙寬度AG_W1相同。
第二氣隙AG_S的數目可小於第一源極/汲極圖案150的連接表面150CS的數目。換言之，第一源極/汲極圖案150的連接表面150CS中的一些與第一內部場絕緣膜105a的上部表面105a_US中的對應者完全接觸。第一源極/汲極圖案150的連接表面150CS中的另外一或多者不與第一內部場絕緣膜105a的上部表面105a_US完全接觸。
舉例而言，第一內部場絕緣膜105a可包含在第二方向Y1上彼此間隔開的第一部分及第二部分。第一內部場絕緣膜105a的第一部分105a_1的上部表面105a_US與第一源極/汲極圖案150完全接觸。第一內部場絕緣膜105a的第二部分105a_2的上部表面105a_US不與第一源極/汲極圖案150完全接觸。第二氣隙AG_S安置於第一內部場絕緣膜105a的第二部分105a_2與第一源極/汲極圖案150之間。第二氣隙AG_S未安置於第一內部場絕緣膜105a的第一部分150a_1與第一源極/汲極圖案150之間。
在圖15中，一個連接半導體區153可安置於其上安置有第二氣隙AG_S的第一內部場絕緣膜105a的上部表面105a_US上。
在圖17中，彼此間隔開的多個連接半導體區153可安置於其上安置有第二氣隙AG_S的第一內部場絕緣膜105a的上部表面105a_US上。
圖15及圖17中所示出的第二氣隙AG_S周圍的形狀僅為實例，且本揭露的技術精神（或概念）不限於此。
圖18為用於描述根據實例實施例的半導體裝置的圖。圖19為用於描述根據實例實施例的半導體裝置的圖。為便於解釋，將主要描述不同於參考圖1至圖7所描述內容的內容。
參考圖18，根據實例實施例的半導體裝置可更包含安置於多個第一鰭形圖案110周圍的虛設突出圖案DFP。
深溝渠DT（參見圖2）並非形成於多個第一鰭形圖案110周圍。第一主動區RX1可界定於虛設突出圖案DFP之間。
儘管圖18及圖19中未示出，但虛設突出圖案DFP可安置於多個第一鰭形圖案110周圍。第二主動區RX2（參見圖5）可界定於虛設突出圖案DFP之間。
虛設突出圖案DFP的上部表面由第一場絕緣膜105覆蓋。舉例而言，虛設突出圖案DFP的上部表面由第一外部場絕緣膜105b覆蓋。虛設突出圖案DFP可包含半導體材料。
參考圖19，根據實例實施例的半導體裝置可更包含安置於第一鰭形圖案的側壁110SW上的鰭片間隔件110FS。
鰭片間隔件110FS可安置於第一場絕緣膜105上。連接半導體區153可覆蓋鰭片間隔件110FS。
鰭片間隔件110FS可包含例如以下中的至少一者：氮化矽（SiN）、氮氧化矽（SiON）、氧化矽（SiO 2）、碳氮氧化矽（SiOCN）、氮化矽硼（SiBN）、硼氧氮化矽（SiOBN）、碳氧化矽（SiOC）或其組合。
儘管圖式中未示出，但鰭片間隔件可安置於第二鰭形圖案210的側壁210SW上。
圖20為用於描述根據實例實施例的半導體裝置的說明性佈局圖。圖21為沿圖20的線A-A截取的橫截面圖。為便於解釋，將主要描述不同於參考圖1至圖7所描述內容的內容。
參考圖20及圖21，安置於第一主動區RX1中的第一鰭形圖案110的數目大於四個。
圖20及圖21中所示出，八個第一鰭形圖案110安置於第一主動區RX1中，但本揭露不限於此。
n個第一鰭形圖案110可安置於第一主動區RX1中。此處，n可為4或大於4的自然數。
第一源極/汲極圖案150連接至n個第一鰭形圖案110。第一源極/汲極圖案150包含n個第一源極/汲極圖案150的底部表面150BS。第一源極/汲極圖案150包含n-1個第一源極/汲極圖案150的連接表面150CS。
n-1個第一內部場絕緣膜105a可安置於第一源極/汲極圖案150與基底100之間。各別第一內部場絕緣膜105a可填充第一鰭片溝渠FT1。
如圖6及圖8至圖12中所示出，n-1個第一內部場絕緣膜105a之中的在第二方向Y1上連續（例如，彼此鄰近）的三個第一內部場絕緣膜105a可繪示三個第一內部場絕緣膜的上部表面105a_US之間的高度關係。
此外，作為實例，第一源極/汲極圖案150的n-1個連接表面150CS可與第一內部場絕緣膜105a的上部表面105a_US完全接觸。作為另一實例，第一源極/汲極圖案150的連接表面150CS中的一些（並非全部）可與第一內部場絕緣膜105a中的對應者的上部表面105a_US完全接觸。參考圖14至圖17所描述的第二氣隙AG_S可安置於第一源極/汲極圖案150的連接表面150CS中的其他者與第一內部場絕緣膜105a中的對應者的上部表面105a_US之間。
圖22為用於描述根據實例實施例的半導體裝置的說明性佈局圖。圖23、圖24以及圖25分別為沿圖22的線D-D、線E-E以及線F-F截取的橫截面圖。
對於圖22的第一區I的描述與參考圖1至圖19所描述的內容相同或實質上類似，且由此將在下文中主要描述與圖22的第二區II相關的內容。
參考圖22至圖25，根據實例實施例的半導體裝置可包含主動圖案215、第二閘極電極220、第二源極/汲極圖案250以及第二源極/汲極觸點270。
主動圖案215可安置於基底100上。主動圖案215可在第三方向X2上延伸為細長的。主動圖案215可包含下部圖案215B及多個薄片圖案215U。
下部圖案215B可自基底100突出。下部圖案215B可在第三方向X2上延伸為細長的。下部圖案215B可由第二鰭片溝渠FT2界定。
多個薄片圖案215U可安置於下部圖案215B的上部表面上。多個薄片圖案215U可在第五方向Z上與下部圖案215B間隔開。各別薄片圖案215U可在第五方向Z上彼此間隔開。在圖式中已示出，三個薄片圖案215U安置於第五方向Z上，但此僅為便於解釋，且本揭露不限於此。
下部圖案215B可藉由蝕刻基底100的一部分而形成或可包含自基底100生長的磊晶層。下部圖案215B可包含為元素半導體材料的矽或鍺。此外，下部圖案215B可包含化合物半導體，例如IV至IV族化合物半導體或III-V族化合物半導體。薄片圖案215U中的每一者可包含為元素半導體材料的矽或鍺、IV-IV族化合物半導體或III-V族化合物半導體中的一者。
薄片圖案215U在第四方向Y2上的寬度可與下部圖案215B在第四方向Y2上的寬度成比例地增加或減小。在圖式中已示出為實例，堆疊於第五方向Z上的薄片圖案215U的在第四方向Y2上的寬度彼此相同，此僅為便於解釋，且本揭露不限於此。在一些實例實施例中，當薄片圖案215U變得遠離下部圖案215B時，堆疊於第五方向Z上的薄片圖案215U的在第四方向Y2上的寬度可減小。
第二場絕緣膜106可覆蓋下部圖案215B的側壁。第二場絕緣膜106未安置於下部圖案215B的上部表面上。薄片圖案215U中的每一者安置於高於第二場絕緣膜106的上部表面的層級上。
第二閘極電極220可安置於下部圖案215B上。第二閘極電極220可與下部圖案215B交叉。第二閘極電極220可包圍薄片圖案215U。
第二閘極絕緣膜230可沿第二場絕緣膜106的上部表面及下部圖案215B的上部表面延伸。第二閘極絕緣膜230可覆蓋薄片圖案215U。第二閘極絕緣膜230可沿薄片圖案215U的外周安置。
閘極間結構GS_INT可安置於薄片圖案215U之間以及下部圖案215B與薄片圖案215U之間。閘極間結構GS_INT可包含安置於鄰近薄片圖案215U之間以及下部圖案215B與薄片圖案215U之間的第二閘極電極220及第二閘極絕緣膜230。
第二閘極間隔件240可安置於第二閘極電極220的側壁上。第二閘極間隔件240可在第四方向Y2上延伸。
第二閘極頂蓋圖案245可安置於第二閘極電極220的上部表面及第二閘極間隔件240的上部表面上。
第二閘極絕緣膜230中所包含的材料與針對第一閘極絕緣膜130的描述中所提及的材料相同或實質上類似。第二閘極間隔件240中所包含的材料針對第一閘極間隔件140的描述中所提及的材料相同或實質上類似。第二閘極頂蓋圖案245中所包含的材料與針對第一閘極頂蓋圖案145的描述中所提及的材料相同或實質上類似。
綜上所述，所屬領域中具通常知識者將瞭解，在實質上不背離本發明概念的原理的情況下，可對所揭露實例實施例進行許多變化及修改。因此，所揭露的本發明概念的實例實施例僅用於一般及描述性意義，且並非出於限制性目的。
100:基底 105:第一場絕緣膜 105a:第一內部場絕緣膜 105a_1:第一部分 105a_2:第二部分 105a_3:第三部分 105a_US、105a_US1、105a_US2、105a_US3、105b_US、106a_US、106b_US:上部表面 105b:第一外部場絕緣膜 106:第二場絕緣膜 106a:第二內部場絕緣膜 106b:第二外部場絕緣膜 110:第一鰭形圖案 110FS:鰭片間隔件 110SW、150SW、210SW、250SW:側壁 120:第一閘極電極 130:第一閘極絕緣膜 140:第一閘極間隔件 145:第一閘極頂蓋圖案 150:第一源極/汲極圖案 150BS、250BS:底部表面 150CS、250CS:連接表面 150SW1、250SW1:下部側壁 150SW2、250SW2:上部側壁 151:第一下部磊晶區 152:第一上部磊晶區 153:連接半導體區 153FC:小面 155:第一矽化物膜 170:第一源極/汲極觸點 175:第一閘極觸點 191:第一層間絕緣膜 192:第二層間絕緣膜 195:第一蝕刻終止膜 196:第二蝕刻終止層 205:佈線結構 206:穿孔插塞 207:佈線線路 210:第二鰭形圖案 215B:下部圖案 215U:薄片圖案 215:主動圖案 220:第二閘極電極 230:第二閘極絕緣膜 240:第二閘極間隔件 245:第二閘極頂蓋圖案 250:第二源極/汲極圖案 251:第二下部磊晶區 252:第二上部磊晶區 255:第二矽化物膜 270:第二源極/汲極觸點 275:第二閘極觸點 A-A、B-B、C-C、D-D、D-D、E-E、F-F:線 AG_H1:第一氣隙高度 AG_H2:第二氣隙高度 AG_L:第一氣隙 AG_S:第二氣隙 AG_W1:第一氣隙寬度 AG_W2:第二氣隙寬度 DFP:虛設突出圖案 DT:深溝渠 FT1:第一鰭片溝渠 FT2:第二鰭片溝渠 GS_INT:閘極間結構 H1:第一高度 H2:第二高度 H3:第三高度 I:第一區/I/O區 II:第二區/邏輯區 P、Q:部分 RX1:第一主動區 RX2:第二主動區 W1、W2:距離 X1:第一方向 X2:第三方向 Y1:第二方向 Y2:第四方向 Z:第五方向
本揭露的上述及其他態樣及特徵將藉由參考隨附圖式詳細描述其實例實施例而變得更顯而易見，在隨附圖式中： 圖1為用於描述根據一些實例實施例的半導體裝置的說明性佈局圖。 圖2為沿圖1的線A-A截取的橫截面圖。 圖3為沿圖1的線B-B截取的橫截面圖。 圖4為沿圖1的線C-C截取的橫截面圖。 圖5為沿圖1的線D-D截取的橫截面圖。 圖6及圖7為圖2的部分P的放大圖。 圖8至圖12為分別用於描述根據一些實例實施例的半導體裝置的圖。 圖13為用於描述根據實例實施例的半導體裝置的圖。 圖14及圖15為用於描述根據實例實施例的半導體裝置的圖。 圖16及圖17為用於描述根據實例實施例的半導體裝置的圖。 圖18為用於描述根據實例實施例的半導體裝置的圖。 圖19為用於描述根據實例實施例的半導體裝置的圖。 圖20為用於描述根據實例實施例的半導體裝置的說明性佈局圖。 圖21為沿圖20的線A-A截取的橫截面圖。 圖22為用於描述根據實例實施例的半導體裝置的說明性佈局圖。 圖23至圖25分別為沿圖22的線D-D、線E-E以及線F-F截取的橫截面圖。
100:基底
105:第一場絕緣膜
105a:第一內部場絕緣膜
105a_US、105b_US:上部表面
105b:第一外部場絕緣膜
110:第一鰭形圖案
110SW、150SW:側壁
150:第一源極/汲極圖案
150BS:底部表面
150CS:連接表面
150SW1:下部側壁
150SW2:上部側壁
151:第一下部磊晶區
152:第一上部磊晶區
153:連接半導體區
155:第一矽化物膜
170:第一源極/汲極觸點
191:第一層間絕緣膜
192:第二層間絕緣膜
195:第一蝕刻終止膜
196:第二蝕刻終止層
205:佈線結構
206:穿孔插塞
207:佈線線路
A-A:線
FT1:第一鰭片溝渠
DT:深溝渠
P:部分
RX1:第一主動區
X1:第一方向
Y1:第二方向
Z:第五方向

Claims (20)

  1. 一種半導體裝置，包括： 多個第一鰭形圖案，位於基底的第一區中且在第一方向上彼此間隔開； 多個第二鰭形圖案，位於所述基底的第二區中且在第二方向上彼此間隔開； 第一場絕緣膜，位於所述基底上且覆蓋所述第一鰭形圖案的側壁； 第二場絕緣膜，位於所述基底上且覆蓋所述第二鰭形圖案的側壁； 第一源極/汲極圖案，位於所述第一場絕緣膜上，連接至所述第一鰭形圖案且包含第一矽-鍺圖案；以及 第二源極/汲極圖案，位於所述第二場絕緣膜上，連接至所述第二鰭形圖案且包含第二矽-鍺圖案，所述第二源極/汲極圖案及所述第二場絕緣膜於其間界定一或多個第一氣隙； 其中所述第一源極/汲極圖案包含連接至所述第一鰭形圖案中的各別者的第一底部表面及各自使所述第一底部表面中的對應鄰近對彼此連接的一或多個第一連接表面， 所述第二源極/汲極圖案包含連接至所述第二鰭形圖案中的各別者的第二底部表面及各自使所述第二底部表面中的對應鄰近對彼此連接的一或多個第二連接表面， 第一氣隙的數目與第二連接表面的數目相同，且 所述第一連接表面中的至少一者與所述第一場絕緣膜的上部表面完全接觸。
  2. 如請求項1所述的半導體裝置，其中所述第一連接表面與所述第一場絕緣膜的所述上部表面完全接觸。
  3. 如請求項1所述的半導體裝置，其中 所述第一源極/汲極圖案及所述第一場絕緣膜於其間界定一或多個第二氣隙，且 第二氣隙的數目小於第一連接表面的數目。
  4. 如請求項3所述的半導體裝置，其中所述第一氣隙的大小大於所述第二氣隙的大小。
  5. 如請求項1所述的半導體裝置，其中第一鰭形圖案的數目大於第二鰭形圖案的數目。
  6. 如請求項5所述的半導體裝置，其中第一鰭形圖案的所述數目為四個或大於四個。
  7. 如請求項1所述的半導體裝置，其中 所述第一源極/汲極圖案包含沿所述第一場絕緣膜的所述上部表面延伸的連接半導體區，且 所述連接半導體區包含矽-鍺。
  8. 如請求項1所述的半導體裝置，其中 所述第一場絕緣膜包含第一區、第二區以及第三區，所述第一區、第二區以及第三區各自位於所述第一鰭形圖案的鄰近對之間， 所述第一場絕緣膜的所述第二區位於所述第一場絕緣膜的所述第一區與所述第一場絕緣膜的所述第三區之間，且 所述第一場絕緣膜的所述第二區的上部表面的高度不同於所述第一場絕緣膜的所述第三區的上部表面的高度。
  9. 如請求項8所述的半導體裝置，其中所述第一場絕緣膜的所述第一區的上部表面的高度與所述第一場絕緣膜的所述第二區的上部表面的所述高度相同。
  10. 如請求項8所述的半導體裝置，其中所述第一場絕緣膜的所述第二區的所述上部表面的所述高度大於所述第一場絕緣膜的所述第一區的上部表面的高度，且小於所述第一場絕緣膜的所述第三區的所述上部表面的所述高度。
  11. 如請求項8所述的半導體裝置，其中所述第一場絕緣膜的所述第一區的上部表面的高度及所述第一場絕緣膜的所述第三區的所述上部表面的所述高度小於所述第一場絕緣膜的所述第二區的所述上部表面的所述高度。
  12. 如請求項8所述的半導體裝置，其中所述第一場絕緣膜的所述第一區的上部表面的高度及所述第一場絕緣膜的所述第三區的所述上部表面的所述高度大於所述第一場絕緣膜的所述第二區的所述上部表面的所述高度。
  13. 一種半導體裝置，包括： 多個第一鰭形圖案，位於基底的第一區中且彼此間隔開； 第一場絕緣膜，位於所述基底上且覆蓋所述第一鰭形圖案的側壁；以及 第一源極/汲極圖案，位於所述第一場絕緣膜上且連接至所述第一鰭形圖案， 其中所述第一源極/汲極圖案包含多個第一磊晶區、連接半導體區以及第二磊晶區，所述第一磊晶區位於所述第一鰭形圖案的各別者上，所述連接半導體區沿所述第一場絕緣膜的上部表面延伸且與所述第一場絕緣膜接觸，所述第二磊晶區位於所述第一磊晶區及所述連接半導體區上，所述第二磊晶區使所述第一磊晶區與所述連接半導體區彼此連接， 所述第一磊晶區、所述連接半導體區以及所述第二磊晶區包含矽-鍺，且 所述連接半導體區中的鍺分率小於所述第二磊晶區中的鍺分率。
  14. 如請求項13所述的半導體裝置，其中 所述第一源極/汲極圖案包含連接至所述第一鰭形圖案的各別者的第一底部表面及各自使所述第一底部表面中的對應鄰近對彼此連接的一或多個第一連接表面，且 所述第一連接表面與所述第一場絕緣膜的所述上部表面完全接觸。
  15. 如請求項13所述的半導體裝置，其中 所述第一源極/汲極圖案及所述第一場絕緣膜於其間界定氣隙， 所述第一場絕緣膜包含第一區及第二區，所述第一區及所述第二區位於所述第一鰭形圖案的各別鄰近對之間， 所述第一場絕緣膜的所述第一區的上部表面全部與所述第一源極/汲極圖案接觸，且 所述氣隙位於所述第一場絕緣膜的所述第二區與所述第一源極/汲極圖案之間。
  16. 如請求項13所述的半導體裝置，其中所述連接半導體區包含小面。
  17. 如請求項13所述的半導體裝置，更包括： 多個第二鰭形圖案，位於所述基底的第二區中且彼此間隔開； 第二場絕緣膜，位於所述基底上且覆蓋所述第二鰭形圖案的側壁；以及 第二源極/汲極圖案，位於所述第二場絕緣膜上且連接至所述第二鰭形圖案； 其中所述第二源極/汲極圖案及所述第二場絕緣膜於其間界定一或多個氣隙，且 氣隙的數目比第二鰭形圖案的數目少一個。
  18. 如請求項13所述的半導體裝置，更包括： 下部圖案，位於所述基底的第二區中； 薄片圖案，與所述下部圖案間隔開；以及 閘極電極，包圍所述薄片圖案的外周。
  19. 一種半導體裝置，包括： 多個第一鰭形圖案，位於基底的I/O區中，所述第一鰭形圖案在第一方向上彼此間隔開； 多個第二鰭形圖案，位於所述基底的邏輯區中，所述第二鰭形圖案在第二方向上彼此間隔開； 第一場絕緣膜，位於所述基底上且覆蓋所述第一鰭形圖案的側壁； 第二場絕緣膜，位於所述基底上且覆蓋所述第二鰭形圖案的側壁； 第一源極/汲極圖案，位於所述第一場絕緣膜上，連接至所述第一鰭形圖案且包含所述第一鰭形圖案上的第一矽-鍺圖案；以及 第二源極/汲極圖案，位於所述第二場絕緣膜上，連接至所述第二鰭形圖案且包含第二矽-鍺圖案，所述第二源極/汲極圖案及所述第二場絕緣膜界定一或多個氣隙， 其中所述第一源極/汲極圖案包含連接至所述第一鰭形圖案中的各別者的底部表面及各自使所述底部表面中的對應鄰近對彼此連接的一或多個連接表面， 第一鰭形圖案的數目大於第二鰭形圖案的數目， 氣隙的數目比第二鰭形圖案的所述數目少一個，且 所述一或多個連接表面與所述第一場絕緣膜的上部表面完全接觸。
  20. 如請求項19所述的半導體裝置，其中 所述第一源極/汲極圖案包含沿所述第一場絕緣膜的所述上部表面延伸的連接半導體區，且 所述連接半導體區中的鍺分率小於所述第一矽-鍺圖案中的鍺分率。
TW111130853A 2021-08-23 2022-08-17 半導體裝置 TW202310193A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210110811A KR20230028920A (ko) 2021-08-23 2021-08-23 반도체 장치
KR10-2021-0110811 2021-08-23

Publications (1)

Publication Number Publication Date
TW202310193A true TW202310193A (zh) 2023-03-01

Family

ID=82058338

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111130853A TW202310193A (zh) 2021-08-23 2022-08-17 半導體裝置

Country Status (5)

Country Link
US (2) US12040402B2 (zh)
EP (1) EP4141957A1 (zh)
KR (1) KR20230028920A (zh)
CN (1) CN115910926A (zh)
TW (1) TW202310193A (zh)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9812556B2 (en) * 2012-12-28 2017-11-07 Renesas Electronics Corporation Semiconductor device and method of manufacturing the semiconductor device
US20150228761A1 (en) * 2014-02-07 2015-08-13 International Business Machines Corporation Diamond shaped epitaxy
US9312274B1 (en) 2014-10-15 2016-04-12 Globalfoundries Inc. Merged fin structures for finFET devices
KR102330757B1 (ko) 2015-03-30 2021-11-25 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR20160141034A (ko) 2015-05-27 2016-12-08 삼성전자주식회사 반도체 소자 및 반도체 소자의 제조 방법
US10103249B2 (en) 2015-09-10 2018-10-16 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET device and method for fabricating the same
CN106531793B (zh) 2015-09-11 2021-06-15 联华电子股份有限公司 具有外延层的半导体结构
US10177143B2 (en) 2015-10-28 2019-01-08 Taiwan Semiconductor Manufacturing Company Limited FinFET device and method for fabricating the same
TWI683395B (zh) 2015-11-12 2020-01-21 聯華電子股份有限公司 鰭狀電晶體與鰭狀電晶體的製作方法
US9620416B1 (en) 2015-11-18 2017-04-11 International Business Machines Corporation Fin field effect transistor structure and method to form defect free merged source and drain epitaxy for low external resistance
US9865504B2 (en) 2016-03-04 2018-01-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
KR102432467B1 (ko) 2017-08-30 2022-08-12 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR20190130348A (ko) 2018-05-14 2019-11-22 삼성전자주식회사 반도체 장치
KR102472070B1 (ko) 2018-06-12 2022-11-30 삼성전자주식회사 반도체 소자

Also Published As

Publication number Publication date
KR20230028920A (ko) 2023-03-03
CN115910926A (zh) 2023-04-04
US20230058991A1 (en) 2023-02-23
US20240332424A1 (en) 2024-10-03
EP4141957A1 (en) 2023-03-01
US12040402B2 (en) 2024-07-16

Similar Documents

Publication Publication Date Title
US11804528B2 (en) Semiconductor device
US20240194789A1 (en) Semiconductor devices
US20230352591A1 (en) Semiconductor device
US20220406939A1 (en) Semiconductor devices
US20240038841A1 (en) Semiconductor device and method for fabricating the same
US20230326964A1 (en) Semiconductor devices and methods for fabricating the same
US11978770B2 (en) Semiconductor device
TW202232766A (zh) 半導體裝置
TW202310193A (zh) 半導體裝置
US20230145260A1 (en) Semiconductor device
US20240120393A1 (en) Semiconductor device
US20230395668A1 (en) Semiconductor device with deep silicide film
US20240194488A1 (en) Method for manufacturing mask pattern and method for manufacturing semiconductor device using the mask pattern
US20240194786A1 (en) Semiconductor device
US20240162120A1 (en) Semiconductor device
US20240234558A9 (en) Semiconductor device
US20240237325A9 (en) Semiconductor device
US20230122379A1 (en) Semiconductor device and method for manufacturing the same
US20240021675A1 (en) Semiconductor device
US20220310811A1 (en) Semiconductor device and method for fabricating the same
TW202403901A (zh) 半導體裝置
TW202401591A (zh) 半導體裝置
TW202310423A (zh) 半導體裝置
TW202347798A (zh) 半導體裝置
TW202141800A (zh) 半導體裝置