TW202403901A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW202403901A
TW202403901A TW112117420A TW112117420A TW202403901A TW 202403901 A TW202403901 A TW 202403901A TW 112117420 A TW112117420 A TW 112117420A TW 112117420 A TW112117420 A TW 112117420A TW 202403901 A TW202403901 A TW 202403901A
Authority
TW
Taiwan
Prior art keywords
semiconductor
film
pattern
source
liner
Prior art date
Application number
TW112117420A
Other languages
English (en)
Inventor
田卿彬
金眞範
申東石
金傔
金茶惠
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202403901A publication Critical patent/TW202403901A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一種半導體裝置包括：下部圖案，位於基板上且在第一方向上突出；源極/汲極圖案，位於下部圖案上且包括與下部圖案接觸的半導體襯墊膜；以及磊晶絕緣襯墊，沿半導體襯墊膜的側壁的至少一部分延伸，其中磊晶絕緣襯墊接觸半導體襯墊膜，其中半導體襯墊膜包括第一部分，其中半導體襯墊膜的第一部分包括與下部圖案間隔開第一高度的第一點及與下部圖案間隔開第二高度的第二點，其中第二高度大於第一高度，其中半導體襯墊膜在第二方向上在第一點處的寬度小於半導體襯墊膜在第二方向上在第二點處的寬度，並且其中磊晶絕緣襯墊沿半導體襯墊膜的第一部分的側壁的至少一部分延伸。

Description

半導體裝置
[相關申請案的交叉參考]
本申請案主張於2022年7月5日在韓國智慧財產局提出申請的韓國專利申請案第10-2022-0082258號的優先權以及產生的所有權益，所述韓國專利申請案的內容全文併入本案供參考。
本揭露是有關於一種半導體裝置，且更具體而言，是有關於一種包括多橋通道場效電晶體（MBCFET™）的半導體裝置。
用於增大半導體裝置的密度的按比例縮放方案之一包括多閘極電晶體，在多閘極電晶體中，在基板上形成處於鰭或奈米配線的形狀的多通道主動圖案（或矽本體）且在多通道主動圖案的表面上形成閘極。
由於多閘極電晶體使用三維（three-dimensional，3D）通道，因此一般而言易於對多閘極電晶體進行按比例縮放。此外，可在不增大多閘極電晶體的閘極長度的條件下提高多閘極電晶體的電流控制能力。另外，多閘極電晶體可有效地抑制其中通道區域的電位受汲極電壓影響的短通道效應（short channel effect，SCE）。
本揭露的實施例可提供一種能夠提高元件效能及可靠性的半導體裝置。
本揭露的實施例可進一步提供一種製造能夠提高元件效能及可靠性的半導體裝置的方法。
本揭露實施例的功能性及/或應用並非僅限於以上所提及的實例。根據本揭露實施例的未提及的其他功能性、應用及/或優點可基於以下說明進行理解。此外，應理解，根據本揭露實施例的功能性、應用及/或優點可使用申請專利範圍及其組合中所述的裝置及方法來達成。
根據本揭露的態樣，提供一種半導體裝置，所述半導體裝置包括：下部圖案，位於基板上且在第一方向上突出；源極/汲極圖案，位於下部圖案上且包括與下部圖案接觸的半導體襯墊膜；以及磊晶絕緣襯墊，沿半導體襯墊膜的側壁的至少一部分延伸，其中磊晶絕緣襯墊接觸半導體襯墊膜，其中半導體襯墊膜包括第一部分，其中半導體襯墊膜的第一部分包括與下部圖案間隔開第一高度的第一點及與下部圖案間隔開第二高度的第二點，其中第二高度大於第一高度，其中半導體襯墊膜在第二方向上在第一點處的寬度小於半導體襯墊膜在第二方向上在第二點處的寬度，且其中磊晶絕緣襯墊沿半導體襯墊膜的第一部分的側壁的至少一部分延伸。
根據本揭露的另一態樣，提供一種半導體裝置，所述半導體裝置包括：下部圖案，位於基板上且在第一方向上突出；場絕緣膜，位於基板上且至少部分地覆蓋下部圖案的側壁；源極/汲極圖案，位於下部圖案上，其中源極/汲極圖案包括與下部圖案接觸的半導體襯墊膜及位於半導體襯墊膜上的半導體填充膜；磊晶絕緣襯墊，沿源極/汲極圖案的側壁的一部分延伸且接觸半導體襯墊膜；以及源極/汲極蝕刻終止膜，沿場絕緣膜的上表面及源極/汲極圖案的側壁延伸，其中磊晶絕緣襯墊位於源極/汲極蝕刻終止膜與源極/汲極圖案之間，其中源極/汲極圖案的側壁包括下部傾斜側壁、位於下部傾斜側壁上的上部傾斜側壁、以及下部傾斜側壁與上部傾斜側壁交會處的小面相交部，其中在所述小面相交部處，源極/汲極圖案在第二方向上的寬度最大，其中源極/汲極圖案的下部傾斜側壁的至少一部分由半導體襯墊膜界定，其中磊晶絕緣襯墊不沿源極/汲極圖案的上部傾斜側壁延伸，並且其中磊晶絕緣襯墊沿由半導體襯墊膜界定的源極/汲極圖案的整個下部傾斜側壁延伸。
根據本揭露的又一態樣，提供一種半導體裝置，所述半導體裝置包括：主動圖案，包括下部圖案及片材圖案，下部圖案位於基板上且在第一方向上突出，片材圖案在第一方向上與下部圖案間隔開；閘極結構，位於下部圖案上且包括在第二方向上延伸的閘電極及閘極間隔件；以及源極/汲極圖案，位於下部圖案上且接觸片材圖案及閘極間隔件，其中源極/汲極圖案包括與片材圖案及閘極間隔件接觸的半導體襯墊膜及位於半導體襯墊膜上的半導體填充膜，其中在平面圖中，半導體襯墊膜包括在第二方向上具有第一寬度的第一部分及在第二方向上具有第二寬度的第二部分，其中第二寬度大於第一寬度，並且其中半導體襯墊膜的第一部分位於半導體襯墊膜的第二部分與片材圖案之間且接觸片材圖案。
下文中，將參照附圖闡述本發明概念的實例性實施例。然而，本發明標的物可以諸多不同的形式實施且不應被解釋為限於本文中所述的實施例。在圖式中，在說明通篇中相同的編號指代相同的元件且可省略重複的說明。應理解，儘管可在本文中使用用語第一、第二等來闡述各種元件，然而該些元件不應被該些用語限制。該些用語僅用於區分一個元件與另一元件。因此，舉例而言，在不背離本發明概念的教示的條件下，可將下面所論述的第一元件、第一組件或第一區段稱為第二元件、第二組件或第二區段。本文中所使用的用語「及/或」包括相關聯列出項中的一或多者的任何組合及所有組合。本文中所使用的用語「第一方向D1」、「第二方向D2」及「第三方向D3」不應僅被解釋為具有其中第一方向、第二方向與第三方向彼此垂直的幾何關係。「第一方向D1」、「第二方向D2」及「第三方向D3」亦可被解釋為在本文的組件可進行功能性工作的範圍內具有更寬廣的方向。應注意，儘管未相對於不同的實施例進行具體闡述，然而可將關於一個實施例所闡述的態樣併入不同的實施例中。亦即，所有實施例及/或任何實施例的特徵可以任何方式及/或組合進行組合。
根據一些實施例的半導體裝置可包括穿隧電晶體（穿隧場效電晶體（field effect transistor，FET））、3D電晶體或基於二維（two-dimensional，2D）材料的2D材料式FET及其異質結構。此外，根據一些實施例的半導體裝置可包括雙極接面電晶體、側向雙擴散金屬氧化物半導體（lateral double diffused metal oxide semiconductor，LDMOS）及類似結構。
參照圖1至圖14，將對根據一些實施例的半導體裝置進行說明。
圖1是示出根據一些實施例的半導體裝置的平面圖。圖2至圖5是分別沿圖1的A-A、B-B、C-C及D-D截取的剖視圖。圖6至圖9是分別沿圖2的E-E、F-F、G-G及H-H截取的平面圖。圖10至圖12是圖2的P區域的放大圖。圖13及圖14是圖4的Q部分的放大圖。
作為參照，圖1以高水平高度示出，同時省略了第一閘極絕緣膜130、源極/汲極蝕刻終止膜185、層間絕緣膜190及配線結構205。此外，圖5可為與第一閘極間隔件140相鄰的部分（例如，其中設置有源極/汲極蝕刻終止膜185的部分）的剖視圖。
此外，圖6、圖7及圖9可為沿圖4及圖5的小面相交部150FC下方的線截取的平面圖，且圖8可為沿圖4及圖5的小面相交部150FC上方的線截取的平面圖。
儘管未示出，但當排除其中形成有第一源極/汲極接觸件180的部分時，在設置於第二內部閘極結構INT2_GS1上方的第一片材圖案NS1的水平高度處的平面圖可相似於圖8。此外，在第一內部閘極結構INT1_GS1的水平高度處的平面圖可相似於圖8。此項技術中具有通常知識者可使用圖5輕易地推斷出在第三內部閘極結構INT3_GS1的水平高度處的平面圖。
參照圖1至圖14，根據一些實施例的半導體裝置可包括第一主動圖案AP1、多個第一閘極結構GS1、第一源極/汲極圖案150及磊晶絕緣襯墊150SP。
基板100可由塊狀矽或絕緣體上矽（silicon-on-insulator，SOI）製成。作為另外一種選擇，基板100可被實施為矽基板，或者可由並非矽的材料製成，例如矽鍺、絕緣體上矽鍺（silicon germanium on insulator，SGOI）、銻化銦、碲化鉛、砷化銦、磷化銦、砷化鎵及/或銻化鎵，但實施例並非僅限於此。
第一主動圖案AP1可設置於基板100上。第一主動圖案AP1可在第一方向D1上以伸長的方式延伸。在一個實例中，第一主動圖案AP1可設置於其中形成有n型金屬氧化物半導體（n-type metal oxide semiconductor，NMOS）電晶體的區域中。在另一實例中，第一主動圖案AP1可設置於其中形成有p型金屬氧化物半導體（p-type metal oxide semiconductor，PMOS）電晶體的區域中。在以下說明中，將闡述其中第一主動圖案AP1設置於形成有PMOS電晶體的區域中的實例。
第一主動圖案AP1可為例如多通道主動圖案。第一主動圖案AP1可包括第一下部圖案BP1及多個第一片材圖案NS1。
第一下部圖案BP1可在第三方向D3上自基板100突出。第一下部圖案BP1可在第一方向D1上延伸。第一下部圖案BP1可由在第一方向D1上延伸的鰭溝渠FT界定。鰭溝渠FT可界定第一下部圖案BP1的側壁。
所述多個第一片材圖案NS1可設置於第一下部圖案的上表面BP1_US上。所述多個第一片材圖案NS1可在第三方向D3上與第一下部圖案BP1間隔開。各第一片材圖案NS1可在第三方向D3上彼此間隔開。
第一片材圖案NS1中的每一者可包括上表面NS1_US及底表面NS1_BS。第一片材圖案的上表面NS1_US在第三方向D3上與第一片材圖案的底表面NS1_BS相對。第三方向D3可為與第一方向D1及第二方向D2相交的方向。舉例而言，第三方向D3可為基板100的厚度方向。第一方向D1可為與第二方向D2相交的方向。
儘管示出四個第一片材圖案NS1在第三方向D3上排列，但此僅是為便於例示起見。然而，本揭露的實施例並非僅限於此。
第一下部圖案BP1可藉由對基板100的一部分進行蝕刻而形成，或者可包括自基板100生長的磊晶層。第一下部圖案BP1可包含作為元素半導體材料的矽或鍺。此外，第一下部圖案BP1可包含化合物半導體，例如IV-IV族化合物半導體或III-V族化合物半導體。
IV-IV族化合物半導體可包括例如包含碳（C）、矽（Si）、鍺（Ge）及錫（Sn）中的兩者的二元化合物、包含碳（C）、矽（Si）、鍺（Ge）及錫（Sn）中的三者的三元化合物、或者藉由向碳（C）、矽（Si）、鍺（Ge）及錫（Sn）中摻雜IV族元素而獲得的化合物。
III-V族化合物半導體可包括例如藉由將作為III族元素的鋁（Al）、鎵（Ga）及銦（In）中的一者與作為V族元素的磷（P）、砷（As）及銻（Sb）中的一者彼此組合而獲得的二元化合物、藉由將作為III族元素的鋁（Al）、鎵（Ga）及銦（In）中的兩者與作為V族元素的磷（P）、砷（As）及銻（Sb）中的一者彼此組合而獲得的三元化合物、或者藉由將作為III族元素的鋁（Al）、鎵（Ga）及銦（In）中的三者與作為V族元素的磷（P）、砷（As）及銻（Sb）中的一者彼此組合而獲得的四元化合物。
第一片材圖案NS1可包含作為元素半導體材料的矽或鍺、IV-IV族化合物半導體或者III-V族化合物半導體中的一者。第一片材圖案NS1中的每一者可包含與第一下部圖案BP1的材料相同的材料，或者可包含並非第一下部圖案BP1的材料的材料。
在根據一些實施例的半導體裝置中，第一下部圖案BP1可為包含矽的矽下部圖案，而第一片材圖案NS1可為包含矽的矽片材圖案。
第一片材圖案NS1在第二方向D2上的寬度可與第一下部圖案BP1在第二方向D2上的寬度成比例地增大或減小。在一個實例中，在第三方向D3上排列的各第一片材圖案NS1在第二方向D2上的寬度被示出為彼此相等。然而，此僅是為便於例示起見且本揭露的實施例並非僅限於此。與例示不同，隨著基於第一下部圖案BP1的第一片材圖案NS1的垂直水平高度增大，在第三方向D3上堆疊的各第一片材圖案NS1在第二方向D2上的寬度可減小。亦即，最上部的第一片材圖案NS1在第二方向D2上的寬度可為最小。
可在基板100上形成場絕緣膜105。場絕緣膜105可至少部分地填充鰭溝渠FT。場絕緣膜105可設置於第一下部圖案BP1的側壁上。場絕緣膜105不設置於第一下部圖案的上表面BP1_US上。
在一個實例中，場絕緣膜105可位於第一下部圖案BP1上且覆蓋第一下部圖案BP1的整個側壁。與所示內容不同，場絕緣膜105可覆蓋第一下部圖案BP1的側壁的一部分。在此種情形中，第一下部圖案BP1的一部分可在第三方向D3上向上突出超過場絕緣膜105的上表面105US。在其他實施例中，場絕緣膜105覆蓋第一下部圖案BP1的側壁的量可端視切割位置而變化。
第一片材圖案NS1中的每一者的垂直水平高度高於場絕緣膜105的上表面105US的垂直水平高度。場絕緣膜105可包括例如氧化物膜、氮化物膜、氮氧化物膜或其組合。儘管場絕緣膜105被示出為單個膜，但此僅是為便於例示起見且本揭露的實施例並非僅限於此。
可在基板100上設置多個第一閘極結構GS1。第一閘極結構GS1中的每一者可在第二方向D2上延伸。第一閘極結構GS1可設置成在第一方向D1上彼此間隔開。第一閘極結構GS1可在第一方向D1上彼此相鄰。舉例而言，第一閘極結構GS1可在第一方向D1上設置於第一源極/汲極圖案150的兩個相對的側中的每一者上。
第一閘極結構GS1可設置於第一主動圖案AP1上。第一閘極結構GS1可與第一主動圖案AP1相交。
第一閘極結構GS1可與第一下部圖案BP1相交。第一閘極結構GS1可至少部分地環繞第一片材圖案NS1中的每一者。
第一閘極結構GS1可包括例如第一閘電極120、第一閘極絕緣膜130、第一閘極間隔件140及第一閘極頂蓋圖案145。
第一閘極結構GS1可包括多個內部閘極結構INT1_GS1、INT2_GS1、INT3_GS1及INT4_GS1，所述多個內部閘極結構INT1_GS1、INT2_GS1、INT3_GS1及INT4_GS1設置於在第三方向D3上彼此相鄰的各第一片材圖案NS1中相鄰的第一片材圖案NS1之間、以及第一下部圖案BP1與第一片材圖案NS1之間。內部閘極結構INT1_GS1、INT2_GS1、INT3_GS1及INT4_GS1可設置於第一下部圖案BP1的上表面BP1_US與最下部的第一片材圖案的底表面NS1_BS之間、以及任何第一片材圖案的上表面NS1_US與在第三方向D3上與其相鄰的另一第一片材圖案的底表面NS1_BS之間。
內部閘極結構INT1_GS1、INT2_GS1、INT3_GS1及INT4_GS1的數目可與主動圖案AP1中所包括的第一片材圖案NS1的數目成比例。舉例而言，內部閘極結構INT1_GS1、INT2_GS1、INT3_GS1及INT4_GS1的數目可等於第一片材圖案NS1的數目。由於第一主動圖案AP1包括所述多個第一片材圖案NS1，因此第一閘極結構GS1可包括所述多個內部閘極結構。
內部閘極結構INT1_GS1、INT2_GS1、INT3_GS1及INT4_GS1可接觸第一下部圖案的上表面BP1_US、第一片材圖案的上表面NS1_US及第一片材圖案的底表面NS1_BS。
內部閘極結構INT1_GS1、INT2_GS1、INT3_GS1及INT4_GS1可接觸稍後欲闡述的第一源極/汲極圖案150。舉例而言，內部閘極結構INT1_GS1、INT2_GS1、INT3_GS1及INT4_GS1可直接接觸第一源極/汲極圖案150。
基於其中內部閘極結構INT1_GS1、INT2_GS1、INT3_GS1及INT4_GS1的數目為4的情形進行以下說明。
第一閘極結構GS1可包括第一內部閘極結構INT1_GS1、第二內部閘極結構INT2_GS1、第三內部閘極結構INT3_GS1及第四內部閘極結構INT4_GS1。第一內部閘極結構INT1_GS1、第二內部閘極結構INT2_GS1、第三內部閘極結構INT3_GS1及第四內部閘極結構INT4_GS1可依序堆疊於第一下部圖案BP1上。
第四內部閘極結構INT4_GS1可設置於第一下部圖案BP1與第一片材圖案NS1之間。第四內部閘極結構INT4_GS1可構成內部閘極結構INT1_GS1、INT2_GS1、INT3_GS1及INT4_GS1中的最下部的一個內部閘極結構。第四內部閘極結構INT4_GS1可構成最下部的內部閘極結構。
第一內部閘極結構INT1_GS1、第二內部閘極結構INT2_GS1及第三內部閘極結構INT3_GS1中的每一者可設置於在第三方向D3上彼此相鄰的各第一片材圖案NS1中相鄰的第一片材圖案NS1之間。第一內部閘極結構INT1_GS1可構成內部閘極結構INT1_GS1、INT2_GS1、INT3_GS1及INT4_GS1中最上部的一個內部閘極結構。第一內部閘極結構INT1_GS1可為最上部的內部閘極結構。第二內部閘極結構INT2_GS1及第三內部閘極結構INT3_GS1設置於第一內部閘極結構INT1_GS1與第四內部閘極結構INT4_GS1之間。
內部閘極結構INT1_GS1、INT2_GS1、INT3_GS1及INT4_GS1中的每一者包括設置於相鄰的第一片材圖案NS1之間以及第一下部圖案BP1與第一片材圖案NS1之間的第一閘電極120及第一閘極絕緣膜130。
基於作為在第一方向D1上切割的剖視圖的圖2進行以下說明。在一個實例中，第一內部閘極結構INT1_GS1的寬度可等於第二內部閘極結構INT2_GS1的寬度及第三內部閘極結構INT3_GS1的寬度中的每一者。第四內部閘極結構INT4_GS1的寬度可等於第三內部閘極結構INT3_GS1的寬度。
在另一實例中，第四內部閘極結構INT4_GS1的寬度可大於第三內部閘極結構INT3_GS1的寬度。第一內部閘極結構INT1_GS1的寬度可等於第二內部閘極結構INT2_GS1的寬度及第三內部閘極結構INT3_GS1的寬度中的每一者。
將舉例闡述第二內部閘極結構INT2_GS1。第二內部閘極結構INT2_GS1的寬度可在第三方向D3上彼此面對的第一片材圖案的上表面NS1_US與第一片材圖案的底表面NS1_BS之間的空間中量測。
第一閘電極120可形成於第一下部圖案BP1上。第一閘電極120可與第一下部圖案BP1相交。第一閘電極120可至少部分地環繞第一片材圖案NS1。第一閘電極120的一部分可設置於相鄰的第一片材圖案NS1之間、以及第一下部圖案BP1與第一片材圖案NS1之間。
第一閘電極120可包含包括例如以下材料的一或多種材料：金屬、金屬合金、導電金屬氮化物、金屬矽化物、經摻雜半導體材料、導電金屬氧化物及/或導電金屬氮氧化物。第一閘電極120可包含包括例如以下材料的一或多種材料：氮化鈦（TiN）、碳化鉭（TaC）、氮化鉭（TaN）、氮化鈦矽（TiSiN）、氮化鉭矽（TaSiN）、氮化鉭鈦（TaTiN）、氮化鈦鋁（TiAlN）、氮化鉭鋁（TaAlN）、氮化鎢（WN）、釕（Ru）、鈦鋁（TiAl）、碳氮化鈦鋁（TiAlC-N）、碳化鈦鋁（TiAlC）、碳化鈦（TiC）、碳氮化鉭（TaCN）、鎢（W）、鋁（Al）、銅（Cu）、鈷（Co）、鈦（Ti）、鉭（Ta）、鎳（Ni）、鉑（Pt）、鎳鉑（Ni-Pt）、鈮（Nb）、氮化鈮（NbN）、碳化鈮（NbC）、鉬（Mo）、氮化鉬（MoN）、碳化鉬（MoC）、碳化鎢（WC）、銠（Rh）、鈀（Pd）、銥（Ir）、鋨（Os）、銀（Ag）、金（Au）、鋅（Zn）、釩（V）及其組合。然而，本揭露的實施例並非僅限於此。導電金屬氧化物及導電金屬氮氧化物可包含以上所提及材料的氧化產物。然而，本揭露的實施例並非僅限於此。
第一閘電極120可設置於稍後欲闡述的第一源極/汲極圖案150的兩個相對的側中的每一者上。第一閘極結構GS1可設置於第一源極/汲極圖案150的在第一方向D1上彼此相對的兩個相對的側中的每一者上。
在一個實例中，設置於第一源極/汲極圖案150的兩個相對的側中的每一者上的第一閘電極120中的每一者可被實施為用作電晶體的閘極的正常閘電極。在另一實例中，設置於第一源極/汲極圖案150的一側上的第一閘電極120可用作電晶體的閘極，而設置於第一源極/汲極圖案150的另一側上的第一閘電極120可用作虛設閘電極。
第一閘極絕緣膜130可沿場絕緣膜105的上表面105US及第一下部圖案的上表面BP1_US延伸且在場絕緣膜105的上表面105US及第一下部圖案的上表面BP1_US上延伸。第一閘極絕緣膜130可至少部分地環繞所述多個第一片材圖案NS1。第一閘極絕緣膜130可沿第一片材圖案NS1的圓周設置。第一閘電極120設置於第一閘極絕緣膜130上。第一閘極絕緣膜130設置於第一閘電極120與第一片材圖案NS1之間。第一閘極絕緣層130的一部分可設置於在第三方向D3上彼此相鄰的各第一片材圖案NS1中相鄰的第一片材圖案NS1之間、以及第一下部圖案BP1與第一片材圖案NS1之間。
第一閘極絕緣膜130可包含氧化矽、氧化矽鍺、氧化鍺、氮氧化矽、氮化矽及/或介電常數高於氧化矽的介電常數的高介電常數（high-k）材料。高介電常數（high-k）材料可包括例如（舉例而言）以下材料等一或多種材料：氮化硼、氧化鉿、氧化鉿矽、氧化鉿鋁、氧化鑭、氧化鑭鋁、氧化鋯、氧化鋯矽、氧化鉭、氧化鈦、氧化鋇鍶鈦、氧化鋇鈦、氧化鍶鈦、氧化釔、氧化鋁、氧化鉛鈧鉭或鈮酸鉛鋅。
儘管示出第一閘極絕緣膜130被實施為單個膜，但此僅是為便於例示起見且本揭露的實施例並非僅限於此。第一閘極絕緣膜130可包括多個膜。第一閘極絕緣膜130可包括設置於第一片材圖案NS1與第一閘電極120之間的介面膜、以及高介電常數絕緣膜。
根據一些實施例的半導體裝置可包括使用負電容器的負電容（negative capacitance，NC）FET。舉例而言，第一閘極絕緣膜130可包括具有鐵電性質的鐵電材料膜及具有順電性質的順電材料膜。
鐵電材料膜可具有負電容，且順電材料膜可具有正電容。舉例而言，當二或更多個電容器可串聯連接至彼此，且電容器中的每一者的電容具有正值時，總電容小於每一各別電容器的電容。相反，當串聯連接至彼此的二或更多個電容器的電容中的至少一者具有負值時，總電容可具有正值且可大於每一各別電容的絕對值。
當具有負電容的鐵電材料膜與具有正電容的順電材料膜串聯連接至彼此時，串聯連接至彼此的鐵電材料膜與順電材料膜的總電容值可增大。利用總電容值的增大，包括鐵電材料膜的電晶體在室溫下可具有低於約60毫伏/十倍漏電流（mV/decade）的亞臨限值擺幅（subthreshold swing，SS）。
鐵電材料膜可具有鐵電性質。鐵電材料膜可包含例如一或多種材料，所述一或多種材料例如（舉例而言）是氧化鉿、氧化鉿鋯、氧化鋇鍶鈦、氧化鋇鈦及氧化鉛鋯鈦。此處，在一個實例中，氧化鉿鋯可指藉由使用鋯（Zr）對氧化鉿進行摻雜而獲得的材料。在另一實例中，氧化鉿鋯可指鉿（Hf）、鋯（Zr）及/或氧（O）的化合物。
鐵電材料膜可更含有經摻雜的摻雜劑。舉例而言，摻雜劑可包含例如（舉例而言）以下材料等一或多種材料：鋁（Al）、鈦（Ti）、鈮（Nb）、鑭（La）、釔（Y）、鎂（Mg）、矽（Si）、鈣（Ca）、鈰（Ce）、鏑（Dy）、鉺（Er）、釓（Gd）、鍺（Ge）、鈧（Sc）、鍶（Sr）及/或錫（Sn）。鐵電材料膜中所含有的摻雜劑的類型可基於鐵電材料膜中所包含的鐵電材料的類型而變化。
當鐵電材料膜包含氧化鉿時，鐵電材料膜中所含有的摻雜劑可包括例如釓（Gd）、矽（Si）、鋯（Zr）、鋁（Al）及/或釔（Y）。
當摻雜劑是鋁（Al）時，鐵電材料膜可含有約3原子%（at%）至約8原子%的鋁。在此實例中，摻雜劑的含量可為鋁基於鉿與鋁之和的含量。
當摻雜劑是矽（Si）時，鐵電材料膜可含有約2原子%至約10原子%的矽。當摻雜劑是釔（Y）時，鐵電材料膜可含有約2原子%至約10原子%的釔。當摻雜劑是釓（Gd）時，鐵電材料膜可含有約1原子%至約7原子%的釓。當摻雜劑是鋯（Zr）時，鐵電材料膜可含有約50原子%至約80原子%的鋯。
順電材料膜可具有順電性質。順電材料膜可包含例如氧化矽及/或具有高介電常數的金屬氧化物。儘管順電材料膜中所含有的金屬氧化物可包括例如氧化鉿、氧化鋯及/或氧化鋁。然而，本揭露的實施例並非僅限於此。
鐵電材料膜與順電材料膜可包含相同的材料。鐵電材料膜可具有鐵電性質，但順電材料膜可能不具有鐵電性質。舉例而言，當鐵電材料膜及順電材料膜中的每一者包含氧化鉿時，鐵電材料膜中所含有的氧化鉿的晶體結構不同於順電材料膜中所含有的氧化鉿的晶體結構。
鐵電材料膜的厚度大小可被設計成展現鐵電性質。儘管鐵電材料膜的厚度可例如處於約0.5奈米至約10奈米的範圍內，但本揭露的實施例並非僅限於此。由於展現鐵電性質的臨界厚度可基於鐵電材料的類型而變化，因此鐵電材料膜的厚度可基於鐵電材料的類型而變化。
在一個實例中，第一閘極絕緣膜130可包括一個鐵電材料膜。在另一實例中，第一閘極絕緣膜130可包括彼此間隔開的多個鐵電材料膜。第一閘極絕緣膜130可具有其中多個鐵電材料膜與多個順電材料膜交替堆疊於彼此頂上的多層結構。
第一閘極間隔件140可設置於第一閘電極120的側壁上。第一閘極間隔件140可不設置於第一下部圖案BP1與第一片材圖案NS1之間、以及在第三方向D3上彼此相鄰的各第一片材圖案NS1中相鄰的第一片材圖案NS1之間。
第一閘極間隔件140可包括內側壁140_ISW、連接側壁140_CSW及外側壁140_OSW。第一閘極間隔件的內側壁140_ISW面對在第二方向D2上延伸的第一閘電極120的側壁。第一閘極間隔件的內側壁140_ISW可在第二方向D2上延伸。第一閘極間隔件的內側壁140_ISW可與面對第一層間絕緣膜190的第一閘極間隔件的外側壁140_OSW相對。第一閘極間隔件的連接側壁140_CSW將第一閘極間隔件的內側壁140_ISW與第一閘極間隔件的外側壁140_OSW彼此連接。第一閘極間隔件的連接側壁140_CSW可在第一方向D1上延伸。
第一閘極絕緣膜130可沿第一閘極間隔件的內側壁140_ISW延伸。第一閘極絕緣膜130可接觸第一閘極間隔件的內側壁140_ISW。
第一閘極間隔件140可包含例如（舉例而言）以下材料等一或多種材料：氮化矽（SiN）、氮氧化矽（SiON）、氧化矽（SiO 2）、碳氮氧化矽（SiOCN）、硼氮化矽（SiBN）、硼氮氧化矽（SiOBN）、碳氧化矽（SiOC）及其組合。然而，本揭露的實施例並非僅限於此。儘管示出第一閘極間隔件140被實施為單個膜，但此僅是為便於例示起見且本揭露的實施例並非僅限於此。
第一閘極頂蓋圖案145可設置於第一閘電極120及第一閘極間隔件140上。第一閘極頂蓋圖案145的上表面可與第一層間絕緣膜190的上表面共面。與所示內容不同，第一閘極頂蓋圖案145可設置於第一閘極間隔件140之間。
第一閘極頂蓋圖案145可包含例如（舉例而言）以下材料等一或多種材料：氮化矽（SiN）、氮氧化矽（SiON）、碳氮化矽（SiCN）、碳氮氧化矽（SiOCN）及其組合。第一閘極頂蓋圖案145可包含相對於第一層間絕緣膜190具有蝕刻選擇性的材料。
第一源極/汲極圖案150可設置於第一主動圖案AP1上。第一源極/汲極圖案150可設置於第一下部圖案BP1上。第一源極/汲極圖案150連接至第一片材圖案NS1。第一源極/汲極圖案150接觸第一片材圖案NS1。
第一源極/汲極圖案150可設置於第一閘極結構GS1的一側上。第一源極/汲極圖案150可設置於在第一方向D1上彼此相鄰的第一閘極結構GS1之間。舉例而言，第一源極/汲極圖案150可設置於第一閘極結構GS1的兩個相對的側中的每一者上。與所示內容不同，第一源極/汲極圖案150可設置於第一閘極結構GS1的一側上，且可不設置於第一閘極結構GS1的另一側上。
第一源極/汲極圖案150可包括於使用第一片材圖案NS1作為其通道區的電晶體的源極/汲極中。
第一源極/汲極圖案150可設置於第一源極/汲極凹槽150R中。第一源極/汲極圖案150可位於第一源極/汲極凹槽150R中且至少部分地填充第一源極/汲極凹槽150R。
第一源極/汲極凹槽150R在第三方向D3上延伸。第一源極/汲極凹槽150R可界定於在第一方向D1上彼此相鄰的各第一閘極結構GS1中相鄰的第一閘極結構GS1之間。
第一源極/汲極凹槽150R的底表面由第一下部圖案BP1界定。第一源極/汲極凹槽150R的側壁可由第一片材圖案NS1以及內部閘極結構INT1_GS1、INT2_GS1、INT3_GS1及INT4_GS1界定。內部閘極結構INT1_GS1、INT2_GS1、INT3_GS1及INT4_GS1可界定第一源極/汲極凹槽150R的側壁的一部分。在圖6至圖9中，第一源極/汲極凹槽150R含有第一閘極間隔件的連接側壁140_CSW。
內部閘極結構INT1_GS1、INT2_GS1、INT3_GS1及INT4_GS1中的每一者可包括面對對應的第一片材圖案的底表面NS1_BS的上表面。內部閘極結構INT1_GS1、INT2_GS1、INT3_GS1及INT4_GS1中的每一者可包括面對對應的第一片材圖案的上表面NS1_US或第一下部圖案的上表面BP1_US的底表面。內部閘極結構INT1_GS1、INT2_GS1、INT3_GS1及INT4_GS1中的每一者可包括將內部閘極結構INT1_GS1、INT2_GS1、INT3_GS1及INT4_GS1中的每一者的上表面與內部閘極結構INT1_GS1、INT2_GS1、INT3_GS1及INT4_GS1中的每一者的底表面彼此連接的側壁。內部閘極結構INT1_GS1、INT2_GS1、INT3_GS1及INT4_GS1中的每一者的側壁可界定第一源極/汲極凹槽150R的側壁的一部分。
在最下部的第一片材圖案NS1與第一下部圖案BP1之間的區域中，第一閘極絕緣膜130與第一下部圖案BP1之間的邊界可為第一下部圖案的上表面BP1_US。第一下部圖案的上表面BP1_US可為第四內部閘極結構INT4_GS1與第一下部圖案BP1之間的邊界。第一源極/汲極凹槽150R的底表面的垂直水平高度（D3方向）低於第一下部圖案的上表面BP1_US的垂直水平高度。
第一源極/汲極凹槽150R的側壁可具有波狀形狀。第一源極/汲極凹槽150R可包括多個第一寬度延伸區150R_ER。第一寬度延伸區150R_ER中的每一者可界定於第一下部圖案的上表面BP1_US上方。
第一寬度延伸區150R_ER可界定於在第三方向D3上彼此相鄰的各第一片材圖案NS1中相鄰的第一片材圖案NS1之間。第一寬度延伸區150R_ER可界定於第一下部圖案BP1與第一片材圖案NS1之間。第一寬度延伸區150R_ER可延伸至在第三方向D3上彼此相鄰的各第一片材圖案NS1中相鄰的第一片材圖案NS1之間的空間中。第一寬度延伸區150R_ER可界定於在第一方向D1上彼此相鄰的內部閘極結構INT1_GS1、INT2_GS1、INT3_GS1與INT4_GS1中相鄰的內部閘極結構之間。
隨著逐漸遠離第一下部圖案的上表面BP1_US，第一寬度延伸區150R_ER中的每一者可包括寬度在第一方向D1上增大的部分及寬度在第一方向D1上減小的部分。舉例而言，第一寬度延伸區在第一方向D1上的寬度可在遠離第一下部圖案的上表面BP1_US的方向上增大且然後減小。
在第一寬度延伸區150R_ER中的每一者中，第一寬度延伸區150R_ER的寬度最大的點可定位於第一片材圖案NS1與第一下部圖案BP1之間、或者在第三方向D3上彼此相鄰的各第一片材圖案NS1中彼此相鄰的第一片材圖案NS1之間。
第一源極/汲極圖案150可接觸第一片材圖案NS1及第一下部圖案BP1。內部閘極結構INT1_GS1、INT2_GS1、INT3_GS1及INT4_GS1中的每一者的第一閘極絕緣膜130可接觸第一源極/汲極圖案150。第一源極/汲極圖案150可接觸第一閘極間隔件140。舉例而言，第一源極/汲極圖案150可接觸第一閘極間隔件的連接側壁140_CSW。
第一源極/汲極圖案150可包括磊晶圖案。第一源極/汲極圖案150包含半導體材料。第一源極/汲極圖案150可包括半導體襯墊膜151及半導體填充膜152。儘管示出半導體填充膜152被實施為單個膜，但此僅是為便於例示起見且本揭露的實施例並非僅限於此。
半導體襯墊膜151設置於第一下部圖案BP1上。半導體襯墊膜151可沿第一源極/汲極凹槽150R連續地延伸。半導體襯墊膜151可沿第一源極/汲極凹槽150R的側壁及第一源極/汲極凹槽150R的底表面延伸。沿由第一片材圖案NS1界定的第一源極/汲極凹槽150R而形成的半導體襯墊膜151直接連接至沿由內部閘極結構INT1_GS1、INT2_GS1、INT3_GS1及INT4_GS1界定的第一源極/汲極凹槽150R而形成的半導體襯墊膜151。
半導體襯墊膜151接觸第一片材圖案NS1、第一下部圖案BP1以及內部閘極結構INT1_GS1、INT2_GS1、INT3_GS1及INT4_GS1。半導體襯墊膜151接觸內部閘極結構INT1_GS1、INT2_GS1、INT3_GS1及INT4_GS1中的每一者的第一閘極絕緣膜130。半導體襯墊膜151可接觸第一閘極間隔件140。舉例而言，半導體襯墊膜151可接觸第一閘極間隔件的連接側壁140_CSW。
半導體襯墊膜151可包括外面（outer face）151_OSW及內面（inner face）151_ISW。半導體襯墊膜的外面151_OSW接觸第一閘極絕緣膜130、第一片材圖案NS1、第一閘極間隔件140及第一下部圖案BP1。半導體襯墊膜的外面151_OSW接觸內部閘極結構INT1_GS1、INT2_GS1、INT3_GS1及INT4_GS1中的每一者的側壁。半導體襯墊膜的外面151_OSW可與第一源極/汲極凹槽150R的輪廓共形。
半導體襯墊膜的內面151_ISW可與半導體襯墊膜的外面151_OSW相對。半導體襯墊膜的內面151_ISW面對半導體填充膜152。半導體襯墊膜151可界定襯墊凹槽151R。舉例而言，襯墊凹槽151R可由半導體襯墊膜的內面151_ISW界定。
舉例而言，在圖2及圖10中，半導體襯墊膜151可接觸第三內部閘極結構INT3_GS1的整個側壁。儘管未示出，但半導體襯墊膜151可接觸第一內部閘極結構INT1_GS1的整個側壁、第二內部閘極結構INT2_GS2的整個側壁及第四內部閘極結構INT4_GS1的整個側壁。
在圖2及圖11中，可在第三內部閘極結構INT3_GS1與半導體襯墊膜151之間設置半導體殘餘圖案SP_R。半導體殘餘圖案SP_R可接觸第一片材圖案NS1。半導體殘餘圖案SP_R可接觸半導體襯墊膜的外面151_OSW及第三內部閘極結構INT3_GS1的側壁。
半導體殘餘圖案SP_R可包含例如矽鍺。當半導體襯墊膜151包含矽鍺時，半導體殘餘圖案SP_R中的鍺分率大於半導體襯墊膜151中的鍺分率。半導體殘餘圖案SP_R可為在已經移除犧牲圖案（圖53所示SC_L）之後剩餘的剩餘物。
儘管未示出，但半導體殘餘圖案SP_R可設置於第一內部閘極結構INT1_GS1與半導體襯墊膜151之間、第二內部閘極結構INT2_GS1與半導體襯墊膜151之間、或者第四內部閘極結構INT4_GS1與半導體襯墊膜151之間。
在圖2及圖12中，可在第三內部閘極結構INT3_GS1與半導體襯墊膜151之間設置內部閘極空氣隙INT_AG。內部閘極空氣隙INT_AG可設置於半導體襯墊膜151與第三內部閘極結構INT3_GS1的第一閘極絕緣膜130之間。內部閘極空氣隙INT_AG可界定於半導體襯墊膜151、第一片材圖案NS1與第三內部閘極結構INT3_GS1之間。
儘管未示出，但當第一閘極絕緣膜130包括介面膜及高介電常數絕緣膜時，介面膜可形成於與內部閘極空氣隙INT_AG接觸的半導體襯墊膜151上。
此外，儘管未示出，但內部閘極空氣隙INT_AG可設置於第一內部閘極結構INT1_GS1與半導體襯墊膜151之間、第二內部閘極結構INT2_GS1與半導體襯墊膜151之間、或者第四內部閘極結構INT4_GS1與半導體襯墊膜151之間。
半導體填充膜152設置於半導體襯墊膜151上。半導體填充膜152設置於襯墊凹槽151R中。半導體填充膜152可位於襯墊凹槽151R中且至少部分地填充襯墊凹槽151R。
半導體填充膜152接觸半導體襯墊膜151。半導體填充膜152接觸半導體襯墊膜的內面151_ISW。
半導體襯墊膜151及半導體填充膜152中的每一者可包含矽鍺。半導體襯墊膜151及半導體填充膜152中的每一者可包括矽鍺膜。半導體襯墊膜151及半導體填充膜152中的每一者可被實施為磊晶半導體膜。
半導體襯墊膜151及半導體填充膜152中的每一者可含有經摻雜的p型雜質。舉例而言，p型雜質可為硼（B）。然而，本揭露的實施例並非僅限於此。半導體填充膜152中的鍺分率大於半導體襯墊膜151中的鍺分率。
儘管未示出，但第一源極/汲極圖案150可更包括設置於半導體填充膜152上的半導體頂蓋膜。在一個實例中，半導體頂蓋膜可包括矽膜。在另一實例中，半導體頂蓋膜可包括矽鍺膜。當半導體頂蓋膜包括矽鍺膜時，半導體頂蓋膜中的鍺分率小於半導體填充膜152中的鍺分率。
參照圖2、圖6至圖9，下面闡述第一源極/汲極圖案150在平面圖中的形狀。
半導體襯墊膜151可覆蓋第一閘極間隔件的整個連接側壁140_CSW。半導體襯墊膜151可在第一方向D1上突出超過第一閘極間隔件的外側壁140_OSW。半導體襯墊膜的內面151_ISW可在第一方向D1上突出超過第一閘極間隔件的外側壁140_OSW。
在平面圖中，半導體襯墊膜151可包括第一水平部分151_HP1及第二水平部分151_HP2。半導體襯墊膜的第二水平部分151_HP2設置於半導體襯墊膜的第一水平部分151_HP1與半導體填充膜152之間。舉例而言，在圖6及圖7中，半導體襯墊膜的第一水平部分151_HP1設置於半導體襯墊膜的第二水平部分151_HP2與第一片材圖案NS1之間。
半導體襯墊膜的第一水平部分151_HP1接觸第一片材圖案NS1以及內部閘極結構INT1_GS1、INT2_GS1、INT3_GS1及INT4_GS1。半導體襯墊膜的第一水平部分151_HP1可覆蓋第一閘極間隔件的整個連接側壁140_CSW。第一閘極間隔件的整個連接側壁140_CSW可接觸半導體襯墊膜的第一水平部分151_HP1。
半導體襯墊膜的第二水平部分151_HP2可在第一方向D1上突出超過第一閘極間隔件的外側壁140_OSW。半導體襯墊膜的第二水平部分151_HP2可位於第一閘極間隔件的外側壁140_OSW的至少一部分上且覆蓋所述至少一部分。半導體襯墊膜的第二水平部分151_HP2的一部分可在第二方向D2上突出超過第一閘極間隔件的連接側壁140_CSW。
半導體襯墊膜的第一水平部分151_HP1不位於第一閘極間隔件的外側壁140_OSW上且不覆蓋所述外側壁140_OSW。半導體襯墊層的第一水平部分151_HP1及半導體襯墊層的第二水平部分151_HP2可基於第一閘極間隔件的外側壁140_OSW進行劃分。
在如圖6所示的平面圖中，半導體襯墊膜的第一水平部分151_HP1在第二方向D2上的寬度W21小於半導體襯墊膜的第二水平部分151_HP2在第二方向D2上的寬度W22。
在根據一些實施例的半導體裝置中，在平面圖中，半導體襯墊膜的第二水平部分151_HP2可設置於半導體填充膜152與第一閘極間隔件140之間。舉例而言，半導體填充膜152可不接觸第一閘極間隔件的外側壁140_OSW。
參照圖4及圖5，下面闡述第一源極/汲極圖案150在剖視圖中的形狀。
第一源極/汲極圖案150可包括底表面150BS及側壁150SW。
第一源極/汲極圖案的底表面150BS接觸第一下部圖案BP1。第一源極/汲極圖案的側壁150SW可在第三方向D3上自第一源極/汲極圖案的底表面150BS延伸。第一源極/汲極圖案的側壁150SW直接連接至第一源極/汲極圖案的底表面150BS。
在根據一些實施例的半導體裝置中，第一源極/汲極圖案的側壁150SW可包括下部傾斜側壁150LSW、上部傾斜側壁150USW及小面相交部（facet intersection）150FC。
舉例而言，第一源極/汲極圖案的下部傾斜側壁150LSW可直接連接至第一源極/汲極圖案的底表面150BS。第一源極/汲極圖案的上部傾斜側壁150USW設置於第一源極/汲極圖案的下部傾斜側壁150LSW上。第一源極/汲極圖案的小面相交部150FC是指第一源極/汲極圖案的上部傾斜側壁150USW與第一源極/汲極圖案的下部傾斜側壁150LSW彼此交會的點。第一源極/汲極圖案的小面相交部150FC可指第一源極/汲極圖案的上部傾斜側壁150USW與第一源極/汲極圖案的下部傾斜側壁150LSW彼此直接連接的點。
在第一源極/汲極圖案150的包括第一源極/汲極圖案的下部傾斜側壁150LSW的部分中，第一源極/汲極圖案150在第二方向D2上的寬度可在遠離第一下部圖案BP1的方向上增大。在第一源極/汲極圖案150的包括第一源極/汲極圖案的上部傾斜側壁150USW的部分中，第一源極/汲極圖案150在第二方向D2上的寬度可在遠離第一下部圖案BP1的方向上減小。在第一源極/汲極圖案的小面相交部150FC中，第一源極/汲極圖案150在第二方向D2上的寬度可為最大。
半導體襯墊膜151包括與第一下部圖案BP1接觸的底表面151BS。半導體襯墊膜的底表面151BS是第一源極/汲極圖案的底表面150BS。在圖4及圖5中，示出半導體襯墊膜的底表面151BS是平的。然而，本揭露的實施例並非僅限於此。與例示不同，半導體襯墊膜的底表面151BS可為彎曲的。
半導體襯墊膜151可包括第一垂直區域151_R1。在根據一些實施例的半導體裝置中，半導體襯墊膜151可為半導體襯墊膜的第一垂直區域151_R1。半導體襯墊膜的第一垂直區域151_R1可包括半導體襯墊膜的底表面151BS及半導體襯墊膜的上表面151US。
在半導體襯墊膜的第一垂直區域151_R1中，半導體襯墊膜151在第二方向D2上的寬度可在遠離第一下部圖案BP1的方向上增大。半導體襯墊膜的第一垂直區域151_R1可包括第一點P1及第二點P2。半導體襯墊膜151的第一點P1可與第一下部圖案BP1間隔開第一高度H11。半導體襯墊膜151的第二點P2可與第一下部圖案BP1間隔開第二高度H12。
舉例而言，第二高度H12大於第一高度H11。半導體襯墊膜151在第二方向D2上在半導體襯墊膜151的第一點P1處的寬度W11可小於半導體襯墊膜151在第二方向D2上在半導體襯墊膜151的第二點P2處的寬度W12。
半導體襯墊膜的第一垂直區域151_R1包括第一子下部側壁151LSW。第一子下部側壁151LSW可為由半導體襯墊膜的第一垂直區域151_R1界定的下部傾斜側壁。半導體襯墊膜151包括第一子下部側壁151LSW。在根據一些實施例的半導體裝置中，第一子下部側壁151LSW可直接連接至半導體襯墊膜的底表面151BS。
半導體填充膜152設置於半導體襯墊膜的上表面151US上。半導體填充膜152可接觸半導體襯墊膜的上表面151US。在圖4中，在一個實例中，作為半導體襯墊膜151與半導體填充膜152之間的邊界的半導體襯墊膜的上表面151US可為平的。
在根據一些實施例的半導體裝置中，半導體填充膜152可包括第一垂直區域152_R1及第二垂直區域152_R2。半導體填充膜的第一垂直區域152_R1設置於半導體填充膜的第二垂直區域152_R2上。舉例而言，半導體填充膜的第二垂直區域152_R2設置於半導體填充膜的第一垂直區域152_R1與半導體襯墊膜的第一垂直區域151_R1之間。半導體填充膜的第二垂直區域152_R2可接觸半導體襯墊膜的上表面151US。
在半導體填充膜的第一垂直區域152_R1中，半導體填充膜152在第二方向D2上的寬度可在遠離第一下部圖案BP1的方向上減小。在半導體填充膜的第二垂直區域152_R2中，半導體填充膜152在第二方向D2上的寬度可在遠離第一下部圖案BP1的方向上增大。
半導體填充膜的第二垂直區域152_R2包括第二子下部側壁152LSW。第二子下部側壁152LSW可為由半導體填充膜的第二垂直區域152_R2界定的下部傾斜側壁。半導體填充膜的第一垂直區域152_R1包括子上部側壁152USW。子上部側壁152USW可為由半導體填充膜的第一垂直區域152_R1界定的上部傾斜側壁。
在如圖4所示的剖視圖中，第一源極/汲極圖案150可包括半導體襯墊膜151及半導體填充膜152。在其他實施例中，在圖5所示的剖視圖中，第一源極/汲極圖案150可不包括半導體填充膜152。圖5可為在製造製程期間使用磊晶絕緣襯墊（圖45所示150SP）遮蓋的部分的剖視圖。
舉例而言，第一源極/汲極圖案的下部傾斜側壁150LSW的至少一部分可由半導體襯墊膜151界定。在圖4中，第一源極/汲極圖案的下部傾斜側壁150LSW可包括第一子下部側壁151LSW及第二子下部側壁152LSW。在根據一些實施例的半導體裝置中，第一源極/汲極圖案的下部傾斜側壁150LSW的一部分可由半導體填充膜152界定。
第一源極/汲極圖案的上部傾斜側壁150USW可為子上部側壁152USW。舉例而言，第一源極/汲極圖案的整個上部傾斜側壁150USW可由半導體填充膜152界定。在根據一些實施例的半導體裝置中，第一源極/汲極圖案的小面相交部150FC可包括於半導體填充膜152中。
在圖5中，第一源極/汲極圖案的下部傾斜側壁150LSW及第一源極/汲極圖案的上部傾斜側壁150USW可由半導體襯墊膜151界定。
儘管未示出，但當第一源極/汲極圖案150包括半導體頂蓋膜時，第一源極/汲極圖案的側壁150SW的一部分可由半導體頂蓋膜界定。
在圖4及圖5中，示出第一源極/汲極圖案的在第二方向D2上彼此間隔開的兩個相對的側壁150SW彼此不交會。然而，本揭露的實施例並非僅限於此。在另一實例中，與例示不同，第一源極/汲極圖案150可具有相似於五邊形的形狀。
磊晶絕緣襯墊150SP可設置於第一源極/汲極圖案150及場絕緣膜105上。磊晶絕緣襯墊150SP可沿第一源極/汲極圖案的側壁150SW的一部分延伸。
在根據一些實施例的半導體裝置中，磊晶絕緣襯墊150SP可接觸第一源極/汲極圖案150。舉例而言，磊晶絕緣襯墊150SP可接觸半導體襯墊膜151。
磊晶絕緣襯墊150SP不沿第一源極/汲極圖案的上部傾斜側壁150USW延伸。磊晶絕緣襯墊150SP可沿第一源極/汲極圖案的下部傾斜側壁150LSW的至少一部分延伸。舉例而言，磊晶絕緣襯墊150SP可沿第一源極/汲極圖案的下部傾斜側壁150LSW的一部分延伸。
磊晶絕緣襯墊150SP可沿半導體襯墊膜151的側壁的至少一部分延伸。舉例而言，磊晶絕緣襯墊150SP可沿半導體襯墊膜的第一垂直區域151_R1的側壁151LSW的至少一部分延伸。
在根據一些實施例的半導體裝置中，磊晶絕緣襯墊150SP可沿整個第一子下部側壁151LSW延伸。磊晶絕緣襯墊150SP可沿由半導體襯墊膜151界定的第一源極/汲極圖案的整個下部傾斜側壁150LSW延伸。
磊晶絕緣襯墊150SP可不沿第二子下部側壁152LSW延伸。
在圖5中，磊晶絕緣襯墊150SP可沿第一源極/汲極圖案的整個下部傾斜側壁150LSW延伸。磊晶絕緣襯墊150SP可延伸至第一源極/汲極圖案的小面相交部150FC。
在根據一些實施例的半導體裝置中，磊晶絕緣襯墊150SP可沿場絕緣膜的上表面105US延伸。舉例而言，位於場絕緣膜的上表面105US上的磊晶絕緣襯墊150SP可在第三方向D3上與第一源極/汲極圖案150交疊。
在圖13中，磊晶絕緣襯墊的上表面150SP_US可為平的。
在圖14中，磊晶絕緣襯墊的上表面150SP_US可為凸曲面。當形成半導體襯墊膜151時，可對磊晶絕緣襯墊150SP的一部分進行蝕刻，使得磊晶絕緣襯墊的上表面150SP_US可為被修圓的。
在作為沿圖4及圖5中的小面相交部150FC下方的線切割的平面圖的圖6、圖7及圖9中，磊晶絕緣襯墊150SP設置於第一閘極間隔件的外側壁140_OSW上。磊晶絕緣襯墊150SP可接觸第一閘極間隔件的外側壁140_OSW及第一源極/汲極圖案的側壁150SW。
在圖6中，磊晶絕緣襯墊150SP接觸半導體襯墊膜的第二水平部分151_HP2。磊晶絕緣襯墊150SP可不接觸半導體襯墊膜的第一水平部分151_HP1。半導體襯墊膜的第二水平部分151_HP2在第一方向D1上的厚度t11可等於磊晶絕緣襯墊150SP在第一方向D1上的厚度t12。在一個實例中，磊晶絕緣襯墊150SP可具有矩形形狀。
如圖6所示，在圖7中，半導體襯墊膜151的突出超過第一閘極間隔件的外側壁140_OSW的部分在第一方向D1上的厚度可等於磊晶絕緣襯墊150SP在第一方向D1上的厚度。磊晶絕緣襯墊150SP可具有「L」形狀。
在其他實施例中，在圖9中，磊晶絕緣襯墊150SP沿在第一方向D1延伸的第一源極/汲極圖案的整個側壁150SW延伸。在此種情形中，第一源極/汲極圖案的整個側壁150SW由半導體襯墊膜151界定。磊晶絕緣襯墊150SP可具有「U」形狀。
換言之，在沿圖4及圖5中的小面相交部150FC下方的線切割的平面圖中，磊晶絕緣襯墊150SP可具有各種形狀。
在作為沿圖4及圖5中的小面相交部150FC上方的線切割的平面圖的圖8中，磊晶絕緣襯墊150SP不設置於第一閘極間隔件的外側壁140_OSW上。
磊晶絕緣襯墊150SP可包含絕緣材料。磊晶絕緣襯墊150SP可包含例如（舉例而言）以下材料等一或多種材料：氧化矽（SiO 2）、氮化矽（SiN）、氮氧化矽（SiON）、碳氮氧化矽（SiOCN）、硼氮化矽（SiBN）、硼氮氧化矽（SiOBN）及/或碳氧化矽（SiOC）。示出磊晶絕緣襯墊150SP被實施為單個膜。然而，本揭露的實施例並非僅限於此。
源極/汲極蝕刻終止膜185設置於第一源極/汲極圖案150及場絕緣膜105上。源極/汲極蝕刻終止膜185可沿第一閘極結構GS1的側壁、第一源極/汲極圖案150的上表面、第一源極/汲極圖案的側壁150SW及場絕緣膜的上表面105US延伸。
舉例而言，源極/汲極蝕刻終止膜185可沿半導體襯墊膜的側壁151LSW以及半導體填充膜的側壁152LSW及152USW延伸。磊晶絕緣襯墊150SP設置於源極/汲極蝕刻終止膜185與第一源極/汲極圖案150之間。磊晶絕緣襯墊150SP可設置於源極/汲極蝕刻終止膜185與場絕緣膜105之間。
源極/汲極蝕刻終止膜185可包含相對於下面欲闡述的第一層間絕緣膜190的材料具有蝕刻選擇性的材料。源極/汲極蝕刻終止膜185可包含例如（舉例而言）以下材料等一或多種材料：氮化矽（SiN）、氮氧化矽（SiON）、碳氮氧化矽（SiOCN）、硼氮化矽（SiBN）、硼氮氧化矽（SiOBN）、碳氧化矽（SiOC）及其組合。與例示不同，可不形成源極/汲極蝕刻終止膜185。
第一層間絕緣膜190可設置於源極/汲極蝕刻終止膜185上。第一層間絕緣膜190可設置於第一源極/汲極圖案150上。第一層間絕緣膜190可不位於第一閘極頂蓋圖案145的上表面上且可不覆蓋第一閘極頂蓋圖案145的上表面。舉例而言，第一層間絕緣膜190的上表面可與第一閘極頂蓋圖案145的上表面共面。
第一層間絕緣膜190可包含例如（舉例而言）氧化矽、氮化矽、氮氧化矽及/或低介電常數（low-k）材料等一或多種材料。低介電常數材料可包括例如氟化正矽酸四乙酯（fluorinated tetraethylorthosilicate，FTEOS）、氫矽倍半氧烷（hydrogen silsesquioxane，HSQ）、雙苯並環丁烯（bis-benzocyclobutene，BCB）、正矽酸四甲酯（tetramethylorthosilicate，TMOS）、八甲基環四矽氧烷（octamethyleyclotetrasiloxane，OMCTS）、六甲基二矽氧烷（hexamethyldisiloxane，HMDS）、硼酸三甲基矽烷基（trimethylsilyl borate，TMSB）、二乙醯氧基第三丁基矽氧烷（diacetoxyditertiarybutosiloxane，DADBS）、磷酸三甲基矽烷基（trimethylsilyl phosphate，TMSP）、聚四氟乙烯（polytetrafluoroethylene，PTFE）、東燃矽氮烷（Tonen SilaZen，TOSZ）、氟矽酸鹽玻璃（fluoride silicate glass，FSG）、聚醯亞胺奈米泡沫（例如聚丙烯氧化物）、經碳摻雜的氧化矽（carbon doped silicon oxide，CDO）、有機矽酸鹽玻璃（organo silicate glass，OSG）、西奧克（SiLK）、非晶氟化碳、二氧化矽氣凝膠、二氧化矽乾凝膠、介孔二氧化矽或其組合。本揭露的實施例並非僅限於此。
第一源極/汲極接觸件180設置於第一源極/汲極圖案150上。第一源極/汲極接觸件180連接至第一源極/汲極圖案150。第一源極/汲極接觸件180可延伸穿過第一層間絕緣膜190及源極/汲極蝕刻終止膜185且然後連接至第一源極/汲極圖案150。
可在第一源極/汲極接觸件180與第一源極/汲極圖案150之間進一步設置第一接觸矽化物層155。
儘管示出第一源極/汲極接觸件180被實施為單個膜，但此僅是為便於例示起見且本揭露的實施例並非僅限於此。第一源極/汲極接觸件180可包含例如（舉例而言）以下材料等一或多種材料：金屬、金屬合金、導電金屬氮化物、導電金屬碳化物、導電金屬氧化物、導電金屬碳氮化物及/或二維（2D）材料。
第一接觸矽化物層155可包含金屬矽化物材料。
在第一層間絕緣膜190上設置第二層間絕緣膜191。第二層間絕緣膜191可包含例如（舉例而言）氧化矽、氮化矽、氮氧化矽及/或低介電常數材料等一或多種材料。
配線結構205設置於第二層間絕緣膜191中。配線結構205可連接至第一源極/汲極接觸件180。配線結構205可包括配線走線207及配線通孔206。
儘管示出配線走線207與配線通孔206彼此分隔開，但此僅是為便於例示起見且本揭露的實施例並非僅限於此。亦即，在一個實例中，可形成配線通孔206，且然後可形成配線走線207。在另一實例中，配線通孔206與配線走線207可同時形成。
儘管示出配線走線207及配線通孔206中的每一者被實施為單個層，但此僅是為便於例示起見且本揭露的實施例並非僅限於此。配線走線207及配線通孔206中的每一者可包含例如（舉例而言）以下材料等一或多種材料：金屬、金屬合金、導電金屬氮化物、導電金屬碳化物、導電金屬氧化物、導電金屬碳氮化物及/或二維（2D）材料。
舉例而言，第一源極/汲極接觸件180的連接至配線結構205的部分的上表面可與第一源極/汲極接觸件180的未連接至配線結構205的部分的上表面共面。
圖15至圖19是分別示出根據一些實施例的半導體裝置的圖。為便於說明起見，基於與上面參照圖1至圖14所闡述者不同之處來進行以下說明。
參照圖15，在根據一些實施例的半導體裝置中，磊晶絕緣襯墊150SP可沿半導體襯墊膜的第一垂直區域151_R1的側壁的一部分延伸。
磊晶絕緣襯墊150SP可沿第一子下部側壁151LSW的一部分延伸。磊晶絕緣襯墊150SP可沿由半導體襯墊膜151界定的第一源極/汲極圖案的下部傾斜側壁150LSW的一部分延伸。
參照圖16及圖17，在根據一些實施例的半導體裝置中，作為半導體襯墊膜151與半導體填充膜152之間的邊界的半導體襯墊膜的上表面151US可為彎曲的。
在圖16中，半導體襯墊膜的上表面151US可為凹曲面。
在圖17中，半導體襯墊膜的上表面151US可為凸曲面。
參照圖18，在根據一些實施例的半導體裝置中，磊晶絕緣襯墊150SP可沿半導體填充膜的側壁152LSW及152USW中的每一者的一部分延伸。
磊晶絕緣襯墊150SP可位於半導體填充膜的第二垂直區域152_R2的側壁152LSW的至少一部分上且覆蓋所述至少一部分。磊晶絕緣襯墊150SP可沿第二子下部側壁152LSW的至少一部分延伸。
示出磊晶絕緣襯墊150SP沿第一源極/汲極圖案的整個下部傾斜側壁150LSW延伸。然而，本揭露的實施例並非僅限於此。
參照圖19，在根據一些實施例的半導體裝置中，半導體填充膜152包括第一垂直區域152_R1且不包括第二垂直區域（圖4所示152_R2）。
半導體填充膜的第一垂直區域152_R1可設置於半導體襯墊膜的第一垂直區域151_R1正上方。半導體填充膜的第一垂直區域152_R1可接觸半導體襯墊膜的上表面151US。
第一源極/汲極圖案的下部傾斜側壁150LSW不包括由半導體填充膜152界定的部分。第一源極/汲極圖案的下部傾斜側壁150LSW可為半導體襯墊膜的第一垂直區域151_R1的側壁151LSW。
第一源極/汲極圖案的小面相交部150FC可包括於半導體襯墊膜151及半導體填充膜152中。
圖20及圖21是分別示出根據一些實施例的半導體裝置的圖。為便於說明起見，基於與上面參照圖1至圖14所闡述者不同之處進行以下說明。
參照圖20及圖21，在根據一些實施例的半導體裝置中，場絕緣膜的上表面105US可包括至少一個階梯區域（step area）。
位於第一源極/汲極圖案的側壁150SW上的磊晶絕緣襯墊150SP可包括終止端。磊晶絕緣襯墊150SP的終止端可包括磊晶絕緣襯墊150SP的上表面（圖13及圖14中的150SP_US）。
在圖20中，場絕緣膜的上表面105US可包括一個階梯區域105US_ST。
階梯區域105US_ST與磊晶絕緣襯墊150SP的終止端可在第三方向D3上彼此對齊。換言之，階梯區域105US_ST可位於在第三方向D3上自磊晶絕緣襯墊150SP的終止端移位的點處。
在圖21中，場絕緣膜的上表面105US可包括第一階梯區域105US_ST1及第二階梯區域105US_ST2。
第一階梯區域105US_ST1可位於在第三方向D3上自磊晶絕緣襯墊150SP的終止端移位的點處。第二階梯區域105US_ST2可位於在第三方向D3上自第一源極/汲極圖案的小面相交部150FC移位的點處。
圖22至圖24是示出根據一些實施例的半導體裝置的圖。為便於說明起見，基於與上面參照圖1至圖14所闡述者不同之處進行以下說明。
作為參照，圖24是沿圖22的F-F截取的俯視圖。圖24可為沿鰭間隔件（圖23所示140SP）的最頂部層階下方的線截取的平面圖。沿鰭間隔件（圖23所示140SP）的最頂部層階上方的線截取的平面圖可相似於圖6至圖9。
參照圖22至圖24，根據一些實施例的半導體裝置可更包括沿第一源極/汲極圖案的側壁150SW的一部分延伸的鰭間隔件140SP。
第一源極/汲極圖案的側壁150SW可包括連接側壁150FSW、下部傾斜側壁150LSW、上部傾斜側壁150USW及小面相交部150FC。
第一源極/汲極圖案的連接側壁150FSW可位於第一源極/汲極圖案的下部傾斜側壁150LSW下方。第一源極/汲極圖案的連接側壁150FSW可直接連接至第一源極/汲極圖案的底表面150BS。
舉例而言，在第一源極/汲極圖案150的包括第一源極/汲極圖案的連接側壁150FSW的部分中，第一源極/汲極圖案150在第二方向D2上的寬度W13可在遠離第一下部圖案BP1的方向上減小。
半導體襯墊膜151可包括設置於半導體襯墊膜的第一垂直區域151_R1與第一下部圖案BP1之間的第二垂直區域151_R2。半導體襯墊膜的第二垂直區域151_R2接觸第一下部圖案BP1。半導體襯墊膜的第二垂直區域151_R2包括半導體襯墊膜的底表面151BS。
半導體襯墊膜的第二垂直區域151_R2包括第一子連接側壁151FSW。第一子連接側壁151FSW直接連接至半導體襯墊膜的底表面151BS。半導體襯墊膜151的側壁包括第一子連接側壁151FSW及第一子下部側壁151LSW。
第一源極/汲極圖案的連接側壁150FSW的至少一部分可由半導體襯墊膜151界定。舉例而言，第一源極/汲極圖案的連接側壁150FSW的至少一部分由半導體襯墊膜的第二垂直區域151_R2界定。在根據一些實施例的半導體裝置中，第一源極/汲極圖案的整個連接側壁150FSW可由半導體襯墊膜151界定。第一源極/汲極圖案的連接側壁150FSW可為第一子連接側壁151FSW。
在半導體襯墊膜的第二垂直區域151_R2中，半導體襯墊膜151在第二方向D2上的寬度W13可在遠離第一下部圖案BP1的方向上減小。
磊晶絕緣襯墊150SP可沿半導體襯墊膜151的側壁延伸。磊晶絕緣襯墊150SP可沿第一子連接側壁151FSW及第一子下部側壁151LSW延伸。磊晶絕緣襯墊150SP可設置於第一源極/汲極圖案的連接側壁150FSW上。
磊晶絕緣襯墊150SP可接觸半導體襯墊膜的第一垂直區域151_R1，但可不接觸半導體襯墊膜的第二垂直區域151_R2。磊晶絕緣襯墊150SP可不接觸半導體襯墊膜的第二垂直區域151_R2的側壁151FSW。
鰭間隔件140SP可設置於第一源極/汲極圖案的側壁150SW上。鰭間隔件140SP可設置於場絕緣膜的上表面105US上。
鰭間隔件140SP可設置於第一源極/汲極圖案150與磊晶絕緣襯墊150SP之間。鰭間隔件140SP可沿第一源極/汲極圖案的連接側壁150FSW延伸。鰭間隔件140SP可沿半導體襯墊膜的第二垂直區域151_R2的側壁151FSW延伸。鰭間隔件140SP可接觸整個第一子連接側壁151FSW。
鰭間隔件140SP可設置於半導體襯墊膜151與磊晶絕緣襯墊150SP之間。舉例而言，鰭間隔件140SP可設置於半導體襯墊膜的第二垂直區域151_R2與磊晶絕緣襯墊150SP之間。由於存在鰭間隔件140SP，因此磊晶絕緣襯墊150SP可不接觸第一子連接側壁151FSW。
在平面圖中，第一閘極間隔件140可直接連接至鰭間隔件140SP。在製造製程中，第一閘極間隔件140與鰭間隔件140SP可同時形成。鰭間隔件140SP包含與第一閘極間隔件140的材料相同的材料。
圖25至圖27是分別示出根據一些實施例的半導體裝置的圖。為便於說明起見，基於與上面參照圖1至圖14及圖22至圖24所闡述者不同之處進行以下說明。
參照圖25，在根據一些實施例的半導體裝置中，在第一源極/汲極圖案150的包括第一源極/汲極圖案的連接側壁150FSW的部分中，第一源極/汲極圖案150在第二方向D2上的寬度W13在遠離第一下部圖案BP1的方向上可為恆定的。
在半導體襯墊膜的第二垂直區域151_R2中，半導體襯墊膜151在第二方向D2上的寬度W13在遠離第一下部圖案BP1的方向上可為恆定的。
參照圖26及圖27，在根據一些實施例的半導體裝置中，半導體襯墊膜151不包括半導體襯墊膜的第一垂直區域（圖23中的151_R1）。
半導體襯墊膜的第二垂直區域151_R2接觸半導體填充膜152。半導體襯墊膜的第二垂直區域151_R2包括半導體襯墊膜的上表面151US。舉例而言，半導體襯墊膜的上表面151US可為凹曲面。
第一源極/汲極圖案的下部傾斜側壁150LSW包括由半導體填充膜152界定的第二子下部側壁152LSW。第一源極/汲極圖案的下部傾斜側壁150LSW不包括由半導體襯墊膜151界定的側壁。
在圖26中，鰭間隔件140SP不沿半導體填充膜152的側壁152LSW及152USW延伸。
在圖27中，半導體填充膜152可更包括第三垂直區域152_R3。半導體填充膜的第三垂直區域152_R3設置於半導體填充膜152的第二垂直區域152_R2與半導體襯墊膜151之間。
半導體填充膜的第三垂直區域152_R3包括第二子連接側壁152FSW。第一源極/汲極圖案的連接側壁150FSW包括第一子連接側壁151FSW及第二子連接側壁152FSW。鰭間隔件140SP接觸第二子連接側壁152FSW。
圖28至圖30是分別示出根據一些實施例的半導體裝置的圖。為便於說明起見，基於與上面參照圖1至圖14所闡述者不同之處進行以下說明。
參照圖28，在根據一些實施例的半導體裝置中，第一源極/汲極凹槽150R不包括所述多個寬度延伸區（圖2所示150R_ER）。
第一源極/汲極凹槽150R的側壁不具有波狀形狀。第一源極/汲極凹槽150R的側壁的頂部部分在第一方向D1上的寬度可在遠離第一下部圖案BP1的方向上減小。
參照圖29，在根據一些實施例的半導體裝置中，第一源極/汲極接觸件180的未連接至配線結構205的部分的上表面的垂直水平高度低於第一閘極頂蓋圖案145的上表面的垂直水平高度。
第一源極/汲極接觸件180的未連接至配線結構205的部分的上表面的垂直水平高度低於第一源極/汲極接觸件180的連接至配線結構205的部分的上表面的垂直水平高度。
參照圖30，在根據一些實施例的半導體裝置中，第一源極/汲極接觸件180包括下部源極/汲極接觸件181及上部源極/汲極接觸件182。
上部源極/汲極接觸件182可設置於連接至配線結構205的部分處。上部源極/汲極接觸件182不設置於未連接至配線結構205的部分中。
配線走線207可在不存在配線通孔（圖2中的206）的情況下連接至第一源極/汲極接觸件180。配線結構205可不包括配線通孔（圖2中的206）。
儘管示出下部源極/汲極接觸件181及上部源極/汲極接觸件182中的每一者被實施為單個膜，但此僅是為便於例示起見且本揭露的實施例並非僅限於此。下部源極/汲極接觸件181及上部源極/汲極接觸件182中的每一者可包含例如（舉例而言）以下材料等一或多種材料：金屬、金屬合金、導電金屬氮化物、導電金屬碳化物、導電金屬氧化物、導電金屬碳氮化物及/或二維（2D）材料。
圖31至圖34是示出根據一些實施例的半導體裝置的圖。作為參照，圖31是示出根據一些實施例的半導體裝置的例示性平面圖。圖32及圖33是沿圖31的J-J截取的剖視圖。圖34是沿圖31的K-K截取的剖視圖。
此外，沿圖31中的A-A截取的剖視圖可相同於圖2、圖22及圖28中的一者。沿圖31的C-C截取的剖視圖可相同於圖4、圖15至圖21、圖23、圖25至圖27中的一者。另外，圖31中的第一區域I的說明可實質上相同於上面參照圖1至圖30闡述的說明。因此，基於關於圖31中的第二區域II的內容進行以下說明。
參照圖31至圖34，根據一些實施例的半導體裝置包括第一主動圖案AP1、多個第一閘極結構GS1、第一源極/汲極圖案150、磊晶絕緣襯墊150SP、第二主動圖案AP2、多個第二閘極結構GS2及第二源極/汲極圖案250。
基板100可包括第一區域I及第二區域II。第一區域I可為其中形成有PMOS電晶體的區域，且第二區域II可為其中形成有NMOS電晶體的區域。
第一主動圖案AP1、所述多個第一閘極結構GS1、第一源極/汲極圖案150及磊晶絕緣襯墊150SP設置於基板100的第一區域I中。第二主動圖案AP2、所述多個第二閘極結構GS2及第二源極/汲極圖案250設置於基板100的第二區域II中。
第二主動圖案AP2可包括第二下部圖案BP2及多個第二片材圖案NS2。第二下部圖案BP2可由鰭溝渠FT界定。所述多個第二片材圖案NS2設置於第二下部圖案的上表面BP2_US上。第二片材圖案NS2包括在第三方向D3上彼此面對的上表面NS2_US與底表面NS2_BS。
第二下部圖案BP2及第二片材圖案NS2中的每一者可包含作為元素半導體材料的矽或鍺、IV-IV族化合物半導體或者III-V族化合物半導體中的一者。在根據一些實施例的半導體裝置中，第二下部圖案BP2可為包含矽的矽下部圖案，而第二片材圖案NS2可為包含矽的矽片材圖案。
所述多個第二閘極結構GS2可設置於基板100上。第二閘極結構GS2可設置於第二主動圖案AP2上。第二閘極結構GS2可與第二主動圖案AP2相交。第二閘極結構GS2可與第二下部圖案BP2相交。第二閘極結構GS2可至少部分地環繞第二片材圖案NS2中的每一者。第二閘極結構GS2可包括多個內部閘極結構INT1_GS2、INT2_GS2、INT3_GS2及INT4_GS2，所述多個內部閘極結構INT1_GS2、INT2_GS2、INT3_GS2及INT4_GS2分別設置於在第三方向D3上彼此相鄰的各第二片材圖案NS2中相鄰的第二片材圖案NS2之間、以及第二下部圖案BP2與第二片材圖案NS2之間。第二閘極結構GS2可包括例如第二閘電極220、第二閘極絕緣膜230、第二閘極間隔件240及第二閘極頂蓋圖案245。
在圖32中，第二閘極間隔件240不設置於內部閘極結構INT1_GS2、INT2_GS2、INT3_GS2及INT4_GS2中的每一者與第二源極/汲極圖案250之間。內部閘極結構INT1_GS2、INT2_GS2、INT3_GS2及INT4_GS2中的每一者中所包括的第二閘極絕緣膜230可接觸第二源極/汲極圖案250。
在圖33中，第二閘極結構GS2可包括內部間隔件240_IP。內部間隔件240_IP可設置於在第三方向D3上彼此相鄰的各第二片材圖案NS2中相鄰的第二片材圖案NS2之間、以及第二下部圖案BP2與第二片材圖案NS2之間。內部間隔件240_IP可接觸內部閘極結構INT1_GS2、INT2_GS2、INT3_GS2及INT4_GS2中的每一者中所包括的第二閘極絕緣膜230。內部間隔件240_IP可界定第二源極/汲極凹槽250R的一部分。
第二源極/汲極圖案250可形成於第二主動圖案AP2上。第二源極/汲極圖案250可形成於第二下部圖案BP2上。第二源極/汲極圖案250可連接至第二片材圖案NS2。第二源極/汲極圖案250可包括於使用第二片材圖案NS2作為通道區的電晶體的源極/汲極中。
第二源極/汲極圖案250可設置於第二源極/汲極凹槽250R中。第二源極/汲極凹槽250R的底表面可由第二下部圖案BP2界定。第二源極/汲極凹槽250R的側壁可由第二片材圖案NS2及第二閘極結構GS2界定。
在圖32中，第二源極/汲極凹槽250R可包括多個寬度延伸區250R_ER。第二源極/汲極凹槽的寬度延伸區250R_ER中的每一者可界定於第二下部圖案的上表面BP2_US上方。
在圖33中，第二源極/汲極凹槽250R不包括所述多個寬度延伸區（圖32中的250R_ER）。第二源極/汲極凹槽250R的側壁不是波狀的。第二源極/汲極凹槽250R的側壁的頂部部分在第一方向D1上的寬度可在遠離第二下部圖案BP2的方向上減小。
第二源極/汲極圖案250可包括磊晶圖案。第二源極/汲極圖案250可包含例如作為元素半導體材料的矽或鍺。此外，第二源極/汲極圖案250可包含例如：包括以下材料中的二或更多者的任意組合的二元化合物或三元化合物：碳（C）、矽（Si）、鍺（Ge）及錫（Sn）；或者其中二元化合物或三元化合物被摻雜IV族元素的化合物。舉例而言，第二源極/汲極圖案250可包含但並非僅限於矽、矽鍺、碳化矽或類似材料。儘管示出第二源極/汲極圖案250被實施為單個層，但此僅是為便於例示起見且本揭露並非僅限於此。
第二源極/汲極圖案250可包含半導體材料且更含有摻雜至半導體材料中的雜質。舉例而言，第二源極/汲極圖案250可含有n型雜質。經摻雜的n型雜質可包括磷（P）、砷（As）、銻（Sb）及/或鉍（Bi）。
第二源極/汲極圖案的底表面250BS接觸第二下部圖案BP2。磊晶絕緣襯墊可不形成於第二源極/汲極圖案的側壁250SW上。
在圖34中，示出第二源極/汲極圖案的在第二方向D2上彼此間隔開的兩個相對的側壁250SW彼此不交會。然而，本揭露的實施例並非僅限於此。與所示內容不同，在實例中，第二源極/汲極圖案250可具有相似於五邊形的形狀。在另一實例中，第二源極/汲極圖案250可具有相似於矩形的形狀。
第二源極/汲極接觸件280設置於第二源極/汲極圖案250上。第二源極/汲極接觸件280連接至第二源極/汲極圖案250。可在第二源極/汲極接觸件280與第二源極/汲極圖案250之間進一步設置第二接觸矽化物層255。
圖35至圖54是與操作對應的中間結構的圖，其示出根據一些實施例的製造半導體裝置的方法。
參照圖35，可提供基板100，且可在基板100上形成第一下部圖案BP1及上部圖案結構U_AP。
上部圖案結構U_AP可設置於第一下部圖案BP1上。上部圖案結構U_AP可包括交替堆疊於第一下部圖案BP1上的多個犧牲圖案SC_L與多個主動圖案ACT_L。
舉例而言，犧牲圖案SC_L可包括矽鍺層。主動圖案ACT_L可包括矽膜。
隨後，可在上部圖案結構U_AP上形成虛設閘極絕緣膜130P、虛設閘電極120P及虛設閘極頂蓋膜120_HM。虛設閘極絕緣膜130P可包含例如氧化矽。然而，本揭露的實施例並非僅限於此。虛設閘電極120P可包含但並非僅限於複晶矽。舉例而言，虛設閘極頂蓋膜120_HM可包含但並非僅限於氮化矽。
可在虛設閘電極120P的側壁上形成閘極前間隔件140P。閘極前間隔件140P可包括內側壁（圖47所示140_ISW）、連接側壁（圖47所示140_CSW）及外側壁（圖47所示140_OSW）。
閘極前間隔件的內側壁140_ISW面對在第二方向D2上延伸的虛設閘電極120P的側壁。閘極前間隔件的外側壁140_OSW與閘極前間隔件的內側壁140_ISW相對。閘極前間隔件的連接側壁140_CSW將閘極前間隔件的內側壁140_ISW與閘極前間隔件的外側壁140_OSW彼此連接。
參照圖36，可使用虛設閘電極120P及閘極前間隔件140P作為遮罩來在上部圖案結構U_AP中形成第一源極/汲極凹槽150R。
可在第一下部圖案BP1中形成第一源極/汲極凹槽150R的一部分。
儘管未示出，但可在形成第一源極/汲極凹槽150R的同時形成鰭間隔件（圖23所示140SP）。
參照圖37，可移除犧牲圖案SC_L的經由第一源極/汲極凹槽150R而被暴露出的部分。
因此，可形成所述多個寬度延伸區150R_ER。第一源極/汲極凹槽150R可包括第一源極/汲極凹槽的寬度延伸區150R_ER。
參照圖38及圖39，可在第一下部圖案BP1上形成半導體前襯墊膜151P。
半導體前襯墊膜151P可位於第一源極/汲極凹槽150R中且可填充整個第一源極/汲極凹槽150R。
在圖39中，半導體前襯墊膜151P的形狀可實質上相同於第一源極/汲極圖案（圖4及圖5中的150）的形狀。
參照圖40及圖41，可沿半導體前襯墊膜151P的底表面的側壁形成磊晶絕緣膜150SL。
磊晶絕緣膜150SL可沿場絕緣膜105的上表面延伸。磊晶絕緣膜150SL可沿閘極前間隔件140P的外側壁及虛設閘極頂蓋膜120_HM的上表面延伸。
參照圖42至圖44，可利用對磊晶絕緣膜150SL進行的各向異性蝕刻而在半導體前襯墊膜151P上形成磊晶絕緣襯墊150SP。
磊晶絕緣襯墊150SP沿閘極前間隔件140P的外側壁形成。磊晶絕緣襯墊150SP可沿半導體前襯墊膜151P的下部傾斜側壁形成。磊晶絕緣襯墊150SP不沿半導體前襯墊膜151P的上部傾斜側壁及半導體前襯墊膜151P的上表面形成。
當形成磊晶絕緣襯墊150SP時，亦可移除磊晶絕緣膜150SL的形成於場絕緣膜105的上表面上的部分。
在圖44中，在與閘極前間隔件140P相鄰的部分中，整個半導體前襯墊層151P可被磊晶絕緣襯墊150SP覆蓋。
參照圖42至圖47，可使用磊晶絕緣襯墊150SP作為遮罩來對半導體前襯墊膜151P的一部分進行蝕刻。
可對半導體前襯墊膜151P的一部分進行蝕刻以形成半導體襯墊膜151。半導體襯墊膜151可界定襯墊凹槽151R。
當形成半導體襯墊膜151時，可對磊晶絕緣襯墊150SP的沿半導體前襯墊膜151P的下部傾斜側壁形成的部分進行蝕刻。
然而，如圖44所示，未對半導體前襯墊層151P的完全被磊晶絕緣襯墊150SP覆蓋的部分進行蝕刻。
參照圖48及圖49，可在半導體襯墊膜151上形成半導體填充膜152，同時磊晶絕緣襯墊150SP保留於閘極前間隔件140P的外側壁上。
半導體填充膜152可位於襯墊凹槽151R中且至少部分地填充襯墊凹槽151R。第一源極/汲極圖案150可形成於第一下部圖案BP1上。
參照圖50至圖52，可移除磊晶絕緣襯墊150SP的一部分。
可利用各向異性蝕刻來移除形成於閘極前間隔件140P的外側壁上的磊晶絕緣襯墊150SP。當形成於閘極前間隔件140P的外側壁上的磊晶絕緣襯墊150SP被移除時，可不移除設置於第一源極/汲極圖案150的下部傾斜側壁上的磊晶絕緣襯墊150SP。
可不移除磊晶絕緣襯墊150SP的設置於閘極前間隔件140P的外側壁上且在第三方向D3上與第一源極/汲極圖案150交疊的部分。
參照圖53，在第一源極/汲極圖案150上依序形成源極/汲極蝕刻終止膜185及第一層間絕緣膜190。
接下來，可移除第一層間絕緣膜190的一部分、源極/汲極蝕刻終止膜185的一部分及虛設閘極頂蓋膜120_HM以暴露出虛設閘電極120P的上表面。當虛設閘電極120P的上表面被暴露出時，可形成第一閘極間隔件140。
參照圖53及圖54，可藉由移除虛設閘極絕緣膜130P及虛設閘電極120P來暴露出上部圖案結構U_AP的位於第一閘極間隔件140之間的部分。
隨後，可移除犧牲圖案SC_L以使得可形成第一片材圖案NS1。第一片材圖案NS1連接至第一源極/汲極圖案150。因此，形成包括第一下部圖案BP1及第一片材圖案NS1的第一主動圖案AP1。
此外，可移除犧牲圖案SC_L以使得在第一閘極間隔件140之間形成閘極溝渠120t。當犧牲圖案SC_L已經被移除時，可暴露出第一源極/汲極圖案150的一部分。
與例示不同，在移除犧牲圖案SC_L的同時，可移除包含矽鍺的半導體襯墊膜151的一部分。
當移除犧牲圖案SC_L時，移除犧牲圖案SC_L的蝕刻劑可經由與第一閘極間隔件的連接側壁（圖4中的140_CSW）相鄰的部分侵入。侵入的蝕刻劑可對半導體填充膜152進行蝕刻，且因此半導體裝置的可靠性及效能可能會劣化。
然而，使用磊晶絕緣襯墊150SP形成半導體襯墊膜151，使得半導體襯墊膜151可覆蓋第一閘極間隔件的整個連接側壁140_CSW。
隨著半導體襯墊膜151與第一閘極間隔件140之間的接觸厚度增大，可抑制或防止移除犧牲圖案SC_L的蝕刻劑經由第一閘極間隔件的連接側壁140_CSW侵入半導體填充膜152。此可抑制或防止半導體填充膜152被蝕刻劑蝕刻。
隨後，參照圖2，可在閘極溝渠120t中形成第一閘極絕緣膜130及第一閘電極120。此外，可形成第一閘極頂蓋圖案145。
綜上所述，熟習此項技術者應理解，可在實質上不背離本發明概念的原理的條件下對實例性實施例進行許多變化及潤飾。因此，本發明所揭露的實例性實施例僅在一般意義及說明性意義上使用，而不是出於限制的目的。
100:基板 105:場絕緣膜 105US、150SP_US、151US、BP1_US、BP2_US、NS1_US、NS2_US:上表面 105US_ST:階梯區域 105US_ST1:第一階梯區域 105US_ST2:第二階梯區域 120:第一閘電極 120_HM:虛設閘極頂蓋膜 120P:虛設閘電極 120t:閘極溝渠 130:第一閘極絕緣膜/第一閘極絕緣層 130P:虛設閘極絕緣膜 140:第一閘極間隔件 140_CSW、150FSW:連接側壁 140_ISW:內側壁 140_OSW:外側壁 140P:閘極前間隔件 140SP:鰭間隔件 145:第一閘極頂蓋圖案 150:第一源極/汲極圖案 150BS、151BS、250BS、NS1_BS、NS2_BS:底表面 150FC:小面相交部 150LSW:下部傾斜側壁 150R:第一源極/汲極凹槽 150R_ER:第一寬度延伸區/寬度延伸區 150SL:磊晶絕緣膜 150SP:磊晶絕緣襯墊 150SW、250SW:側壁 150USW:上部傾斜側壁 151:半導體襯墊膜 151_HP1:第一水平部分 151_HP2:第二水平部分 151_ISW:內面 151_OSW:外面 151_R1、152_R1:第一垂直區域 151_R2、152_R2:第二垂直區域 151FSW:第一子連接側壁/側壁 151LSW:第一子下部側壁/側壁 151P:半導體前襯墊膜/半導體前襯墊層 151R:襯墊凹槽 152:半導體填充膜 152_R3:第三垂直區域 152FSW:第二子連接側壁 152LSW:第二子下部側壁/側壁 152USW:子上部側壁/側壁 155:第一接觸矽化物層 180:第一源極/汲極接觸件 181:下部源極/汲極接觸件 182:上部源極/汲極接觸件 185:源極/汲極蝕刻終止膜 190:第一層間絕緣膜/層間絕緣膜 191:第二層間絕緣膜 205:配線結構 206:配線通孔 207:配線走線 220:第二閘電極 230:第二閘極絕緣膜 240:第二閘極間隔件 240_IP:內部間隔件 245:第二閘極頂蓋圖案 250:第二源極/汲極圖案 250R:第二源極/汲極凹槽 250R_ER:寬度延伸區 255:第二接觸矽化物層 280:第二源極/汲極接觸件 A-A、B-B、C-C、D-D、E-E、F-F、G-G、H-H、J-J、K-K:線 ACT_L:主動圖案 AP1:第一主動圖案/主動圖案 AP2:第二主動圖案 BP1:第一下部圖案 BP2:第二下部圖案 D1:第一方向 D2:第二方向 D3:第三方向 FT:鰭溝渠 GS1:第一閘極結構 GS2:第二閘極結構 H11:第一高度 H12:第二高度 I:第一區域 II:第二區域 INT_AG:內部閘極空氣隙 INT1_GS1:第一內部閘極結構/內部閘極結構 INT1_GS2、INT3_GS2、INT4_GS2:內部閘極結構 INT2_GS1、INT2_GS2:第二內部閘極結構/內部閘極結構 INT3_GS1:第三內部閘極結構/內部閘極結構 INT4_GS1:第四內部閘極結構/內部閘極結構 NS1:第一片材圖案 NS2:第二片材圖案 P:區域 P1:第一點 P2:第二點 Q:部分 SC_L:犧牲圖案 SP_R:半導體殘餘圖案 t11、t12:厚度 U_AP:上部圖案結構 W11、W12、W13、W21、W22:寬度
藉由參照附圖詳細闡述本揭露的例示性實施例，本揭露的以上及其他態樣及特徵將變得更加顯而易見，在附圖中： 圖1是示出根據一些實施例的半導體裝置的平面圖。 圖2至圖5是分別沿圖1的A-A、B-B、C-C及D-D截取的剖視圖。 圖6至圖9是分別沿圖2的E-E、F-F、G-G及H-H截取的俯視圖。 圖10至圖12是圖2的P區域的放大圖。 圖13及圖14是圖4的Q部分的放大圖。 圖15至圖19是分別示出根據一些實施例的半導體裝置的圖。 圖20及圖21是分別示出根據一些實施例的半導體裝置的圖。 圖22至圖24是示出根據一些實施例的半導體裝置的圖。 圖25至圖27是分別示出根據一些實施例的半導體裝置的圖。 圖28至圖30是分別示出根據一些實施例的半導體裝置的圖。 圖31至圖34是示出根據一些實施例的半導體裝置的圖。 圖35至圖54是與操作對應的中間結構的圖，其示出根據一些實施例的製造半導體裝置的方法。
100:基板
105:場絕緣膜
105US、151US:上表面
150BS、151BS:底表面
150FC:小面相交部
150LSW:下部傾斜側壁
150R:第一源極/汲極凹槽
150SP:磊晶絕緣襯墊
150SW:側壁
150USW:上部傾斜側壁
151:半導體襯墊膜
151_R1、152_R1:第一垂直區域
151LSW:第一子下部側壁/側壁
152:半導體填充膜
152_R2:第二垂直區域
152LSW:第二子下部側壁/側壁
152USW:子上部側壁/側壁
155:第一接觸矽化物層
180:第一源極/汲極接觸件
185:源極/汲極蝕刻終止膜
190:第一層間絕緣膜/層間絕緣膜
191:第二層間絕緣膜
205:配線結構
206:配線通孔
207:配線走線
BP1:第一下部圖案
C-C:線
D1:第一方向
D2:第二方向
D3:第三方向
FT:鰭溝渠
H11:第一高度
H12:第二高度
P1:第一點
P2:第二點
Q:部分
W11、W12:寬度

Claims (20)

  1. 一種半導體裝置，包括： 下部圖案，位於基板上且在第一方向上突出； 源極/汲極圖案，位於所述下部圖案上且包括與所述下部圖案接觸的半導體襯墊膜；以及 磊晶絕緣襯墊，沿所述半導體襯墊膜的側壁的至少一部分延伸，其中所述磊晶絕緣襯墊接觸所述半導體襯墊膜， 其中所述半導體襯墊膜包括第一部分， 其中所述半導體襯墊膜的所述第一部分包括與所述下部圖案間隔開第一高度的第一點及與所述下部圖案間隔開第二高度的第二點， 其中所述第二高度大於所述第一高度， 其中所述半導體襯墊膜在第二方向上在所述第一點處的寬度小於所述半導體襯墊膜在所述第二方向上在所述第二點處的寬度，並且 其中所述磊晶絕緣襯墊沿所述半導體襯墊膜的所述第一部分的側壁的至少一部分延伸。
  2. 如請求項1所述的半導體裝置，其中所述磊晶絕緣襯墊沿所述半導體襯墊膜的所述第一部分的整個所述側壁延伸。
  3. 如請求項1所述的半導體裝置，其中所述半導體襯墊膜的所述第一部分的所述側壁直接連接至所述半導體襯墊膜的底表面。
  4. 如請求項1所述的半導體裝置，其中所述半導體襯墊膜包括第二部分，所述半導體襯墊膜的所述第二部分位於所述半導體襯墊膜的所述第一部分與所述下部圖案之間， 其中所述磊晶絕緣襯墊不接觸所述半導體襯墊膜的所述第二部分的側壁。
  5. 如請求項4所述的半導體裝置，更包括： 鰭間隔件，位於所述磊晶絕緣襯墊與所述半導體襯墊膜的所述第二部分之間， 其中所述鰭間隔件沿所述半導體襯墊膜的所述第二部分的所述側壁延伸。
  6. 如請求項1所述的半導體裝置，其中所述源極/汲極圖案包括半導體填充膜，所述半導體填充膜位於所述半導體襯墊膜上且接觸所述半導體襯墊膜， 其中所述半導體填充膜包括第一部分， 其中在所述半導體填充膜的所述第一部分中，所述半導體填充膜在所述第二方向上的寬度在遠離所述下部圖案的方向上減小， 其中所述磊晶絕緣襯墊不沿所述半導體填充膜的所述第一部分的側壁延伸。
  7. 如請求項6所述的半導體裝置，其中所述半導體填充膜的所述第一部分接觸所述半導體襯墊膜的上表面。
  8. 如請求項6所述的半導體裝置，其中所述半導體填充膜更包括第二部分，所述半導體填充膜的所述第二部分位於所述半導體襯墊膜與所述半導體填充膜的所述第一部分之間， 其中在所述半導體填充膜的所述第二部分中，所述半導體填充膜在所述第二方向上的寬度在所述遠離所述下部圖案的方向上增大。
  9. 如請求項8所述的半導體裝置，其中所述磊晶絕緣襯墊不沿所述半導體填充膜的所述第二部分的側壁延伸。
  10. 如請求項1所述的半導體裝置，更包括： 場絕緣膜，位於所述基板上且至少部分地覆蓋所述下部圖案的側壁；以及 源極/汲極蝕刻終止膜，位於所述場絕緣膜及所述源極/汲極圖案上， 其中所述源極/汲極蝕刻終止膜沿所述場絕緣膜的上表面及所述半導體襯墊膜的所述側壁延伸， 其中所述磊晶絕緣襯墊位於所述源極/汲極蝕刻終止膜與所述半導體襯墊膜之間。
  11. 一種半導體裝置，包括： 下部圖案，位於基板上且在第一方向上突出； 場絕緣膜，位於所述基板上且至少部分地覆蓋所述下部圖案的側壁； 源極/汲極圖案，位於所述下部圖案上，其中所述源極/汲極圖案包括與所述下部圖案接觸的半導體襯墊膜及位於所述半導體襯墊膜上的半導體填充膜； 磊晶絕緣襯墊，沿所述源極/汲極圖案的側壁的一部分延伸且接觸所述半導體襯墊膜；以及 源極/汲極蝕刻終止膜，沿所述場絕緣膜的上表面及所述源極/汲極圖案的所述側壁延伸， 其中所述磊晶絕緣襯墊位於所述源極/汲極蝕刻終止膜與所述源極/汲極圖案之間， 其中所述源極/汲極圖案的所述側壁包括下部傾斜側壁、位於所述下部傾斜側壁上的上部傾斜側壁、以及所述下部傾斜側壁與所述上部傾斜側壁交會處的小面相交部， 其中在所述小面相交部處，所述源極/汲極圖案在第二方向上的寬度最大， 其中所述源極/汲極圖案的所述下部傾斜側壁的至少一部分由所述半導體襯墊膜界定， 其中所述磊晶絕緣襯墊不沿所述源極/汲極圖案的所述上部傾斜側壁延伸，並且 其中所述磊晶絕緣襯墊沿由所述半導體襯墊膜界定的所述源極/汲極圖案的整個所述下部傾斜側壁延伸。
  12. 如請求項11所述的半導體裝置，其中所述源極/汲極圖案的整個所述上部傾斜側壁由所述半導體填充膜界定。
  13. 如請求項11所述的半導體裝置，其中所述源極/汲極圖案的所述下部傾斜側壁的一部分由所述半導體填充膜界定。
  14. 如請求項11所述的半導體裝置，其中所述源極/汲極圖案的所述側壁包括由所述半導體襯墊膜界定的連接側壁， 其中所述源極/汲極圖案包括與所述下部圖案接觸的底表面， 其中所述源極/汲極圖案的所述連接側壁將所述源極/汲極圖案的所述底表面連接至所述源極/汲極圖案的所述下部傾斜側壁，並且 其中所述磊晶絕緣襯墊位於所述源極/汲極圖案的所述連接側壁上。
  15. 如請求項14所述的半導體裝置，更包括： 鰭間隔件，位於所述場絕緣膜上且沿所述源極/汲極圖案的所述連接側壁延伸， 其中所述鰭間隔件位於所述磊晶絕緣襯墊與所述半導體襯墊膜之間。
  16. 一種半導體裝置，包括： 主動圖案，包括： 下部圖案，位於基板上且在第一方向上突出；以及 片材圖案，在所述第一方向上與所述下部圖案間隔開； 閘極結構，位於所述下部圖案上且包括在第二方向上延伸的閘電極及閘極間隔件；以及 源極/汲極圖案，位於所述下部圖案上且接觸所述片材圖案及所述閘極間隔件， 其中所述源極/汲極圖案包括： 半導體襯墊膜，接觸所述片材圖案及所述閘極間隔件；以及 半導體填充膜，位於所述半導體襯墊膜上， 其中在平面圖中，所述半導體襯墊膜包括在所述第二方向上具有第一寬度的第一部分及在所述第二方向上具有第二寬度的第二部分，其中所述第二寬度大於所述第一寬度，並且 其中所述半導體襯墊膜的所述第一部分位於所述半導體襯墊膜的所述第二部分與所述片材圖案之間，且接觸所述片材圖案。
  17. 如請求項16所述的半導體裝置，其中所述閘極間隔件包括面對所述閘電極的內側壁、與所述閘極間隔件的所述內側壁相對的外側壁、以及將所述閘極間隔件的所述內側壁連接至所述閘極間隔件的所述外側壁的連接側壁，且 其中所述半導體襯墊膜的所述第二部分位於所述閘極間隔件的所述外側壁的一部分上。
  18. 如請求項17所述的半導體裝置，其中所述半導體襯墊膜的所述第一部分及所述半導體襯墊膜的所述第二部分是基於所述閘極間隔件的所述外側壁進行劃分。
  19. 如請求項16所述的半導體裝置，其中所述半導體填充膜不接觸所述閘極間隔件的外側壁。
  20. 如請求項16所述的半導體裝置，更包括： 磊晶絕緣襯墊，接觸所述半導體襯墊膜的所述第二部分及所述閘極間隔件， 其中在所述平面圖中，所述磊晶絕緣襯墊在第三方向上的厚度等於所述半導體襯墊膜的所述第二部分在所述第三方向上的厚度。
TW112117420A 2022-07-05 2023-05-11 半導體裝置 TW202403901A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220082258A KR20240005318A (ko) 2022-07-05 2022-07-05 반도체 장치 및 이의 제조 방법
KR10-2022-0082258 2022-07-05

Publications (1)

Publication Number Publication Date
TW202403901A true TW202403901A (zh) 2024-01-16

Family

ID=86378459

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112117420A TW202403901A (zh) 2022-07-05 2023-05-11 半導體裝置

Country Status (5)

Country Link
US (1) US20240014304A1 (zh)
EP (1) EP4303935A1 (zh)
KR (1) KR20240005318A (zh)
CN (1) CN117352512A (zh)
TW (1) TW202403901A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9911824B2 (en) * 2015-09-18 2018-03-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with multi spacer
KR102413371B1 (ko) * 2015-11-25 2022-06-28 삼성전자주식회사 반도체 소자
KR102655419B1 (ko) * 2019-05-14 2024-04-05 삼성전자주식회사 반도체 장치
KR20220086217A (ko) * 2020-12-16 2022-06-23 삼성전자주식회사 반도체 장치
KR20220090672A (ko) * 2020-12-22 2022-06-30 삼성전자주식회사 반도체 소자

Also Published As

Publication number Publication date
US20240014304A1 (en) 2024-01-11
KR20240005318A (ko) 2024-01-12
CN117352512A (zh) 2024-01-05
EP4303935A1 (en) 2024-01-10

Similar Documents

Publication Publication Date Title
US20220181498A1 (en) Semiconductor device
EP4273917B1 (en) Semiconductor device
US11990552B2 (en) Semiconductor devices
US20240038841A1 (en) Semiconductor device and method for fabricating the same
TW202341493A (zh) 半導體裝置
US11978770B2 (en) Semiconductor device
US20220254881A1 (en) Semiconductor device
TW202403901A (zh) 半導體裝置
US20240145541A1 (en) Semiconductor device
EP4383341A2 (en) Nanosheet semiconductor device comprising a multilayer source/drain region
US20230122379A1 (en) Semiconductor device and method for manufacturing the same
US12040402B2 (en) Semiconductor device
US20240006409A1 (en) Semiconductor device and method for fabricating the same
US20240234558A9 (en) Semiconductor device
US20240120393A1 (en) Semiconductor device
EP4177956A2 (en) Semiconductor device
US20230420519A1 (en) Semiconductor devices
US20240332381A1 (en) Semiconductor device and method for fabricating the same
US20230253449A1 (en) Semiconductor device and method for fabricating thereof
US20220406892A1 (en) Semiconductor device
US20220302109A1 (en) Semiconductor device and method for fabricating the same
US20220310811A1 (en) Semiconductor device and method for fabricating the same
US20240237325A9 (en) Semiconductor device
TW202347798A (zh) 半導體裝置
KR20230141013A (ko) 반도체 장치 제조 방법