TW202401591A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW202401591A
TW202401591A TW112114138A TW112114138A TW202401591A TW 202401591 A TW202401591 A TW 202401591A TW 112114138 A TW112114138 A TW 112114138A TW 112114138 A TW112114138 A TW 112114138A TW 202401591 A TW202401591 A TW 202401591A
Authority
TW
Taiwan
Prior art keywords
semiconductor
film
pattern
gate
source
Prior art date
Application number
TW112114138A
Other languages
English (en)
Inventor
金茶惠
金傔
金眞範
鄭秀珍
田卿彬
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202401591A publication Critical patent/TW202401591A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一種具有提高的效能及可靠性的半導體裝置。所述半導體裝置可包括下部圖案及多個片材圖案，下部圖案在第一方向上延伸，所述多個片材圖案在垂直於第一方向的第二方向上與下部圖案間隔開。所述半導體裝置可包括多個閘極結構及源極/汲極圖案，所述多個閘極結構可位於下部圖案上且在第一方向上間隔開，源極/汲極圖案可包括半導體襯墊膜及位於半導體襯墊膜上的半導體填充膜。由半導體襯墊膜的內表面界定的襯墊凹槽可包括多個寬度延伸區，且每一寬度延伸區在第一方向上的寬度可隨著在第二方向上距下部圖案的上表面的距離增大而增大且然後減小。

Description

半導體裝置
本揭露是有關於半導體裝置，且更具體而言，是有關於包括多橋通道場效電晶體（MBCFET TM）的半導體裝置。
[相關申請案的交叉參考]
本申請案主張於2022年6月22日在韓國智慧財產局提出申請的韓國專利申請案第10-2022-0075952號的優先權以及基於35 U.S.C. § 119產生的所有權益，且上述申請案的全部內容併入本案供參考。
所提出的一種用於增大半導體裝置的密度的按比例縮放技術可利用多閘極電晶體，在所述多閘極電晶體中，在基板上形成具有鰭或奈米配線形狀的多通道主動圖案（或矽本體）且在多通道主動圖案的表面上形成閘極。
由於此種多閘極電晶體利用三維（three-dimensional，3D）通道，因此可更易於實行按比例縮放。此外，即使在不增大多閘極電晶體的閘極長度的條件下亦可提高電流控制能力。此外，可有效地抑制其中通道區的電位受汲極電壓影響的短通道效應（short channel effect，SCE）。
本揭露的一些態樣提供具有整體提高的效能及可靠性及/或半導體裝置的組件的提高的效能及可靠性的半導體裝置。
然而，本揭露的態樣並非僅限於本文中陳述的內容。藉由參照以下給出的本揭露的詳細說明，本揭露的以上及其他態樣對於本揭露所屬技術中具有通常知識者而言將變得更加顯而易見。
根據本揭露的一些態樣，提供一種包括主動圖案的半導體裝置，主動圖案可包括下部圖案及多個片材圖案，下部圖案在第一方向上延伸，所述多個片材圖案在垂直於第一方向的第二方向上與下部圖案間隔開。所述半導體裝置可包括位於下部圖案上且在第一方向上彼此間隔開的多個閘極結構，且每一閘極結構包括閘電極及閘極絕緣膜，並且所述半導體裝置可包括位於在第一方向上彼此相鄰的一對閘極結構之間的源極/汲極圖案。源極/汲極圖案可包括半導體襯墊膜及位於半導體襯墊膜上的半導體填充膜，其中半導體襯墊膜及半導體填充膜包含矽鍺，且半導體襯墊膜的鍺分率小於半導體填充膜的鍺分率。半導體襯墊膜可包括與片材圖案接觸的外表面及面對半導體填充膜的內表面。由半導體襯墊膜的內表面界定的襯墊凹槽可包括多個寬度延伸區，且每一寬度延伸區在第一方向上的寬度隨著在第二方向上距下部圖案的上表面的距離增大而增大且然後減小。
根據本揭露的一些態樣，提供一種包括主動圖案的半導體裝置，主動圖案可包括下部圖案及多個片材圖案，下部圖案在第一方向上延伸，所述多個片材圖案在垂直於第一方向的第二方向上與下部圖案間隔開。所述半導體裝置可包括位於下部圖案上且在第一方向上彼此間隔開的多個閘極結構，每一閘極結構包括閘電極及閘極絕緣膜，且所述半導體裝置可包括位於在第一方向上彼此相鄰的一對閘極結構之間的源極/汲極圖案。源極/汲極圖案可包括半導體插入膜及位於半導體插入膜上的半導體填充膜，其中半導體插入膜及半導體填充膜包含矽鍺，且半導體插入膜的鍺分率小於半導體填充膜的鍺分率。半導體插入膜可包括與半導體填充膜接觸的內表面及面對片材圖案的外表面，且半導體插入膜的外表面可包括多個第一凸狀彎曲區及多個第一凹狀彎曲區，並且半導體插入膜的外表面可不接觸片材圖案。
根據本揭露的一些態樣，提供一種包括主動圖案的半導體裝置，主動圖案可包括下部圖案及多個片材圖案，下部圖案在第一方向上延伸，所述多個片材圖案在垂直於第一方向的第二方向上與下部圖案間隔開。半導體裝置可包括位於下部圖案上且在第一方向上彼此間隔開的多個閘極結構，每一閘極結構包括閘電極及閘極絕緣膜，且所述半導體裝置可包括可位於在第一方向上彼此相鄰的一對閘極結構之間的源極/汲極圖案。閘極結構可包括內部閘極結構，內部閘極結構在第二方向上位於下部圖案與片材圖案之間且位於在第二方向上彼此相鄰的每一對片材圖案之間，每一內部閘極結構包括閘電極及閘極絕緣膜。源極/汲極圖案可包括半導體襯墊膜、位於半導體襯墊膜上的半導體填充膜以及位於半導體襯墊膜與半導體填充膜之間的半導體插入膜。半導體插入膜及半導體填充膜可包含矽鍺，半導體插入膜的鍺分率可大於半導體襯墊膜的鍺分率且小於半導體填充膜的鍺分率，半導體襯墊膜可包括與片材圖案及內部閘極結構接觸的外表面及與半導體插入膜接觸的內表面，並且半導體襯墊膜的內表面可包括多個凸狀彎曲區及多個凹狀彎曲區。
根據一些實施例的半導體裝置可包括穿隧電晶體（tunneling transistor）（穿隧場效電晶體（field effect transistor，FET））、三維（3D）電晶體或基於二維（two-dimensional，2D）材料的電晶體（基於2D材料的FET）及/或其異質結構。此外，根據一些實施例的半導體裝置可包括雙極接面電晶體、側向擴散金屬氧化物半導體（laterally-diffused metal-oxide semiconductor，LDMOS）或類似結構。
將參照圖1至圖10闡述根據一些實施例的半導體裝置的一些實例。
圖1是用於闡釋根據一些實施例的半導體裝置的示例性平面圖。圖2及圖3是沿圖1的A-A及B-B截取的剖視圖。圖4及圖5是沿圖2的C-C及D-D截取的平面圖。圖6是用於闡釋圖2所示半導體襯墊膜及半導體插入膜的形狀的圖。圖7至圖9是根據一些實施例的圖2的區P的放大圖。圖10是用於闡釋圖2所示第一源極/汲極圖案的鍺分率的圖。
為簡單起見，圖1中未示出半導體裝置的一些元件，例如第一閘極絕緣膜130、第一源極/汲極接觸件180、源極/汲極蝕刻終止膜185、層間絕緣膜190及191、配線結構205及類似元件。
參照圖1至圖10，根據一些實施例的半導體裝置可包括第一主動圖案AP1、多個第一閘電極120、多個第一閘極結構GS1及第一源極/汲極圖案150。
在一些實施例中，基板100可為塊狀矽或絕緣體上矽（silicon-on-insulator，SOI）。在一些實施例中，基板100可為矽基板，或者可包含但並非僅限於例如以下其他材料：矽鍺、絕緣體上矽鍺（silicon germanium on insulator，SGOI）、銻化銦、鉛碲化合物、砷化銦、磷化銦、砷化鎵或銻化鎵。
可在基板100上定位第一主動圖案AP1。第一主動圖案AP1可在第一方向D1上在長度上延伸。舉例而言，第一主動圖案AP1可位於其中形成有p型金屬氧化物半導體（p-type metal oxide semiconductor，PMOS）的區中。
第一主動圖案AP1可為例如多通道主動圖案。第一主動圖案AP1可包括第一下部圖案BP1及多個第一片材圖案NS1。
第一下部圖案BP1可自基板100突出。第一下部圖案BP1可在第一方向D1上在長度上延伸。
所述多個第一片材圖案NS1可位於第一下部圖案的上表面BP1_US上。所述多個第一片材圖案NS1可在第三方向D3上與第一下部圖案BP1間隔開。所述多個第一片材圖案NS1可在第三方向D3上彼此間隔開。每一第一片材圖案NS1可包括上表面NS1_US及下表面NS1_BS。第一片材圖案NS1的上表面NS1_US是在第三方向D3上與第一片材圖案NS1的下表面NS1_BS相對的表面。
第一方向D1及第二方向D2可平行於基板100的上表面或下表面，且第三方向D3可與第一方向D1及第二方向D2垂直及/或相交。舉例而言，第三方向D3可為基板100的厚度方向。第一方向D1可為與第二方向D2相交的方向。
儘管圖1至圖10示出在第三方向D3上排列的三個第一片材圖案NS1，但實例僅是為便於闡釋起見且本揭露並非僅限於此。
第一下部圖案BP1可藉由對基板100的一部分進行蝕刻而形成，或者可包括自基板100生長的磊晶層。第一下部圖案BP1可包含作為元素半導體材料的矽或鍺。此外，第一下部圖案BP1可包含化合物半導體，且可包含例如IV-IV族化合物半導體或III-V族化合物半導體。
IV-IV族化合物半導體可為例如包括碳（C）、矽（Si）、鍺（Ge）及錫（Sn）中的至少二或更多者的二元化合物或三元化合物、或者藉由使用IV族元素對該些元素進行摻雜而獲得的化合物。
III-V族化合物半導體可為例如藉由將作為III族元素的鋁（Al）、鎵（Ga）及銦（In）中的至少一者與作為V族元素的磷（P）、砷（As）及銻（Sb）中的一者組合起來而形成的二元化合物、三元化合物或四元化合物中的一者。
每一第一片材圖案NS1可包含作為元素半導體材料的矽或鍺、IV-IV族化合物半導體或者III-V族化合物半導體中的一者。每一第一片材圖案NS1可包含與第一下部圖案BP1相同的材料，或者可包含與第一下部圖案BP1不同的材料。
在一些實施例中，第一下部圖案BP1可為包含矽的矽下部圖案，且第一片材圖案NS1可為包含矽的矽片材圖案。
在一些實施例中，每一第一片材圖案NS1在第二方向D2上的寬度可與第一下部圖案BP1在第二方向D2上的寬度以及第一片材圖案NS1與第一下部圖案BP1之間在第三方向D3上的距離成比例地增大或減小。換言之，儘管圖3示出在第三方向D3上堆疊的各第一片材圖案NS1在第二方向D2上具有相同的寬度，但此實例僅是為便於闡釋起見且本揭露並非僅限於此。在一些實施例中，且與所示實例相比，在第三方向D3上堆疊的各第一片材圖案NS1在第二方向D2上的寬度隨著所述各第一片材圖案NS1逐漸遠離第一下部圖案BP1而減小。
如圖3所示，可在基板100上形成場絕緣膜105。場絕緣膜105可位於第一下部圖案BP1的側壁上。第一下部圖案BP1的上表面BP1_US上可不存在場絕緣膜105。
在一些實施例中，且如圖3所示，場絕緣膜105可在一方向（例如，第二方向D2）上完全覆蓋第一下部圖案BP1的側壁。在一些實施例中，且與所示實例相比，場絕緣膜105可在一方向（例如，第二方向D2）上僅覆蓋第一下部圖案BP1的側壁的一部分。在此種情形中，第一下部圖案BP1的一部分可在第三方向D3上自場絕緣膜105的上表面突出。
每一第一片材圖案NS1可佈置成高於場絕緣膜105的上表面。每一第一片材圖案NS1可佈置成相較於場絕緣膜105的上表面距基板100的上表面的距離而言更遠離基板100的上表面。場絕緣膜105可包括例如氧化物膜、氮化物膜、氮氧化物膜或其組合。儘管場絕緣膜105被示出為單個膜，但此實例僅是為便於闡釋起見且本揭露並非僅限於此。
可在基板100上定位多個第一閘極結構GS1。每一第一閘極結構GS1可在第二方向D2上在長度上延伸。第一閘極結構GS1可在第一方向D1上間隔開。第一閘極結構GS1可在第一方向D1上彼此相鄰。舉例而言，第一閘極結構GS1可在第一方向D1上設置於第一源極/汲極圖案150的第一側及第二側上。
第一閘極結構GS1可位於第一主動圖案AP1上。第一閘極結構GS1可與第一主動圖案AP1相交或交叉。
第一閘極結構GS1可與第一下部圖案BP1相交或交叉。第一閘極結構GS1可包繞相應的第一片材圖案NS1。
第一閘極結構GS1可包括例如第一閘電極120、第一閘極絕緣膜130、第一閘極間隔件140及第一閘極頂蓋圖案145。
第一閘極結構GS1可包括多個內部閘極結構INT1_GS1、INT2_GS1及INT3_GS1，所述多個內部閘極結構INT1_GS1、INT2_GS1及INT3_GS1位於第三方向D3上彼此相鄰的第一片材圖案NS1之間，且位於第一下部圖案BP1與第一片材圖案NS1之間。內部閘極結構INT1_GS1、INT2_GS1及INT3_GS1可位於第一下部圖案BP1的上表面BP1_US與最下部的第一片材圖案NS1的下表面NS1_BS之間，且位於在第三方向D3上彼此面對的較低的第一片材圖案NS1的上表面NS1_US與較高的第一片材圖案NS1的下表面NS1_BS之間。
內部閘極結構INT1_GS1、INT2_GS1及INT3_GS1的數目可與第一主動圖案AP1中所包括的第一片材圖案NS1的數目成比例。舉例而言，內部閘極結構INT1_GS1、INT2_GS1及INT3_GS1的數目可與第一片材圖案NS1的數目相同或相等。由於第一主動圖案AP1可包括多個第一片材圖案NS1，因此第一閘極結構GS1可包括多個內部閘極結構。
內部閘極結構INT1_GS1、INT2_GS1及INT3_GS1可接觸第一下部圖案的上表面BP1_US、第一片材圖案NS1的上表面NS1_US及/或第一片材圖案NS1的下表面NS1_BS。
內部閘極結構INT1_GS1、INT2_GS1及INT3_GS1可接觸將在下面更詳細地闡述的第一源極/汲極圖案150。舉例而言，內部閘極結構INT1_GS1、INT2_GS1及INT3_GS1可直接接觸第一源極/汲極圖案150。
將利用其中內部閘極結構INT1_GS1、INT2_GS1及INT3_GS1的數目為三個的實例性情形來提供以下說明。
第一閘極結構GS1可包括第一內部閘極結構INT1_GS1、第二內部閘極結構INT2_GS1及第三內部閘極結構INT3_GS1。第一內部閘極結構INT1_GS1、第二內部閘極結構INT2_GS1及第三內部閘極結構INT3_GS1可依序排列於第一下部圖案BP1上。
第三內部閘極結構INT3_GS1可位於第一下部圖案BP1與第一片材圖案NS1之間。第三內部閘極結構INT3_GS1可佈置於內部閘極結構INT1_GS1、INT2_GS1及INT3_GS1之中的最下部部分處。第三內部閘極結構INT3_GS1可為最下部的內部閘極結構。
第一內部閘極結構INT1_GS1及第二內部閘極結構INT2_GS1可位於在第三方向D3上彼此相鄰的各對第一片材圖案NS1之間。第一內部閘極結構INT1_GS1可位於內部閘極結構INT1_GS1、INT2_GS1及INT3_GS1之中的最上部部分處。第一內部閘極結構INT1_GS1可為最上部的內部閘極結構。第二內部閘極結構INT2_GS1可位於第一內部閘極結構INT1_GS1與第三內部閘極結構INT3_GS1之間。
內部閘極結構INT1_GS1、INT2_GS1及INT3_GS1可各自包括位於相鄰的第一片材圖案NS1之間以及第一下部圖案BP1與第一片材圖案NS1之間的第一閘電極120及第一閘極絕緣膜130。
在一些實施例中，第一內部閘極結構INT1_GS1在第一方向D1上的寬度（例如，最大寬度）可相同於第二內部閘極結構INT2_GS1在第一方向D1上的寬度（例如，最大寬度）。第三內部閘極結構INT3_GS1在第一方向D1上的寬度（例如，最大寬度）可相同於第二內部閘極結構INT2_GS1在第一方向D1上的寬度（例如，最大寬度）。
作為另一實例，第三內部閘極結構INT3_GS1在第一方向D1上的寬度可大於第二內部閘極結構INT2_GS1在第一方向D1上的寬度。第一內部閘極結構INT1_GS1在第一方向D1上的寬度可相同於第二內部閘極結構INT2_GS1在第一方向D1上的寬度。
將闡述第二內部閘極結構INT2_GS1作為實例。第二內部閘極結構INT2_GS1的寬度可在位於第二內部閘極結構INT2_GS1下方的第一片材圖案的上表面NS1_US與位於第二內部閘極結構INT2_GS1上方的第一片材圖案的下表面NS1_BS之間的中間（例如，與位於第二內部閘極結構INT2_GS1下方的第一片材圖案的上表面NS1_US及位於第二內部閘極結構INT2_GS1上方的第一片材圖案的下表面NS1_BS等距）處量測，各第一片材圖案的表面在第三方向D3上彼此面對。
作為參照，在圖4中示出第二內部閘極結構INT2_GS1的水平高度處的平面圖。儘管未示出，但當排除其中形成有第一源極/汲極接觸件180的部分時，其他內部閘極結構INT1_GS1及INT3_GS1的水平高度處的平面圖亦可相似於圖4。
圖5示出所述三個第一片材圖案NS1之中位於中心處的第一片材圖案NS1的水平高度處的平面圖。儘管未示出，但當排除其中形成有第一源極/汲極接觸件180的部分時，另一第一片材圖案NS1的水平高度處的平面圖亦可相似於圖5。
第一閘電極120可形成於第一下部圖案BP1上。第一閘電極120可與第一下部圖案BP1相交或交叉。第一閘電極120可包繞第一片材圖案NS1。
第一閘電極120的一部分（part/portion）可位於在第三方向D3上彼此相鄰的第一片材圖案NS1之間。舉例而言，當第一片材圖案NS1包括在第三方向D3上彼此相鄰的下部片材圖案與上部片材圖案時，第一閘電極120的一部分（part/portion）可位於彼此面對的第一下部片材圖案的上表面NS1_US與第一上部片材圖案的下表面NS1_BS之間。此外，第一閘電極120的一部分（part/portion）可位於第一下部圖案的上表面BP1_US與最下部的第一片材圖案的下表面NS1_BS之間。
第一閘電極120可包含金屬、金屬合金、導電金屬氮化物、金屬矽化物、經摻雜半導體材料、導電金屬氧化物及導電金屬氮氧化物中的至少一者。第一閘電極120可包含但並非僅限於例如以下材料中的至少一者：氮化鈦（TiN）、碳化鉭（TaC）、氮化鉭（TaN）、氮化鈦矽（TiSiN）、氮化鉭矽（TaSiN）、氮化鉭鈦（TaTiN）、氮化鈦鋁（TiAlN）、氮化鉭鋁（TaAlN）、氮化鎢（WN）、釕（Ru）、鈦鋁（TiAl）、碳氮化鈦鋁（TiAlC-N）、碳化鈦鋁（TiAlC）、碳化鈦（TiC）、碳氮化鉭（TaCN）、鎢（W）、鋁（Al）、銅（Cu）、鈷（Co）、鈦（Ti）、鉭（Ta）、鎳（Ni）、鉑（Pt）、鎳鉑（Ni-Pt）、鈮（Nb）、氮化鈮（NbN）、碳化鈮（NbC）、鉬（Mo）、氮化鉬（MoN）、碳化鉬（MoC）、碳化鎢（WC）、銠（Rh）、鈀（Pd）、銥（Ir）、鋨（Os）、銀（Ag）、金（Au）、鋅（Zn）、釩（V）及/或其組合。導電金屬氧化物及導電金屬氮氧化物可包括但並非僅限於上述材料的氧化形式。
第一閘電極120可位於第一源極/汲極圖案150的兩側上，此將在下面更詳細地闡述。第一閘極結構GS1可在第一方向D1上位於第一源極/汲極圖案150的第一側及第二側上。
舉例而言，位於第一源極/汲極圖案150的第一側及第二側上的兩個第一閘電極120可為用作電晶體的閘極的正常閘電極。作為另一實例，第一閘電極120中位於第一源極/汲極圖案150的一側上的一個第一閘電極120可用作電晶體的閘極，而位於第一源極/汲極圖案150的另一側上的另一第一閘電極120可為虛設閘電極。
第一閘極絕緣膜130可沿場絕緣膜105的上表面及第一下部圖案的上表面BP1_US延伸。第一閘極絕緣膜130可包繞所述多個第一片材圖案NS1。第一閘極絕緣膜130可沿著第一片材圖案NS1的周邊。第一閘電極120可位於第一閘極絕緣膜130上。第一閘極絕緣膜130可位於第一閘電極120與第一片材圖案NS1之間。第一閘極絕緣膜130的一部分可位於在第三方向D3上相鄰的第一片材圖案NS1之間，且可位於第一下部圖案BP1與第一片材圖案NS1之間。
第一閘極絕緣膜130可包含氧化矽、氧化矽鍺、氧化鍺、氮氧化矽、氮化矽或介電常數較氧化矽高的高介電常數材料。高介電常數材料可包括例如以下材料中的一或多者：氮化硼、氧化鉿、氧化鉿矽、氧化鉿鋁、氧化鑭、氧化鑭鋁、氧化鋯、氧化鋯矽、氧化鉭、氧化鈦、氧化鋇鍶鈦、氧化鋇鈦、氧化鍶鈦、氧化釔、氧化鋁、氧化鉛鈧鉭或鈮酸鉛鋅。
儘管第一閘極絕緣膜130被示出為單個膜，但此實例僅是為便於闡釋起見且本揭露並非僅限於此。第一閘極絕緣膜130可包括多個膜。第一閘極絕緣膜130可包括位於第一片材圖案NS1與第一閘電極120之間的介面層（interfacial layer）、以及高介電常數絕緣膜。
根據一些實施例的半導體裝置可包括使用負電容器的負電容（Negative Capacitance，NC）FET。舉例而言，第一閘極絕緣膜130可包括具有鐵電性質的鐵電材料膜及具有順電性質的順電材料膜。
鐵電材料膜可具有負電容，且順電材料膜可具有正電容。當二或更多個電容器串聯連接且每一電容器的電容具有正值時，總電容自各別電容器中的每一者的電容減小。另一方面，若串聯連接的二或更多個電容器的電容中的至少一者具有負值，則總電容可能大於各別電容中的每一者的絕對值，同時具有正值。
當具有負電容的鐵電材料膜與具有正電容的順電材料膜串聯連接時，串聯連接的鐵電材料膜與順電材料膜的總電容值可增大。使用增大的總電容值，包括鐵電材料膜的電晶體在室溫下可具有低於60毫伏/十倍漏電流（mV/decade）的亞臨限值擺幅（subthreshold swing，SS）。
鐵電材料膜可具有鐵電性質。鐵電材料膜可包含例如以下材料中的至少一者：氧化鉿、氧化鉿鋯、氧化鋇鍶鈦、氧化鋇鈦及氧化鉛鋯鈦。此處，作為實例，氧化鉿鋯可為藉由使用鋯（Zr）對氧化鉿進行摻雜而獲得的材料。作為另一實例，氧化鉿鋯可為鉿（Hf）、鋯（Zr）及氧（O）的化合物。
鐵電材料膜可更包含經摻雜的摻雜劑。舉例而言，摻雜劑可包括以下材料中的至少一者：鋁（Al）、鈦（Ti）、鈮（Nb）、鑭（La）、釔（Y）、鎂（Mg）、矽（Si）、鈣（Ca）、鈰（Ce）、鏑（Dy）、鉺（Er）、釓（Gd）、鍺（Ge）、鈧（Sc）、鍶（Sr）及錫（Sn）。鐵電材料膜中所包含的摻雜劑的類型可端視鐵電材料膜中所包含的鐵電材料的類型而變化。
當鐵電材料膜包含氧化鉿時，鐵電材料膜中所包含的摻雜劑可包括例如釓（Gd）、矽（Si）、鋯（Zr）、鋁（Al）及釔（Y）中的至少一者。
當摻雜劑是鋁（Al）時，鐵電材料膜可包含3原子%（at%）至8原子%的鋁。此處，摻雜劑的比率可為鋁對鉿與鋁之和的比率。
當摻雜劑是矽（Si）時，鐵電材料膜可包含2原子%至10原子%的矽。當摻雜劑是釔（Y）時，鐵電材料膜可包含2原子%至10原子%的釔。當摻雜劑是釓（Gd）時，鐵電材料膜可包含1原子%至7原子%的釓。當摻雜劑是鋯（Zr）時，鐵電材料膜可包含50原子%至80原子%的鋯。
順電材料膜可具有順電性質。順電材料膜可包含例如氧化矽及具有高介電常數的金屬氧化物中的至少一者。順電材料膜中所包含的金屬氧化物可包括但並非僅限於例如氧化鉿、氧化鋯及氧化鋁中的至少一者。
鐵電材料膜與順電材料膜可包含相同的材料。鐵電材料膜可具有鐵電性質，但順電材料膜可不具有鐵電性質。舉例而言，當鐵電材料膜及順電材料膜包含氧化鉿時，鐵電材料膜中所包含的氧化鉿的晶體結構可不同於順電材料膜中所包含的氧化鉿的晶體結構。
鐵電材料膜可具有帶有鐵電性質的厚度。鐵電材料膜的厚度可為但並非僅限於例如0.5奈米至10奈米。由於展現鐵電性質的臨界厚度對於每一鐵電材料而言可能不同，因此鐵電材料膜的厚度可端視鐵電材料而變化。
作為實例，第一閘極絕緣膜130可包括單個鐵電材料膜。作為另一實例，第一閘極絕緣膜130可包括彼此間隔開的多個鐵電材料膜。第一閘極絕緣膜130可具有其中所述多個鐵電材料膜與所述多個順電材料膜交替堆疊的堆疊膜結構。
第一閘極間隔件140可位於第一閘電極120的側壁上。第一閘極間隔件140可不位於第一下部圖案BP1與第一片材圖案NS1之間、以及在第三方向D3上相鄰的第一片材圖案NS1之間。
第一閘極間隔件140可包括內側壁140_ISW、連接側壁140_CSW及外側壁140_OSW。第一閘極間隔件的內側壁140_ISW可面對第一閘電極120的在第二方向D2上延伸的側壁。第一閘極間隔件的內側壁140_ISW可在第二方向D2上延伸。第一閘極間隔件的內側壁140_ISW可為與面對第一層間絕緣膜190的第一閘極間隔件的外側壁140_OSW相對的表面。第一閘極間隔件的連接側壁140_CSW可連接第一閘極間隔件的內側壁140_ISW與第一閘極間隔件的外側壁140_OSW。第一閘極間隔件的連接側壁140_CSW可在第一方向D1上延伸。
第一閘極絕緣膜130可沿第一閘極間隔件的內側壁140_ISW延伸。第一閘極絕緣膜130可接觸第一閘極間隔件的內側壁140_ISW。
第一閘極間隔件140可包含例如氮化矽（SiN）、氮氧化矽（SiON）、氧化矽（SiO 2）、碳氮氧化矽（SiOCN）、硼氮化矽（SiBN）、硼氮氧化矽（SiOBN）、碳氧化矽（SiOC）及/或其組合中的至少一者。儘管第一閘極間隔件140被示出為單個膜，但此實例僅是為便於闡釋起見且本揭露並非僅限於此。
可在第一閘電極120及第一閘極間隔件140上定位第一閘極頂蓋圖案145。第一閘極頂蓋圖案145的上表面可與第一層間絕緣膜190的上表面位於同一平面上。在一些實施例中，與所示實例相比，第一閘極頂蓋圖案145可位於第一閘極間隔件140之間。
第一閘極頂蓋圖案145可包含例如氮化矽（SiN）、氮氧化矽（SiON）、碳氮化矽（SiCN）、碳氮氧化矽（SiOCN）及/或其組合中的至少一者。第一閘極頂蓋圖案145可包含相對於層間絕緣膜190具有蝕刻選擇性的材料。
可在第一主動圖案AP1上形成第一源極/汲極圖案150。第一源極/汲極圖案150可位於第一下部圖案BP1上。第一源極/汲極圖案150可連接至第一片材圖案NS1。第一源極/汲極圖案150可直接接觸第一片材圖案NS1。
第一源極/汲極圖案150可位於第一閘極結構GS1的側表面上。第一源極/汲極圖案150可位於在第一方向D1上彼此相鄰的第一閘極結構GS1之間。在一些實施例中，第一源極/汲極圖案150可位於第一閘極結構GS1的第一側及第二側上。在一些實施例中，且與所示實例相比，第一源極/汲極圖案150可位於第一閘極結構GS1的一側上而不設置於第一閘極結構GS1的另一側上。
第一源極/汲極圖案150可包括於使用第一片材圖案NS1作為通道區的電晶體的源極/汲極中。
第一源極/汲極圖案150可位於第一源極/汲極凹槽150R中。第一源極/汲極圖案150可填充源極/汲極凹槽150R。
第一源極/汲極凹槽150R可在第三方向D3上延伸。第一源極/汲極凹槽150R可界定於在第一方向D1上彼此相鄰的第一閘極結構GS1之間。
第一源極/汲極凹槽150R的底表面可由第一下部圖案BP1界定。第一源極/汲極凹槽150R的側壁可由第一片材圖案NS1以及內部閘極結構INT1_GS1、INT2_GS1及INT3_GS1界定。內部閘極結構INT1_GS1、INT2_GS1及INT3_GS1可界定第一源極/汲極凹槽150R的側壁的部分（part/portion）。在圖4及圖5中，第一源極/汲極凹槽150R包括第一閘極間隔件的連接側壁140_CSW。
內部閘極結構INT1_GS1、INT2_GS1及INT3_GS1可包括面對第一片材圖案的下表面NS1_BS的上表面。內部閘極結構INT1_GS1、INT2_GS1及INT3_GS1包括面對第一片材圖案的上表面NS1_US或第一下部圖案的上表面BP1_US的下表面。內部閘極結構INT1_GS1、INT2_GS1及INT3_GS1包括連接內部閘極結構INT1_GS1、INT2_GS1及INT3_GS1的上表面與內部閘極結構INT1_GS1、INT2_GS1及INT3_GS1的下表面的側壁。內部閘極結構INT1_GS1、INT2_GS1及INT3_GS1的側壁可界定第一源極/汲極凹槽150R的側壁的部分（part/portion）。
在最下部部分處的第一片材圖案NS1與第一下部圖案BP1之間，第一閘極絕緣膜130與第一下部圖案BP1之間的邊界可為第一下部圖案的上表面BP1_US。第一下部圖案的上表面BP1_US可為第三內部閘極結構INT3_GS1與第一下部圖案BP1之間的邊界。第一源極/汲極凹槽150R的底表面可低於第一下部圖案的上表面BP1_US。
在圖2中，第一源極/汲極凹槽150R的側壁可具有波狀形狀或起伏形狀。第一源極/汲極凹槽150R可包括多個寬度延伸區150R_ER。第一源極/汲極凹槽的寬度延伸區150R_ER中的每一者可界定於第一下部圖案的上表面BP1_US上方。
第一源極/汲極凹槽150R的寬度延伸區150R_ER可界定於在第三方向D3上相鄰的一對第一片材圖案NS1之間。第一源極/汲極凹槽的寬度延伸區150R_ER亦可界定於第一下部圖案BP1與第一片材圖案NS1之間。第一源極/汲極凹槽150R的寬度延伸區150R_ER可在第三方向D3上相鄰的一對第一片材圖案NS1之間延伸。第一源極/汲極凹槽的寬度延伸區150R_ER可界定於在第一方向D1上相鄰的內部閘極結構INT1_GS1、INT2_GS1與INT3_GS1之間。
隨著在第三方向D3上距第一下部圖案BP1的上表面BP1_US的距離增大，第一源極/汲極凹槽150R的寬度延伸區150R_ER中的每一者可包括寬度在第一方向D1上增大的部分及寬度在第一方向D1上減小的部分。舉例而言，隨著在第三方向D3上距第一下部圖案BP1的上表面BP1_US的距離增大，第一源極/汲極凹槽的寬度延伸區150R_ER的寬度可增大且然後減小。
在根據一些實施例的半導體裝置中，第一源極/汲極凹槽150R的寬度延伸區150R_ER具有最大寬度的點位於第一片材圖案NS1與第一下部圖案BP1之間（例如，與第一片材圖案NS1及第一下部圖案BP1等距），或者位於在第三方向D3上相鄰的所述一對第一片材圖案NS1之間（例如，與所述一對第一片材圖案NS1等距）。
第一源極/汲極圖案150可直接接觸第一片材圖案NS1及第一下部圖案BP1。第一源極/汲極圖案150的一部分可接觸第一閘極間隔件的連接側壁140_CSW。內部閘極結構INT1_GS1、INT2_GS1及INT3_GS1的第一閘極絕緣膜130可接觸第一源極/汲極圖案150。
第一源極/汲極圖案150可包括半導體襯墊膜151、半導體插入膜152及半導體填充膜153。
半導體襯墊膜151可沿第一源極/汲極凹槽150R形成（例如，連續地形成）。半導體襯墊膜151可沿第一源極/汲極凹槽150R的側壁及第一源極/汲極凹槽150R的底表面延伸。沿著由第一片材圖案NS1界定的第一源極/汲極凹槽150R而形成的半導體襯墊膜151可直接連接至沿著由內部閘極結構INT1_GS1、INT2_GS1及INT3_GS1界定的第一源極/汲極凹槽150R而形成的半導體襯墊膜151。
半導體襯墊膜151可接觸第一片材圖案NS1、第一下部圖案BP1以及內部閘極結構INT1_GS1、INT2_GS1及INT3_GS1。半導體襯墊膜151可接觸內部閘極結構INT1_GS1、INT2_GS1及INT3_GS1的第一閘極絕緣膜130。
半導體襯墊膜151可包括外表面151_OSW及內表面151_ISW。半導體襯墊膜151的外表面151_OSW可接觸第一閘極絕緣膜130、第一片材圖案NS1及第一下部圖案BP1。半導體襯墊膜151的外表面151_OSW可接觸內部閘極結構INT1_GS1、INT2_GS1、INT3_GS1的側壁。半導體襯墊膜的外表面151_OSW可顯示出第一源極/汲極凹槽150R的輪廓。
半導體襯墊膜151的內表面151_ISW可為與半導體襯墊膜151的外表面151_OSW相對的表面。半導體襯墊膜151的內表面151_ISW可為面對半導體填充膜153的表面。
半導體襯墊膜151可覆蓋第一閘極間隔件140的連接側壁140_CSW的一部分。在半導體襯墊膜151與第一片材圖案NS1接觸的部分處，半導體襯墊膜151可在第一方向D1上自第一閘極間隔件140的外側壁140_OSW突出。在半導體襯墊膜151與第一片材圖案NS1接觸的部分中，半導體襯墊膜151的內表面151_ISW可在第一方向D1上自第一閘極間隔件140的外側壁140_OSW突出。
半導體襯墊膜151可界定襯墊凹槽151R。舉例而言，襯墊凹槽151R可由半導體襯墊膜的內表面151_ISW界定。襯墊凹槽151R的側壁可具有波狀形狀或起伏形狀。在圖2及圖6中，襯墊凹槽151R的側壁可為襯墊凹槽151R的位於圖6所示基準線（reference line）F1上方的部分。舉例而言，圖6所示基準線F1的位置可為與圖2所示第一下部圖案的上表面BP1_US對應的位置。
襯墊凹槽151R可包括多個寬度延伸區151R_ER。襯墊凹槽151R的寬度延伸區151R_ER中的每一者可界定於第一下部圖案BP1的上表面BP1_US上方。在根據一些實施例的半導體裝置中，襯墊凹槽151R的寬度延伸區151R_ER可界定於與第一源極/汲極凹槽150R的寬度延伸區150R_ER對應的位置處。
襯墊凹槽151R的寬度延伸區151R_ER可界定於在第三方向D3上相鄰的一對第一片材圖案NS1之間。襯墊凹槽151R的寬度延伸區151R_ER可界定於第一下部圖案BP1與第一片材圖案NS1之間。襯墊凹槽151R的寬度延伸區151R_ER可界定於在第一方向D1上彼此相鄰的內部閘極結構INT1_GS1、INT2_GS1與INT3_GS1之間。
隨著在第三方向D3上距第一下部圖案BP1的上表面BP1_US的距離增大，襯墊凹槽151R的寬度延伸區151R_ER中的每一者可包括寬度在第一方向D1上增大的部分及寬度在第一方向D1上減小的部分。舉例而言，隨著襯墊凹槽的寬度延伸區150R_ER逐漸遠離第一下部圖案的上表面BP1_US，寬度延伸區150R_ER的寬度可增大且然後減小。
在襯墊凹槽151R的寬度延伸區151R_ER中的每一者中，襯墊凹槽151R的寬度延伸區151R_ER具有最大寬度的點可位於第一片材圖案NS1與第一下部圖案BP1之間（例如，與第一片材圖案NS1及第一下部圖案BP1等距），或者位於在第三方向D3上相鄰的一對第一片材圖案NS1之間。
在一些實施例中，且如圖7所示，半導體襯墊膜151可接觸第二內部閘極結構INT2_GS1的整個側壁。儘管未示出，但半導體襯墊膜151亦可接觸第一內部閘極結構INT1_GS1的整個側壁及第三內部閘極結構INT3_GS1的整個側壁。
在一些實施例中，且如圖8所示，可在第二內部閘極結構INT2_GS1與半導體襯墊膜151之間定位半導體殘餘圖案SP_R。半導體殘餘圖案SP_R可接觸第一片材圖案NS1。半導體殘餘圖案SP_R可接觸半導體襯墊膜的外表面151_OSW及第二內部閘極結構INT2_GS1的側壁。
半導體殘餘圖案SP_R可包含例如矽鍺。當半導體襯墊膜151包含矽鍺時，半導體殘餘圖案SP_R的鍺分率大於半導體襯墊膜151的鍺分率。在移除犧牲圖案（圖31所示SC_L）之後，半導體殘餘圖案SP_R可保留下來。
儘管未示出，但半導體殘餘圖案SP_R亦可位於第一內部閘極結構INT1_GS1與半導體襯墊膜151之間，或者位於第三內部閘極結構INT3_GS1與半導體襯墊膜151之間。
在一些實施例中，且如圖9所示，可在第二內部閘極結構INT2_GS1與半導體襯墊膜151之間定位內部閘極空氣隙INT_AG。內部閘極空氣隙INT_AG可位於半導體襯墊膜151與第二內部閘極結構INT2_GS1的第一閘極絕緣膜130之間。內部閘極空氣隙INT_AG可界定於半導體襯墊膜151、第一片材圖案NS1與第二內部閘極結構INT2_GS1之間。
儘管未示出，但當第一閘極絕緣膜130包括介面層及高介電常數絕緣膜時，介面層可形成於與內部閘極空氣隙INT_AG接觸的半導體襯墊膜151上。
另外，儘管未示出，但內部閘極空氣隙INT_AG亦可位於第一內部閘極結構INT1_GS1與半導體襯墊膜151之間，或者位於第三內部閘極結構INT3_GS1與半導體襯墊膜151之間。
半導體插入膜152及半導體填充膜153可位於襯墊凹槽151R內。半導體插入膜152及半導體填充膜153可對襯墊凹槽151R的一些部分進行填充。
半導體插入膜152可位於半導體襯墊膜151上。半導體插入膜152可沿襯墊凹槽151R形成。半導體插入膜152可接觸半導體襯墊膜151。半導體插入膜152接觸半導體襯墊膜151的內表面151_ISW。
在根據一些實施例的半導體裝置中，半導體插入膜152可沿半導體襯墊膜的內表面151_ISW形成（例如，連續地形成）。舉例而言，半導體插入膜152可覆蓋半導體襯墊膜的整個內表面151_ISW。半導體襯墊膜的整個內表面151_ISW可接觸半導體插入膜152。
半導體插入膜152可包括外表面152_OSW及內表面152_ISW。半導體插入膜152的外表面152_OSW可接觸半導體襯墊膜151。半導體插入膜152的外表面152_OSW可接觸半導體襯墊膜151的內表面151_ISW。
半導體襯墊膜151可沿半導體插入膜152的外表面152_OSW形成。舉例而言，半導體襯墊膜151可接觸半導體插入膜的整個外表面152_OSW。
半導體插入膜152的外表面152_OSW可面對第一片材圖案NS1以及內部閘極結構INT1_GS1、INT2_GS1及INT3_GS1。由於半導體襯墊膜151可位於半導體插入膜152與第一片材圖案NS1之間，因此半導體插入膜152的外表面152_OSW可不接觸第一片材圖案NS1。此外，半導體插入膜152的外表面152_OSW可不接觸內部閘極結構INT1_GS1、INT2_GS1及INT3_GS1。
半導體插入膜的內表面152_ISW可為與半導體插入膜的外表面152_OSW相對的表面。半導體插入膜的內表面152_ISW可為面對半導體填充膜153的表面。
半導體插入膜152的內表面152_ISW可界定填充膜凹槽。隨著在第三方向D3上距第一下部圖案BP1的距離增大，填充膜凹槽在第一方向D1上的寬度可增大。
半導體填充膜153可位於半導體襯墊膜151及半導體插入膜152上。半導體插入膜152可位於半導體填充膜153與半導體襯墊膜151之間。半導體填充膜153可對由半導體插入膜的內表面152_ISW界定的填充膜凹槽進行填充。
半導體填充膜153可接觸半導體插入膜152。半導體填充膜153可接觸半導體插入膜152的內表面152_ISW。在根據一些實施例的半導體裝置中，隨著在第三方向D3上距第一下部圖案BP1的距離增大，半導體填充膜153在第一方向D1上的寬度可增大。
當半導體插入膜152覆蓋半導體襯墊膜151的整個內表面151_ISW時，半導體填充膜153可不接觸半導體襯墊膜151。在根據一些實施例的半導體裝置中，半導體填充膜153可不接觸半導體襯墊膜151的內表面151_ISW。
半導體襯墊膜151、半導體插入膜152及半導體填充膜153可各自包含矽鍺。半導體襯墊膜151、半導體插入膜152及半導體填充膜153可各自包括矽鍺膜。半導體襯墊膜151、半導體插入膜152及半導體填充膜153可各自為磊晶半導體膜。
半導體襯墊膜151、半導體插入膜152及半導體填充膜153可各自包含經摻雜的p型雜質。舉例而言，p型雜質可為但並非僅限於硼（B）。
如圖10所示，半導體插入膜152的鍺分率可大於半導體襯墊膜151的鍺分率。半導體插入膜152的鍺分率可小於半導體填充膜153的鍺分率。
將使用圖2及圖6進一步闡述半導體襯墊膜151的形狀及半導體插入膜152的形狀。
半導體襯墊膜151的內表面151_ISW可包括多個第一內部凸狀彎曲區151_ICVR及多個第一內部凹狀彎曲區151_ICCR。
所述多個第一內部凹狀彎曲區151_ICCR可位於襯墊凹槽151R的寬度延伸區151R_ER中。所述多個第一內部凹狀彎曲區151_ICCR可位於在第一方向D1上與內部閘極結構INT1_GS1、INT2_GS1及INT3_GS1的閘電極120交疊或對齊的點處。
所述多個第一內部凸狀彎曲區151_ICVR可位於襯墊凹槽151R的在第三方向D3上相鄰的寬度延伸區151R_ER之間。舉例而言，所述多個第一內部凸狀彎曲區151_ICVR可位於在第一方向D1上與第一片材圖案NS1交疊或對齊的點處。
可在第三方向D3上彼此相鄰的第一內部凹狀彎曲區151_ICCR之間定位第一內部凸狀彎曲區151_ICVR。第一內部凹狀彎曲區151_ICCR可位於在第三方向D3上彼此相鄰的第一內部凸狀彎曲區151_ICVR之間。
所述多個第一內部凸狀彎曲區151_ICVR及所述多個第一內部凹狀彎曲區151_ICCR可位於基準線F1上方。
半導體襯墊膜的外表面151_OSW可包括多個第一外部凸狀彎曲區151_OCVR及多個第一外部凹狀彎曲區151_OCCR。
舉例而言，第一外部凸狀彎曲區151_OCVR可位於與第一內部凹狀彎曲區151_ICCR對應的位置處。第一外部凹狀彎曲區151_OCCR可位於與第一內部凸狀彎曲區151_ICVR對應的位置處。
第一外部凸狀彎曲區151_OCVR可接觸內部閘極結構INT1_GS1、INT2_GS1及INT3_GS1的第一閘極絕緣膜130。第一外部凹狀彎曲區151_OCCR可接觸第一片材圖案NS1。第一外部凹狀彎曲區151_OCCR可例如接觸第一片材圖案NS1的終止端。在如圖2所示的剖視圖中，第一片材圖案NS1可包括在第一方向D1上間隔開的兩個終止端。
所述多個第一外部凸狀彎曲區151_OCVR及所述多個第一外部凹狀彎曲區151_OCCR可位於基準線F1上方。
半導體插入膜152的外表面152_OSW可包括多個第二外部凸狀彎曲區152_OCVR及多個第二外部凹狀彎曲區152_OCCR。
舉例而言，第二外部凸狀彎曲區152_OCVR可位於與第一內部凹狀彎曲區151_ICCR對應的位置處。由於第二外部凸狀彎曲區152_OCVR及第一內部凹狀彎曲區151_ICCR是半導體襯墊膜151與半導體插入膜152之間的邊界，因此第二外部凸狀彎曲區152_OCVR可位於與第一內部凹狀彎曲區151_ICCR相同的位置處。舉例而言，第二外部凹狀彎曲區152_OCCR可位於與第一內部凸狀彎曲區151_ICVR對應的位置處。
所述多個第二外部凸狀彎曲區152_OCVR及所述多個第二外部凹狀彎曲區152_OCCR可位於基準線F1上方。
在根據一些實施例的半導體裝置中，半導體插入膜152的內表面152_ISW可不包括交替設置的凸狀彎曲區與凹狀彎曲區。
源極/汲極蝕刻終止膜185可沿第一閘極間隔件的外側壁140_OSW及第一源極/汲極圖案150的輪廓延伸。儘管未示出，但源極/汲極蝕刻終止膜185可位於場絕緣膜105的上表面上。
源極/汲極蝕刻終止膜185可包含相對於第一層間絕緣膜190具有蝕刻選擇性的材料，此將在下面更詳細地闡述。源極/汲極蝕刻終止膜185可包含例如氮化矽（SiN）、氮氧化矽（SiON）、碳氮氧化矽（SiOCN）、硼氮化矽（SiBN）、硼氮氧化矽（SiOBN）、碳氧化矽（SiOC）及/或其組合中的至少一者。
第一層間絕緣膜190可位於源極/汲極蝕刻終止膜185上。第一層間絕緣膜190可位於第一源極/汲極圖案150上。第一層間絕緣膜190可不覆蓋第一閘極頂蓋圖案145的上表面。舉例而言，第一層間絕緣膜190的上表面可與第一閘極頂蓋圖案145的上表面位於同一平面上，或者換言之，各自與第一下部圖案BP1的上表面BP1_US相距相同的距離。
第一層間絕緣膜190可包含例如氧化矽、氮化矽、氮氧化矽及低介電常數材料中的至少一者。低介電常數材料的實例可包括但並非僅限於氟化正矽酸四乙酯（Fluorinated TetraEthylOrthoSilicate，FTEOS）、氫矽倍半氧烷（Hydrogen SilsesQuioxane，HSQ）、雙苯並環丁烯（Bis-benzoCycloButene BCB）、正矽酸四甲酯（TetraMethylOrthoSilicate，TMOS）、八甲基環四矽氧烷（OctaMethyleyCloTetraSiloxane，OMCTS）、六甲基二矽氧烷（HexaMethylDiSiloxane，HMDS）、硼酸三甲基矽烷基（TriMethylSilyl Borate，TMSB）、二乙醯氧基第三丁基矽氧烷（DiAcetoxyDitertiaryButoSiloxane，DADBS）、磷酸三甲基矽烷基（TriMethylSilyl Phosphate，TMSP）、聚四氟乙烯（PolyTetraFluoroEthylene，PTFE）、東燃矽氮烷（Tonen SilaZen，TOSZ）、氟矽酸鹽玻璃（Fluoride Silicate Glass，FSG）、聚醯亞胺奈米泡沫（例如聚丙烯氧化物）、經碳摻雜氧化矽（Carbon Doped silicon Oxide，CDO）、有機矽酸鹽玻璃（Organo Silicate Glass，OSG）、西奧克（SiLK）、非晶氟化碳、二氧化矽氣凝膠、二氧化矽乾凝膠、介孔二氧化矽及/或其組合。
第一源極/汲極接觸件180可位於第一源極/汲極圖案150上。第一源極/汲極接觸件180可連接至第一源極/汲極圖案150。第一源極/汲極接觸件180可穿過第一層間絕緣膜190及源極/汲極蝕刻終止膜185，且可連接至第一源極/汲極圖案150。
可在第一源極/汲極接觸件180與第一源極/汲極圖案150之間定位第一接觸矽化物膜155。
儘管第一源極/汲極接觸件180被示出為單個膜，但實例僅是為便於闡釋起見且本揭露並非僅限於此。第一源極/汲極接觸件180可包含例如金屬、金屬合金、導電金屬氮化物、導電金屬碳化物、導電金屬氧化物、導電金屬碳氮化物及/或二維（2D）材料中的至少一者。
第一接觸矽化物膜155可包含金屬矽化物材料。
可在第一層間絕緣膜190上定位第二層間絕緣膜191。第二層間絕緣膜191可包含例如氧化矽、氮化矽、氮氧化矽及/或低介電常數材料中的至少一者。
配線結構205可位於第二層間絕緣膜191內。配線結構205可與第一源極/汲極接觸件180連接。配線結構205可包括配線線207及配線通孔206。
儘管配線線207與配線通孔206被示出為彼此不同，但此實例僅是為便於闡釋起見且本揭露並非僅限於此。亦即，在一些實施例中，可在形成配線通孔206之後形成配線線207。作為另一實例，配線通孔206與配線線207可同時形成。
儘管配線線207及配線通孔206各自被示出為單個膜，但此實例僅是為便於闡釋起見且本揭露並非僅限於此。配線線207及配線通孔206可各自包含例如金屬、金屬合金、導電金屬氮化物、導電金屬碳化物、導電金屬氧化物、導電金屬碳氮化物及/或二維（2D）材料中的至少一者。
在一些實施例中，第一源極/汲極接觸件180的連接至配線結構205的部分的上表面可與第一源極/汲極接觸件180的未連接至配線結構205的部分的上表面位於同一平面上，或者換言之，各自與第一下部圖案BP1的上表面BP1_US相距相同的距離。
圖11及圖12是用於闡釋根據一些實施例的半導體裝置的圖。為便於闡釋起見，將主要對與使用圖1至圖10所闡釋者不同之處提供闡釋。
作為參照，圖12是用於闡釋圖11所示半導體襯墊膜及半導體插入膜的形狀的圖。
參照圖11及圖12，在根據一些實施例的半導體裝置中，半導體插入膜152可形成有沿半導體襯墊膜的內表面151_ISW的波狀的或起伏的外表面及內表面。
由半導體插入膜的內表面152_ISW界定的填充膜凹槽可包括寬度延伸區，此可相似於襯墊凹槽151R。
半導體填充膜153可包括至少一或多個凸出部分（bulge portion）。在半導體填充膜153的凸出部分中，隨著在第三方向D3上距第一下部圖案BP1的距離增大，半導體填充膜153在第一方向D1上的寬度可增大且然後減小。
半導體插入膜152的內表面152_ISW可包括多個第二內部凸狀彎曲區152_ICVR及多個第二內部凹狀彎曲區152_ICCR。
舉例而言，第二外部凸狀彎曲區152_OCVR可設置於與第二內部凹狀彎曲區152_ICCR對應的位置處。第二外部凹狀彎曲區152_OCCR可設置於與第二內部凸狀彎曲區152_ICVR對應的位置處。
所述多個第二外部凸狀彎曲區152_OCVR及所述多個第二外部凹狀彎曲區152_OCCR可位於基準線F1上方。
圖13至圖15是用於闡釋根據一些實施例的半導體裝置的圖。為便於闡釋起見，將主要對與使用圖1至圖10所闡釋者不同之處提供闡釋。
作為參照，圖14是沿圖13的線D-D截取且自上方觀察的平面圖。圖15是用於闡釋圖13所示半導體襯墊膜及半導體插入膜的形狀的圖。
參照圖13及圖14，在根據一些實施例的半導體裝置中，第一源極/汲極圖案150可包括在第三方向D3上彼此間隔開的多個半導體插入膜152。
每一半導體插入膜152可位於半導體襯墊膜151與半導體填充膜153之間。每一半導體插入膜152可接觸半導體襯墊膜151及半導體填充膜153。
半導體插入膜152可包括第一子半導體插入膜152BP及第二子半導體插入膜152SP。第一子半導體插入膜152BP可與第二子半導體插入膜152SP間隔開。第一子半導體插入膜152BP可在第三方向D3上與第二子半導體插入膜152SP間隔開。第一子半導體插入膜152BP可與第二子半導體插入膜152SP分隔開且不接觸第二子半導體插入膜152SP。
第一子半導體插入膜152BP可沿襯墊凹槽151R的底表面形成。第一子半導體插入膜152BP可對第一內部凹狀彎曲區151_ICCR的其最下部部分處的部分進行填充。
第二子半導體插入膜152SP可位於襯墊凹槽151R的側壁上。第二子半導體插入膜152SP可位於第一內部凹狀彎曲區151_ICCR中且可對第一內部凹狀彎曲區151_ICCR的一部分進行填充。
所述多個半導體插入膜152中的至少一些半導體插入膜152可位於第一內部凹狀彎曲區151_ICCR中。
第二子半導體插入膜152SP可不完全地覆蓋第一內部凸狀彎曲區151_ICVR。在圖14中，在半導體襯墊膜與第一片材圖案NS1接觸的部分處，半導體插入膜152可不覆蓋半導體襯墊膜的內表面151_ISW。在半導體襯墊膜151與第一片材圖案NS1接觸的部分中，半導體插入膜152可不位於半導體襯墊膜151與半導體填充膜153之間。
界定第一內部凸狀彎曲區151_ICVR的半導體襯墊膜151可位於在第三方向D3上彼此相鄰的第二子半導體插入膜152SP之間。在第三方向D3上彼此相鄰的第二子半導體插入膜152SP可彼此不接觸。界定第一內部凸狀彎曲區151_ICVR的半導體襯墊膜151可位於第一子半導體插入膜152BP與第二子半導體插入膜152SP之間。
由於半導體襯墊膜的整個內表面151_ISW不接觸半導體插入膜152，因此半導體襯墊膜151可接觸半導體填充膜153。半導體襯墊膜151的內表面151_ISW的一部分可接觸半導體插入膜152，且半導體襯墊膜的內表面151_ISW的其餘部分可接觸半導體填充膜153。
圖16是用於闡釋根據一些實施例的半導體裝置的圖。為便於闡釋起見，將主要對與使用圖1至圖10所闡釋者不同之處提供闡釋。
參照圖16，在根據一些實施例的半導體裝置中，第一源極/汲極圖案150包括半導體襯墊膜151及半導體填充膜153。換言之，在一些實施例中，半導體插入膜152可為可選的且因此可被省略。
半導體襯墊膜151的整個內表面151_ISW可接觸半導體填充膜153。
圖17及圖18是用於闡釋根據一些實施例的半導體裝置的圖。圖19及圖20是用於闡釋根據一些實施例的半導體裝置的圖。為便於闡釋起見，將主要對與使用圖1至圖10所闡釋者不同之處提供闡釋。
作為參照，圖18是用於闡釋圖17所示半導體襯墊膜151的形狀的圖。圖20是用於闡釋圖19所示半導體襯墊膜151的形狀的圖。
參照圖17及圖18，在根據一些實施例的半導體裝置中，半導體襯墊膜151的外表面151_OSW可包括多個第一外部平坦區151_OFR及多個第一外部凹狀彎曲區151_OCCR。
第一外部平坦區151_OFR可位於與第一內部凹狀彎曲區151_ICCR對應的位置處。第一外部平坦區151_OFR可接觸內部閘極結構INT1_GS1、INT2_GS1及INT3_GS1的第一閘極絕緣膜130。
第一外部凹狀彎曲區151_OCCR可位於在第三方向D3上彼此相鄰的第一外部平坦區151_OFR之間。第一外部平坦區151_OFR可位於在第三方向D3上彼此相鄰的第一外部凹狀彎曲區151_OCCR之間。
第一外部平坦區151_OFR及所述多個第一外部凹狀彎曲區151_OCCR可位於基準線F1上方。
參照圖19及圖20，在根據一些實施例的半導體裝置中，半導體襯墊膜151的外表面151_OSW可包括多個第一子凹狀彎曲區151_OCCR1及多個第二子凹狀彎曲區151_OCCR2。
舉例而言，第一子凹狀彎曲區151_OCCR1可位於與第一內部凸狀彎曲區151_ICVR對應的位置處。第二子凹狀彎曲區151_OCCR2可設置於與第一內部凹狀彎曲區151_ICCR對應的位置處。
第一子凹狀彎曲區151_OCCR1可接觸第一片材圖案NS1。舉例而言，第一子凹狀彎曲區151_OCCR1可接觸第一片材圖案NS1的端。
第二子凹狀彎曲區151_OCCR2可接觸內部閘極結構INT1_GS1、INT2_GS1及INT3_GS1的第一閘極絕緣膜130。
所述多個第一子凹狀彎曲區151_OCCR1及所述多個第二子凹狀彎曲區151_OCCR2可位於基準線F1上方。
圖21及圖22分別是用於闡釋根據一些實施例的半導體裝置的圖。為便於闡釋起見，將主要對與使用圖1至圖10所闡釋者不同之處提供闡釋。
參照圖21，在根據一些實施例的半導體裝置中，第一源極/汲極接觸件180的未連接至配線結構205的部分的上表面可低於第一閘極頂蓋圖案145的上表面。換言之，第一源極/汲極接觸件180的未連接至配線結構205的部分的上表面相較於第一閘極頂蓋圖案145的上表面距基板100的距離而言可更靠近基板100。
第一源極/汲極接觸件180的連接至配線結構205的部分的上表面可高於第一源極/汲極接觸件180的未連接至配線結構205的部分的上表面。換言之，第一源極/汲極接觸件180的連接至配線結構205的部分的上表面相較於第一源極/汲極接觸件180的未連接至配線結構205的部分的上表面距基板100的距離而言可距基板100更遠。
參照圖22，在根據一些實施例的半導體裝置中，第一源極/汲極接觸件180包括下部源極/汲極接觸件181及上部源極/汲極接觸件182。
上部源極/汲極接觸件182可位於連接至配線結構205的部分中。另一方面，上部源極/汲極接觸件182可不位於未連接至配線結構205的部分中。
配線線207可在不存在配線通孔（圖2所示206）的情況下連接至第一源極/汲極接觸件180。配線結構205可不包括配線通孔（圖2所示206）。
儘管下部源極/汲極接觸件181及上部源極/汲極接觸件182各自被示出為單個膜，但實例僅是為便於闡釋起見且本揭露並非僅限於此。下部源極/汲極接觸件181及上部源極/汲極接觸件182可各自包含例如金屬、金屬合金、導電金屬氮化物、導電金屬碳化物、導電金屬氧化物、導電金屬碳氮化物及二維材料中的至少一者。
圖23至圖25是用於闡釋根據一些實施例的半導體裝置的圖。作為參照，圖23是用於闡述根據一些實施例的半導體裝置的示例性平面圖。圖24及圖25是沿圖23的E-E截取的剖視圖。
此外，沿圖23的A-A截取的剖視圖可相同於圖2、圖11、圖13、圖16、圖17及圖19中的一者。另外，圖23的第一區I的說明可實質上相同於使用圖1至圖22所闡述者。因此，將主要對圖23的第三區III提供以下說明。
參照圖23至圖25，根據一些實施例的半導體裝置可包括第一主動圖案AP1、多個第一閘極結構GS1、第一源極/汲極圖案150、第二主動圖案AP2、多個第二閘極結構GS2及第二源極/汲極圖案250。
基板100可包括第一區I及第二區II。第一區I可為其中形成有PMOS的區，且第二區II可為其中形成有n型金屬氧化物半導體（n-type metal oxide semiconductor，NMOS）的區。
第一主動圖案AP1、所述多個第一閘極結構GS1及第一源極/汲極圖案150可位於基板100的第一區I中。第二主動圖案AP2、所述多個第二閘極結構GS2及第二源極/汲極圖案250可位於基板100的第二區II上。
第二主動圖案AP2可包括第二下部圖案BP2及多個第二片材圖案NS2。所述多個第二片材圖案NS2可位於第二下部圖案BP2的上表面BP2_US上。每一第二片材圖案NS2可包括在第三方向D3上彼此相對的上表面NS2_US與下表面NS2_BS。
第二下部圖案BP2及第二片材圖案NS2中的每一者可包含作為元素半導體材料的矽或鍺、IV-IV族化合物半導體或III-V族化合物半導體中的一者。在根據一些實施例的半導體裝置中，第二下部圖案BP2可為包含矽的矽下部圖案，且第二片材圖案NS2可為包含矽的矽片材圖案。
所述多個第二閘極結構GS2可位於基板100上。第二閘極結構GS2可位於第二主動圖案AP2上。第二閘極結構GS2可與第二主動圖案AP2相交或交叉。第二閘極結構GS2可與第二下部圖案BP2相交。第二閘極結構GS2可包繞相應的第二片材圖案NS2。第二閘極結構GS2可包括多個內部閘極結構INT1_GS2、INT2_GS2及INT3_GS2，所述多個內部閘極結構INT1_GS2、INT2_GS2及INT3_GS2位於在第三方向D3上彼此相鄰的第二片材圖案NS2之間，且位於第二下部圖案BP2與第二片材圖案NS2之間。第二閘極結構GS2可包括例如第二閘電極220、第二閘極絕緣膜230、第二閘極間隔件240及第二閘極頂蓋圖案245。
在圖24中，第二閘極間隔件240不位於所述多個內部閘極結構INT1_GS2、INT2_GS2及INT3_GS2與第二源極/汲極圖案250之間。內部閘極結構INT1_GS2、INT2_GS2及INT3_GS2中所包括的第二閘極絕緣膜230可接觸第二源極/汲極圖案250。
在圖25中，第二閘極結構GS2可包括內部間隔件240_IN。內部間隔件240_IN可位於在第三方向D3上彼此相鄰的第二片材圖案NS2之間，且位於第二下部圖案BP2與第二片材圖案NS2之間。內部間隔件240_IN可接觸內部閘極結構INT1_GS2、INT2_GS2及INT3_GS2中所包括的第二閘極絕緣膜230。內部間隔件240_IN可界定第二源極/汲極凹槽250R的一部分（part/portion）。
可在第二主動圖案AP2上形成第二源極/汲極圖案250。第二源極/汲極圖案250可形成於第二下部圖案BP2上。第二源極/汲極圖案250可連接至第二片材圖案NS2。第二源極/汲極圖案250可包括於使用第二片材圖案NS2作為通道區的電晶體的源極/汲極中。
第二源極/汲極圖案250可位於第二源極/汲極凹槽250R內。第二源極/汲極凹槽250R的底表面可由第二下部圖案BP2界定。第二源極/汲極凹槽250R的側壁可由第二奈米片材NS3及第二閘極結構GS3界定。
在圖24中，第二源極/汲極凹槽250R可包括多個寬度延伸區250R_ER。第二源極/汲極凹槽的寬度延伸區250R_ER中的每一者可界定於第二下部圖案的上表面BP2_US上方。
在圖25中，第二源極/汲極凹槽250R不包括多個寬度延伸區（圖24所示250R_ER）。第二源極/汲極凹槽250R的側壁可不具有波狀形狀或起伏形狀。第二源極/汲極凹槽250R的側壁的上部部分可在第一方向D1上具有隨著在第三方向D3上距第二下部圖案BP2的距離增大而減小的寬度。
第二源極/汲極圖案250可包括磊晶圖案。第二源極/汲極圖案250可包含例如作為元素半導體材料的矽或鍺。此外，第二源極/汲極圖案250可包含包括碳（C）、矽（Si）、鍺（Ge）及錫（Sn）中的至少二或更多者的二元化合物或三元化合物、或者藉由使用IV族元素對該些元素進行摻雜而獲得的化合物。舉例而言，第二源極/汲極圖案250可包含但並非僅限於矽、矽鍺、碳化矽及類似材料。
第二源極/汲極圖案250可包含摻雜至半導體材料中的雜質。舉例而言，第二源極/汲極圖案250可包含n型雜質。經摻雜的n型雜質可包括磷（P）、砷（As）、銻（Sb）及鉍（Bi）中的至少一者。
第二源極/汲極接觸件280可位於第二源極/汲極圖案250上。第二源極/汲極接觸件280可連接至第二源極/汲極圖案250。可在第二源極/汲極接觸件280與第二源極/汲極圖案250之間進一步設置第二接觸矽化物膜255。
圖26至圖32是用於闡述根據一些實施例的製作半導體裝置的方法的中間步驟圖。作為參照，圖26至圖32可為沿圖1的A-A截取的剖視圖。
參照圖26，可在基板100上形成第一下部圖案BP1及上部圖案結構U_AP。
上部圖案結構U_AP可位於第一下部圖案BP1上。上部圖案結構U_AP可包括交替堆疊於第一下部圖案BP1上的多個犧牲圖案SC_L與多個主動圖案ACT_L。
舉例而言，犧牲圖案SC_L可包括矽鍺膜。主動圖案ACT_L可包括矽膜。
隨後，可在上部圖案結構U_AP上形成虛設閘極絕緣膜130p、虛設閘電極120p及虛設閘極頂蓋膜120_HM。虛設閘極絕緣膜130p可包含但並非僅限於例如氧化矽。虛設閘電極120p可包含但並非僅限於例如複晶矽。虛設閘極頂蓋膜120_HM可包含但並非僅限於例如氮化矽。
可在第一虛設閘電極120p的側壁上形成閘極前間隔件（pre-gate spacer）140p。
參照圖27及圖28，可使用虛設閘電極120p作為遮罩在上部圖案結構U_AP中形成第一源極/汲極凹槽150R。
第一源極/汲極凹槽150R的一部分可形成於第一下部圖案BP1內。第一源極/汲極凹槽150R的底表面可由第一下部圖案BP1界定。
在如圖27所示形成第一源極/汲極凹槽150R之後，可進一步對犧牲圖案SC_L進行蝕刻。可相應地形成第一源極/汲極凹槽150R的寬度延伸區150R_ER。
第一源極/汲極凹槽150R可包括多個寬度延伸區150R_ER。第一源極/汲極凹槽150R的側壁可具有波狀形狀或起伏形狀。然而，用於製作包括多個寬度延伸區150R_ER的第一源極/汲極凹槽150R的方法並非僅限於上述方法。
參照圖29，可在第一下部圖案BP1上形成半導體襯墊膜151。
半導體襯墊膜151可沿第一源極/汲極凹槽150R的側壁及底表面形成，且半導體襯墊膜151可與第一源極/汲極凹槽150R的側壁及底表面共形。
半導體襯墊膜151可界定與波狀的或起伏的第一源極/汲極凹槽150R的側壁對應的襯墊凹槽151R。襯墊凹槽151R的側壁可具有與第一源極/汲極凹槽150R的側壁相似的波狀形狀或起伏形狀。襯墊凹槽151R可包括多個寬度延伸區151R_ER。
可利用磊晶生長方法形成半導體襯墊膜151。
參照圖30，可在半導體襯墊膜151上形成半導體插入膜152及半導體填充膜153。半導體插入膜152及半導體填充膜153可形成於襯墊凹槽151R內。
舉例而言，半導體插入膜152可沿襯墊凹槽151R的輪廓形成（例如，連續地形成）。在一些實施例中，且與圖30所示實例相比，半導體插入膜152可端視半導體插入膜152的生長條件而形成為如圖11所示的形狀。作為另一實例，半導體插入膜152可形成為如圖13所示的形狀。
半導體插入膜152及半導體填充膜153可各自利用磊晶生長方法形成。
參照圖31，可在第一源極/汲極圖案150上依序形成源極/汲極蝕刻終止膜185及層間絕緣膜190。
隨後，可移除層間絕緣膜190的一部分、源極/汲極蝕刻終止膜185的一部分及虛設閘極頂蓋膜120_HM以暴露出虛設閘電極120p的上表面。可形成第一閘極間隔件140，同時暴露出虛設閘電極120p的上表面。
參照圖31及圖32，藉由移除虛設閘極絕緣膜130p及虛設閘電極120p，可暴露出位於第一閘極間隔件140之間的上部圖案結構U_AP。
此後，可移除犧牲圖案SC_L以形成第一片材圖案NS1。第一片材圖案NS1連接至第一源極/汲極圖案150。相應地形成包括第一下部圖案BP1及第一片材圖案NS1的第一主動圖案AP1。
此外，可移除犧牲圖案SC_L以在第一閘極間隔件140之間形成閘極溝渠120t。當移除犧牲圖案SC_L時，可暴露出第一源極/汲極圖案150的一部分。
在一些實施例中，且與所示實例相比，亦可移除包含矽鍺的半導體襯墊膜151的一部分，同時移除犧牲圖案SC_L。在此種情形中，半導體襯墊膜151的外側壁可具有與圖17及圖19中的一者相同的形狀。
在圖4及圖5中，半導體襯墊膜151在內部閘極結構INT1_GS1、INT2_GS1及INT3_GS1的與第一閘極絕緣膜130接觸的部分處的厚度可與半導體襯墊膜151在內部閘極結構INT1_GS1、INT2_GS1及INT3_GS1與第一片材圖案NS1接觸的部分處的厚度同樣大。
同時，當移除犧牲圖案SC_L時，用於移除犧牲圖案SC_L的蝕刻劑可滲透過第一閘極間隔件的連接側壁（圖4所示140_CSW）附近。由於滲透的蝕刻劑可對半導體插入膜152及/或半導體填充膜153進行蝕刻，因此半導體裝置的可靠性及效能可能會降低。
然而，由於半導體襯墊膜151共形地形成，因此半導體襯墊膜151在第一方向D1上的厚度可增大，其中在第一方向D1上，半導體襯墊膜151接觸第一閘極間隔件的連接側壁140_CSW。
隨著半導體襯墊膜151與第一閘極間隔件140之間的接觸厚度增大，可防止用於移除犧牲圖案SC_L的蝕刻劑經由第一閘極間隔件的連接側壁140_CSW滲透至半導體插入膜152及/或半導體填充膜153。因此，可防止半導體插入膜152及/或半導體填充膜153被蝕刻劑蝕刻。
接下來，參照圖2，可在閘極溝渠120t內形成第一閘極絕緣膜130及第一閘電極120。此外，可形成第一閘極頂蓋圖案145。
綜合以上詳細說明所述，熟習此項技術者應理解，可在實質上不背離本發明概念的原理的條件下對較佳實施例進行諸多變化及修改。因此，本發明概念所揭露的較佳實施例僅用於一般性及說明性意義而不是出於限制目的。
100:基板 105:場絕緣膜 120:第一閘電極/閘電極 120_HM:虛設閘極頂蓋膜 120p:虛設閘電極 120t:閘極溝渠 130:第一閘極絕緣膜 130p:虛設閘極絕緣膜 140:第一閘極間隔件 140_CSW:連接側壁 140_ISW:內側壁 140_OSW:外側壁 140p:閘極前間隔件 145:第一閘極頂蓋圖案 150:第一源極/汲極圖案 150R:第一源極/汲極凹槽/源極/汲極凹槽 150R_ER、151R_ER、250R_ER:寬度延伸區 151:半導體襯墊膜 151_ICCR:第一內部凹狀彎曲區 151_ICVR:第一內部凸狀彎曲區 151_ISW、152_ISW:內表面 151_OCCR:第一外部凹狀彎曲區 151_OCCR1:第一子凹狀彎曲區 151_OCCR2:第二子凹狀彎曲區 151_OCVR:第一外部凸狀彎曲區 151_OFR:第一外部平坦區 151_OSW、152_OSW:外表面 151R:襯墊凹槽 152:半導體插入膜 152_ICCR:第二內部凹狀彎曲區 152_ICVR:第二內部凸狀彎曲區 152_OCCR:第二外部凹狀彎曲區 152_OCVR:第二外部凸狀彎曲區 152BP:第一子半導體插入膜 152SP:第二子半導體插入膜 153:半導體填充膜 155:第一接觸矽化物膜 180:第一源極/汲極接觸件 181:下部源極/汲極接觸件 182:上部源極/汲極接觸件 185:源極/汲極蝕刻終止膜 190:層間絕緣膜/第一層間絕緣膜 191:層間絕緣膜/第二層間絕緣膜 205:配線結構 206:配線通孔 207:配線線 220:第二閘電極 230:第二閘極絕緣膜 240:第二閘極間隔件 240_IN:內部間隔件 245:第二閘極頂蓋圖案 250:第二源極/汲極圖案 250R:第二源極/汲極凹槽 255:第二接觸矽化物膜 280:第二源極/汲極接觸件 A-A、B-B、C-C、D-D、E-E:線 ACT_L:主動圖案 AP1:第一主動圖案 AP2:第二主動圖案 BP1:第一下部圖案 BP1_US、BP2_US、NS1_US、NS2_US:上表面 BP2:第二下部圖案 D1:第一方向 D2:第二方向 D3:第三方向 F1:基準線 GS1:第一閘極結構 GS2:第二閘極結構 I:第一區 II:第二區 INT_AG:內部閘極空氣隙 INT1_GS1:內部閘極結構/第一內部閘極結構 INT1_GS2、INT2_GS2、INT3_GS2:內部閘極結構 INT2_GS1:內部閘極結構/第二內部閘極結構 INT3_GS1:內部閘極結構/第三內部閘極結構 NS1:第一片材圖案 NS1_BS、NS2_BS:下表面 NS2:第二片材圖案 P:區 SC_L:犧牲圖案 SP_R:半導體殘餘圖案 U_AP:上部圖案結構
藉由參照附圖詳細闡述本揭露的例示性實施例，本揭露的以上及其他態樣及特徵將變得更加顯而易見，在附圖中： 圖1是用於闡釋根據一些實施例的半導體裝置的示例性平面圖。 圖2及圖3是沿圖1的A-A及B-B截取的剖視圖。 圖4及圖5是沿圖2的C-C及D-D截取的平面圖。 圖6是用於闡釋圖2所示半導體襯墊膜及半導體插入膜的形狀的圖。 圖7至圖9是根據一些實施例的圖2的區P的放大圖。 圖10是用於闡釋圖2所示第一源極/汲極圖案的鍺分率的圖。 圖11及圖12是用於闡釋根據一些實施例的半導體裝置的圖。 圖13至圖15是用於闡釋根據一些實施例的半導體裝置的圖。 圖16是用於闡釋根據一些實施例的半導體裝置的圖。 圖17及圖18是用於闡釋根據一些實施例的半導體裝置的圖。 圖19及圖20是用於闡釋根據一些實施例的半導體裝置的圖。 圖21及圖22分別是用於闡釋根據一些實施例的半導體裝置的圖。 圖23至圖25是用於闡釋根據一些實施例的半導體裝置的圖。 圖26至圖32是用於闡述根據一些實施例的製作半導體裝置的方法的中間步驟圖。
100:基板
120:第一閘電極/閘電極
130:第一閘極絕緣膜
140:第一閘極間隔件
145:第一閘極頂蓋圖案
150:第一源極/汲極圖案
150R:第一源極/汲極凹槽/源極/汲極凹槽
150R_ER、151R_ER:寬度延伸區
151:半導體襯墊膜
151_ISW、152_ISW:內表面
151_OSW、152_OSW:外表面
151R:襯墊凹槽
152:半導體插入膜
153:半導體填充膜
155:第一接觸矽化物膜
180:第一源極/汲極接觸件
185:源極/汲極蝕刻終止膜
190:層間絕緣膜/第一層間絕緣膜
191:層間絕緣膜/第二層間絕緣膜
205:配線結構
206:配線通孔
207:配線線
A-A、C-C、D-D:線
AP1:第一主動圖案
BP1:第一下部圖案
BP1_US、NS1_US:上表面
D1:第一方向
D2:第二方向
D3:第三方向
GS1:第一閘極結構
INT1_GS1:內部閘極結構/第一內部閘極結構
INT2_GS1:內部閘極結構/第二內部閘極結構
INT3_GS1:內部閘極結構/第三內部閘極結構
NS1:第一片材圖案
NS1_BS:下表面
P:區

Claims (20)

  1. 一種半導體裝置，包括： 主動圖案，包括下部圖案及多個片材圖案，所述下部圖案在第一方向上延伸，所述多個片材圖案在垂直於所述第一方向的第二方向上與所述下部圖案間隔開； 多個閘極結構，位於所述下部圖案上且在所述第一方向上彼此間隔開，所述多個閘極結構中的每一閘極結構包括閘電極及閘極絕緣膜；以及 源極/汲極圖案，位於在所述第一方向上彼此相鄰的一對所述閘極結構之間，所述源極/汲極圖案包括半導體襯墊膜及位於所述半導體襯墊膜上的半導體填充膜， 其中所述半導體襯墊膜及所述半導體填充膜包含矽鍺， 其中所述半導體襯墊膜的鍺分率小於所述半導體填充膜的鍺分率， 其中所述半導體襯墊膜包括與所述多個片材圖案接觸的外表面及面對所述半導體填充膜的內表面， 其中由所述半導體襯墊膜的所述內表面界定的襯墊凹槽包括多個寬度延伸區，並且 其中所述寬度延伸區中的每一寬度延伸區在所述第一方向上的寬度隨著在所述第二方向上距所述下部圖案的上表面的距離增大而增大且然後減小。
  2. 如請求項1所述的半導體裝置，其中所述半導體襯墊膜的所述內表面包括多個凸狀彎曲區及多個凹狀彎曲區。
  3. 如請求項1所述的半導體裝置，其中所述寬度延伸區中的第一寬度延伸區在所述第二方向上位於下部片材圖案與上部片材圖案之間，且其中所述第一寬度延伸區在所述第一方向上具有最大寬度的點位於所述下部片材圖案與所述上部片材圖案之間。
  4. 如請求項1所述的半導體裝置，其中所述源極/汲極圖案更包括沿所述半導體襯墊膜的所述內表面形成的半導體插入膜， 其中所述半導體插入膜包含矽鍺，且 其中所述半導體插入膜的鍺分率處於所述半導體襯墊膜的所述鍺分率與所述半導體填充膜的所述鍺分率之間。
  5. 如請求項4所述的半導體裝置，其中所述半導體填充膜在所述第一方向上的寬度隨著在所述第二方向上距所述下部圖案的距離增大而增大。
  6. 如請求項4所述的半導體裝置，其中所述半導體插入膜包括面對所述半導體襯墊膜的所述內表面的外表面及面對所述半導體填充膜的內表面，且 其中所述半導體插入膜的所述內表面包括多個凸狀彎曲區及多個凹狀彎曲區。
  7. 如請求項1所述的半導體裝置，其中所述源極/汲極圖案更包括在所述第二方向上彼此間隔開的多個半導體插入膜， 其中所述半導體插入膜中的每一半導體插入膜位於所述半導體襯墊膜與所述半導體填充膜之間， 其中所述半導體插入膜中的每一半導體插入膜包含矽鍺，並且 其中所述半導體插入膜中的每一半導體插入膜的鍺分率大於所述半導體襯墊膜的所述鍺分率且小於所述半導體填充膜的所述鍺分率。
  8. 如請求項7所述的半導體裝置，其中所述半導體填充膜接觸所述半導體襯墊膜。
  9. 如請求項7所述的半導體裝置，其中所述半導體襯墊膜的所述內表面包括多個凸狀彎曲區及多個凹狀彎曲區，且 其中所述半導體插入膜中的一者的至少一部分位於所述凹狀彎曲區中的一者中。
  10. 如請求項1所述的半導體裝置，其中所述半導體襯墊膜的整個所述內表面接觸所述半導體填充膜。
  11. 如請求項1所述的半導體裝置，其中所述半導體襯墊膜的所述外表面包括多個凸狀彎曲區及多個凹狀彎曲區， 其中所述凹狀彎曲區中的一者接觸所述多個片材圖案中的對應一者，且 其中所述凸狀彎曲區中的一者接觸所述閘電極中的一者的所述閘極絕緣膜中的一者。
  12. 如請求項1所述的半導體裝置，其中所述半導體襯墊膜的所述外表面包括多個平坦區及多個凹狀彎曲區， 其中所述凹狀彎曲區中的一者接觸所述多個片材圖案中的對應一者，且 其中所述平坦區中的一者接觸所述閘電極中的一者的所述閘極絕緣膜中的一者。
  13. 如請求項1所述的半導體裝置，其中所述半導體襯墊膜的所述外表面包括多個第一凹狀彎曲區及多個第二凹狀彎曲區， 其中所述第一凹狀彎曲區中的一者接觸所述多個片材圖案中的一者，且 其中所述第二凹狀彎曲區中的一者接觸所述閘電極中的一者的所述閘極絕緣膜中的一者。
  14. 一種半導體裝置，包括： 主動圖案，包括下部圖案及多個片材圖案，所述下部圖案在第一方向上延伸，所述多個片材圖案在垂直於所述第一方向的第二方向上與所述下部圖案間隔開； 多個閘極結構，位於所述下部圖案上且在所述第一方向上彼此間隔開，所述多個閘極結構中的每一閘極結構包括閘電極及閘極絕緣膜；以及 源極/汲極圖案，位於在所述第一方向上彼此相鄰的一對所述閘極結構之間，所述源極/汲極圖案包括半導體插入膜及位於所述半導體插入膜上的半導體填充膜， 其中所述半導體插入膜及所述半導體填充膜包含矽鍺， 其中所述半導體插入膜的鍺分率小於所述半導體填充膜的鍺分率， 其中所述半導體插入膜包括與所述半導體填充膜接觸的內表面及面對所述多個片材圖案的外表面， 其中所述半導體插入膜的所述外表面包括多個第一凸狀彎曲區及多個第一凹狀彎曲區，並且 其中所述半導體插入膜的所述外表面不接觸所述多個片材圖案。
  15. 如請求項14所述的半導體裝置，其中所述半導體插入膜的所述內表面包括多個第二凸狀彎曲區及多個第二凹狀彎曲區。
  16. 如請求項14所述的半導體裝置，其中所述半導體填充膜在所述第一方向上的寬度隨著在所述第二方向上距所述下部圖案的距離增大而增大。
  17. 如請求項14所述的半導體裝置，其中所述源極/汲極圖案包括環繞所述半導體插入膜的所述外表面且與所述半導體插入膜接觸的半導體襯墊膜，並且 其中所述半導體襯墊膜接觸所述多個片材圖案及所述下部圖案。
  18. 一種半導體裝置，包括： 主動圖案，包括下部圖案及多個片材圖案，所述下部圖案在第一方向上延伸，所述片材圖案在垂直於所述第一方向的第二方向上與所述下部圖案間隔開； 多個閘極結構，位於所述下部圖案上且在所述第一方向上間隔開，所述多個閘極結構中的每一閘極結構包括閘電極及閘極絕緣膜；以及 源極/汲極圖案，位於在所述第一方向上彼此相鄰的一對所述閘極結構之間， 其中所述多個閘極結構中的每一閘極結構包括內部閘極結構，所述內部閘極結構在所述第二方向上位於所述下部圖案與所述片材圖案之間且位於在所述第二方向上彼此相鄰的每一對所述片材圖案之間，每一內部閘極結構包括所述閘電極及所述閘極絕緣膜， 其中所述源極/汲極圖案包括半導體襯墊膜、位於所述半導體襯墊膜上的半導體填充膜及位於所述半導體襯墊膜與所述半導體填充膜之間的半導體插入膜， 其中所述半導體襯墊膜、所述半導體插入膜及所述半導體填充膜包含矽鍺， 其中所述半導體插入膜的鍺分率大於所述半導體襯墊膜的鍺分率且小於所述半導體填充膜的鍺分率， 其中所述半導體襯墊膜包括與所述片材圖案及所述內部閘極結構接觸的外表面及與所述半導體插入膜接觸的內表面，並且 其中所述半導體襯墊膜的所述內表面包括多個凸狀彎曲區及多個凹狀彎曲區。
  19. 如請求項18所述的半導體裝置，其中所述半導體插入膜包括在所述第二方向上間隔開的多個子半導體插入膜。
  20. 如請求項18所述的半導體裝置，其中所述半導體插入膜與所述半導體襯墊膜的所述內表面共形。
TW112114138A 2022-06-22 2023-04-14 半導體裝置 TW202401591A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220075952A KR20230174835A (ko) 2022-06-22 2022-06-22 반도체 장치
KR10-2022-0075952 2022-06-22

Publications (1)

Publication Number Publication Date
TW202401591A true TW202401591A (zh) 2024-01-01

Family

ID=89218420

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112114138A TW202401591A (zh) 2022-06-22 2023-04-14 半導體裝置

Country Status (4)

Country Link
US (1) US20230420519A1 (zh)
KR (1) KR20230174835A (zh)
CN (1) CN117276322A (zh)
TW (1) TW202401591A (zh)

Also Published As

Publication number Publication date
KR20230174835A (ko) 2023-12-29
CN117276322A (zh) 2023-12-22
US20230420519A1 (en) 2023-12-28

Similar Documents

Publication Publication Date Title
US20220181498A1 (en) Semiconductor device
US11916123B2 (en) Semiconductor device
US20240063306A1 (en) Semiconductor devices
KR20220086217A (ko) 반도체 장치
US11990552B2 (en) Semiconductor devices
TW202243264A (zh) 半導體裝置
KR20220124426A (ko) 반도체 장치 및 이의 제조 방법
US20240038841A1 (en) Semiconductor device and method for fabricating the same
US20220254881A1 (en) Semiconductor device
US11978770B2 (en) Semiconductor device
KR20230141032A (ko) 반도체 장치 및 이의 제조 방법
TW202401591A (zh) 半導體裝置
US20240145541A1 (en) Semiconductor device
US20230395668A1 (en) Semiconductor device with deep silicide film
US20230058991A1 (en) Semiconductor device
US20230207654A1 (en) Semiconductor device and method for fabricating the same
US20240006409A1 (en) Semiconductor device and method for fabricating the same
US20240138137A1 (en) Semiconductor device
US20240136430A1 (en) Semiconductor device
US20230352591A1 (en) Semiconductor device
US20220406892A1 (en) Semiconductor device
US20230122379A1 (en) Semiconductor device and method for manufacturing the same
US20230108041A1 (en) Semiconductor device
US20220302109A1 (en) Semiconductor device and method for fabricating the same
US20220310811A1 (en) Semiconductor device and method for fabricating the same