TW202232766A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW202232766A
TW202232766A TW111100100A TW111100100A TW202232766A TW 202232766 A TW202232766 A TW 202232766A TW 111100100 A TW111100100 A TW 111100100A TW 111100100 A TW111100100 A TW 111100100A TW 202232766 A TW202232766 A TW 202232766A
Authority
TW
Taiwan
Prior art keywords
gate
pattern
active
gate cap
film
Prior art date
Application number
TW111100100A
Other languages
English (en)
Inventor
朴柱勳
鄭元哲
金辰昱
裵德漢
嚴命允
李寅烈
鄭潤永
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202232766A publication Critical patent/TW202232766A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種半導體裝置包括：主動圖案，在基板上在第一方向上延伸；閘極結構，位於主動圖案上且具有閘極電極及位於閘極電極上的閘極頂蓋圖案，閘極電極在第二方向上延伸且與主動圖案相交，閘極頂蓋圖案包括閘極頂蓋襯墊及閘極頂蓋填充膜，閘極頂蓋襯墊界定閘極頂蓋凹槽，所述閘極頂蓋襯墊具有沿著閘極電極的上表面延伸的水平部分以及在與第一方向及第二方向相交的第三方向上自水平部分延伸的垂直部分，閘極頂蓋填充膜位於閘極頂蓋襯墊上且填充閘極頂蓋凹槽；磊晶圖案，位於主動圖案上且相鄰於閘極結構；閘極接觸件，位於閘極電極上且連接至閘極電極；以及主動接觸件，位於磊晶圖案上且連接至磊晶圖案。

Description

半導體裝置
本揭露是有關於一種半導體裝置。 [相關申請案的交叉參考]
本申請案主張在2021年2月8日在韓國智慧財產局提出申請的韓國專利申請案第10-2021-0017279號的權益，所述韓國專利申請案的揭露內容全文併入本案供參考。
作為用於增大半導體裝置的密度的按比例縮放技術中的一者，提出一種多閘極電晶體，在所述多閘極電晶體中在基板上形成有鰭形狀或奈米線形狀的多通道主動圖案（或矽本體）且在多通道主動圖案的表面上形成有閘極。由於此種多閘極電晶體利用三維通道，因此容易實行按比例縮放。此外，即使當多閘極電晶體的閘極長度未增大時，電流控制能力亦可得到改善。此外，可有效地抑制通道區的電位受汲極電壓影響的短通道效應（short channel effect，SCE）。
根據本揭露的一個態樣，提供一種半導體裝置，所述半導體裝置包括：主動圖案，在基板上在第一方向上延伸；第一閘極結構，放置於所述主動圖案上且包括第一閘極電極及位於所述第一閘極電極上的第一閘極頂蓋圖案，所述第一閘極電極與所述主動圖案相交，所述第一閘極電極在與所述第一方向相交的第二方向上延伸；第二閘極結構，在所述第二方向上延伸且在所述第一方向上與所述第一閘極結構間隔開；第一磊晶圖案，在所述主動圖案上放置於所述第一閘極結構與所述第二閘極結構之間；閘極接觸件，在所述第一閘極電極上連接至所述第一閘極電極；以及第一主動接觸件，在所述第一磊晶圖案上連接至所述第一磊晶圖案，其中所述第一閘極頂蓋圖案包括第一閘極頂蓋襯墊及第一閘極頂蓋填充膜，所述第一閘極頂蓋襯墊界定第一閘極頂蓋凹槽，所述第一閘極頂蓋填充膜在所述第一閘極頂蓋襯墊上填充所述第一閘極頂蓋凹槽，所述第一閘極頂蓋襯墊包括第一水平部分及第一垂直部分，所述第一水平部分沿著所述第一閘極電極的上表面延伸，所述第一垂直部分在與所述第一方向及所述第二方向相交的第三方向上自所述第一閘極頂蓋襯墊的所述第一水平部分延伸。
根據本揭露的另一態樣，提供一種半導體裝置，所述半導體裝置包括：主動圖案，在基板上在第一方向上延伸；第一閘極結構，放置於所述主動圖案上且包括第一閘極電極及位於所述第一閘極電極上的第一閘極頂蓋圖案，所述第一閘極結構與所述主動圖案相交，所述第一閘極電極在與所述第一方向相交的第二方向上延伸；第二閘極結構，在所述第二方向上延伸且在所述第一方向上與所述第一閘極結構間隔開；第一磊晶圖案，在所述主動圖案上放置於所述第一閘極結構與所述第二閘極結構之間；以及第一主動接觸件，在所述第一磊晶圖案上連接至所述第一磊晶圖案，其中所述第一閘極頂蓋圖案包括第一閘極頂蓋襯墊及第一閘極頂蓋填充膜，所述第一閘極頂蓋襯墊界定第一閘極頂蓋凹槽，所述第一閘極頂蓋填充膜在所述第一閘極頂蓋襯墊上填充所述第一閘極頂蓋凹槽，且所述第一閘極頂蓋襯墊放置於所述第一主動接觸件的側壁的一部分上且延伸至所述第一主動接觸件的上表面。
根據本揭露的另一態樣，提供一種半導體裝置，所述半導體裝置包括：主動圖案，在基板上在第一方向上延伸；第一閘極結構，放置於所述主動圖案上且包括第一閘極電極及位於所述第一閘極電極上的第一閘極頂蓋圖案，所述第一閘極電極與所述主動圖案相交，所述第一閘極電極在與所述第一方向相交的第二方向上延伸；第二閘極結構，在所述第二方向上延伸且在所述第一方向上與所述第一閘極結構間隔開；第三閘極結構，在所述第二方向上延伸且在所述第一方向上與所述第二閘極結構間隔開，所述第二閘極結構放置於所述第一閘極結構與所述第三閘極結構之間；第一磊晶圖案，在所述主動圖案上放置於所述第一閘極結構與所述第二閘極結構之間；第二磊晶圖案，在所述主動圖案上放置於所述第二閘極結構與所述第三閘極結構之間；閘極接觸件，在所述第一閘極電極上連接至所述第一閘極電極；第一主動接觸件，在所述第一磊晶圖案上連接至所述第一磊晶圖案；以及第二主動接觸件，在所述第二磊晶圖案上連接至所述第二磊晶圖案，其中所述第一閘極頂蓋圖案包括第一閘極頂蓋襯墊及第一閘極頂蓋填充膜，所述第一閘極頂蓋襯墊界定第一閘極頂蓋凹槽，所述第一閘極頂蓋填充膜在所述第一閘極頂蓋襯墊上填充所述第一閘極頂蓋凹槽，且所述閘極接觸件的下表面高於所述第一主動接觸件的上表面。
儘管根據一些實施例的半導體裝置的圖式示出包括鰭型圖案形狀的通道區的鰭型電晶體（鰭場效電晶體（fin field-effect transistor，finFET）），然而實施例並非僅限於此。舉例而言，實施例可包括具有例如奈米線或奈米片材的電晶體以及多橋通道場效電晶體（Multi-Bridge Channel Field Effect Transistor，MBCFET TM）。根據一些實施例的半導體裝置可包括穿遂場效電晶體（FET）或三維（three-dimensional，3D）電晶體。根據一些實施例的半導體裝置可包括平面電晶體。另外，可將實施例應用於基於二維（two-dimensional，2D）材料的電晶體（基於2D材料的FET）及其異質結構。此外，根據一些實施例的半導體裝置亦可包括雙極性接面電晶體（bipolar junction transistor）、橫向擴散金屬氧化物半導體（laterally diffused metal oxide semiconductor，LDMOS）等。
在下文中將參照圖1至圖4闡述根據一些實施例的半導體裝置。
圖1是根據一些實施例的半導體裝置的示例性佈局圖。圖2是沿著圖1所示線A-A’的示例性剖視圖，且圖3是沿著圖1所示線B-B’的示例性剖視圖。
參照圖1至圖3，根據一些實施例的半導體裝置可包括位於基板100上的至少一個或多個第一主動圖案AP1、至少一個或多個第二主動圖案AP2、第一閘極電極120、第二閘極電極220及第三閘極電極320、第一主動接觸件180、第二主動接觸件280以及閘極接觸件160。
如圖1中所示，基板100可包括第一主動區RX1、第二主動區RX2及場區FX。場區FX可緊鄰於第一主動區RX1及第二主動區RX2形成。場區FX可在第一主動區RX1與第二主動區RX2之間形成邊界。
第一主動區RX1與第二主動區RX2例如沿著第二方向Y彼此間隔開。第一主動區RX1與第二主動區RX2可藉由場區FX隔開。
換言之，在彼此間隔開的第一主動區RX1與第二主動區RX2周圍可放置有元件分隔膜。此時，在元件分隔膜中，第一主動區RX1與第二主動區RX2之間的部分可為場區FX。舉例而言，其中形成有電晶體（其可為半導體裝置的實例）的通道區的第一部分可為主動區，且對電晶體的通道區進行劃分的第二部分可為場區。在另一實例中，主動區可為其中形成有用作電晶體的通道區的鰭型圖案或奈米片材的部分，且場區可為其中未形成鰭型圖案或奈米片材的區。舉例而言，如圖3中所示，場區FX可由深溝渠DT界定。
在一些實施例中，第一主動區RX1及第二主動區RX2中的一者可為P型金屬氧化物半導體（P-type metal oxide semiconductor，PMOS）形成區，且第一主動區RX1及第二主動區RX2中的另一者可為N型金屬氧化物半導體（N-type metal oxide semiconductor，NMOS）形成區。在另一實施例中，第一主動區RX1及第二主動區RX2可為PMOS形成區。在又一實施例中，第一主動區RX1及第二主動區RX2可為PMOS形成區。
舉例而言，基板100可為矽基板或絕緣體上矽（silicon-on-insulator，SOI）基板。在另一實例中，基板100可更包含矽鍺、絕緣體上矽鍺（silicon germanium on insulator，SGOI）、銻化銦、鉛碲化合物、砷化銦、磷化銦、砷化鎵或銻化鎵。
在第一主動區RX1中可形成有至少一個或多個第一主動圖案AP1。第一主動圖案AP1可自第一主動區RX1的基板100突出。第一主動圖案AP1可在基板100上沿著第一方向X延伸（例如縱向延伸）。舉例而言，第一主動圖案AP1可包括在第一方向X上延伸的長側及在第二方向Y上延伸的短側。此處，第一方向X可與第二方向Y及第三方向Z相交。另外，第二方向Y可與第三方向Z相交。
在第二主動區RX2中可形成有至少一個或多個第二主動圖案AP2。對第二主動圖案AP2的說明可與對第一主動圖案AP1的說明實質上相同。
第一主動圖案AP1及第二主動圖案AP2可各自為多通道主動圖案。在根據一些實施例的半導體裝置中，第一主動圖案AP1及第二主動圖案AP2中的每一者可為例如鰭型圖案。第一主動圖案AP1及第二主動圖案AP2中的每一者可用作電晶體的通道圖案。儘管第一主動圖案AP1的數目及第二主動圖案AP2的數目中的每一者在圖中被示出為三個，然而可使用任何合適數目的第一主動圖案AP1及第二主動圖案AP2中的每一者。第一主動圖案AP1的數目及第二主動圖案AP2的數目中的每一者可為一或多個。
第一主動圖案AP1及第二主動圖案AP2中的每一者可為基板100的一部分，且可包括自基板100生長的磊晶層。第一主動圖案AP1及第二主動圖案AP2可包含例如作為元素半導體材料的矽及鍺。此外，第一主動圖案AP1及第二主動圖案AP2可包含化合物半導體，例如第IV-IV族化合物半導體或第III-V族化合物半導體。
舉例而言，第IV-IV族化合物半導體可包含二元化合物或三元化合物（包含例如碳（C）、矽（Si）、鍺（Ge）及錫（Sn）中的至少兩者或更多者）或者藉由使用第IV族元素對該些元素進行摻雜而獲得的化合物。舉例而言，第III-V族化合物半導體可為藉由將例如作為第III族元素的鋁（Al）、鎵（Ga）及銦（In）中的至少一者與作為第V族元素的磷（P）、砷（As）及銻（Sb）中的一者進行組合而形成的二元化合物、三元化合物或四元化合物中的至少一者。
在一些實施例中，第一主動圖案AP1與第二主動圖案AP2可包含相同的材料。在其他實施例中，第一主動圖案AP1與第二主動圖案AP2可包含彼此不同的材料。
如圖3中所示，在基板100上可形成有場絕緣膜105。場絕緣膜105可形成於第一主動區RX1、第二主動區RX2及場區FX之上。場絕緣膜105可填充深溝渠DT。
場絕緣膜105可局部地形成於第一主動圖案AP1的側壁及第二主動圖案AP2的側壁上。第一主動圖案AP1及第二主動圖案AP2中的每一者可自例如場絕緣膜105的上表面上方向上突出。場絕緣膜105可包括例如氧化物膜、氮化物膜、氮氧化物膜或其組合膜。
如圖2中所示，在基板100上可放置有第一閘極結構GS1、第二閘極結構GS2及第三閘極結構GS3。第一閘極結構GS1、第二閘極結構GS2及第三閘極結構GS3可在第二方向Y上延伸（進入圖2的頁面中）。第一閘極結構GS1、第二閘極結構GS2及第三閘極結構GS3可在第一方向X上彼此間隔開。第二閘極結構GS2可放置於第一閘極結構GS1與第三閘極結構GS3之間。由於第二閘極結構GS2及第三閘極結構GS3可實質上相同於第一閘極結構GS1，因此以下將僅闡釋第一閘極結構GS1。
第一閘極結構GS1可放置於第一主動圖案AP1及第二主動圖案AP2上。第一閘極結構GS1可與第一主動圖案AP1及第二主動圖案AP2相交。
儘管第一閘極結構GS1被示出為放置於第一主動區RX1及第二主動區RX2之上，然而此僅是為便於闡釋，且實施例並非僅限於此。亦即，第一閘極結構GS1的一部分由放置於場絕緣膜105上的閘極分隔結構劃分成兩部分，且可放置於第一主動區RX1及第二主動區RX2上。
第一閘極結構GS1可包括例如第一閘極電極120、第一閘極絕緣膜130、第一閘極間隔件140及第一閘極頂蓋圖案150。第二閘極結構GS2可包括例如第二閘極電極220、第二閘極絕緣膜230、第二閘極間隔件240及第二閘極頂蓋圖案250。第三閘極結構GS3可包括例如第三閘極電極320、第三閘極絕緣膜330、第三閘極間隔件340及第三閘極頂蓋圖案350。
由於第二閘極電極220及第三閘極電極320實質上相同於第一閘極電極120，因此以下將僅闡述第一閘極電極120。由於第二閘極絕緣膜230及第三閘極絕緣膜330實質上相同於第一閘極絕緣膜130，因此以下將僅闡述第一閘極絕緣膜130。由於第二閘極間隔件240及第三閘極間隔件340實質上相同於第一閘極間隔件140，因此以下將僅闡述第一閘極間隔件140。由於第二閘極頂蓋圖案250及第三閘極頂蓋圖案350實質上相同於第一閘極頂蓋圖案150，因此以下將僅闡述第一閘極頂蓋圖案150。
第一閘極電極120可形成於第一主動圖案AP1及第二主動圖案AP2上。第一閘極電極120可與第一主動圖案AP1及第二主動圖案AP2相交。第一閘極電極120可包繞自場絕緣膜105的上表面向上突出的第一主動圖案AP1及第二主動圖案AP2。第一閘極電極120可包括在第二方向Y上延伸的長側及在第一方向X上延伸的短側。
第一閘極電極120可包含例如以下材料中的至少一者：氮化鈦（TiN）、碳化鉭（TaC）、氮化鉭（TaN）、氮化鈦矽（TiSiN）、氮化鉭矽（TaSiN）、氮化鉭鈦（TaTiN）、氮化鈦鋁（TiAlN）、氮化鉭鋁（TaAlN）、氮化鎢（WN）、釕（Ru）、鈦鋁（TiAl）、碳氮化鈦鋁（TiAlC-N）、碳化鈦鋁（TiAlC）、碳化鈦（TiC）、碳氮化鉭（TaCN）、鎢（W）、鋁（Al）、銅（Cu）、鈷（Co）、鈦（Ti）、鉭（Ta）、鎳（Ni）、鉑（Pt）、鎳鉑（Ni-Pt）、鈮（Nb）、氮化鈮（NbN）、碳化鈮（NbC）、鉬（Mo）、氮化鉬（MoN）、碳化鉬（MoC）、碳化鎢（WC）、銠（Rh）、鈀（Pd）、銥（Ir）、鋨（Os）、銀（Ag）、金（Au）、鋅（Zn）、釩（V）及其組合。第一閘極電極120可包含導電金屬氧化物、導電金屬氮氧化物等且亦可包含上述材料的氧化形式。
第一閘極間隔件140可放置於第一閘極電極120的側壁上。第一閘極間隔件140可在第二方向Y上延伸。第一閘極間隔件140可包含例如以下材料中的至少一者：氮化矽（SiN）、氮氧化矽（SiON）、氧化矽（SiO 2）、碳氮氧化矽（SiOCN）、氮化矽硼（SiBN）、氮氧化矽硼（SiOBN）、碳氧化矽（SiOC）及其組合。
第一閘極絕緣膜130可沿著第一閘極電極120的側壁及下表面延伸。第一閘極絕緣膜130可形成於第一主動圖案AP1、第二主動圖案AP2及場絕緣膜105上。第一閘極絕緣膜130可形成於第一閘極電極120與第一閘極間隔件140之間。
第一閘極絕緣膜130可沿著自場絕緣膜105向上突出的第一主動圖案AP1的輪廓及場絕緣膜105的上表面形成。儘管未示出，然而可沿著自場絕緣膜105向上突出的第一主動圖案AP1的輪廓進一步形成介面膜。第一閘極絕緣膜130可形成於介面膜上。儘管未示出，然而第一閘極絕緣膜130可沿著自場絕緣膜105向上突出的第二主動圖案AP2的輪廓形成。
第一閘極絕緣膜130可包含例如氧化矽、氮氧化矽、氮化矽或具有較氧化矽高的介電常數的高介電常數材料中的至少一者。高介電常數材料可包括例如氮化硼、氧化鉿、氧化鉿矽、氧化鉿鋁、氧化鑭、氧化鑭鋁、氧化鋯、氧化鋯矽、氧化鉭、氧化鈦、氧化鋇鍶鈦、氧化鋇鈦、氧化鍶鈦、氧化釔、氧化鋁、氧化鉛鈧鉭或鈮酸鉛鋅中的一或多者。
根據一些其他實施例的半導體裝置可包括使用負電容器的負電容（Negative Capacitance，NC）FET。舉例而言，第一閘極絕緣膜130可包括具有鐵電性質的鐵電材料膜及具有順電性質的順電材料膜。
鐵電材料膜可具有負電容，且順電材料膜可具有正電容。舉例而言，當二或更多個電容器串聯連接且每一電容器的電容具有正值時，整體電容自每一各別電容器的電容減小。另一方面，當串聯連接的二或更多個電容器的電容中的至少一者具有負值時，整體電容可在具有正值的同時大於每一各別電容的絕對值。
當具有負電容的鐵電材料膜與具有正電容的順電材料膜串聯連接時，串聯連接的鐵電材料膜與順電材料膜的整體電容值可增大。利用增大的總電容值，包括鐵電材料膜的電晶體在室溫下可具有低於60毫伏/十倍漏電流變化（mV/decade）的次臨限擺幅（subthreshold swing，SS）。
鐵電材料膜可具有鐵電性質。鐵電材料膜可包含例如氧化鉿、氧化鉿鋯、氧化鋇鍶鈦、氧化鋇鈦及氧化鉛鋯鈦中的至少一者。此處，作為實例，氧化鉿鋯可為藉由使用鋯（Zr）對氧化鉿進行摻雜而獲得的材料。作為另一實例，氧化鉿鋯可為由鉿（Hf）、鋯（Zr）及氧（O）形成的化合物。
鐵電材料膜可更包含經摻雜的摻雜劑。舉例而言，摻雜劑可包括鋁（Al）、鈦（Ti）、鈮（Nb）、鑭（La）、釔（Y）、鎂（Mg）、矽（Si）、鈣（Ca）、鈰（Ce）、鏑（Dy）、鉺（Er）、釓（Gd）、鍺（Ge）、鈧（Sc）、鍶（Sr）及錫（Sn）中的至少一者。鐵電材料膜中所包含的摻雜劑的類型可依據鐵電材料膜中所包含的鐵電材料的類型而變化。
當鐵電材料膜包含氧化鉿時，鐵電材料膜中所包含的摻雜劑可包括例如釓（Gd）、矽（Si）、鋯（Zr）、鋁（Al）及釔（Y）中的至少一者。當摻雜劑是鋁（Al）時，鐵電材料膜可包含3原子%（atomic %，at%）至8原子%的鋁。此處，摻雜劑的比率可為鋁對鉿與鋁的和的比率。
當摻雜劑是矽（Si）時，鐵電材料膜可包含2原子%至10原子%的矽。當摻雜劑是釔（Y）時，鐵電材料膜可包含2原子%至10原子%的釔。當摻雜劑是釓（Gd）時，鐵電材料膜可包含1原子%至7原子%的釓。當摻雜劑是鋯（Zr）時，鐵電材料膜可包含50原子%至80原子%的鋯。
順電材料膜可具有順電性質。順電材料膜可包含例如氧化矽及具有高介電常數的金屬氧化物中的至少一者。順電材料膜中所包含的金屬氧化物可包括例如氧化鉿、氧化鋯及氧化鋁中的至少一者。
鐵電材料膜與順電材料膜可包含相同的材料。鐵電材料膜具有鐵電性質，但順電材料膜可不具有鐵電性質。舉例而言，當鐵電材料膜及順電材料膜包含氧化鉿時，鐵電材料膜中所包含的氧化鉿的晶體結構不同於順電材料膜中所包含的氧化鉿的晶體結構。
鐵電材料膜可具有帶有鐵電性質的厚度。鐵電材料膜的厚度可為例如0.5奈米至10奈米。由於展現出鐵電性質的臨界厚度對於每種鐵電材料可有所變化，因此鐵電材料膜的厚度可依據鐵電材料而有所變化。
在一些實施例中，第一閘極絕緣膜130可包括一個鐵電材料膜。在另一實施例中，第一閘極絕緣膜130可包括彼此間隔開的多個鐵電材料膜。第一閘極絕緣膜130可具有其中多個鐵電材料膜與多個順電材料膜交替堆疊的堆疊膜結構。
第一閘極頂蓋圖案150可放置於第一閘極電極120的上表面及第一閘極間隔件140的上表面上。第一閘極頂蓋圖案150可形成於第一閘極頂蓋凹槽150R內部。第一閘極頂蓋圖案150可包括第一閘極頂蓋襯墊151及第一閘極頂蓋填充膜153。
第一閘極頂蓋襯墊151可界定第一閘極頂蓋凹槽150R。第一閘極頂蓋襯墊151可沿著第一閘極頂蓋凹槽150R的輪廓形成。第一閘極頂蓋襯墊151可沿著第一閘極電極120的上表面延伸。第一閘極頂蓋襯墊151可沿著第一閘極間隔件140的上表面延伸。第一閘極頂蓋襯墊151可包含例如氧化鋁（AlO）、氮化鋁（AlN）、碳氧化矽（SiOC）及其組合中的至少一者。
第一閘極頂蓋填充膜153可放置於第一閘極頂蓋襯墊151上，例如第一閘極頂蓋襯墊151可位於第一閘極頂蓋填充膜153與第一閘極電極120之間。第一閘極頂蓋填充膜153可填充第一閘極頂蓋凹槽150R。第一閘極頂蓋填充膜153可包含例如氮化矽（SiN）、氮氧化矽（SiON）、氧化矽（SiO 2）、碳氮化矽（SiCN）、碳氮氧化矽（SiOCN）及其組合中的至少一者。
在第一主動圖案AP1上可形成有第一磊晶圖案170及第二磊晶圖案270。第一磊晶圖案170及第二磊晶圖案270可位於基板100上。第一磊晶圖案170可放置於第一閘極結構GS1與第二閘極結構GS2之間。第二磊晶圖案270可放置於第二閘極結構GS2與第三閘極結構GS3之間。
第一磊晶圖案170及第二磊晶圖案270可為源極/汲極區。亦即，第一磊晶圖案170及第二磊晶圖案270可包括於使用第一主動圖案AP1作為通道區的電晶體的源極/汲極區中。
在第一閘極結構GS1的側壁、第二閘極結構GS2的側壁及第一磊晶圖案170的上表面上可放置有第一蝕刻停止膜176。第一蝕刻停止膜176可包含相對於將在以下闡述的層間絕緣膜190具有蝕刻選擇性的材料。第一蝕刻停止膜176可包含例如氮化矽（SiN）、氮氧化矽（SiON）、碳氮氧化矽（SiOCN）、氮化矽硼（SiBN）、氮氧化矽硼（SiOBN）、碳氧化矽（SiOC）及其組合中的至少一者。
在第二閘極結構GS2的側壁、第三閘極結構GS3的側壁及第二磊晶圖案270的上表面上可放置有第二蝕刻停止膜276。第二蝕刻停止膜276可包含例如氮化矽（SiN）、氮氧化矽（SiON）、碳氮氧化矽（SiOCN）、氮化矽硼（SiBN）、氮氧化矽硼（SiOBN）、碳氧化矽（SiOC）及其組合中的至少一者。
層間絕緣膜190可放置於第一磊晶圖案170及第二磊晶圖案270上。層間絕緣膜190可不覆蓋第一閘極頂蓋圖案150的上表面、第二閘極頂蓋圖案250的上表面及第三閘極頂蓋圖案350的上表面。舉例而言，層間絕緣膜190的上表面可放置於與第一閘極頂蓋圖案150的上表面、第二閘極頂蓋圖案250的上表面及第三閘極頂蓋圖案350的上表面相同的平面上。
層間絕緣膜190可包含例如氧化矽、氮化矽、氮氧化矽及低介電常數材料中的至少一者。低介電常數材料可包括例如氟化四乙基正矽酸鹽（Fluorinated TetraEthylOrthoSilicate，FTEOS）、氫倍半矽氧烷（Hydrogen SilsesQuioxane，HSQ）、雙苯並環丁烯（Bis-benzoCycloButene，BCB）、四甲基正矽酸鹽（TetraMethylOrthoSilicate，TMOS）、八甲基乙基環四矽氧烷（OctaMethyleyCloTetraSiloxane，OMCTS）、六甲基二矽氧烷（HexaMethylDiSiloxane，HMDS）、三甲基矽基硼酸鹽（TriMethylSilyl Borate，TMSB）、二乙醯氧基二第三丁基矽氧烷（DiAcetoxyDitertiaryButoSiloxane，DADBS）、三甲基矽基磷酸鹽（TriMethylSilil Phosphate，TMSP）、聚四氟乙烯（PolyTetraFluoroEthylene，PTFE）、東燃矽氮烷（Tonen SilaZen，TOSZ）、氟化矽酸鹽玻璃（Fluoride Silicate Glass，FSG）、聚醯亞胺奈米泡沫（polyimide nanofoam）（例如聚丙烯氧化物（polypropylene oxide））、經碳摻雜的氧化矽（Carbon Doped silicon Oxide，CDO）、有機矽酸鹽玻璃（Organo Silicate Glass，OSG）、西爾克（SiLK）、非晶氟化碳、二氧化矽氣凝膠、二氧化矽乾凝膠、中孔二氧化矽（mesoporous silica）或其組合。
第一主動接觸件180及第二主動接觸件280可放置於第一主動區RX1上。在第二主動區RX2上可放置有第三主動接觸件380及第四主動接觸件480。
第一主動接觸件180可連接至形成於第一主動區RX1中的第一磊晶圖案170。第二主動接觸件280可連接至形成於第一主動區RX1中的第二磊晶圖案270。儘管未示出，然而第三主動接觸件380及第四主動接觸件480可連接至形成於第二主動區RX2中的源極/汲極區。由於第三主動接觸件380及第四主動接觸件480實質上相同於第一主動接觸件180及第二主動接觸件280，因此以下將僅闡述第一主動接觸件180及第二主動接觸件280。
閘極接觸件160可放置於第一閘極結構GS1內部。閘極接觸件160可連接至第一閘極電極120。閘極接觸件160可放置於其中閘極接觸件160與第一閘極結構GS1交疊的位置處。在一些實施例中，閘極接觸件160的至少一部分可放置於其中閘極接觸件160與第一主動圖案AP1交疊的位置處。
閘極接觸件160可包括閘極障壁膜161及位於閘極障壁膜161上的閘極填充膜163。閘極障壁膜161可沿著閘極填充膜163的側壁及下表面延伸。儘管閘極接觸件160的下表面160_BS被示出為具有波狀形狀，然而實施例並非僅限於此。
閘極障壁膜161可包含例如鉭（Ta）、氮化鉭（TaN）、鈦（Ti）、氮化鈦（TiN）、氮化鈦矽（TiSiN）、釕（Ru）、鈷（Co）、鎳（Ni）、鎳硼（NiB）、鎢（W）、氮化鎢（WN）、碳氮化鎢（WCN）、鋯（Zr）、氮化鋯（ZrN）、釩（V）、氮化釩（VN）、鈮（Nb）、氮化鈮（NbN）、鉑（Pt）、銥（Ir）、銠（Rh）及二維（2D）材料中的至少一者。在根據一些實施例的半導體裝置中，二維材料可為金屬材料及/或半導體材料。二維（2D材料）可包括二維同素異形體或二維化合物，且可包括但不限於例如石墨烯、二硫化鉬（MoS 2）、二硒化鉬（MoSe 2）、二硒化鎢（WSe 2）、二硫化鎢（WS 2）中的至少一者。亦即，由於上述二維材料僅藉由實例列出，因此可包含於本揭露的半導體裝置中的二維材料不受上述材料的限制。
閘極填充膜163可包含例如鋁（Al）、鎢（W）、鈷（Co）、釕（Ru）、銀（Ag）、金（Au）、錳（Mn）及鉬（Mo）中的至少一者。
第一主動接觸件180可連接至第一磊晶圖案170。第二主動接觸件280可連接至第二磊晶圖案270。第一主動接觸件180及第二主動接觸件280可放置於層間絕緣膜190內部。第一主動接觸件180及第二主動接觸件280可被層間絕緣膜190環繞。
在第一主動接觸件180與第一磊晶圖案170之間可形成有第一矽化物膜175。在第二主動接觸件280與第二磊晶圖案270之間可形成有第二矽化物膜275。儘管第一矽化物膜175被示出為沿著第一磊晶圖案170與第一主動接觸件180之間的介面的輪廓形成，然而實施例並非僅限於此。相似地，儘管第二矽化物膜275被示出為沿著第二磊晶圖案270與第二主動接觸件280之間的介面的輪廓形成，然而實施例並非僅限於此。第一矽化物膜175及第二矽化物膜275可包含例如金屬矽化物材料。
第一主動接觸件180可包括第一主動障壁膜181及位於第一主動障壁膜181上的第一主動填充膜183。第一主動障壁膜181可沿著第一主動填充膜183的側壁及下表面延伸。第一主動障壁膜181及第一主動填充膜183中所包含的材料的內容可與對閘極障壁膜161及閘極填充膜163中所包含的材料的說明相同。
就橫截面而言，閘極接觸件160的下表面160_BS高於第一主動接觸件180的上表面180_US。亦即，自第一主動圖案AP1的上表面AP1_US至閘極接觸件160的下表面160_BS的高度大於自第一主動圖案AP1的上表面AP1_US至第一主動接觸件180的上表面180_US的高度。
就橫截面而言，第一主動接觸件180的上表面180_US低於第二主動接觸件280的上表面280_US。亦即，自第一主動圖案AP1的上表面AP1_US至第一主動接觸件180的上表面180_US的高度小於自第一主動圖案AP1的上表面AP1_US至第二主動接觸件280的上表面280_US的高度。
圖4是圖2所示部分P的放大圖。將使用圖4詳細闡釋閘極接觸件160、第一閘極頂蓋圖案150、第二閘極頂蓋圖案250、第一主動接觸件180及第二主動接觸件280。為便於闡釋，將僅主要闡述前面未在圖1至圖3中示出的放大特徵。
參照圖4，第一閘極頂蓋圖案150可包括第一閘極頂蓋襯墊151及第一閘極頂蓋填充膜153。第二閘極頂蓋圖案250可包括第二閘極頂蓋襯墊251及第二閘極頂蓋填充膜253。第三閘極頂蓋圖案350可包括第三閘極頂蓋襯墊351及第三閘極頂蓋填充膜353。
第一閘極頂蓋襯墊151可界定第一閘極頂蓋凹槽150R。第二閘極頂蓋襯墊251可界定第二閘極頂蓋凹槽250R。第三閘極頂蓋襯墊351可界定第三閘極頂蓋凹槽350R。
第一閘極頂蓋襯墊151可放置於閘極接觸件160的側壁的一部分上。第二閘極頂蓋襯墊251及第三閘極頂蓋襯墊351可放置於第二主動接觸件280的側壁的一些部分上，例如第二閘極頂蓋襯墊251與第三閘極頂蓋襯墊351可位於第二主動接觸件280的相對的壁上。第一閘極頂蓋襯墊151可延伸至閘極接觸件160的上表面160_US。第二閘極頂蓋襯墊251及第三閘極頂蓋襯墊351可延伸至第二主動接觸件280的上表面280_US。
第一閘極頂蓋填充膜153可填充第一閘極頂蓋凹槽150R。第二閘極頂蓋填充膜253可填充第二閘極頂蓋凹槽250R。第三閘極頂蓋填充膜353可填充第三閘極頂蓋凹槽350R。
第一閘極頂蓋襯墊151可包括沿著第一閘極結構GS1（例如第一閘極電極120）的上表面延伸的第一水平部分151HP以及在第三方向Z上自第一水平部分151HP延伸的第一垂直部分151VP。舉例而言，如圖4中所示，第一水平部分151HP可與第一閘極電極120的上表面交疊，連續地延伸以與第一閘極絕緣膜130的上表面交疊，且連續地延伸以與第一閘極間隔件140的上表面交疊。舉例而言，參照圖3及圖4，第一水平部分151HP可直接接觸閘極接觸件160周圍的第一閘極電極120的上表面。
第二閘極頂蓋襯墊251可包括沿著第二閘極電極220的上表面延伸的第二水平部分251HP以及在第三方向Z上自第二水平部分251HP延伸的第二垂直部分251VP。
第一水平部分151HP沿著第一閘極間隔件140的上表面140_US延伸。亦即，第一水平部分151HP的至少一部分在第三方向Z上與第一閘極間隔件140的上表面140_US交疊。
第二水平部分251HP沿著第二閘極間隔件240的上表面240_US延伸。亦即，第二水平部分251HP的至少一部分在第三方向Z上與第二閘極間隔件240的上表面240_US交疊。
第一垂直部分151VP沿著第一閘極頂蓋填充膜153的側壁延伸。第一垂直部分151VP可放置於第一閘極頂蓋填充膜153的側壁上。第二垂直部分251VP沿著第二閘極頂蓋填充膜253的側壁延伸。第二垂直部分251VP可放置於第二閘極頂蓋填充膜253的側壁上。
在一些實施例中，第一垂直部分151VP可延伸至閘極接觸件160的上表面160_US。第二垂直部分251VP可延伸至第二主動接觸件280的上表面280_US。
第一垂直部分151VP的上表面151VP_US可放置於與閘極接觸件160的上表面160_US相同的平面上，例如上表面151VP_US與上表面160_US可彼此齊平。第二垂直部分251VP的上表面251VP_US可放置於與第二主動接觸件280的上表面280_US相同的平面上，例如上表面251VP_US與上表面280_US可彼此齊平。
閘極接觸件160可被形成為穿透過第一閘極頂蓋圖案150。閘極接觸件160可在第三方向Z上穿透第一閘極頂蓋圖案150。閘極接觸件160可穿透第一閘極頂蓋圖案150且連接至第一閘極電極120。
在一些實施例中，就平面而言，閘極接觸件160的至少一部分可在第一方向X上與第一主動接觸件180交疊。就平面而言，閘極接觸件160中的至少一些閘極接觸件160可在第一方向X上與第二主動接觸件280交疊。
就橫截面而言，閘極接觸件160的下表面160_BS高於第一主動接觸件180的上表面180_US。就橫截面而言，閘極接觸件160的下表面160_BS低於第二主動接觸件280的上表面280_US。閘極接觸件160的上表面160_US可位於與第一主動接觸件180的上表面180_US相同的平面上。
圖5是根據一些實施例的半導體裝置的剖視圖。圖6是圖5中的部分Q的放大圖。為便於闡釋，將僅詳細闡述與前面參照圖1至圖4闡述的特徵不同的特徵。
參照圖5，層間絕緣膜190的至少一部分可放置於第一閘極頂蓋圖案150上。層間絕緣膜190的至少一部分可放置於第二閘極頂蓋圖案250上。層間絕緣膜190的至少一部分可放置於第三閘極頂蓋圖案350上。
亦即，層間絕緣膜190的至少一部分可在第三方向Z上與第一閘極頂蓋圖案150交疊。層間絕緣膜190的至少一部分可在第三方向Z上與第二閘極頂蓋圖案250交疊。層間絕緣膜190的至少一部分可在第三方向Z上與第三閘極頂蓋圖案350交疊。
在一些實施例中，第一閘極頂蓋襯墊151可不延伸至閘極接觸件160的上表面160_US。第二閘極頂蓋襯墊251可不延伸至第二主動接觸件280的上表面280_US。
參照圖6，第一閘極頂蓋襯墊151的第一垂直部分151VP的上表面151VP_US可低於閘極接觸件160的上表面160_US。亦即，閘極接觸件160可自例如第一垂直部分151VP的上表面151VP_US上方向上突出。第一垂直部分151VP的上表面151VP_US高於第一主動接觸件180的上表面180_US。
第二垂直部分251VP可包括第二短垂直部分251VP_1及第二長垂直部分251VP_2。第二短垂直部分251VP_1與第二長垂直部分251VP_2可在第一方向X上彼此間隔開。第二長垂直部分251VP_2可放置於第二短垂直部分251VP_1與第二主動接觸件280的側壁之間。
第二短垂直部分251VP_1可不延伸至第二主動接觸件280的上表面280_US。亦即，第二短垂直部分251VP_1的上表面251VP_1_US可低於第二主動接觸件280的上表面280_US。
第二長垂直部分251VP_2可延伸至第二主動接觸件280的上表面280_US。亦即，第二長垂直部分251VP_2的上表面251VP_2_US與第二主動接觸件280的上表面280_US可放置於相同的平面中，例如上表面251VP_2_US與上表面280_US可彼此齊平。
圖7是根據與圖1所示線A-A’對應的一些實施例的半導體裝置的剖視圖。圖8是根據與圖1所示線B-B’對應的一些實施例的半導體裝置的剖視圖。為便於闡釋，將僅主要闡述與前面參照圖1至圖4闡述的特徵不同的特徵。
參照圖7及圖8，第一閘極頂蓋襯墊151、第二閘極頂蓋襯墊251及第三閘極頂蓋襯墊351可各自包括多個膜。由於第二閘極頂蓋襯墊251及第三閘極頂蓋襯墊351可實質上相同於第一閘極頂蓋襯墊151，因此以下將僅闡述第一閘極頂蓋襯墊151。
第一閘極頂蓋襯墊151可包括第一下部閘極頂蓋襯墊151L及第一上部閘極頂蓋襯墊151U。第一上部閘極頂蓋襯墊151U可放置於第一下部閘極頂蓋襯墊151L上。
第一下部閘極頂蓋襯墊151L的蝕刻選擇性與第一上部閘極頂蓋襯墊151U的蝕刻選擇性可彼此不同。第一下部閘極頂蓋襯墊151L可包含例如氧化鋁（AlO）及氮化鋁（AlN）中的至少一者。第一上部閘極頂蓋襯墊151U可包含例如碳氧化矽（SiOC）。儘管第一閘極頂蓋襯墊151被示出為雙膜，然而第一閘極頂蓋襯墊151可包括任何合適數目的膜，例如可為三個膜。
圖9是根據與圖1所示線A-A’對應的一些實施例的半導體裝置的剖視圖。圖10是根據與圖1所示線A-A’對應的一些實施例的半導體裝置的剖視圖。為便於闡釋，將僅主要闡述與前面參照圖1至圖4闡述的特徵不同的特徵。
參照圖9，在根據一些實施例的半導體裝置中，第二主動接觸件280可包括第二下部主動接觸件280a及第二上部主動接觸件280b。第二下部主動接觸件280a可包括第二下部主動障壁膜281a及第二下部主動填充膜283a。第二上部主動接觸件280b可包括第二上部主動障壁膜281b及第二上部主動填充膜283b。
第二主動接觸件280的上表面280_US可為第二上部主動接觸件280b的上表面。第二下部主動障壁膜281a及第二上部主動障壁膜281b中所包含的材料可與對閘極障壁膜161中所包含的材料的說明相同。第二下部主動填充膜283a及第二上部主動填充膜283b中所包含的材料的內容可與對閘極填充膜163中所包含的材料的說明相同。
參照圖10，第二上部主動障壁膜281b可不沿著第二上部主動填充膜283b的側壁延伸。第二上部主動障壁膜281b可僅形成於第二上部主動填充膜283b的下表面上。
圖11是根據一些實施例的半導體裝置的示例性佈局圖。圖12及圖13是沿著圖11所示線C-C’截取的示例性剖視圖。圖14是沿著圖11所示線D-D’截取的示例性剖視圖。圖15是用於闡釋根據一些實施例的半導體裝置的圖。圖16是用於闡釋根據一些實施例的半導體裝置的圖。為便於闡釋，將僅主要闡述與前面參照圖1至圖8闡述的特徵不同的特徵。
參照圖11至圖16，根據一些實施例的半導體裝置的第一主動圖案AP1可包括下部圖案BP1及片材圖案UP1。儘管未示出，然而第二主動圖案AP2可包括下部圖案及片材圖案。
片材圖案UP1可包括堆疊於第三方向Z上的多個片材圖案。儘管示出三個片材圖案UP1，然而此僅是為了便於闡釋，且片材圖案UP1的數目並非僅限於此。
片材圖案UP1可連接至第一磊晶圖案170及第二磊晶圖案270。片材圖案UP1可為用作電晶體的通道區的通道圖案。舉例而言，片材圖案UP1可為奈米片材或奈米線。
第一閘極絕緣膜130可沿著下部圖案BP1的上表面及場絕緣膜105的上表面延伸。第一閘極絕緣膜130可包繞片材圖案UP1的周邊。第二閘極絕緣膜230可沿著下部圖案BP1的上表面及場絕緣膜105的上表面延伸。第二閘極絕緣膜230可包繞（例如環繞）片材圖案UP1的周邊。第三閘極絕緣膜330可沿著下部圖案BP1的上表面及場絕緣膜105的上表面延伸。第三閘極絕緣膜330可包繞（例如環繞）片材圖案UP1的周邊。
在圖13中，第一閘極間隔件140可包括第一外部間隔件141及第一內部間隔件142。第一內部間隔件142可放置於下部圖案BP1與片材圖案UP1之間以及相鄰的片材圖案UP1之間。第二閘極間隔件240可包括第二外部間隔件241及第二內部間隔件242。第二內部間隔件242可放置於下部圖案BP1與片材圖案UP1之間以及相鄰的片材圖案UP1之間。第三閘極間隔件340可包括第三外部間隔件341及第三內部間隔件342。第三內部間隔件342可放置於下部圖案BP1與片材圖案UP1之間以及相鄰的片材圖案UP1之間。
圖17至圖34是根據一些實施例的用於製作半導體裝置的方法中的各階段的剖視圖。
參照圖17，可在第一主動圖案AP1上形成第一磊晶圖案170及第二磊晶圖案270。可在第一主動圖案AP1上形成第一預閘極絕緣膜130P、第二預閘極絕緣膜230P及第三預閘極絕緣膜330P、第一預閘極電極120P、第二預閘極電極220P及第三預閘極電極320P、第一預閘極間隔件140P、第二預閘極間隔件240P及第三預閘極間隔件340P、第一蝕刻停止膜176、第二蝕刻停止膜276以及層間絕緣膜190。
第一蝕刻停止膜176可沿著第一預閘極間隔件140P的側壁、第一磊晶圖案170的上表面及第二預閘極間隔件240P的側壁延伸。第二蝕刻停止膜276可沿著第二預閘極間隔件240P的側壁、第二磊晶圖案270的上表面及第三預閘極間隔件340P的側壁延伸。層間絕緣膜190可形成於第一蝕刻停止膜176及第二蝕刻停止膜276上。
參照圖18，可形成第一閘極頂蓋溝渠150t、第二閘極頂蓋溝渠250t及第三閘極頂蓋溝渠350t。儘管第一閘極頂蓋溝渠150t的下表面、第二閘極頂蓋溝渠250t的下表面及第三閘極頂蓋溝渠350t的下表面被示出為具有波狀形狀，然而實施例並非僅限於此，例如第一閘極頂蓋溝渠150t的下表面、第二閘極頂蓋溝渠250t的下表面及第三閘極頂蓋溝渠350t的下表面可具有平坦形狀。
參照圖19，可沿著第一閘極頂蓋溝渠150t的輪廓、第二閘極頂蓋溝渠250t的輪廓、第三閘極頂蓋溝渠350t的輪廓及層間絕緣膜190的上表面形成預閘極頂蓋襯墊500。預閘極頂蓋襯墊500可界定第一閘極頂蓋凹槽150R、第二閘極頂蓋凹槽250R及第三閘極頂蓋凹槽350R。
可共形地形成預閘極頂蓋襯墊500。可使用例如原子層沈積（atomic layer deposition，ALD）製程形成預閘極頂蓋襯墊。預閘極頂蓋襯墊500中所包含的材料的內容可與對第一閘極頂蓋襯墊中所包含的材料的說明相同。儘管預閘極頂蓋襯墊500被示出為單個膜，然而實施例並非僅限於此，例如預閘極頂蓋襯墊500可為雙膜或三個膜。
參照圖20，可在預閘極頂蓋襯墊500上形成預閘極頂蓋填充膜600。預閘極頂蓋填充膜600可被形成為覆蓋預閘極頂蓋襯墊500的上表面。預閘極頂蓋填充膜600可填充第一閘極頂蓋凹槽150R、第二閘極頂蓋凹槽250R及第三閘極頂蓋凹槽350R。預閘極頂蓋填充膜600中所包含的材料的內容可與對第一閘極頂蓋填充膜中所包含的材料的說明相同。
參照圖21，可藉由移除預閘極頂蓋填充膜600的一部分及預閘極頂蓋襯墊500的一部分來形成第一閘極頂蓋圖案150、第二閘極頂蓋圖案250及第三閘極頂蓋圖案350。第一閘極頂蓋圖案150包括對第一閘極頂蓋凹槽150R進行界定的第一閘極頂蓋襯墊151以及對第一閘極頂蓋凹槽150R進行填充的第一閘極頂蓋填充膜153。第二閘極頂蓋圖案250及第三閘極頂蓋圖案350可實質上相同於第一閘極頂蓋圖案150。
參照圖22，可在第一閘極頂蓋圖案150、第二閘極頂蓋圖案250、第三閘極頂蓋圖案350及層間絕緣膜190上形成罩幕膜700。罩幕膜700可被形成為覆蓋層間絕緣膜190的上表面、第一閘極頂蓋圖案150的上表面、第二閘極頂蓋圖案250的上表面及第三閘極頂蓋圖案350的上表面。儘管罩幕膜700可包含例如基於氧化物的絕緣材料，然而實施例並非僅限於此。
參照圖23，可在罩幕膜700上形成第一光阻PR1。可使用第一光阻PR1形成第一主動接觸件及第二主動接觸件，此將在以下進行闡述。
參照圖24，可使用第一光阻PR1作為罩幕來形成罩幕圖案700P、第一溝渠180t及第二溝渠280t。第一溝渠180t可為用於形成第一主動接觸件的溝渠。第二溝渠280t可為用於形成第二主動接觸件的溝渠。
參照圖25，可移除第一光阻PR1。隨後，可沿著第一溝渠180t的輪廓、第二溝渠280t的輪廓及罩幕圖案700P的上表面形成預主動障壁膜810。可在預主動障壁膜810與第一磊晶圖案170彼此接觸的部分處形成第一矽化物膜175。可在預主動障壁膜810與第二磊晶圖案270彼此接觸的部分處形成第二矽化物膜275。
可在預主動障壁膜810上形成對第一溝渠180t及第二溝渠280t進行填充的預主動填充膜820。預主動障壁膜810及預主動填充膜820中所包含的材料的內容與對第一主動障壁膜及第一主動填充膜中所包含的材料的說明相同。
參照圖26，可藉由移除預主動障壁膜810的一部分、預主動填充膜820的一部分及罩幕圖案700P來形成預第一主動接觸件180P及第二主動接觸件280。預第一主動接觸件180P可包括預第一主動障壁膜181P及預第一主動填充膜183P。第二主動接觸件280可包括第二主動障壁膜281及第二主動填充膜283。
參照圖27，可在第二主動接觸件280上形成第二光阻PR2。第二光阻PR2可被形成為在第三方向Z上與第二主動接觸件280交疊。
參照圖28，可藉由使用第二光阻PR2作為罩幕移除預第一主動接觸件180P的一部分來形成層間絕緣膜溝渠195t。藉由移除預第一主動接觸件180P的一部分，可形成第一主動接觸件180。就橫截面而言，第一主動接觸件180的上表面低於第二主動接觸件280的上表面。
由於預第一主動接觸件180P的蝕刻選擇性不同於第一閘極頂蓋圖案150的蝕刻選擇性、第二閘極頂蓋圖案250的蝕刻選擇性及第三閘極頂蓋圖案350的蝕刻選擇性，因此可僅移除預第一主動接觸件180P。
參照圖29，可形成對層間絕緣膜溝渠195t進行填充的層間絕緣膜195。層間絕緣膜195可包含但不限於例如碳氧化矽（SiOC）。
參照圖30，可在第二閘極頂蓋圖案250、第三閘極頂蓋圖案350以及層間絕緣膜190及195上形成第三光阻PR3。第三光阻PR3可覆蓋第二閘極頂蓋圖案250的上表面、第三閘極頂蓋圖案350的上表面以及層間絕緣膜190及195的上表面。第三光阻PR3可在第三方向Z上與第二閘極頂蓋圖案250的上表面、第三閘極頂蓋圖案350的上表面及層間絕緣膜190的上表面交疊。第三光阻PR3可例如僅暴露出第一閘極頂蓋圖案150的上表面的一部分。
參照圖31，可使用第三光阻PR3作為罩幕來形成閘極接觸件溝渠160t。舉例而言，如圖31中所示，可藉由第三光阻PR3中的開口來對第一閘極頂蓋圖案150進行蝕刻，以將閘極接觸件溝渠160t在第一閘極頂蓋圖案內形成至預定深度，例如可移除第一閘極頂蓋填充膜153的一部分，以暴露出第一閘極頂蓋襯墊151的上表面的一部分。閘極接觸件溝渠160t的下表面可與第一閘極頂蓋襯墊151的上表面相同。
參照圖32，可移除第一閘極頂蓋襯墊151的一部分。可移除在第三方向Z上與閘極接觸件溝渠160t的下表面交疊的第一閘極頂蓋襯墊151。可使用濕式蝕刻製程移除第一閘極頂蓋襯墊151。閘極接觸件溝渠160t可暴露出第一閘極電極120，例如可藉由濕式蝕刻完全移除第一閘極頂蓋襯墊151的被閘極接觸件溝渠160t暴露出的部分以暴露出閘極電極120。閘極接觸件溝渠160t的下表面可與第一閘極電極120的上表面相同。
參照圖33，可形成沿著閘極接觸件溝渠160t的輪廓及第三光阻PR3的上表面延伸的預閘極障壁膜910。可在預閘極障壁膜910上形成預閘極填充膜920。預閘極障壁膜910及預閘極填充膜920的材料相同於閘極障壁膜及閘極填充膜的材料。
參照圖34，可藉由移除預閘極障壁膜910的一部分及預閘極填充膜920的一部分來形成閘極接觸件160。閘極接觸件160可包括閘極障壁膜161及閘極填充膜163。
綜上所述，隨著半導體裝置的節距大小減小，可能需要半導體裝置中的接觸件之間的減小的電容及增加的電性穩定性。因此，本揭露的各態樣提供一種能夠改善裝置效能及可靠性的半導體裝置。
亦即，實施例是有關於一種在形成閘極接觸件時將金屬閘極蝕刻至期望高度的方法。更具體而言，藉由在金屬閘極上形成閘極頂蓋襯墊（例如，ALN/ODC）且在閘極頂蓋襯墊上形成閘極頂蓋填充膜（例如，SiN）而在金屬閘極上形成蝕刻停止層。由於藉由乾式蝕刻製程對閘極頂蓋填充膜進行蝕刻且隨後藉由濕式蝕刻製程對閘極頂蓋襯墊進行蝕刻（例如，在兩個單獨的製程中），閘極頂蓋填充膜的一些部分及閘極頂蓋襯墊的一些部分可保留於閘極接觸件（隨後形成於金屬閘極上）與相鄰的接觸件之間。
本文中已揭露示例性實施例，且儘管採用特定用語，然而該些用語僅用於並被解釋為具有通常意義及闡述性意義，而並非用於限制目的。在一些情況下，除非另外明確地指明，否則在本申請案提出申請之前對於此項技術中具有通常知識者將顯而易見的是，結合具體實施例闡述的特徵、特性及/或元件可單獨使用或與結合其他實施例闡述的特徵、特性及/或元件組合使用。因此，熟習此項技術者應理解，在不背離以下申請專利範圍中所述的本發明的精神及範圍的條件下，可進行形式及細節上的各種改變。
100:基板 105:場絕緣膜 120:第一閘極電極/閘極電極 120P:第一預閘極電極 130:第一閘極絕緣膜 130P:第一預閘極絕緣膜 140:第一閘極間隔件 140P:第一預閘極間隔件 140_US、151VP_US、160_US、180_US、240_US、251VP_1_US、251VP_2_US、251VP_US、280_US、AP1_US:上表面 141:第一外部間隔件 142:第一內部間隔件 150:第一閘極頂蓋圖案 150R:第一閘極頂蓋凹槽 150t:第一閘極頂蓋溝渠 151:第一閘極頂蓋襯墊 151HP:第一水平部分 151L:第一下部閘極頂蓋襯墊 151U:第一上部閘極頂蓋襯墊 151VP:第一垂直部分 153:第一閘極頂蓋填充膜 160:閘極接觸件 160_BS:下表面 160t:閘極接觸件溝渠 161:閘極障壁膜 163:閘極填充膜 170:第一磊晶圖案 175:第一矽化物膜 176:第一蝕刻停止膜 180:第一主動接觸件 180P:預第一主動接觸件 180t:第一溝渠 181、181P:第一主動障壁膜 183、183P:第一主動填充膜 190、195:層間絕緣膜 195t:層間絕緣膜溝渠 220:第二閘極電極 220P:第二預閘極電極 230:第二閘極絕緣膜 230P:第二預閘極絕緣膜 240:第二閘極間隔件 240P:第二預閘極間隔件 241:第二外部間隔件 242:第二內部間隔件 250:第二閘極頂蓋圖案 250R:第二閘極頂蓋凹槽 250t:第二閘極頂蓋溝渠 251:第二閘極頂蓋襯墊 251HP:第二水平部分 251VP:第二垂直部分 251VP_1:第二短垂直部分 251VP_2:第二長垂直部分 253:第二閘極頂蓋填充膜 270:第二磊晶圖案 275:第二矽化物膜 276:第二蝕刻停止膜 280:第二主動接觸件 280a:第二下部主動接觸件 280b:第二上部主動接觸件 280t:第二溝渠 281:第二主動障壁膜 281a:第二下部主動障壁膜 281b:第二上部主動障壁膜 283:第二主動填充膜 283a:第二下部主動填充膜 283b:第二上部主動填充膜 320:第三閘極電極 320P:第三預閘極電極 330:第三閘極絕緣膜 330P:第三預閘極絕緣膜 340:第三閘極間隔件 340P:第三預閘極間隔件 341、342:第三內部間隔件 350:第三閘極頂蓋圖案 350t:第三閘極頂蓋溝渠 350R:第三閘極頂蓋凹槽 351:第三閘極頂蓋襯墊 353:第三閘極頂蓋填充膜 380:第三主動接觸件 480:第四主動接觸件 500:預閘極頂蓋襯墊 600:預閘極頂蓋填充膜 700:罩幕膜 700P:罩幕圖案 810:預主動障壁膜 820:預主動填充膜 910:預閘極障壁膜 920:預閘極填充膜 A-A’、B-B’、C-C’、D-D’:線 AP1:第一主動圖案 AP2:第二主動圖案 BP1:下部圖案 DT:深溝渠 FX:場區 GS1:第一閘極結構 GS2:第二閘極結構 GS3:第三閘極結構 P、Q:部分 PR1:第一光阻 PR2:第二光阻 PR3:第三光阻 RX1:第一主動區 RX2:第二主動區 UP1:片材圖案 X:第一方向 Y:第二方向 Z:第三方向
藉由參照附圖詳細闡述示例性實施例，各特徵對於熟習此項技術者而言將變得顯而易見，在附圖中： 圖1是根據一些實施例的半導體裝置的示例性佈局圖。 圖2是沿著圖1所示線A-A’截取的示例性剖視圖。 圖3是沿著圖1所示線B-B’截取的示例性剖視圖。 圖4是圖2所示部分P的放大圖。 圖5是根據一些實施例的半導體裝置的剖視圖。 圖6是根據一些實施例的半導體裝置的剖視圖。 圖7是根據一些實施例的半導體裝置的剖視圖。 圖8是根據一些實施例的半導體裝置的剖視圖。 圖9是根據一些實施例的半導體裝置的剖視圖。 圖10是根據一些實施例的半導體裝置的剖視圖。 圖11是根據一些實施例的半導體裝置的示例性佈局圖。 圖12及圖13是沿著圖11所示線C-C’的剖視圖。 圖14是沿著圖11所示線D-D’的剖視圖。 圖15是根據一些實施例的半導體裝置的剖視圖。 圖16是根據一些實施例的半導體裝置的剖視圖。 圖17至圖34是根據一些實施例的用於製作半導體裝置的方法中的各階段的剖視圖。
100:基板
120:第一閘極電極/閘極電極
130:第一閘極絕緣膜
140:第一閘極間隔件
150:第一閘極頂蓋圖案
150R:第一閘極頂蓋凹槽
151:第一閘極頂蓋襯墊
153:第一閘極頂蓋填充膜
160:閘極接觸件
160_BS:下表面
160_US:上表面
161:閘極障壁膜
163:閘極填充膜
170:第一磊晶圖案
175:第一矽化物膜
176:第一蝕刻停止膜
180:第一主動接觸件
180_US:上表面
181:第一主動障壁膜
183:第一主動填充膜
190:層間絕緣膜
220:第二閘極電極
230:第二閘極絕緣膜
240:第二閘極間隔件
250:第二閘極頂蓋圖案
250R:第二閘極頂蓋凹槽
251:第二閘極頂蓋襯墊
253:第二閘極頂蓋填充膜
270:第二磊晶圖案
275:第二矽化物膜
276:第二蝕刻停止膜
280:第二主動接觸件
280_US:上表面
281:第二主動障壁膜
283:第二主動填充膜
320:第三閘極電極
330:第三閘極絕緣膜
340:第三閘極間隔件
350:第三閘極頂蓋圖案
350R:第三閘極頂蓋凹槽
351:第三閘極頂蓋襯墊
353:第三閘極頂蓋填充膜
A-A’:線
AP1:第一主動圖案
AP1_US:上表面
GS1:第一閘極結構
GS2:第二閘極結構
GS3:第三閘極結構
P:部分
X:第一方向
Y:第二方向
Z:第三方向

Claims (10)

  1. 一種半導體裝置，包括： 主動圖案，在基板上在第一方向上延伸； 第一閘極結構，在所述主動圖案上，所述第一閘極結構包括： 第一閘極電極，與所述主動圖案相交，所述第一閘極電極在與所述第一方向相交的第二方向上延伸；以及 第一閘極頂蓋圖案，在所述第一閘極電極上，所述第一閘極頂蓋圖案包括： 第一閘極頂蓋襯墊，界定第一閘極頂蓋凹槽，所述第一閘極頂蓋襯墊具有第一水平部分及第一垂直部分，所述第一水平部分沿著所述第一閘極電極的上表面延伸，所述第一垂直部分在與所述第一方向及所述第二方向相交的第三方向上自所述第一水平部分延伸；以及 第一閘極頂蓋填充膜，在所述第一閘極頂蓋襯墊上且填充所述第一閘極頂蓋凹槽； 第二閘極結構，在所述第二方向上延伸，所述第二閘極結構在所述第一方向上與所述第一閘極結構間隔開； 第一磊晶圖案，在所述主動圖案上，所述第一磊晶圖案在所述第一閘極結構與所述第二閘極結構之間； 閘極接觸件，在所述第一閘極電極上且連接至所述第一閘極電極；以及 第一主動接觸件，在所述第一磊晶圖案上且連接至所述第一磊晶圖案。
  2. 如請求項1所述的半導體裝置，其中所述第一閘極頂蓋襯墊包括： 第一下部閘極頂蓋襯墊；以及 第一上部閘極頂蓋襯墊，在所述第一下部閘極頂蓋襯墊上，所述第一下部閘極頂蓋襯墊的蝕刻選擇性與所述第一上部閘極頂蓋襯墊的蝕刻選擇性彼此不同。
  3. 如請求項2所述的半導體裝置，其中所述第一下部閘極頂蓋襯墊包含鋁。
  4. 如請求項1所述的半導體裝置，其中所述第一閘極結構包括在所述第一閘極電極的側壁上的第一閘極間隔件，所述第一閘極頂蓋襯墊的所述第一水平部分的至少一部分在所述第三方向上與所述第一閘極間隔件的上表面交疊。
  5. 一種半導體裝置，包括： 主動圖案，在基板上在第一方向上延伸； 第一閘極結構，在所述主動圖案上，所述第一閘極結構包括： 第一閘極電極，與所述主動圖案相交，所述第一閘極電極在與所述第一方向相交的第二方向上延伸；以及 第一閘極頂蓋圖案，在所述第一閘極電極上，所述第一閘極頂蓋圖案包括： 第一閘極頂蓋襯墊，界定第一閘極頂蓋凹槽；以及 第一閘極頂蓋填充膜，在所述第一閘極頂蓋襯墊上，所述第一閘極頂蓋填充膜填充所述第一閘極頂蓋凹槽； 第二閘極結構，在所述第二方向上延伸，所述第二閘極結構在所述第一方向上與所述第一閘極結構間隔開； 第一磊晶圖案，在所述主動圖案上，所述第一磊晶圖案在所述第一閘極結構與所述第二閘極結構之間；以及 第一主動接觸件，在所述第一磊晶圖案上且連接至所述第一磊晶圖案，所述第一閘極頂蓋襯墊在所述第一主動接觸件的側壁的一部分上且延伸至所述第一主動接觸件的上表面。
  6. 如請求項5所述的半導體裝置，其中所述第一閘極頂蓋襯墊包括： 第一下部閘極頂蓋襯墊；以及 第一上部閘極頂蓋襯墊，在所述第一下部閘極頂蓋襯墊上，所述第一下部閘極頂蓋襯墊的蝕刻選擇性與所述第一上部閘極頂蓋襯墊的蝕刻選擇性彼此不同。
  7. 如請求項6所述的半導體裝置，其中所述第一下部閘極頂蓋襯墊包含鋁。
  8. 如請求項5所述的半導體裝置，其中所述第一閘極頂蓋襯墊包括: 第一水平部分，沿著所述第一閘極電極的上表面延伸；以及 第一垂直部分，在與所述第一方向及所述第二方向相交的第三方向上自所述第一水平部分延伸，所述第一垂直部分的上表面在與所述第一主動接觸件的所述上表面相同的平面上。
  9. 如請求項8所述的半導體裝置，其中所述第一垂直部分包括： 第一短垂直部分；以及 第一長垂直部分，在所述第一方向上與所述第一短垂直部分間隔開，所述第一長垂直部分在所述第一短垂直部分與所述第一主動接觸件的一側壁之間，且所述第一短垂直部分的上表面低於所述第一長垂直部分的上表面。
  10. 一種半導體裝置，包括： 主動圖案，在基板上在第一方向上延伸； 第一閘極結構，在所述主動圖案上，所述第一閘極結構包括： 第一閘極電極，與所述主動圖案相交，所述第一閘極電極在與所述第一方向相交的第二方向上延伸；以及 第一閘極頂蓋圖案，在所述第一閘極電極上，所述第一閘極頂蓋圖案包括第一閘極頂蓋襯墊及第一閘極頂蓋填充膜，所述第一閘極頂蓋襯墊界定第一閘極頂蓋凹槽，所述第一閘極頂蓋填充膜在所述第一閘極頂蓋襯墊上且填充所述第一閘極頂蓋凹槽； 第二閘極結構，在所述第二方向上延伸，所述第二閘極結構在所述第一方向上與所述第一閘極結構間隔開； 第三閘極結構，在所述第二方向上延伸，所述第三閘極結構在所述第一方向上與所述第二閘極結構間隔開，且所述第二閘極結構在所述第一閘極結構與所述第三閘極結構之間； 第一磊晶圖案，在所述主動圖案上，所述第一磊晶圖案在所述第一閘極結構與所述第二閘極結構之間； 第二磊晶圖案，在所述主動圖案上，所述第二磊晶圖案在所述第二閘極結構與所述第三閘極結構之間； 閘極接觸件，在所述第一閘極電極上且連接至所述第一閘極電極； 第一主動接觸件，在所述第一磊晶圖案上且連接至所述第一磊晶圖案，所述閘極接觸件的下表面高於所述第一主動接觸件的上表面；以及 第二主動接觸件，在所述第二磊晶圖案上且連接至所述第二磊晶圖案。
TW111100100A 2021-02-08 2022-01-03 半導體裝置 TW202232766A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210017279A KR20220114143A (ko) 2021-02-08 2021-02-08 반도체 장치
KR10-2021-0017279 2021-02-08

Publications (1)

Publication Number Publication Date
TW202232766A true TW202232766A (zh) 2022-08-16

Family

ID=82705055

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111100100A TW202232766A (zh) 2021-02-08 2022-01-03 半導體裝置

Country Status (3)

Country Link
US (1) US20220254881A1 (zh)
KR (1) KR20220114143A (zh)
TW (1) TW202232766A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11670701B2 (en) * 2019-12-18 2023-06-06 Samsung Electronics Co., Ltd. Semiconductor devices

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102557549B1 (ko) * 2018-04-26 2023-07-19 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10707127B2 (en) * 2018-11-06 2020-07-07 International Business Machines Corporation Field effect transistor devices with self-aligned source/drain contacts and gate contacts positioned over active transistors

Also Published As

Publication number Publication date
US20220254881A1 (en) 2022-08-11
KR20220114143A (ko) 2022-08-17

Similar Documents

Publication Publication Date Title
US11916123B2 (en) Semiconductor device
US20240063306A1 (en) Semiconductor devices
KR20220086217A (ko) 반도체 장치
US20220406939A1 (en) Semiconductor devices
US11990552B2 (en) Semiconductor devices
US20220302310A1 (en) Semiconductor device
TW202243264A (zh) 半導體裝置
US11804528B2 (en) Semiconductor device
TW202232766A (zh) 半導體裝置
TW202341493A (zh) 半導體裝置
US20220310805A1 (en) Semiconductor devices
US20210257474A1 (en) Semiconductor device and method for fabricating the same
US20230326964A1 (en) Semiconductor devices and methods for fabricating the same
US20230163076A1 (en) Semiconductor device
US20230207654A1 (en) Semiconductor device and method for fabricating the same
US20230352591A1 (en) Semiconductor device
US20220310811A1 (en) Semiconductor device and method for fabricating the same
US20240105773A1 (en) Semiconductor device
US20240120393A1 (en) Semiconductor device
US20230395667A1 (en) Semiconductor device
KR20230141013A (ko) 반도체 장치 제조 방법
TW202410301A (zh) 半導體裝置
KR20240050238A (ko) 반도체 장치
KR20230065445A (ko) 반도체 장치
KR20220168350A (ko) 반도체 장치