TW202249234A - 元件、元件製造裝置、及元件製造方法 - Google Patents

元件、元件製造裝置、及元件製造方法 Download PDF

Info

Publication number
TW202249234A
TW202249234A TW110146583A TW110146583A TW202249234A TW 202249234 A TW202249234 A TW 202249234A TW 110146583 A TW110146583 A TW 110146583A TW 110146583 A TW110146583 A TW 110146583A TW 202249234 A TW202249234 A TW 202249234A
Authority
TW
Taiwan
Prior art keywords
substrate
aforementioned
wafer
chip
electrodes
Prior art date
Application number
TW110146583A
Other languages
English (en)
Inventor
玉利健
糸井清一
櫻井大輔
Original Assignee
日商松下知識產權經營股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商松下知識產權經營股份有限公司 filed Critical 日商松下知識產權經營股份有限公司
Publication of TW202249234A publication Critical patent/TW202249234A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81208—Compression bonding applying unidirectional static pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81908—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving monitoring, e.g. feedback loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Wire Bonding (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

元件具備晶片及基板，前述晶片透過複數個凸塊而接合，前述基板與晶片相向。元件具備：複數個貫通電極，貫通晶片及基板的至少一者，且各自具有第1端部及第2端部，前述第1端部連接於複數個凸塊之對應的1個，前述第2端部與第1端部為相反；應變感測器，設置於晶片，並與複數個貫通電極電連接；及複數個外部連接電極，連接於複數個貫通電極的每一個的第2端部，並且接觸對應變感測器施加電壓的探針。

Description

元件、元件製造裝置、及元件製造方法
本揭示是有關於一種元件、元件製造裝置、及元件製造方法。
在專利文獻1中，揭示有一種元件製造方法，製造具備晶片及基板的元件，前述晶片透過凸塊而接合，前述基板與晶片相向。
專利文獻1所揭示之元件具備：電阻值測定用微小電路，設置於晶片；及複數個凸塊，與電阻值測定用微小電路電連接。
在專利文獻1所揭示之元件製造方法中，在藉由加壓機構將晶片朝向基板按壓時，藉由對複數個凸塊施加電壓而測定出的電阻值超過預定閾值的情況下，晶片對基板的接合即完成。
由於凸塊的電阻值反映出對縱應變方向的強度，因此藉由測定被按壓的凸塊的電阻值並適當地管理電阻值，將可做到晶片對基板的穩定接合。
對凸塊施加電壓是藉由探針來進行，前述探針連接於凸塊所對應之基板上的電極墊。 先前技術文獻
專利文獻 專利文獻1：日本專利特許第4471746號公報
本揭示之一實施例的元件是具備晶片及基板的元件，前述晶片透過複數個凸塊而接合，前述基板與前述晶片相向，前述元件具備：複數個貫通電極，貫通前述晶片及前述基板的至少一者，且各自具有第1端部及第2端部，前述第1端部連接於前述複數個凸塊之對應的1個，前述第2端部與前述第1端部為相反；應變感測器，設置於前述晶片，並與前述複數個貫通電極電連接；及複數個外部連接電極，連接於前述複數個貫通電極的每一個的前述第2端部，並且接觸對前述應變感測器施加電壓的探針。
本揭示之一實施例的元件製造裝置是製造具備晶片及基板的元件的元件製造裝置，前述晶片透過複數個凸塊而接合，前述基板與前述晶片相向，前述元件製造裝置具備：載台，保持前述基板；保持部，保持前述晶片；加壓部，藉由驅動前述保持部，將前述晶片按壓於前述基板；及測定部，在藉由前述加壓部將前述晶片按壓於前述基板時，透過與複數個外部連接電極接觸的探針來測定應變感測器的應變，前述複數個外部連接電極連接於複數個貫通電極的每一個的第2端部，前述複數個貫通電極與設置於前述晶片的前述應變感測器電連接，並貫通前述晶片及前述基板的至少一者，且各自具有第1端部及前述第2端部，前述第1端部連接於前述複數個凸塊之對應的1個，前述第2端部與前述第1端部為相反。
本揭示之一實施例的元件製造方法是製造具備晶片及基板的元件的元件製造方法，前述晶片透過複數個凸塊而接合，前述基板與前述晶片相向，前述元件製造方法包含以下步驟：藉由驅動保持前述晶片的保持部，將前述晶片按壓於已保持在載台的前述基板；及在將前述晶片按壓於前述基板時，透過與複數個外部連接電極接觸的探針來測定應變感測器的應變，前述複數個外部連接電極連接於複數個貫通電極的每一個的第2端部，前述複數個貫通電極與設置於前述晶片的前述應變感測器電連接，並貫通前述晶片及前述基板的至少一者，且各自具有第1端部及前述第2端部，前述第1端部連接於前述複數個凸塊之對應的1個，前述第2端部與前述第1端部為相反。
用以實施發明之形態 在專利文獻1的以往技術中，在開始將晶片朝向基板按壓的工序時，需要進行探針對基板上的電極墊的定位，而且需要定位的作業時間。又，在探針接觸電極墊後，需要直到接觸狀態穩定為止的時間。因此，期望元件的生產性更加提升。
本揭示之非限定的實施例有助於提供一種可以謀求生產性更加提升的元件、元件製造裝置、及元件製造方法。
依據本揭示之一實施例，可以提供一種可以謀求生產性更加提升的元件、元件製造裝置、及元件製造方法。
本揭示之一實施例中的進一步的優點及效果，從說明書及圖式中將可清楚地了解。雖然這種優點及/或效果是藉由一些實施形態以及說明書及圖式所記載之特徵來分別地提供，然而並不一定需要為了得到1個或其以上的相同特徵而全部都提供。
以下，一邊參照附加圖式，一邊針對本揭示之較佳的實施形態來詳細地說明。另外，在本說明書及圖式中，針對實質上具有相同功能的構成要素，是藉由附上相同符號來省略重複說明。在以下之圖中，各自所示的構成構件的形狀、厚度、長度等，在圖式之製作上，與實際的構成構件的形狀、厚度、長度等不同。此外，各構成構件的材質並不限定於本實施形態所記載的材質。 [實施形態1]
參照圖1來說明本揭示之實施形態1中的元件11的構成例。圖1是本揭示之實施形態1中的元件11的構成圖。
元件11是以帶有半導體的電氣零件所構成的裝置、以不帶半導體的電氣零件所構成的裝置等。在本實施形態中，將以帶有半導體的電氣零件所構成的裝置作為元件11來說明。
元件11具備有複數個凸塊4、晶片9及基板10。透過複數個凸塊4而接合的晶片9及與晶片相向的基板10是藉由超音波接合、熱壓接工法等而一體地構成。 (凸塊4)
凸塊4是形成於基板10上的配線導件，或是形成於晶片9的表面的突起狀的連接電極。凸塊4的材料是金、銀、銅、鎢等。
凸塊4設置於晶片9的表面當中與基板10相向的部分。 (晶片9)
晶片9具備有晶片基材5、複數個外部連接電極1、複數個貫通電極2及應變感測器3。 (晶片基材5)
晶片基材5是以例如矽等所形成之板狀的構件。 (外部連接電極1)
外部連接電極1設置於晶片基材5的與凸塊4側為相反側的面。外部連接電極1的材料是金、銀、銅、鎢等。 (貫通電極2)
貫通電極2是從外部連接電極1朝向凸塊4延伸的電極。貫通電極2的材料是金、銀、銅、鎢等。
貫通電極2的凸塊4側的端部(第1端部)連接於凸塊4。貫通電極2的與凸塊4側為相反側的端部2a(第2端部)連接於外部連接電極1。
貫通電極2也連接於應變感測器3。因此，應變感測器3是透過貫通電極2而與外部連接電極1電連接。貫通電極2對應變感測器3的連接的詳細內容將於後敘述。 (應變感測器3)
應變感測器3是半導體型的應變計，其是藉由將硼、磷等雜質擴散至例如矽，而形成於晶片基材5的內部。
應變感測器3是其電阻值因應於由壓阻效應所引起之機械性應變量而變化。
例如，可以藉由周知的4端子法，在對應變感測器3供給恆定值的電流時，根據應變感測器3所產生的電壓與所供給的電流，測定應變感測器3的電阻值。
由於應變感測器3的電阻值是對應於應變感測器3的應變量而變化，因此可以藉由測定電阻值的變化量，來推定配置於應變感測器3的附近的凸塊4的變形量。 (應變感測器3的尺寸)
另外，應變感測器3的垂直方向的寬度宜設得比應變感測器3的與垂直方向正交之方向的寬度更狹窄。
例如，應變感測器3的與垂直方向正交之方向的寬度設定為10[nm]~900[nm]時，應變感測器3的垂直方向的寬度設定為10[nm]~500[nm]。
藉由如此地將垂直方向的寬度設得較狹窄，可以提高將晶片9朝垂直方向對基板10按壓時所產生的應變感測器3之應變的測定靈敏度。
另外，應變感測器3並不限定於前述之半導體型的應變計，亦可為金屬型的半導體應變計。
一般而言，金屬型的應變計是以Cu-Ni系合金、Ni-Cr系合金等所形成。藉由使用以鉑金屬、鎳等所形成之金屬型的半導體型的應變計，相較於以Cu-Ni系合金、Ni-Cr系合金等所形成的情況，可以提高應變的測定靈敏度。
另外，一般而言，半導體型的應變計之應變的測定靈敏度比金屬型的應變計高出數十倍左右。因此，應變感測器3宜使用半導體型的應變計。
另外，在半導體中，依據擴散的雜質的種類，存在p型半導體(擴散硼等)、n型半導體(擴散磷等)。p型半導體可以測定與垂直方向正交之方向的應變，n型半導體可以測定垂直方向的應變。
因此，在將以p型半導體所形成的應變感測器3及以n型半導體所形成的應變感測器3配置於晶片基材5的情況下，將能以較高的精度來推定凸塊4的變形量。
又，藉由利用使用了單晶矽的應變感測器3，可以提高應變的測定靈敏度。由於單晶矽是廣泛流通的材料，因此也可以降低應變感測器3的製造成本。 (基板10)
基板10具備有基板基材8及接合墊7。 (基板基材8)
基板基材8是以玻璃環氧、陶瓷、矽等所形成。 (接合墊7)
接合墊7是形成於基板基材8的與晶片9相向之面的電極。接合墊7是以例如金、鋁、銅等所形成。
接著，參照圖2，針對用於測定應變感測器3的應變的電路來說明。圖2是顯示用於測定應變感測器3的應變的電路的圖。
如圖2所示，晶片基材5具備有連接於應變感測器3的4個內部配線3a、3b、3c、3d及4個貫通電極2-1、2-2、2-3、2-4來作為用於測定應變感測器3的應變的電路。
該電路是一種與構成晶片9原本具有的功能，例如晶片9的運算處理功能的電路獨立的電路。
4個內部配線3a、3b、3c、3d的每一個的一端連接於應變感測器3。
內部配線3a的另一端連接於貫通電極2-1。內部配線3b的另一端連接於貫通電極2-2。
內部配線3c的另一端連接於貫通電極2-3。內部配線3d的另一端連接於貫通電極2-4。
4個貫通電極2-1、2-2、2-3、2-4各自連接於圖1所示的外部連接電極1。藉由使後述之探針與該等外部連接電極1接觸，即可以藉由4端子法來測定應變感測器3的應變。
具體而言，當電流從貫通電極2-1供給至貫通電極2-4時，會在貫通電極2-2與貫通電極2-3之間產生電位差。藉由測定此電位差，亦即貫通電極2-2與貫通電極2-3之間產生的電壓，即可以測定應變感測器3的應變量。
像這樣，藉由讓用於測定應變感測器3的應變的電路從前述之構成運算處理功能的電路獨立，即可以在不對晶片9的運算處理功能造成影響的情形下，測定應變感測器3的應變。
又，在藉由4端子法測定了應變感測器3的應變的情況下，可以將成為應變測定的精度降低的原因之配線中的電阻、配線間的接觸電阻等之影響減輕，而可以提高應變的測定精度。
配線中的電阻是例如4個內部配線3a、3b、3c、3d的電阻、4個貫通電極2-1、2-2、2-3、2-4的電阻、連接於4個貫通電極2-1、2-2、2-3、2-4的每一個的外部連接電極1的電阻、配線70的電阻等。
配線間的接觸電阻是例如內部配線3a與貫通電極2-1的接觸電阻、貫通電極2-1與外部連接電極1的接觸電阻等。 (元件製造裝置19)
接著，參照圖3，針對本揭示之實施形態1中的元件製造裝置19的構成例來說明。圖3是本揭示之實施形態1中的元件製造裝置19的構成圖。
元件製造裝置19是製造元件11的裝置。在本實施形態中，將製造以帶有半導體的電氣零件所構成的裝置之裝置作為元件製造裝置19來說明。
元件製造裝置19具備有頭件30、載台部20、測定部40及控制部50。 (頭件30)
頭件30具備有：移動機構31，將晶片9移動至預定安裝位置；保持部33，保持晶片9；及加壓部32，對保持部33進行加壓。 (保持部33)
在保持部33形成有用於插入探針42的貫通孔34。 (貫通孔34)
貫通孔34是從保持部33的加壓部32側的面朝向保持部33的載台21側的面延伸。
在形成有貫通孔34的壁面與探針42的外周面之間形成有間隙34a。 (間隙34a)
間隙34a是在藉由真空吸附來使保持部33保持晶片9時，作為在保持部33與晶片9之間產生負壓的空間來發揮功能。
例如，保持部33將已收納於未圖示之托盤的晶片9提起時，藉由驅動已連接於保持部33的未圖示之泵，使間隙34a產生負壓，藉此使晶片9吸附於保持部33。
另外，考量到保持部33的定位精度(±5[µm]左右)，探針42的與外部連接電極1相向之面的寬度宜設得比外部連接電極1的與探針42相向之面的寬度更小10[µm]左右。
藉此，由於外部連接電極1與探針42的接觸面積保持恆定，因此可以抑制在每個安裝程序，亦即在每個將1個晶片9安裝於基板10的工序中產生之應變測定的偏差。 (載台部20)
載台部20具備有：載台21，保持基板10；及移動機構22，將基板10移動至預定位置。 (測定部40)
測定部40具備有：測定器41；及探針42，與晶片9的外部連接電極1接觸。
在測定器41連接有配線70的一端。配線70的另一端連接於探針42。
測定器41是藉由前述之4端子法，即時地測定應變感測器3的電阻值，並將顯示已測定出的電阻值的資料發送至控制部50。 (控制部50)
控制部50具備有處理部51、加壓控制部52及記憶體53。 (處理部51)
處理部51接收從測定部40發送的顯示電阻值的資料，並根據該資料來計算應變感測器3的應變量。處理部51根據計算出的應變感測器3的應變量，生成用於控制加壓部32的控制指令。 (加壓控制部52)
根據從處理部51發送的控制指令，進行加壓部32的控制。 (記憶體53)
記憶體53例如可記錄由處理部51所計算出的應變量的初始值。
另外，控制部50亦可構成為具備控制載台21的動作的控制電路等。
接著，參照圖4，針對元件製造裝置19的動作來說明。圖4是用於說明元件製造裝置19的動作的流程圖。
在步驟S1中，基板10移動至載台21，並設置於載台21上後，執行步驟S2的處理。
在步驟S2中，保持部33是藉由真空吸附來保持已收納於未圖示之托盤的晶片9。
此時，插入保持部33的貫通孔34的探針42保持成與晶片9的外部連接電極1接觸。
藉此，探針42、外部連接電極1、貫通電極2及應變感測器3即電連接。
在步驟S3中，藉由移動機構31與移動機構22來進行晶片9對基板10的對位。之後，執行步驟S4的處理。
在步驟S4中，處理部51計算應變感測器3的應變量的初始值，並且將計算出的應變量的初始值保存於記憶體53。
在步驟S5中，藉由加壓控制部52控制加壓部32，晶片9即朝向基板10下降。
設置於下降之晶片9的凸塊4在與基板10的接合墊7接觸後，進一步藉由加壓部32將晶片9朝向基板10按壓，藉此進行凸塊4與接合墊4的金屬接合。
藉由進行金屬接合，晶片9即可對基板10牢固地連接。
另外，為了提升晶片9與基板10的接合強度，加壓控制部52除了加壓之外，亦可賦與超音波振動、熱等。
在步驟S6中，處理部51在晶片9被按壓於基板10時，亦即在安裝程序中，接收顯示以測定器41即時地測定的電阻值的資料。
處理部51根據接收到的顯示電阻值的資料，藉由周知的應變量計算方法來計算凸塊4的應變量。之後，執行步驟S7的處理。
在步驟S7中，處理部51判定晶片9與基板10的接合強度是否已達到所期望的接合強度。
例如，於記憶體53保存有已將應變量的初始值與應變量的變化量與接合強度建立對應的對應資訊的情況下，處理部51在安裝程序中參照對應資訊，讀出與計算出的凸塊4的應變量對應的接合強度。
處理部51判定已讀出的接合強度是否已達到所期望的接合強度。藉此，可以保證在安裝程序中所要求之凸塊4對接合墊7的接合品質。
處理部51在接合強度未達到所期望的接合強度時，判定為接合未完成。此時(步驟S7，否(NO))，執行步驟S8的處理。
在步驟S8中，處理部51判定是否有因為接合墊7的破損等而產生接合異常。例如，將應變感測器的應變量與接合墊強度(接合墊的極限應變量)事先建立關聯來設定閾值，並在接合中，當應變感測器的應變量超過設定好的閾值時，處理部51即判定為產生了接合墊破壞，而判定為產生了接合異常。
未產生接合異常時(步驟S8，否)，重複步驟S5以後的處理。
有產生接合異常時(步驟S8，是(YES))，執行步驟S9的處理。
在步驟S9中，對晶片9賦與表示有產生接合異常的錯誤標記。該標記是藉由未圖示之標記賦與機構來執行。之後，一系列的處理便結束。
藉由對晶片9賦與錯誤標記，可以在出貨檢查中，確認有賦與錯誤標記的晶片9，因此可以防止有產生接合異常的晶片9流出到市場。
回到步驟S7，處理部51在接合強度達到所期望的接合強度時，判定為接合已完成。此時(步驟S7，是)，處理部51執行步驟S10的處理。
在步驟S10中，處理部51對加壓控制部52發送指示安裝程序結束的指示訊號。
接收到該指示訊號的加壓控制部52停止由加壓部32所進行之晶片9的按壓動作，並進一步使保持部33上升。藉此，安裝程序便結束，之後，執行步驟S11的處理。
在步驟S11中，安裝有晶片9的基板10從載台21被搬送。藉此，一系列的處理便結束。
另外，在步驟S4中，處理部51亦可構成為在計算應變量的初始值時，使用探針42來檢查構成晶片9原本具有的功能的電路的狀態。藉此，可以僅將該功能正常的晶片9安裝於基板10，因此可以減輕因安裝該功能有產生異常的晶片9所造成之基板10的損失。
另外，元件製造裝置19宜在步驟S1~步驟S11的安裝程序中，提取出直到接合完成為止所需要的時間等之特徵量，並針對此特徵量使用周知的統計品質管制(例如Xbar-R管制圖等)，來管理元件製造裝置19的狀態。
藉此，可以偵測元件製造裝置19的經年劣化、突發性故障等，而對作業人員通知警報。又，元件製造裝置19在偵測到元件製造裝置19的經年劣化、突發性故障等時，以自動方式將安裝條件最佳化，藉此可以抑制接合品質的降低，還可以抑制基板10的損失。此外，可以抑制元件製造裝置19之定期的狀態確認作業等之工時的增加。
如以上所說明，本揭示之實施形態1的元件製造裝置19是構成為在將晶片9接合於基板10的安裝程序中，藉由計算設置於晶片9的應變感測器3的應變量，來保證凸塊4對接合墊7的接合品質。
藉由此構成，可以防止儘管接合不充分卻仍結束接合動作之情形，而可得到穩定的接合強度。
又，根據元件製造裝置19，可以防止過剩地進行接合動作，而可以抑制接合墊7的損傷。
又，本實施形態的元件製造裝置19是在晶片9的拾取時、定位時等，實施應變量的初始值的測定，藉此將可在不使元件11的生產性降低的情形下，使安裝程序中的應變測定與凸塊4對接合墊7的接合品質變得可行。
又，由於本實施形態的元件11並未如以往技術一樣地利用電阻值測定用微小電路，因此可以縮短從探針42到晶片基材5的路徑。從而，在元件製造裝置19的安裝程序中所產生的雜訊變得難以朝該路徑浸入，而可以抑制因雜訊所造成之應變量的測定精度的降低。
又，在元件製造裝置19中，藉由超音波安裝工法將晶片9安裝於基板10的情況下，當保持部33以例如60[kHz]的振動頻率振動時，保持部33的溫度上升。
藉由形成前述之間隙34a，保持部33的熱將難以傳達到探針42，因此可以抑制測定部40所測定的電阻值因探針42的溫度上升而變動。 [實施形態2]
接著，參照圖5，針對本揭示之實施形態2的元件製造裝置19A的構成例來說明。
圖5是本揭示之實施形態2中的元件製造裝置19A的構成圖。
元件製造裝置19A是取代前述之元件11、載台部20及頭件30，改具備有元件11A、載台部20A及頭件30A。 (元件11A)
元件11A是取代晶片9及基板10，改具備有晶片9A及基板10A。 (晶片9A)
晶片9A具備有晶片基材5及應變感測器3。應變感測器3是透過未圖示之內部線路而與應變感測器3電連接。 (基板10A)
基板10A除了基板基材8及接合墊7之外，還具備有複數個貫通電極12及複數個外部連接電極13。 (貫通電極12)
貫通電極12是從接合墊7朝向外部連接電極13延伸的電極。貫通電極12的接合墊7側的端部(第1端部)連接於接合墊7。
貫通電極12的與接合墊7側為相反側的端部12a(第2端部)連接於外部連接電極13。貫通電極12的材料是金、銀、銅、鎢等。 (外部連接電極13)
外部連接電極13設置於基板基材8的載台21A側的面。外部連接電極13的材料是金、銀、銅、鎢等。
外部連接電極13是透過貫通電極12、接合墊7及凸塊4而與應變感測器3電連接。
頭件30A是取代保持部33，改具備有保持部33A。保持部33A省略圖3所示的貫通孔34。
載台部20A是取代載台21，改具備有載台21A。在載台21A形成有用於插入探針42的貫通洞23。
貫通洞23是從載台21A的移動機構22側的面朝向載台21A的保持部33A側的面延伸。
插入貫通洞23的探針42與晶片9A的外部連接電極13接觸。
在形成有貫通洞23的壁面與探針42的外周面之間形成有間隙23a。
在如此構成的元件製造裝置19A中，將基板10A設置於載台部20A上，以使探針42與外部連接電極13接觸。
藉此，探針42即透過外部連接電極13、貫通電極12及接合墊7而與應變感測器3電連接。從而，連接於探針42的測定部40可以測定應變感測器3的電阻值。
在如此構成的元件製造裝置19A中，藉由超音波安裝工法將晶片9A安裝於基板10A的情況下，保持部33A以例如60[kHz]的振動頻率振動。
在元件製造裝置19A中，由於探針42是設置於載台21A，因此即使在這種高頻振動施加於保持部33A的情況下，探針42與外部連接電極13之間也不會產生摩擦。因此，可以防止探針42磨耗。
又，在元件製造裝置19A中，藉由局部回流接合工法將晶片9A安裝於基板10A的情況下，對每1個晶片A9重複保持部33A的高速升溫冷卻。
在元件製造裝置19A中，由於探針42是設置於載台21A，因此起因於該高速升溫冷卻的熱衝擊不會傳達到探針42，可以抑制探針42的劣化。
本揭示雖然已一邊參照附加圖式，一邊有關於較佳之實施形態充分地做出記載，但對熟練該技術之人們而言，各種變形或修正是無庸置疑的。只要不脫離由附加之申請專利範圍所訂定之本揭示之範圍，該種變形或修正就應理解為有包含於其中。又，實施形態中之要素組合或順序變化是在不脫離本揭示之範圍及思想之下得以實現者。
產業上之可利用性 本揭示之一實施例適用於元件、元件製造裝置、及元件製造方法。
1,13:外部連接電極 2,2-1,2-2,2-3,2-4,12:貫通電極 2a,12a:端部 3:應變感測器 3a,3b,3c,3d:內部配線 4:凸塊 5:晶片基材 7:接合墊 8:基板基材 9,9A:晶片 10,10A:基板 11,11A:元件 19,19A:元件製造裝置 20,20A:載台部 21,21A:載台 22:移動機構 23:貫通洞 23a,34a:間隙 30,30A:頭件 31:移動機構 32:加壓部 33,33A:保持部 34:貫通孔 40:測定部 41:測定器 42:探針 50:控制部 51:處理部 52:加壓控制部 53:記憶體 70:配線 S1~S11:步驟
圖1是本揭示之實施形態1中的元件11的構成圖。 圖2是顯示用於測定應變感測器3的應變的電路的圖。 圖3是本揭示之實施形態1中的元件製造裝置19的構成圖。 圖4是用於說明元件製造裝置19的動作的流程圖。 圖5是本揭示之實施形態2中的元件製造裝置19A的構成圖。
1:外部連接電極
2:貫通電極
3:應變感測器
4:凸塊
5:晶片基材
7:接合墊
8:基板基材
9:晶片
10:基板
11:元件
19:元件製造裝置
20:載台部
21:載台
22:移動機構
30:頭件
31:移動機構
32:加壓部
33:保持部
34:貫通孔
34a:間隙
40:測定部
41:測定器
42:探針
50:控制部
51:處理部
52:加壓控制部
53:記憶體
70:配線

Claims (5)

  1. 一種元件，具備晶片及基板，前述晶片透過複數個凸塊而接合，前述基板與前述晶片相向，前述元件具備： 複數個貫通電極，貫通前述晶片及前述基板的至少一者，且各自具有第1端部及第2端部，前述第1端部連接於前述複數個凸塊之對應的1個，前述第2端部與前述第1端部為相反； 應變感測器，設置於前述晶片，並與前述複數個貫通電極電連接；及 複數個外部連接電極，連接於前述複數個貫通電極的每一個的前述第2端部，並且接觸對前述應變感測器施加電壓的探針。
  2. 如請求項1之元件，其具備4個前述外部連接電極。
  3. 一種元件製造裝置，製造具備晶片及基板的元件，前述晶片透過複數個凸塊而接合，前述基板與前述晶片相向，前述元件製造裝置具備： 載台，保持前述基板； 保持部，保持前述晶片； 加壓部，藉由驅動前述保持部，將前述晶片按壓於前述基板；及 測定部，在藉由前述加壓部將前述晶片按壓於前述基板時，透過與複數個外部連接電極接觸的探針來測定應變感測器的應變，前述複數個外部連接電極連接於複數個貫通電極的每一個的第2端部，前述複數個貫通電極與設置於前述晶片的前述應變感測器電連接，並貫通前述晶片及前述基板的至少一者，且各自具有第1端部及前述第2端部，前述第1端部連接於前述複數個凸塊之對應的1個，前述第2端部與前述第1端部為相反。
  4. 如請求項3之元件製造裝置，其中前述探針插入貫通孔，前述貫通孔形成於前述載台及前述保持部的至少一者， 在前述探針的表面與形成有前述貫通孔的壁面之間形成有間隙。
  5. 一種元件製造方法，製造具備晶片及基板的元件，前述晶片透過複數個凸塊而接合，前述基板與前述晶片相向，前述元件製造方法包含以下步驟： 藉由驅動保持前述晶片的保持部，將前述晶片按壓於已保持在載台的前述基板；及 在將前述晶片按壓於前述基板時，透過與複數個外部連接電極接觸的探針來測定應變感測器的應變，前述複數個外部連接電極連接於複數個貫通電極的每一個的第2端部，前述複數個貫通電極與設置於前述晶片的前述應變感測器電連接，並貫通前述晶片及前述基板的至少一者，且各自具有第1端部及前述第2端部，前述第1端部連接於前述複數個凸塊之對應的1個，前述第2端部與前述第1端部為相反。
TW110146583A 2021-02-17 2021-12-13 元件、元件製造裝置、及元件製造方法 TW202249234A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021023322 2021-02-17
JP2021-023322 2021-02-17

Publications (1)

Publication Number Publication Date
TW202249234A true TW202249234A (zh) 2022-12-16

Family

ID=82931383

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110146583A TW202249234A (zh) 2021-02-17 2021-12-13 元件、元件製造裝置、及元件製造方法

Country Status (5)

Country Link
JP (1) JPWO2022176341A1 (zh)
KR (1) KR20230145330A (zh)
CN (1) CN116802779A (zh)
TW (1) TW202249234A (zh)
WO (1) WO2022176341A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3599003B2 (ja) * 2001-07-05 2004-12-08 松下電器産業株式会社 ボンディングダメージの計測方法
JP2005228820A (ja) * 2004-02-10 2005-08-25 Renesas Technology Corp 半導体装置およびその製造方法
JP4471746B2 (ja) * 2004-06-24 2010-06-02 パナソニック株式会社 半導体実装方法
JP2007157970A (ja) * 2005-12-05 2007-06-21 Sony Corp ボンディング方法及びボンディング装置
JP2007178311A (ja) * 2005-12-28 2007-07-12 Nidec-Read Corp プローブ

Also Published As

Publication number Publication date
WO2022176341A1 (ja) 2022-08-25
JPWO2022176341A1 (zh) 2022-08-25
KR20230145330A (ko) 2023-10-17
CN116802779A (zh) 2023-09-22

Similar Documents

Publication Publication Date Title
TWI619184B (zh) 確定和調整半導體元件接合相關平行度級別的系統和方法
KR101191594B1 (ko) 검사용 유지 부재 및 검사용 유지 부재의 제조 방법
TWI649816B (zh) 打線方法與打線裝置
TW201225195A (en) Method of inspecting semiconductor device
US8994397B2 (en) Thermal pad shorts test for wire bonded strip testing
JP2010153672A (ja) 半導体装置の製造装置およびその製造方法
TW202249234A (zh) 元件、元件製造裝置、及元件製造方法
JP6822112B2 (ja) 半導体検査治具
JP6540397B2 (ja) 圧脈波センサの検査方法及び圧脈波センサの製造方法
JP5804445B2 (ja) 半導体圧力センサ
KR102505963B1 (ko) 반도체 공정 진단을 위한 플라즈마 센서 장치 및 이의 제조 방법
US20100327441A1 (en) Semiconductor device, semiconductor package and wiring structure
JP3599003B2 (ja) ボンディングダメージの計測方法
JP6437162B1 (ja) 半導体素子接合体、半導体装置、及び半導体素子接合体の製造方法
JP3573113B2 (ja) ボンディングダメージの計測装置および計測方法
JP2013007603A (ja) 半導体装置の製造方法
JP4471746B2 (ja) 半導体実装方法
JP2011038930A (ja) プローブカード及び被検査装置のテスト方法
JP2885283B2 (ja) フリップチップ接続用回路素子
JP2008141111A (ja) 半導体装置及び半導体装置のチップクラック検査方法
JP3753023B2 (ja) ボンディングダメージの計測用バンプ付きチップ
JP7474964B2 (ja) デバイス製造装置の検査方法及びデバイス製造装置
JP3573112B2 (ja) ボンディングダメージの計測用基板
KR20090044485A (ko) 플립 칩 본더 장치 및 이를 이용한 플립 칩 본딩 오류 검출방법
JP2012234993A (ja) 半導体パッケージ及び搬送システム