KR20230145330A - 디바이스, 디바이스 제조 장치, 및 디바이스 제조 방법 - Google Patents

디바이스, 디바이스 제조 장치, 및 디바이스 제조 방법 Download PDF

Info

Publication number
KR20230145330A
KR20230145330A KR1020237026101A KR20237026101A KR20230145330A KR 20230145330 A KR20230145330 A KR 20230145330A KR 1020237026101 A KR1020237026101 A KR 1020237026101A KR 20237026101 A KR20237026101 A KR 20237026101A KR 20230145330 A KR20230145330 A KR 20230145330A
Authority
KR
South Korea
Prior art keywords
chip
substrate
strain sensor
device manufacturing
probe
Prior art date
Application number
KR1020237026101A
Other languages
English (en)
Inventor
다케루 다마리
기요카즈 이토이
다이스케 사쿠라이
Original Assignee
파나소닉 아이피 매니지먼트 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 아이피 매니지먼트 가부시키가이샤 filed Critical 파나소닉 아이피 매니지먼트 가부시키가이샤
Publication of KR20230145330A publication Critical patent/KR20230145330A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81208—Compression bonding applying unidirectional static pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81908—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving monitoring, e.g. feedback loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Wire Bonding (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

디바이스는, 복수의 범프를 통해 접합되는 칩과 칩에 대향하는 기판을 구비한다. 디바이스는, 칩 및 기판 중 적어도 한쪽을 관통하고, 각각이 복수의 범프 중 대응하는 1개에 접속된 제1 단부와 제1 단부와는 반대의 제2 단부를 갖는 복수의 관통 전극과, 칩에 설치되고, 복수의 관통 전극과 전기적으로 접속되어 있는 변형 센서와, 복수의 관통 전극 각각의 제2 단부에 접속됨과 더불어, 변형 센서에 전압을 인가하는 프로브가 접촉하는 복수의 외부 접속 전극을 구비한다.

Description

디바이스, 디바이스 제조 장치, 및 디바이스 제조 방법
본 개시는, 디바이스, 디바이스 제조 장치, 및 디바이스 제조 방법에 관련된다.
특허 문헌 1에는, 범프를 통해 접합되는 칩과 칩에 대향하는 기판을 구비하는 디바이스를 제조하는 디바이스 제조 방법이 개시되어 있다.
특허 문헌 1에 개시되어 있는 디바이스는, 칩에 설치되어 있는 저항값 측정용 미소 회로와, 저항값 측정용 미소 회로와 전기적으로 접속되어 있는 복수의 범프를 구비한다.
특허 문헌 1에 개시되어 있는 디바이스 제조 방법에서는, 가압 기구에 의해서 칩이 기판을 향하여 압압(押壓)될 때에, 복수의 범프에 전압을 인가함으로써 측정되는 저항값이 소정의 역치를 초과한 경우, 칩의 기판에 대한 접합이 완료된다.
범프의 저항값은, 세로 변형 방향에 대한 강도를 반영하고 있기 때문에, 압압되는 범프의 저항값을 측정하고, 저항값을 적절히 관리함으로써, 칩의 기판에 대한 안정적인 접합이 가능해진다.
범프에 대한 전압의 인가는, 범프가 대응하는 기판 상의 전극 패드에 접속되어 있는 프로브에 의해서 행해진다.
일본국 특허 제4471746호 공보
본 개시의 일 실시예에 따른 디바이스는, 복수의 범프를 통해 접합되는 칩과 상기 칩에 대향하는 기판을 구비하는 디바이스로서, 상기 칩 및 상기 기판 중 적어도 한쪽을 관통하고, 각각이 상기 복수의 범프 중 대응하는 1개에 접속된 제1 단부와 상기 제1 단부와는 반대의 제2 단부를 갖는 복수의 관통 전극과, 상기 칩에 설치되고, 상기 복수의 관통 전극과 전기적으로 접속되어 있는 변형 센서와, 상기 복수의 관통 전극 각각의 상기 제2 단부에 접속됨과 더불어, 상기 변형 센서에 전압을 인가하는 프로브가 접촉하는 복수의 외부 접속 전극을 구비한다.
본 개시의 일 실시예에 따른 디바이스 제조 장치는, 복수의 범프를 통해 접합되는 칩과 상기 칩에 대향하는 기판을 구비하는 디바이스를 제조하는 디바이스 제조 장치로서, 상기 기판을 유지하는 스테이지와, 상기 칩을 유지하는 유지부와, 상기 유지부를 구동함으로써 상기 칩을 상기 기판에 누르는 가압부와, 상기 가압부에 의해서 상기 기판에 상기 칩이 눌릴 때, 상기 칩에 설치되어 있는 변형 센서와 전기적으로 접속되고 상기 칩 및 상기 기판 중 적어도 한쪽을 관통하며, 각각이 상기 복수의 범프 중 대응하는 1개에 접속된 제1 단부와 상기 제1 단부와는 반대의 제2 단부를 갖는 복수의 관통 전극의, 각각의 상기 제2 단부에 접속되는 복수의 외부 접속 전극에 접촉하는 프로브를 통해, 상기 변형 센서의 변형을 측정하는 측정부를 구비한다.
본 개시의 일 실시예에 따른 디바이스 제조 방법은, 복수의 범프를 통해 접합되는 칩과 상기 칩에 대향하는 기판을 구비하는 디바이스를 제조하는 디바이스 제조 방법으로서, 상기 칩을 유지하는 유지부를 구동함으로써, 상기 칩을 스테이지에 유지되어 있는 상기 기판에 누르는 단계와, 상기 기판에 상기 칩이 눌릴 때, 상기 칩에 설치되어 있는 변형 센서와 전기적으로 접속되고 상기 칩 및 상기 기판 중 적어도 한쪽을 관통하며, 각각이 상기 복수의 범프 중 대응하는 1개에 접속된 제1 단부와 상기 제1 단부와는 반대의 제2 단부를 갖는 복수의 관통 전극의, 각각의 상기 제2 단부에 접속되는 복수의 외부 접속 전극에 접촉하는 프로브를 통해, 상기 변형 센서의 변형을 측정하는 단계를 포함한다.
도 1은, 본 개시의 실시 형태 1에 있어서의 디바이스(11)의 구성도이다.
도 2는, 변형 센서(3)의 변형을 측정하기 위한 회로를 나타낸 도면이다.
도 3은, 본 개시의 실시 형태 1에 있어서의 디바이스 제조 장치(19)의 구성도이다.
도 4는, 디바이스 제조 장치(19)의 동작을 설명하기 위한 플로 차트이다.
도 5는, 본 개시의 실시 형태 2에 있어서의 디바이스 제조 장치(19A)의 구성도이다.
특허 문헌 1의 종래 기술에서는, 칩이 기판을 향하여 압압되는 공정을 개시할 때에, 기판 상의 전극 패드에 대한 프로브의 위치 결정이 필요해져, 위치 결정의 작업 시간이 필요해진다. 또, 전극 패드에 프로브가 접촉한 후, 접촉 상태가 안정될 때까지의 시간이 필요해진다. 따라서, 디바이스의 생산성의 가일층의 향상이 요망되고 있었다.
본 개시의 비한정적인 실시예는, 생산성의 가일층의 향상을 도모할 수 있는 디바이스, 디바이스 제조 장치, 및 디바이스 제조 방법의 제공에 이바지한다.
본 개시의 일 실시예에 의하면, 생산성의 가일층의 향상을 도모할 수 있는 디바이스, 디바이스 제조 장치, 및 디바이스 제조 방법을 제공할 수 있다.
본 개시의 일 실시예에 있어서의 가일층의 이점 및 효과는, 명세서 및 도면으로 분명해진다. 이러한 이점 및/또는 효과는, 몇 개의 실시 형태 그리고 명세서 및 도면에 기재된 특징에 의해서 각각 제공되는데, 1개 또는 그 이상의 동일한 특징을 얻기 위해서 반드시 모두가 제공될 필요는 없다.
이하에 첨부 도면을 참조하면서, 본 개시의 적합한 실시 형태에 대해서 상세하게 설명한다. 또한 본 명세서 및 도면에 있어서, 실질적으로 동일한 기능을 갖는 구성 요소에 대해서는, 동일한 부호를 붙임으로써 중복 설명을 생략한다. 이하의 도면에 있어서, 각각 나타내어지는 구성 부재의 형상, 두께, 길이 등은, 도면 작성상, 실제의 구성 부재의 형상, 두께, 길이 등과 상이하다. 또한, 각 구성 부재의 재질은, 본 실시 형태에 기재되는 재질로 한정되는 것은 아니다.
[실시 형태 1]
도 1을 참조하여 본 개시의 실시 형태 1에 있어서의 디바이스(11)의 구성예를 설명한다. 도 1은 본 개시의 실시 형태 1에 있어서의 디바이스(11)의 구성도이다.
디바이스(11)는, 반도체를 수반하는 전기 부품으로 구성되는 장치, 반도체를 수반하지 않는 전기 부품으로 구성되는 장치 등이다. 본 실시 형태에서는, 반도체를 수반하는 전기 부품으로 구성되는 장치를, 디바이스(11)로 하여 설명한다.
디바이스(11)는, 복수의 범프(4), 칩(9) 및 기판(10)을 구비하고 있다. 복수의 범프(4)를 통해 접합되는 칩(9)과, 칩에 대향하는 기판(10)은, 초음파 접합, 열 압착 공법 등에 의해, 일체로 구성되어 있다.
(범프(4))
범프(4)는, 기판(10) 상에 형성되어 있는 배선 리드, 또는 칩(9)의 표면에 형성되어 있는 돌기 형상의 접속 전극이다. 범프(4)의 재료는, 금, 은, 구리, 텅스텐 등이다.
범프(4)는, 칩(9)의 표면 내, 기판(10)과 마주 보는 부분에 설치되어 있다.
(칩(9))
칩(9)은, 칩 기재(5), 복수의 외부 접속 전극(1), 복수의 관통 전극(2), 및 변형 센서(3)를 구비하고 있다.
(칩 기재(5))
칩 기재(5)는, 예를 들면 실리콘 등으로 형성되어 있는 판 형상의 부재이다.
(외부 접속 전극(1))
외부 접속 전극(1)은, 칩 기재(5)의 범프(4) 측과는 반대 측의 면에 설치되어 있다. 외부 접속 전극(1)의 재료는, 금, 은, 구리, 텅스텐 등이다.
(관통 전극(2))
관통 전극(2)은, 외부 접속 전극(1)으로부터 범프(4)를 향하여 연신하는 전극이다. 관통 전극(2)의 재료는, 금, 은, 구리, 텅스텐 등이다.
관통 전극(2)의 범프(4) 측의 단부(제1 단부)는, 범프(4)에 접속되어 있다. 관통 전극(2)의 범프(4) 측과는 반대 측의 단부(2a)(제2 단부)는, 외부 접속 전극(1)에 접속되어 있다.
관통 전극(2)은, 변형 센서(3)에도 접속되어 있다. 이 때문에, 변형 센서(3)는, 관통 전극(2)을 개재하여, 외부 접속 전극(1)과 전기적으로 접속되어 있다. 관통 전극(2)의 변형 센서(3)로의 접속의 세부 사항은 후술한다.
(변형 센서(3))
변형 센서(3)는, 예를 들면 실리콘에, 붕소, 인 등의 불순물을 확산시킴으로써, 칩 기재(5)의 내부에 형성되어 있는 반도체형의 변형 게이지이다.
변형 센서(3)는, 그 저항값이 피에조 저항 효과에 의한 기계적 변형량에 따라 변화한다.
예를 들면, 공지의 4단자법에 의해서, 변형 센서(3)에 일정한 값의 전류를 공급했을 때에, 변형 센서(3)에 발생하는 전압과, 공급한 전류에 의거하여, 변형 센서(3)의 저항값을 측정할 수 있다.
변형 센서(3)의 저항값은, 변형 센서(3)의 변형량에 대응하여 변화하기 때문에, 저항값의 변화량을 측정함으로써, 변형 센서(3)의 근방에 배치되어 있는 범프(4)의 변형량을 추정할 수 있다.
(변형 센서(3)의 치수)
또한, 변형 센서(3)의 수직 방향의 폭은, 변형 센서(3)의 수직 방향과 직교하는 방향의 폭보다 좁게 하는 것이 바람직하다.
예를 들면, 변형 센서(3)의 수직 방향과 직교하는 방향의 폭이 10[nm]~900[nm]로 설정되어 있는 경우, 변형 센서(3)의 수직 방향의 폭은, 10[nm]~500[nm]로 설정된다.
이와 같이 수직 방향의 폭을 좁게 함으로써, 기판(10)에 대해서 칩(9)을 수직 방향으로 누를 때 발생하는, 변형 센서(3)의 변형의 측정 감도를 높일 수 있다.
또한, 변형 센서(3)는, 전술한 반도체형의 변형 게이지로 한정되지 않으며, 금속형의 반도체 변형 게이지여도 된다.
금속형의 변형 게이지는, 일반적으로는 Cu-Ni계 합금, Ni-Cr계 합금 등으로 형성되어 있다. 플라티나 금속, 니켈 등으로 형성되어 있는 금속형의 반도체형의 변형 게이지를 이용함으로써, Cu-Ni계 합금, Ni-Cr계 합금 등으로 형성되어 있는 경우에 비해, 변형의 측정 감도를 높일 수 있다.
또한, 반도체형의 변형 게이지는, 일반적으로, 변형의 측정 감도가 금속형의 변형 게이지에 비해 수십 배 정도 높다. 이 때문에, 변형 센서(3)는, 반도체형의 변형 게이지를 이용하는 것이 바람직하다.
또한, 반도체에는, 확산하는 불순물의 종류에 따라서, p형 반도체(붕소 등을 확산), n형 반도체(인 등을 확산)가 존재한다. p형 반도체는, 수직 방향과 직교하는 방향의 변형을 측정할 수 있고, n형 반도체는, 수직 방향의 변형을 측정할 수 있다.
이 때문에, p형 반도체로 형성된 변형 센서(3)와, n형 반도체로 형성된 변형 센서(3)를 칩 기재(5)에 배치한 경우, 범프(4)의 변형량을 높은 정밀도로 추정하는 것이 가능해진다.
또, 단결정 실리콘을 이용한 변형 센서(3)를 이용함으로써, 변형의 측정 감도를 높일 수 있다. 단결정 실리콘은, 널리 유통되고 있는 재료이기 때문에, 변형 센서(3)의 제조 비용을 저감할 수도 있다.
(기판(10))
기판(10)은, 기판 기재(8) 및 접합 패드(7)를 구비하고 있다.
(기판 기재(8))
기판 기재(8)는, 유리 에폭시, 세라믹, 실리콘 등으로 형성되어 있다.
(접합 패드(7))
접합 패드(7)는, 기판 기재(8)의 칩(9)과 대향하는 면에 형성되어 있는 전극이다. 접합 패드(7)는, 예를 들면, 금, 알루미늄, 구리 등으로 형성되어 있다.
다음으로 도 2를 참조하여 변형 센서(3)의 변형을 측정하기 위한 회로에 관해서 설명한다. 도 2는 변형 센서(3)의 변형을 측정하기 위한 회로를 나타내는 도면이다.
도 2에 나타내는 바와 같이, 칩 기재(5)는, 변형 센서(3)의 변형을 측정하기 위한 회로로서, 변형 센서(3)에 접속되는 4개의 내부 배선(3a, 3b, 3c, 3d)과, 4개의 관통 전극(2-1, 2-2, 2-3, 2-4)을 구비하고 있다.
당해 회로는, 칩(9)이 본래 가지고 있는 기능, 예를 들면 칩(9)의 연산 처리 기능을 구성하는 회로는, 독립된 회로이다.
4개의 내부 배선(3a, 3b, 3c, 3d) 각각의 일단은, 변형 센서(3)에 접속되어 있다.
내부 배선(3a)의 타단은, 관통 전극(2-1)에 접속되어 있다. 내부 배선(3b)의 타단은, 관통 전극(2-2)에 접속되어 있다.
내부 배선(3c)의 타단은, 관통 전극(2-3)에 접속되어 있다. 내부 배선(3d)의 타단은, 관통 전극(2-4)에 접속되어 있다.
4개의 관통 전극(2-1, 2-2, 2-3, 2-4) 각각은, 도 1에 나타내는 외부 접속 전극(1)에 접속되어 있다. 이들의 외부 접속 전극(1)에, 후술하는 프로브를 접촉시킴으로써, 4단자법에 의해, 변형 센서(3)의 변형을 측정할 수 있다.
구체적으로는, 관통 전극(2-1)으로부터 관통 전극(2-4)으로 전류가 공급되면, 관통 전극(2-2)과 관통 전극(2-3) 사이에 전위차가 발생한다. 이 전위차, 즉 관통 전극(2-2)과 관통 전극(2-3) 사이에 발생하는 전압을 측정함으로써, 변형 센서(3)의 변형량을 측정할 수 있다.
이와 같이, 변형 센서(3)의 변형을 측정하기 위한 회로를, 전술한 연산 처리 기능을 구성하는 회로로부터 독립시킴으로써, 칩(9)의 연산 처리 기능에 영향을 끼치지 않고 변형 센서(3)의 변형을 측정할 수 있다.
또, 4단자법에 의해서, 변형 센서(3)의 변형을 측정한 경우, 변형 측정의 정밀도가 저하하는 원인이 되는, 배선 중의 저항, 배선 간의 접촉 저항 등의 영향을 경감할 수 있어, 변형의 측정 정밀도를 높일 수 있다.
배선 중의 저항은, 예를 들면, 4개의 내부 배선(3a, 3b, 3c, 3d)의 저항, 4개의 관통 전극(2-1, 2-2, 2-3, 2-4)의 저항, 4개의 관통 전극(2-1, 2-2, 2-3, 2-4) 각각에 접속되는 외부 접속 전극(1)의 저항, 배선(70)의 저항 등이다.
배선 간의 접촉 저항은, 예를 들면, 내부 배선(3a)과 관통 전극(2-1)의 접촉 저항, 관통 전극(2-1)과 외부 접속 전극(1)의 접촉 저항 등이다.
(디바이스 제조 장치(19))
다음으로 도 3을 참조하여 본 개시의 실시 형태 1에 있어서의 디바이스 제조 장치(19)의 구성예에 대해서 설명한다. 도 3은 본 개시의 실시 형태 1에 있어서의 디바이스 제조 장치(19)의 구성도이다.
디바이스 제조 장치(19)는, 디바이스(11)를 제조하는 장치이다. 본 실시 형태에서는, 반도체를 수반하는 전기 부품으로 구성되는 장치를 제조하는 장치를, 디바이스 제조 장치(19)로 하여 설명한다.
디바이스 제조 장치(19)는, 헤드(30), 스테이지부(20), 측정부(40), 및 제어부(50)를 구비하고 있다.
(헤드(30))
헤드(30)는, 칩(9)을 소정의 실장 위치로 이동시키는 이동 기구(31)와, 칩(9)을 유지하는 유지부(33)와, 유지부(33)를 가압하는 가압부(32)를 구비하고 있다.
(유지부(33))
유지부(33)에는, 프로브(42)를 삽입하기 위한 관통 구멍(34)이 형성되어 있다.
(관통 구멍(34))
관통 구멍(34)은, 유지부(33)의 가압부(32) 측의 면으로부터, 유지부(33)의 스테이지(21) 측의 면을 향하여 연신되어 있다.
관통 구멍(34)을 형성하고 있는 벽면과, 프로브(42)의 외주면 사이에는, 간극(34a)이 형성되어 있다.
(간극(34a))
간극(34a)은, 진공 흡착에 의해서, 유지부(33)가 칩(9)을 유지할 때, 유지부(33)와 칩(9) 사이에 부압을 발생시키는 공간으로서 기능한다.
예를 들면, 유지부(33)가 도시하지 않은 트레이에 수납되어 있는 칩(9)을 들어 올릴 때, 유지부(33)에 접속되어 있는 도시하지 않은 펌프를 구동함으로써, 간극(34a)에 부압을 발생시키는 것에 의해, 유지부(33)에 칩(9)이 흡착된다.
또한, 프로브(42)의 외부 접속 전극(1)과 대향하는 면의 폭은, 유지부(33)의 위치 결정 정밀도(±5[μm] 정도)를 고려하여, 외부 접속 전극(1)의 프로브(42)와 대향하는 면의 폭보다 10[μm] 정도 작게 하는 것이 바람직하다.
이에 의해, 외부 접속 전극(1)과 프로브(42)의 접촉 면적이 일정하게 유지되기 때문에, 실장 프로세스마다, 즉 1개의 칩(9)을 기판(10)에 실장하는 공정마다 발생하는 변형 측정의 불균일을 억제할 수 있다.
(스테이지부(20))
스테이지부(20)는, 기판(10)을 유지하는 스테이지(21)와, 기판(10)을 소정 위치로 이동시키는 이동 기구(22)를 구비하고 있다.
(측정부(40))
측정부(40)는, 측정기(41)와, 칩(9)의 외부 접속 전극(1)에 접촉하는 프로브(42)를 구비하고 있다.
측정기(41)에는 배선(70)의 일단이 접속되어 있다. 배선(70)의 타단은 프로브(42)에 접속되어 있다.
측정기(41)는, 전술한 4단자법에 의해서, 변형 센서(3)의 저항값을 리얼 타임으로 측정하며, 측정한 저항값을 나타내는 데이터를 제어부(50)에 송신한다.
(제어부(50))
제어부(50)는, 처리부(51), 가압 제어부(52), 및 메모리(53)를 구비하고 있다.
(처리부(51))
처리부(51)는, 측정부(40)로부터 송신되는 저항값을 나타내는 데이터를 수신하며, 당해 데이터에 의거하여, 변형 센서(3)의 변형량을 계산한다. 처리부(51)는, 계산한 변형 센서(3)의 변형량에 의거하여, 가압부(32)를 제어하기 위한 제어 지령을 생성한다.
(가압 제어부(52))
처리부(51)로부터 송신되는 제어 지령에 의거하여, 가압부(32)의 제어를 행한다.
(메모리(53))
메모리(53)는, 예를 들면, 처리부(51)에서 계산된 변형량의 초기값이 기록된다.
또한, 제어부(50)는, 스테이지(21)의 움직임을 제어하는 제어 회로 등을 구비하도록 구성해도 된다.
다음으로 도 4를 참조하여 디바이스 제조 장치(19)의 동작에 대해서 설명한다. 도 4는 디바이스 제조 장치(19)의 동작을 설명하기 위한 플로 차트이다.
단계 S1에 있어서, 기판(10)이 스테이지(21)에 이동되어, 스테이지(21) 상에 설치된 후, 단계 S2의 처리가 실행된다.
단계 S2에 있어서, 유지부(33)는, 도시하지 않은 트레이에 수납되어 있는 칩(9)을 진공 흡착에 의해 유지한다.
이 때, 유지부(33)의 관통 구멍(34)에 삽입되어 있는 프로브(42)가, 칩(9)의 외부 접속 전극(1)에 접촉하도록 유지된다.
이에 의해, 프로브(42), 외부 접속 전극(1), 관통 전극(2), 및 변형 센서(3)가 전기적으로 접속된다.
단계 S3에 있어서, 이동 기구(31)와 이동 기구(22)에 의해서, 기판(10)에 대한 칩(9)의 위치 맞춤이 행해진다. 그 후, 단계 S4의 처리가 실행된다.
단계 S4에 있어서, 처리부(51)는, 변형 센서(3)의 변형량의 초기값을 계산하고, 계산한 변형량의 초기값을 메모리(53)에 저장한다.
단계 S5에 있어서, 가압 제어부(52)가 가압부(32)를 제어함으로써, 칩(9)이 기판(10)을 향하여 하강한다.
하강하는 칩(9)에 설치되어 있는 범프(4)가, 기판(10)의 접합 패드(7)에 접촉한 후, 추가로 가압부(32)에 의해서 칩(9)이 기판(10)을 향하여 압압됨으로써, 범프(4)와 접합 패드(4)의 금속 접합이 진전된다.
금속 접합이 진전됨으로써, 칩(9)은 기판(10)에 대해서 강고하게 접속된다.
또한, 가압 제어부(52)는, 칩(9)과 기판(10)의 접합 강도를 향상시키기 위해서, 가압에 더하여, 초음파 진동, 열 등을 부여해도 된다.
단계 S6에 있어서, 처리부(51)는, 칩(9)이 기판(10)에 압압되고 있을 때, 즉 실장 프로세스 중에, 측정기(41)에서 리얼 타임으로 측정되는 저항값을 나타내는 데이터를 수신한다.
처리부(51)는, 수신한 저항값을 나타내는 데이터에 의거하여, 공지의 변형량 계산 방법에 의해서, 범프(4)의 변형량을 계산한다. 그 후, 단계 S7의 처리가 실행된다.
단계 S7에 있어서, 처리부(51)는, 칩(9)과 기판(10)의 접합 강도가 원하는 접합 강도에 이르렀는지 아닌지를 판정한다.
예를 들면, 변형량의 초기값과 변형량의 변화량과 접합 강도를 대응시킨 대응 정보가, 메모리(53)에 저장되어 있는 경우, 처리부(51)는, 실장 프로세스 중에 대응 정보를 참조하여, 계산한 범프(4)의 변형량에 대응하는 접합 강도를 읽어낸다.
처리부(51)는, 읽어낸 접합 강도가 원하는 접합 강도에 이르렀는지 아닌지를 판정한다. 이에 의해, 실장 프로세스 중에 요구되는 범프(4)의 접합 패드(7)에 대한 접합 품질을 보증할 수 있다.
처리부(51)는, 접합 강도가 원하는 접합 강도에 이르지 않은 경우, 접합이 완료되지 않았다고 판정한다. 이 경우(단계 S7, NO), 단계 S8의 처리가 실행된다.
단계 S8에 있어서, 처리부(51)는, 접합 패드(7)의 파손 등에 의해서 접합 이상이 발생했는지 아닌지를 판정한다. 예를 들면, 변형 센서의 변형량과, 접합 패드 강도(접합 패드의 한계 변형량)를 사전에 연관시켜, 역치를 설정해 두고, 접합 중에, 변형 센서의 변형량이, 설정한 역치를 초과한 경우, 처리부(51)는, 접합 패드 파괴가 일어났다고 판정하고, 접합 이상이 일어났다고 판정한다.
접합 이상이 발생하지 않은 경우(단계 S8, NO), 단계 S5 이후의 처리가 반복된다.
접합 이상이 발생한 경우(단계 S8, YES), 단계 S9의 처리가 실행된다.
단계 S9에 있어서, 칩(9)에는, 접합 이상이 발생한 것을 나타내는 에러 마크가 부여된다. 당해 마크는, 도시되지 않은 마크 부여 기구에 의해서 실행된다. 그 후, 일련의 처리가 종료된다.
칩(9)에 에러 마크를 부여함으로써, 출하 검사에 있어서, 에러 마크가 부여되어 있는 칩(9)을 확인할 수 있기 때문에, 접합 이상이 발생한 칩(9)이 시장에 유출되는 것을 방지할 수 있다.
단계 S7로 돌아오면, 처리부(51)는, 접합 강도가 원하는 접합 강도에 이른 경우, 접합이 완료되었다고 판정한다. 이 경우(단계 S7, YES), 처리부(51)는, 단계 S10의 처리를 실행한다.
단계 S10에 있어서, 처리부(51)는, 가압 제어부(52)에 대해서, 실장 프로세스의 종료를 지시하는 지시 신호를 송신한다.
당해 지시 신호를 수신한 가압 제어부(52)는, 가압부(32)에 의한 칩(9)의 압압 동작을 정지시키고, 또한 유지부(33)를 상승시킨다. 이에 의해 실장 프로세스가 종료되며, 그 후, 단계 S11의 처리가 실행된다.
단계 S11에 있어서, 칩(9)이 실장된 기판(10)은, 스테이지(21)로부터 반송된다. 이에 의해, 일련의 처리가 종료된다.
또한, 단계 S4에 있어서, 처리부(51)는, 변형량의 초기값을 계산할 때, 칩(9)이 본래 가지고 있는 기능을 구성하고 있는 회로의 상태를, 프로브(42)를 이용하여 검사하도록 구성해도 된다. 이에 의해, 당해 기능이 정상적인 칩(9)만을 기판(10)에 실장할 수 있기 때문에, 당해 기능에 이상이 발생한 칩(9)이 실장되는 것에 의한 기판(10)의 로스를 경감할 수 있다.
또한, 디바이스 제조 장치(19)는, 단계 S1~단계 S11까지의 실장 프로세스에 있어서, 접합 완료까지 필요로 하는 시간 등의 특징량을 추출하고, 이 특징량에 대해서 공지의 통계적 품질 관리(예를 들면 Xbar-R 관리도 등)를 이용하여, 디바이스 제조 장치(19)의 상태를 관리하는 것이 바람직하다.
이에 의해, 디바이스 제조 장치(19)의 경년 열화, 돌발적인 고장 등을 검지하고, 작업자에게 알람을 통지할 수 있다. 또, 디바이스 제조 장치(19)는, 디바이스 제조 장치(19)의 경년 열화, 돌발적인 고장 등을 검지한 경우, 자동으로 실장 조건을 최적화함으로써, 접합 품질의 저하를 억제할 수 있고, 또 기판(10)의 로스를 억제할 수 있다. 또한 디바이스 제조 장치(19)의 정기적인 상태 확인 작업 등의 공수의 증가를 억제할 수 있다.
이상에 설명한 바와 같이, 본 개시의 실시 형태 1에 따른 디바이스 제조 장치(19)는, 칩(9)을 기판(10)에 접합하는 실장 프로세스 중에, 칩(9)에 설치되어 있는 변형 센서(3)의 변형량을 계산함으로써, 범프(4)의 접합 패드(7)에 대한 접합 품질을 보증하도록 구성되어 있다.
이 구성에 의해, 접합이 불충분함에도 불구하고 접합 동작이 종료되어 버리는 것을 방지할 수 있어, 안정된 접합 강도를 얻을 수 있다.
또, 디바이스 제조 장치(19)에 의하면, 과잉하게 접합 동작이 행해지는 것을 방지할 수 있어, 접합 패드(7)의 손상을 억제할 수 있다.
또, 본 실시 형태에 따른 디바이스 제조 장치(19)는, 칩(9)의 픽업 시, 위치 결정 시 등에, 변형량의 초기값의 측정을 실시함으로써, 디바이스(11)의 생산성을 저하시키지 않고, 실장 프로세스 중의 변형 측정과, 범프(4)의 접합 패드(7)에 대한 접합 품질 보증이 가능해진다.
또, 본 실시 형태에 따른 디바이스(11)는, 종래 기술과 같이 저항값 측정용 미소 회로를 이용하고 있지 않기 때문에, 프로브(42)로부터 칩 기재(5)까지의 경로를 짧게 할 수 있다. 따라서, 디바이스 제조 장치(19)의 실장 프로세스에 있어서 발생하는 노이즈가 당해 경로로 침입하기 어려워져, 노이즈에 의한 변형량의 측정 정밀도의 저하를 억제할 수 있다.
또, 디바이스 제조 장치(19)에 있어서, 초음파 실장 공법에 의해서, 칩(9)을 기판(10)에 실장하는 경우, 유지부(33)가 예를 들면 60[kHz]의 진동 주파수로 진동하면, 유지부(33)의 온도가 상승한다.
전술한 간극(34a)을 형성함으로써, 유지부(33)의 열이 프로브(42)에 전해지기 어려워지기 때문에, 프로브(42)의 온도 상승에 의해서, 측정부(40)에서 측정되는 저항값이 변동되는 것을 억제할 수 있다.
[실시 형태 2]
다음에 도 5를 참조하여 본 개시의 실시 형태 2에 따른 디바이스 제조 장치(19A)의 구성예에 대해서 설명한다.
도 5는 본 개시의 실시 형태 2에 있어서의 디바이스 제조 장치(19A)의 구성도이다.
디바이스 제조 장치(19A)는, 전술한 디바이스(11), 스테이지부(20) 및 헤드(30) 대신에, 디바이스(11A), 스테이지부(20A), 및 헤드(30A)를 구비하고 있다.
(디바이스(11A))
디바이스(11A)는, 칩(9) 및 기판(10) 대신에, 칩(9A) 및 기판(10A)을 구비하고 있다.
(칩(9A))
칩(9A)은, 칩 기재(5) 및 변형 센서(3)를 구비하고 있다. 변형 센서(3)는, 도시하지 않은 내부 회선을 통해, 변형 센서(3)와 전기적으로 접속되어 있다.
(기판(10A))
기판(10A)은, 기판 기재(8) 및 접합 패드(7)에 더하여, 복수의 관통 전극(12) 및 복수의 외부 접속 전극(13)을 구비하고 있다.
(관통 전극(12))
관통 전극(12)은, 접합 패드(7)로부터 외부 접속 전극(13)을 향하여 연신되는 전극이다. 관통 전극(12)의 접합 패드(7) 측의 단부(제1 단부)는, 접합 패드(7)에 접속되어 있다.
관통 전극(12)의 접합 패드(7) 측과는 반대 측의 단부(12a)(제2 단부)는, 외부 접속 전극(13)에 접속되어 있다. 관통 전극(12)의 재료는, 금, 은, 구리, 텅스텐 등이다.
(외부 접속 전극(13))
외부 접속 전극(13)은, 기판 기재(8)의 스테이지(21A) 측의 면에 설치되어 있다. 외부 접속 전극(13)의 재료는, 금, 은, 구리, 텅스텐 등이다.
외부 접속 전극(13)은, 관통 전극(12), 접합 패드(7), 및 범프(4)를 통해, 변형 센서(3)와 전기적으로 접속되어 있다.
헤드(30A)는, 유지부(33) 대신에, 유지부(33A)를 구비하고 있다. 유지부(33A)는, 도 3에 나타내는 관통 구멍(34)이 생략되어 있다.
스테이지부(20A)는, 스테이지(21) 대신에 스테이지(21A)를 구비하고 있다. 스테이지(21A)에는, 프로브(42)를 삽입하기 위한 관통 구멍(23)이 형성되어 있다.
관통 구멍(23)은, 스테이지(21A)의 이동 기구(22) 측의 면으로부터, 스테이지(21A)의 유지부(33A) 측의 면을 향하여 연신되어 있다.
관통 구멍(23)에 삽입되어 있는 프로브(42)는, 칩(9A)의 외부 접속 전극(13)에 접촉하고 있다.
관통 구멍(23)을 형성하고 있는 벽면과, 프로브(42)의 외주면 사이에는 간극(23a)이 형성되어 있다.
이와 같이 구성되어 있는 디바이스 제조 장치(19A)에 있어서, 프로브(42)가 외부 접속 전극(13)과 접촉하도록, 기판(10A)이 스테이지부(20A) 상에 설치된다.
이에 의해, 프로브(42)는, 외부 접속 전극(13), 관통 전극(12), 및 접합 패드(7)를 개재하여, 변형 센서(3)와 전기적으로 접속된다. 따라서, 프로브(42)에 접속되어 있는 측정부(40)는, 변형 센서(3)의 저항값을 측정할 수 있다.
이와 같이 구성되어 있는 디바이스 제조 장치(19A)에 있어서, 초음파 실장 공법에 의해서, 칩(9A)을 기판(10A)에 실장하는 경우, 유지부(33A)가 예를 들면 60[kHz]의 진동 주파수로 진동한다.
디바이스 제조 장치(19A)에서는, 프로브(42)가 스테이지(21A)에 설치되어 있기 때문에, 이러한 고주파 진동이 유지부(33A)에 가해진 경우에도, 프로브(42)와 외부 접속 전극(13) 사이에 마찰이 발생하지 않는다. 따라서, 프로브(42)가 마모되는 것을 방지할 수 있다.
또, 디바이스 제조 장치(19A)에 있어서, 로컬 리플로 접합 공법에 의해서, 칩(9A)을 기판(10A)에 실장하는 경우, 1개의 칩(9A)마다 유지부(33A)의 고속 승온 냉각이 반복된다.
디바이스 제조 장치(19A)에서는, 프로브(42)가 스테이지(21A)에 설치되어 있기 때문에, 이 고속 승온 냉각에 기인하는 열 충격이 프로브(42)에 전해지지 않아, 프로브(42)의 열화를 억제할 수 있다.
본 개시는, 첨부 도면을 참조하면서 바람직한 실시 형태에 관련하여 충분히 기재되어 있는데, 이 기술에 숙련된 사람들에게 있어서는 여러 가지의 변형이나 수정은 명백하다. 그러한 변형이나 수정은, 첨부한 특허 청구 범위에 의한 본 개시의 범위로부터 벗어나지 않는 한, 그 중에 포함된다고 이해되어야 한다. 또, 실시 형태에 있어서의 요소의 조합이나 순서의 변화는, 본 개시의 범위 및 사상을 벗어나지 않고 실현할 수 있는 것이다.
본 개시의 일 실시예는, 디바이스, 디바이스 제조 장치, 및 디바이스 제조 방법에 적합하다.
1 외부 접속 전극
2 관통 전극
2-1 관통 전극
2-2 관통 전극
2-3 관통 전극
2-4 관통 전극
2a 단부
3 변형 센서
3a 내부 배선
3b 내부 배선
3c 내부 배선
3d 내부 배선
4 범프
5 칩 기재
7 접합 패드
8 기판 기재
9 칩
9A 칩
10 기판
10A 기판
11 디바이스
11A 디바이스
12 관통 전극
12a 단부
13 외부 접속 전극
19 디바이스 제조 장치
19A 디바이스 제조 장치
20 스테이지부
20A 스테이지부
21 스테이지
21A 스테이지
22 이동 기구
23 관통 구멍
23a 간극
30 헤드
30A 헤드
31 이동 기구
32 가압부
33 유지부
33A 유지부
34 관통 구멍
34a 간극
41 측정기
42 프로브
50 제어부
51 처리부
52 가압 제어부
53 메모리
70 배선

Claims (5)

  1. 복수의 범프를 통해 접합되는 칩과 상기 칩에 대향하는 기판을 구비하는 디바이스로서,
    상기 칩 및 상기 기판 중 적어도 한쪽을 관통하고, 각각이 상기 복수의 범프 중 대응하는 1개에 접속된 제1 단부와 상기 제1 단부와는 반대의 제2 단부를 갖는 복수의 관통 전극과,
    상기 칩에 설치되고, 상기 복수의 관통 전극과 전기적으로 접속되어 있는 변형 센서와,
    상기 복수의 관통 전극 각각의 상기 제2 단부에 접속됨과 더불어, 상기 변형 센서에 전압을 인가하는 프로브가 접촉하는 복수의 외부 접속 전극
    을 구비하는, 디바이스.
  2. 청구항 1에 있어서,
    4개의 상기 외부 접속 전극을 구비하는, 디바이스.
  3. 복수의 범프를 통해 접합되는 칩과 상기 칩에 대향하는 기판을 구비하는 디바이스를 제조하는 디바이스 제조 장치로서,
    상기 기판을 유지하는 스테이지와,
    상기 칩을 유지하는 유지부와,
    상기 유지부를 구동함으로써 상기 칩을 상기 기판에 누르는 가압부와,
    상기 가압부에 의해서 상기 기판에 상기 칩이 눌릴 때, 상기 칩에 설치되어 있는 변형 센서와 전기적으로 접속되고 상기 칩 및 상기 기판 중 적어도 한쪽을 관통하며, 각각이 상기 복수의 범프 중 대응하는 1개에 접속된 제1 단부와 상기 제1 단부와는 반대의 제2 단부를 갖는 복수의 관통 전극의, 각각의 상기 제2 단부에 접속되는 복수의 외부 접속 전극에 접촉하는 프로브를 통해, 상기 변형 센서의 변형을 측정하는 측정부
    를 구비하는, 디바이스 제조 장치.
  4. 청구항 3에 있어서,
    상기 프로브는, 상기 스테이지 및 상기 유지부 중 적어도 한쪽에 형성되어 있는 관통 구멍에 삽입되고,
    상기 프로브의 표면과 상기 관통 구멍을 형성하고 있는 벽면 사이에는 간극이 형성되어 있는, 디바이스 제조 장치.
  5. 복수의 범프를 통해 접합되는 칩과 상기 칩에 대향하는 기판을 구비하는 디바이스를 제조하는 디바이스 제조 방법으로서,
    상기 칩을 유지하는 유지부를 구동함으로써, 상기 칩을 스테이지에 유지되어 있는 상기 기판에 누르는 단계와,
    상기 기판에 상기 칩이 눌릴 때, 상기 칩에 설치되어 있는 변형 센서와 전기적으로 접속되고 상기 칩 및 상기 기판 중 적어도 한쪽을 관통하며, 각각이 상기 복수의 범프 중 대응하는 1개에 접속된 제1 단부와 상기 제1 단부와는 반대의 제2 단부를 갖는 복수의 관통 전극의, 각각의 상기 제2 단부에 접속되는 복수의 외부 접속 전극에 접촉하는 프로브를 통해, 상기 변형 센서의 변형을 측정하는 단계
    를 포함하는, 디바이스 제조 방법.
KR1020237026101A 2021-02-17 2021-12-10 디바이스, 디바이스 제조 장치, 및 디바이스 제조 방법 KR20230145330A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021023322 2021-02-17
JPJP-P-2021-023322 2021-02-17
PCT/JP2021/045454 WO2022176341A1 (ja) 2021-02-17 2021-12-10 デバイス、デバイス製造装置、及びデバイス製造方法

Publications (1)

Publication Number Publication Date
KR20230145330A true KR20230145330A (ko) 2023-10-17

Family

ID=82931383

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237026101A KR20230145330A (ko) 2021-02-17 2021-12-10 디바이스, 디바이스 제조 장치, 및 디바이스 제조 방법

Country Status (5)

Country Link
JP (1) JPWO2022176341A1 (ko)
KR (1) KR20230145330A (ko)
CN (1) CN116802779A (ko)
TW (1) TW202249234A (ko)
WO (1) WO2022176341A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3599003B2 (ja) * 2001-07-05 2004-12-08 松下電器産業株式会社 ボンディングダメージの計測方法
JP2005228820A (ja) * 2004-02-10 2005-08-25 Renesas Technology Corp 半導体装置およびその製造方法
JP4471746B2 (ja) * 2004-06-24 2010-06-02 パナソニック株式会社 半導体実装方法
JP2007157970A (ja) * 2005-12-05 2007-06-21 Sony Corp ボンディング方法及びボンディング装置
JP2007178311A (ja) * 2005-12-28 2007-07-12 Nidec-Read Corp プローブ

Also Published As

Publication number Publication date
WO2022176341A1 (ja) 2022-08-25
JPWO2022176341A1 (ko) 2022-08-25
CN116802779A (zh) 2023-09-22
TW202249234A (zh) 2022-12-16

Similar Documents

Publication Publication Date Title
EP2146214B1 (en) Packaged die heater
TWI619184B (zh) 確定和調整半導體元件接合相關平行度級別的系統和方法
US8794079B2 (en) Determining magnitude of compressive loading
US20140209663A1 (en) Wire bonder and method of calibrating a wire bonder
TW201225195A (en) Method of inspecting semiconductor device
JP2005055330A (ja) 半導体装置への加圧装置
JPWO2018038113A1 (ja) ワイヤボンディング方法及びワイヤボンディング装置
US5828116A (en) Semiconductor device with bonded wires
JP2010153672A (ja) 半導体装置の製造装置およびその製造方法
KR20230145330A (ko) 디바이스, 디바이스 제조 장치, 및 디바이스 제조 방법
JP6822112B2 (ja) 半導体検査治具
US20060156080A1 (en) Method for the thermal testing of a thermal path to an integrated circuit
US6376265B1 (en) Non-contact automatic height sensing using air pressure for die bonding
KR102505963B1 (ko) 반도체 공정 진단을 위한 플라즈마 센서 장치 및 이의 제조 방법
KR20110119304A (ko) 본딩면의 바운싱 모니터링 장치, 이를 구비한 와이어 본딩 장치 및 본딩면의 바운싱 모니터링 방법
JP4679059B2 (ja) パワー半導体素子の試験装置およびこれを用いた試験方法
US20100327441A1 (en) Semiconductor device, semiconductor package and wiring structure
JP6804646B2 (ja) 半導体モジュール
JP3573113B2 (ja) ボンディングダメージの計測装置および計測方法
JP4471746B2 (ja) 半導体実装方法
JP3599003B2 (ja) ボンディングダメージの計測方法
JPH11191568A (ja) ワイヤボンディング方法及び装置
JP2008141111A (ja) 半導体装置及び半導体装置のチップクラック検査方法
JP3573112B2 (ja) ボンディングダメージの計測用基板
JP7474964B2 (ja) デバイス製造装置の検査方法及びデバイス製造装置

Legal Events

Date Code Title Description
A201 Request for examination