TW202239000A - 功率放大器 - Google Patents

功率放大器 Download PDF

Info

Publication number
TW202239000A
TW202239000A TW110143379A TW110143379A TW202239000A TW 202239000 A TW202239000 A TW 202239000A TW 110143379 A TW110143379 A TW 110143379A TW 110143379 A TW110143379 A TW 110143379A TW 202239000 A TW202239000 A TW 202239000A
Authority
TW
Taiwan
Prior art keywords
layer
substrate
emitter
collector
electrode
Prior art date
Application number
TW110143379A
Other languages
English (en)
Other versions
TWI843030B (zh
Inventor
馬少駿
小屋茂樹
青池将之
髙橋新之助
梅本康成
長谷昌俊
Original Assignee
日商村田製作所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商村田製作所股份有限公司 filed Critical 日商村田製作所股份有限公司
Publication of TW202239000A publication Critical patent/TW202239000A/zh
Application granted granted Critical
Publication of TWI843030B publication Critical patent/TWI843030B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42304—Base electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

本發明提供能夠抑制形成在射極與基極之間的寄生電容的功率放大器。功率放大器是具有基板、和在基板的主面依次層疊的射極層、基極層及集極層的功率放大器，具有：絕緣物，與射極層相鄰地設置；射極電極，設置在射極層及絕緣物與基板之間；基極電極，與基極層電連接；以及集極電極，與集極層電連接，在與基板的主面垂直的方向上，在基板與基極電極之間設置有射極電極、絕緣物以及基極層。

Description

功率放大器
本發明涉及功率放大器。
對高頻信號的放大電路使用異質結構雙極電晶體（HBT）。在下述專利文獻1中公開了在形成了CMOS元件的基板設置HBT的構成。專利文獻1所記載的HBT在基板上依次層疊射極層、基極層、集極層。
專利文獻1：美國專利第10158030號說明書
在專利文獻1所記載的HBT中，從相同的一側引出與射極層連接的射極電極以及射極配線、和與基極層連接的基極電極以及基極配線。射極配線與基極配線接近。因此，有形成在射極與基極之間的寄生電容增大的可能性。
本發明的目的在於提供能夠抑制形成在射極與基極之間的寄生電容的功率放大器。
本發明的一個面向的功率放大器是具有基板、和在上述基板的主面依次層疊的射極層、基極層及集極層的功率放大器，具有：絕緣物，與上述射極層相鄰地設置；射極電極，設置在上述射極層及上述絕緣物與上述基板之間；基極電極，與上述基極層電連接；以及集極電極，與上述集極層電連接，在與上述基板的主面垂直的方向上，在上述基板與上述基極電極之間設置有上述射極電極、上述絕緣物以及上述基極層。
本發明的一個面向的功率放大器是具有基板、和在上述基板的主面依次層疊的射極層、基極層以及集極層的功率放大器，具有：絕緣物，與上述射極層相鄰地設置；通孔，設置於上述基板的與上述射極層重疊的區域；射極電極，設置于上述通孔並與上述射極層電連接；基極電極，與上述基極層電連接；以及集極電極，與上述集極層電連接，在與上述基板的主面垂直的方向上，在上述基板與上述基極電極之間設置有上述絕緣物以及上述基極層。
根據本發明的功率放大器，能夠抑制形成在射極與基極之間的寄生電容。
以下，基於圖式對本發明的實施方式進行詳細的說明。此外，並不因該實施方式而對本發明進行限定。各實施方式為例示，當然能夠進行不同的實施方式所示的構成的局部置換或者組合。在第二實施方式及其以後省略與第一實施方式相同的事項的記述，僅對不同點進行說明。特別是，並不對每個實施方式重複提及相同的構成所帶來的相同的作用效果。
（第一實施方式） 圖1是示意性地表示第一實施方式的功率放大器的俯視圖。此外，在圖1中，為了使各電極的配置關係容易理解，而省略集極配線40、射極配線42等各種配線來進行示出。另外，在圖1中，對基極電極41以及集極電極39附加影線。
在以下的說明中，將與基板20的主面平行的方向設為第一方向Dx以及第二方向Dy。第一方向Dx是與第二方向Dy正交的方向。將與第一方向Dx以及第二方向Dy正交的方向設為第三方向Dz。第三方向Dz是與基板20的主面垂直的方向。另外，俯視是指從第三方向Dz觀察的情況下的配置關係。
如圖1所示，功率放大器10具有基板20和複數個電晶體30。複數個電晶體30設置於基板20的主面，沿第二方向Dy排列。複數個電晶體30分別具有射極電極31、基極電極41以及集極電極39。
在俯視時，射極電極31具有比基極電極41以及集極電極39大的面積。基極電極41以及集極電極39重疊地設置在射極電極31之上。集極電極39在俯視時為在第一方向Dx上較長的長方形。
基極電極41在俯視時為與集極電極39相鄰地配置的大致U形。具體而言，基極電極41具有兩個主部41a、41b和將主部41a、41b連接的連接部41c。兩個主部41a、41b分別沿第一方向Dx延伸。集極電極39設置於在第二方向Dy上相鄰的主部41a與主部41b之間。連接部41c在第一方向Dx上與集極電極39的短邊相鄰地設置，並且將主部41a、41b的相同側的端部連接。
此外，射極電極31、基極電極41以及集極電極39的構成僅為一個例子，能夠適當地變更。例如，基極電極41也可以沒有連接部41c。另外，射極電極31按照複數個電晶體30的每一個分離地設置，但並不限定於此，也可以使複數個電晶體30共享一個射極電極31。
圖2是圖1的II－II’剖面圖。在圖2中，示出一個電晶體30，但關於圖2的電晶體30的說明也能夠應用於其它的複數個電晶體30。另外，在以下的說明中，在與基板20的主面垂直的方向上，將從基板20朝向集極配線40的方向設為“上側”或者簡單地設為“上”。另外，將從集極配線40朝向基板20的方向設為“下側”或者簡單地設為“下”。
如圖2所示，電晶體30設置在基板20的主面之上。基板20包含由半導體構成的表層部。半導體也可以是單體半導體系，例如矽系的半導體元件、鍺系的半導體元件。作為基板20，例如能夠使用矽（Si）基板、絕緣體上矽（SOI）基板、砷化鎵（GaAs）基板等。
在基板20的主面之上設置有基板側絕緣層21。基板側絕緣層21的材料例如使用SIO、SiN、聚醯亞胺等。
電晶體30例如是異質結構雙極電晶體（HBT：Heterojunction Bipolar Transistor）。電晶體30設置在基板側絕緣層21之上。電晶體30具有從基板20的主面側起依次層疊的射極層34、基極層35以及集極層37。
射極層34由n型InGaP形成。基極層35由p型GaAs形成。集極層37由n型GaAs形成。此外，也可以利用其它的化合物半導體例如InP、GaN、SiGe、SiC等形成這些半導體層。
更具體而言，電晶體30在基板20的主面之上，依次層疊射極電極31、接觸層32、蓋層33、射極層34、基極層35、蝕刻停止層36、集極層37、子集極層38、集極電極39以及集極配線40。並且，電晶體30具有絕緣物45、與基極層35電連接的基極電極41、以及與射極電極31電連接的射極配線42。
射極電極31具有設置在基板側絕緣層21之上的第一部分31a、和設置在第一部分31a之上的第二部分31b。第二部分31b的第二方向Dy上的寬度比第一部分31a的第二方向Dy上的寬度小。另外，第二部分31b的第二方向Dy上的寬度與層疊在射極電極31之上的接觸層32、蓋層33以及射極層34的第二方向Dy上的寬度相等。將形成於基板20的第一部分31a和形成於母基板100（參照圖3）的第二部分31b接合，一體地形成射極電極31。
在射極電極31的第二部分31b之上依次層疊接觸層32、蓋層33、射極層34。另外，絕緣物45設置在射極電極31的第一部分31a之上，在第二方向Dy上與第二部分31b、接觸層32、蓋層33以及射極層34相鄰地設置。更具體而言，在第二方向Dy上，第二部分31b、接觸層32、蓋層33以及射極層34配置為夾在兩個絕緣物45之間。絕緣物45的高度與第二部分31b、接觸層32、蓋層33以及射極層34的合計的高度相等。為了减少基極、射極間的寄生電容，絕緣物45是介電常數較低的材料較理想。例如，使用SIO、聚醯亞胺等。絕緣物45的介電常數比射極層34的介電常數低。絕緣物45的介電常數例如為7以下左右，射極層34的介電常數例如為12.9左右。
基極層35設置在絕緣物45以及射極層34之上。即，基極層35的第二方向Dy上的寬度比射極層34的第二方向Dy上的寬度大。在第三方向Dz上，絕緣物45設置在基板20與基極層35之間。另外，射極電極31設置在絕緣物45及射極層34與基板20之間。
蝕刻停止層36設置在基極層35之上。蝕刻停止層36設置為覆蓋基極層35的上表面整體。蝕刻停止層36由與基極層35不同的材料形成，例如由InGaP、AlAs等形成。此外，在本說明書中，“上表面”是指上側，即在與基板20的主面垂直的方向上，朝向從基板20朝向集極配線40的方向的面，“下表面”是指下側，即朝向從集極配線40朝向基板20的方向的面。
在蝕刻停止層36之上依次層疊集極層37、子集極層38以及集極電極39。集極層37、子集極層38以及集極電極39的第二方向Dy上的寬度比基極層35的第二方向Dy上的寬度小。換句話說，基極層35具有設置有集極層37、子集極層38以及集極電極39的重疊區域、和未設置集極層37、子集極層38以及集極電極39的非重疊區域。
另外，集極層37、子集極層38以及集極電極39設置於與射極層34重疊的區域。集極層37、子集極層38以及集極電極39的第二方向Dy上的寬度與射極層34的第二方向Dy上的寬度相等或者比其寬。
基極電極41設置於基極層35的上表面的非重疊區域。基極電極41設置於基極層35的與設置有集極層37的面相同側的面。另外，在第三方向Dz上，在射極電極31與基極電極41之間，設置絕緣物45以及基極層35。
集極配線40設置在集極電極39之上，並與集極電極39電連接。射極配線42設置在射極電極31的第一部分31a之上，並與射極電極31電連接。射極配線42配置為在第二方向Dy上與絕緣物45以及基極層35相鄰。
圖3是用於說明功率放大器的製造方法的說明圖。如圖3所示，在功率放大器的製造方法中，首先，製造裝置使剝離層101在母基板100之上磊晶成長，並在剝離層101之上形成元件形成層102（步驟ST1）。母基板100使用GaAs等化合物半導體的單結晶基板。在元件形成層102中，在剝離層101之上依次層疊圖2所示的子集極層38、集極層37、蝕刻停止層36、基極層35、射極層34、蓋層33以及接觸層32。換句話說，元件形成層102由使圖2所示的電晶體30的一部分上下翻轉後的層疊結構形成。藉由一般的半導體製程形成上述之元件結構。在圖3中，對形成於元件形成層102的元件結構省略記載。在此階段，在元件形成層102形成相當於複數個電晶體30的元件結構，未被分離為單獨的電晶體30。
接下來，將抗蝕劑圖案（未圖示）作為蝕刻光罩，對元件形成層102以及剝離層101進行圖案化（步驟ST2）。在此階段，元件形成層102被分離成各個電晶體30。另外，在步驟ST2中，對射極層34、蓋層33以及接觸層32以及射極電極31的第二部分31b進行圖案化，並在基極層35上形成絕緣物45。
接下來，準備設置有射極電極31的第一部分31a的基板20，並在基板20粘貼元件形成層102（步驟ST3）。在此步驟中，母基板100的形成有元件形成層102的面配置為與基板20的設置有第一部分31a的主面對向。將設置於基板20的第一部分31a與設置於元件形成層102的第二部分31b接合。另外，設置於元件形成層102的絕緣物45與設置於基板20的第一部分31a接觸。
接下來，對母基板100以及元件形成層102選擇性地蝕刻剝離層101。由此，元件形成層102以及基板20從母基板100剝離（步驟ST4）。為了選擇性地蝕刻剝離層101，使用蝕刻耐性與母基板100以及元件形成層102中的任何一個都不同的化合物半導體作為剝離層101。
接下來，在元件形成層102的上表面側形成集極電極39，並對集極層37、子集極層38進行圖案化（步驟ST5）。此時，藉由蝕刻停止層36，抑制非重疊區域的基極層35的蝕刻的進展。由此，集極層37、子集極層38以及集極電極39的第二方向Dy上的寬度形成為比基極層35的第二方向Dy上的寬度小。
接下來，製造裝置在元件形成層102的基極層35之上形成基極電極41（步驟ST6）。並且，根據需要，形成元件絕緣膜、集極配線40、射極配線42及基極配線43（參照圖6）、導體突起51（參照圖6）等。能夠利用以上那樣的步驟製造具有複數個電晶體30的功率放大器10。
此外，上述的功率放大器10的構成以及製造方法僅為一個例子，能夠適當地變更。例如，在第一實施方式中，功率放大器10具有複數個電晶體30，但也可以具有一個電晶體30。另外，射極電極31層疊有第一部分31a和第二部分31b，但並不限定於此，也可以僅由任意一層形成。
如以上說明的那樣，第一實施方式的功率放大器10是具有基板20、和在基板20的主面依次層疊的射極層34、基極層35以及集極層37的功率放大器10，其具有：與射極層34相鄰地設置的絕緣物45、設置在射極層34及絕緣物45與基板20之間的射極電極31、與基極層35電連接的基極電極41、以及與集極層37電連接的集極電極39。在與基板20的主面垂直的方向上，在射極電極31與基極電極41之間設置有絕緣物45以及基極層35。
據此，基極電極41設置於基極層35的與集極層37相同側的面。因此，與基極電極41形成於基極層35的與射極電極31相同側的面的構成相比，容易形成基極配線，與射極配線42之間的距離增大，能夠抑制形成在射極與基極之間的寄生電容。其結果是，功率放大器10能夠抑制高頻特性的降低。
另外，基極電極41設置於基極層35的與集極層37相同側的面，能夠提高基極電極41的形狀等的自由度。其結果是，也能夠防止配線等的斷線。即，即使在為了實現基極電阻的減少而較厚地形成基極電極41的情況下，也能夠確保用於防止從基極電極41連接的基極引出配線的斷線等的足夠的厚度。
另外，由於在基極層35的與射極層34的非重疊區域設置有絕緣物45，所以能夠實現非重疊區域的基極層35與射極電極31之間的高電阻化。即，由於絕緣物45的存在，能夠與基極－集極接合面積同等程度或者比其小地形成基極－射極接合面積。其結果是，功率放大器10能夠實現放大率的提高。
另外，功率放大器10具有設置在基板20的主面與射極電極31之間的基板側絕緣層21。據此，功率放大器10能夠抑制基板20與電晶體30的射極電極31之間的漏電電流以及基板20的寄生電容。
另外，在功率放大器10中，集極電極39設置於與基極層35的設置有基極電極41的面相同面的一側，且在俯視時與基極電極41相鄰地配置。據此，與在基板20側設置集極層37以及集極電極39的構成相比，功率放大器10能夠抑制集極電容的增大。
另外，在功率放大器10中，絕緣物45的介電常數比射極層34的介電常數低。據此，在基極電極41與射極電極31之間設置低介電常數材料的絕緣物45，所以能夠抑制形成在射極與基極之間的寄生電容。
另外，在功率放大器10中，能夠使基板20的導熱率比射極層34、基極層35以及集極層37中的任何一個的導熱率高。據此，能夠使從電晶體30的射極電極31傳導至基板20的熱在基板20內充分擴散而高效地散熱。
另外，在功率放大器10中，在與基板20的主面垂直的方向上，在基極層35與集極層37之間設置有蝕刻停止層36。據此，蝕刻停止層36能夠抑制基極層35的蝕刻的進展。因此，能夠藉由蝕刻良好地對形成在基極層35以及蝕刻停止層36之上的集極層37以及子集極層38進行圖案化。蝕刻停止層36的膜厚為3～5nm，對在集極層37流動的電子產生隧道效應，能夠抑制功率放大器10的特性降低。
（第一實施方式的變形例） 圖4是示意性地表示第一實施方式的變形例的功率放大器的剖面圖。此外，在以下的說明中，對與上述的實施方式相同的構成要素附加相同的參照符號，並省略說明。如圖4所示，第一實施方式的變形例的功率放大器10A與上述的第一實施方式相比，未設置基板側絕緣層21以及蝕刻停止層36的構成不同。
即，射極電極31（第一部分31a）直接設置於基板20的主面。在第一實施方式的變形例中，在射極電極31與基板20之間未設置基板側絕緣層21，所以在電晶體30A產生的熱從射極電極31良好地傳導至基板20。其結果是，功率放大器10A能夠使散熱特性提高。
另外，在第三方向Dz上，集極層37直接接觸地設置在基極層35之上。在第一實施方式的變形例中，功率放大器10A使用雙異質結構雙極電晶體（DHBT）。基極層35由與集極層37不同的材料形成。例如使用InP作為基極層35的材料，例如使用InGaAs作為集極層37的材料。由此，能夠藉由蝕刻對集極層37以及子集極層38進行圖案化，並且能夠抑制基極層35的非重疊區域的部分的蝕刻的進展。
此外，雖然在第一實施方式的變形例中，對沒有基板側絕緣層21以及蝕刻停止層36雙方的構成進行了說明，但並不限定於此。例如，也可以構成為設置有基板側絕緣層21而沒有蝕刻停止層36，也可以構成為沒有基板側絕緣層21而設置有蝕刻停止層36。
（第二實施方式） 圖5是示意性地表示第二實施方式的功率放大器的剖面圖。對在第二實施方式中，與上述的第一實施方式以及第一實施方式的變形例不同，功率放大器10B具有形成在基板20的主面的至少一個基板側電晶體27的構成進行說明。
基板側電晶體27例如是矽系的MOS電晶體或者矽系的雙極電晶體。另外，基板側電晶體27也可以是CMOS結構。
在基板20的主面覆蓋基板側電晶體27地設置有多層配線結構21A。多層配線結構21A包含複數個配線25以及複數個導通孔26。基板側電晶體27與多層配線結構21A的至少一個配線25以及導通孔26電連接。
在第二實施方式中，由設置於基板20的主面的基板側電晶體27構成的電子電路、和由設置在多層配線結構21A之上的電晶體30等半導體元件構成的電子電路經由多層配線結構21A電連接。因此，能夠不經由模組基板等，而在功率放大器10B中連接化合物半導體系的半導體元件與單體半導體系（矽系）的半導體元件。由此，功率放大器10B能夠實現小型化。此外，在模組基板配置有包含化合物半導體系的半導體元件和單體半導體系（矽系）的半導體元件的功率放大器、其它的被動零件、以及其它的主動零件。該模組基板構成高頻模組而安裝於母板。
此外，基板側電晶體27以及形成在多層配線結構21A之上的電晶體30的構成也可以不同。例如，第二實施方式能夠與上述的第一實施方式的變形例的電晶體30A組合。
（第三實施方式） 圖6是示意性地表示第三實施方式的功率放大器的俯視圖。對在第三實施方式中，與上述的第一實施方式、第二實施方式以及第一實施方式的變形例不同，功率放大器10C具有電容元件57以及電阻元件58的構成進行說明。
如圖6所示，分別在複數個電晶體30連接電容元件57以及電阻元件58。功率放大器10C還具有RF輸入配線55以及偏置輸入配線59。RF輸入配線55以及偏置輸入配線59分別沿第二方向Dy延伸，且在第一方向Dx上相鄰地排列。RF輸入配線55是向電晶體30的基極供給高頻輸入信號的配線。偏置輸入配線59是對電晶體30的基極供給基極偏置信號（直流電壓信號）的配線。
複數個電阻元件58與偏置輸入配線59並聯連接。電阻元件58的一端側與偏置輸入配線59連接，電阻元件58的另一端側與對向電極56連接。對向電極56與RF輸入配線55對向地配置。電容元件57由對向地配置的RF輸入配線55的一部分和對向電極56形成。對複數個電晶體30設置共用的RF輸入配線55，於複數個電晶體30的每一個設置複數個對向電極56。對向電極56經由基極配線43以及接觸孔H6（參照圖7）與電晶體的基極電極41電連接。
功率放大器10C還具有集極引出配線50、射極引出配線52以及導體突起51、53。集極引出配線50覆蓋複數個電晶體30並沿第二方向Dy延伸。集極引出配線50與複數個電晶體30的集極配線40連接。導體突起51與集極引出配線50重疊，並經由接觸孔H1與集極引出配線50連接。
射極引出配線52在第一方向Dx上與複數個電晶體30相鄰地配置，並沿第二方向Dy延伸。射極引出配線52與複數個電晶體30的射極配線42連接。導體突起53與射極引出配線52重疊，並經由接觸孔H2與射極引出配線52連接。由Cu形成導體突起51、53並在其上載置焊料的結構被稱為“Cu柱凸塊”。此外，作為導體突起51、53，也可以使用如Au凸塊那樣不在上表面載置焊料的結構者。這樣的結構的突起也被稱為“柱”。另外，作為導體突起51、53，也可以採用在焊盤上豎立導體柱的結構者。這樣的結構的導體突起也被稱為“支柱”。另外，作為導體突起51、53，也可以使用使焊料回流成球狀的球凸塊。作為導體突起51、53，除了上述各種結構之外，還能夠使用包含從基板突出的導體的各種結構者。
圖7是放大地表示圖6的一個電晶體、與該電晶體連接的一個電容元件以及一個電阻元件的俯視圖。圖8是表示圖7的A－A’剖面以及B－B’剖面的剖面圖。如圖7所示，基極配線43沿第一方向Dx延伸。基極配線43的一端側與對向電極56連接，基極配線43的另一端側經由設置於覆蓋電晶體30的絕緣層（未圖示）的接觸孔H6與基極電極41的連接部41c連接。
集極配線40與集極電極39重疊地設置，並沿第一方向Dx延伸。集極配線40經由設置於覆蓋電晶體30的絕緣層（未圖示）的接觸孔H5與集極電極39連接。
射極配線42與射極電極31的未設置基極層35的區域重疊地設置，並沿第一方向Dx延伸。射極配線42經由設置於覆蓋電晶體30的絕緣層（未圖示）的接觸孔H4與射極電極31連接。在本實施方式中，在俯視時，兩個射極配線42在第二方向Dy上鄰近地設置。在兩個射極配線42之間配置集極配線40。
如圖8所示，電容元件57形成在基板20之上。換句話說，電容元件57以及電晶體30形成在相同的基板20之上。在基板側絕緣層21之上依次層疊對向電極56、絕緣層61、62以及RF輸入配線55。在絕緣層62設置有接觸孔H7，RF輸入配線55也設置于接觸孔H7的內部。RF輸入配線55在接觸孔H7的底部隔著絕緣層61與對向電極56對向。利用這樣的構成，形成電容元件57。
另外，雖然在圖8中省略圖示，但電阻元件58以及偏置輸入配線59（參照圖6、7）也形成在基板20上。電阻元件58以及偏置輸入配線59可以與對向電極56設置於同層，也可以與RF輸入配線55設置於同層。或者，電阻元件58以及偏置輸入配線59也可以利用與電容元件57不同的層。
在第三實施方式中，複數個電晶體30、電容元件57、電阻元件58以及各種配線設置於同一基板20的主面。即，在功率放大器10C中，包含複數個電晶體30的複數個電路元件集成在同一基板20，形成為放大電路。因此，功率放大器10C與在不同的基板形成各元件的構成相比能夠實現小型化。
（第三實施方式的變形例） 圖9是放大地表示第三實施方式的變形例的一個電晶體、與該電晶體連接的一個電容元件以及一個電阻元件的俯視圖。對在第三實施方式的變形例中，與上述的各實施方式以及第一實施方式的變形例不同，在電晶體30連接一個射極配線42的構成進行說明。
如圖9所示，射極電極31的第一方向Dx上的寬度形成為比基極層35的第一方向Dx上的寬度大。射極配線42設置為在俯視時在第一方向Dx上與基極層35、基極電極41以及集極配線40相鄰。射極配線42的一端側經由設置於覆蓋電晶體30B的絕緣層（未圖示）的接觸孔H8與射極電極31連接。
在本變形例中，基極配線43、集極配線40以及射極配線42分別沿第一方向Dx延伸，配置在一條直線上。由此，能夠實現第二方向Dy上的電晶體30B的小型化。另外，在第二方向Dy上排列複數個電晶體30B的多單元結構的功率放大器10D中，能夠減小複數個電晶體30B的配置間距，能夠實現第二方向Dy上的小型化。
（第四實施方式） 圖10是示意性地表示第四實施方式的功率放大器的剖面圖。對在第四實施方式的功率放大器10E中，與上述的各實施方式以及各變形例不同，射極電極31A不設置於基板20的主面的構成進行說明。
具體而言，電晶體30C直接設置於基板20的主面。在第四實施方式中，在基板20的主面不設置基板側絕緣層21以及第一部分31a（參照圖2）。在基板20的與接觸層32、蓋層33以及射極層34重疊的區域設置有通孔H9。換句話說，將接觸層32設置為覆蓋通孔H9的主面側的開口。射極電極31A設置于通孔H9的內壁，並且與接觸層32的下表面接觸。由此，射極電極31A經由通孔H9、接觸層32以及蓋層33與射極層34電連接。
電晶體30C的絕緣物45在不與通孔H9重疊的區域，與基板20的主面直接接觸地設置。另外，絕緣物45在第三方向Dz上，設置在基板20的主面與基極層35之間。絕緣物45與接觸層32、蓋層33以及射極層34相鄰地設置。絕緣物45不與射極電極31A的一部分（第二部分31b（參照圖2））相鄰。
能夠在將形成於母基板100（參照圖3）的電晶體30C粘貼於基板20之後，從基板20的背面側藉由蒸鍍等薄膜法形成射極電極31A。此外，射極電極31A的形成方法並不限定於蒸鍍，也可以是印刷法等其它的方法。
在本實施方式中，射極電極31A設置於與射極層34重疊的區域。即，不設置與基極層35的非重疊區域對向的第一部分31a（參照圖2）。因此，在第四實施方式的功率放大器10E具有的電晶體30C中，與上述的各實施方式相比，能夠減少基極－射極間的寄生電容。
圖11是示意性地表示第四實施方式的功率放大器的俯視圖。圖12是圖11的XII－XII’剖面圖。如圖11以及圖12所示，射極配線42A覆蓋射極電極31A以及通孔H9形成在基板20的背面側。如圖11所示，在基板20的主面側不設置射極電極31A以及射極配線42A。因此，根據基極層35的第二方向Dy上的寬度規定俯視時的電晶體30C的第二方向Dy上的寬度。藉由如上述的構成，在第二方向Dy上排列複數個電晶體30C的多單元結構的功率放大器10E中，能夠減小複數個電晶體30C的配置間距，能夠實現第二方向Dy上的小型化。
另外，如圖12所示，在複數個集極配線40之上，層疊集極引出配線50以及導體突起51。在導體突起51之上設置有焊料64。
此外，以與接觸層32的寬度相同的大小形成通孔H9的主面側的開口的寬度。但是，但並不限定於此，通孔H9的主面側的開口的寬度也可以與接觸層32的寬度不同。另外，在圖12中，在基板20的背面設置有基板背面側絕緣層22。但是，也可以沒有基板背面側絕緣層22。
（第五實施方式） 圖13是示意性地表示第五實施方式的功率放大器的剖面圖。對在第五實施方式的功率放大器10F中，與上述的各實施方式以及各變形例不同，在集極配線40以及射極配線42的上方最近處設置導體突起72、75的構成進行說明。
如圖13所示，在與集極電極39連接的集極配線40之上，依次設置基底金屬層71、導體突起72以及焊料73。另外，在與射極電極31連接的射極配線42之上依次設置基底金屬層74、導體突起75以及焊料76。
導體突起72、75例如是Cu柱凸塊，藉由電場電鍍法形成。但是，導體突起72、75例如也可以是焊料凸塊、柱形凸塊，也可以由Au等其它的金屬材料構成。基底金屬層71、74是形成導體突起72、75時的電鍍種子電極。
在本實施方式中，藉由設置導體突起72、75，能夠使電晶體30D的上表面側的散熱特性提高。另外，導體突起72、75設置於集極配線40以及射極配線42的上方最近處，不設置集極引出配線50、射極引出配線52（參照圖6），所以能夠使層疊結構簡單。
此外，上述的實施方式是用於使本發明的理解變得容易的實施方式，並不用於對本發明進行限定解釋。本發明能夠在不脫離其主旨的範圍內進行變更／改良，並且在本發明也包含有其等效物。
10、10A、10B、10C、10D、10E、10F:功率放大器 20:基板 21:基板側絕緣層 21A:多層配線結構 22:基板背面側絕緣層 25:配線 26:導通孔 27:基板側電晶體 30、30A、30B、30C、30D:電晶體（HBT） 31、31A:射極電極 31a:第一部分 31b:第二部分 32:接觸層 33:蓋層 34:射極層 35:基極層 36:蝕刻停止層 37:集極層 38:子集極層 39:集極電極 40:集極配線 41:基極電極 41a:主部 41b:主部 41c:連接部 42:射極配線 42A:射極佈線配線4 43:基極配線 45:絕緣物 50:集極引出配線 51、53、72、75:導體突起 52:射極引出配線 55:RF輸入配線 56:對向電極 57:電容元件 58:電阻元件 59:偏置輸入配線 61:絕緣層 62:絕緣層 64:焊料 71:基底金屬層 72:導體突起 73:焊料 74:基底金屬層 75:導體突起 76:焊料 100:母基板 101:剝離層 102:元件形成層 H1:接觸孔 H2:接觸孔 H4:接觸孔 H5:接觸孔 H6:接觸孔 H7:接觸孔 H8:接觸孔 H9:通孔
[圖1]是示意性地表示第一實施方式的功率放大器的俯視圖。 [圖2]是圖1的II－II’剖面圖。 [圖3]是用於說明功率放大器的製造方法的說明圖。 [圖4]是示意性地表示第一實施方式的變形例的功率放大器的剖面圖。 [圖5]是示意性地表示第二實施方式的功率放大器的剖面圖。 [圖6]是示意性地表示第三實施方式的功率放大器的俯視圖。 [圖7]是放大地表示圖6的一個電晶體、與該電晶體連接的一個電容元件以及一個電阻元件的俯視圖。 [圖8]是表示圖7的A－A’剖面以及B－B’剖面的剖面圖。 [圖9]是放大地表示第三實施方式的變形例的一個電晶體、與該電晶體連接的一個電容元件以及一個電阻元件的俯視圖。 [圖10]是示意性地表示第四實施方式的功率放大器的剖面圖。 [圖11]是示意性地表示第四實施方式的功率放大器的俯視圖。 [圖12]是圖11的XII－XII’剖面圖。 [圖13]是示意性地表示第五實施方式的功率放大器的剖面圖。
10:功率放大器
20:基板
21:基板側絕緣層
30:電晶體(HBT)
31:射極電極
31a:第一部分
31b:第二部分
32:接觸層
33:蓋層
34:射極層
35:基極層
36:蝕刻停止層
37:集極層
38:子集極層
39:集極電極
40:集極配線
41:基極電極
41a:主部
41b:主部
42:射極配線
45:絕緣物

Claims (10)

  1. 一種功率放大器，具有基板、以及在上述基板的主面依次層疊的射極層、基極層及集極層，其中， 具有： 絕緣物，與上述射極層相鄰地設置； 射極電極，設置在上述射極層及上述絕緣物與上述基板之間； 基極電極，與上述基極層電連接；以及 集極電極，與上述集極層電連接， 在與上述基板的主面垂直的方向上，在上述基板與上述基極電極之間設置有上述射極電極、上述絕緣物以及上述基極層。
  2. 如請求項1所述的功率放大器，其中， 具有設置在上述基板的上述主面與上述射極電極之間的基板側絕緣層。
  3. 一種功率放大器，具有基板、以及在上述基板的主面依次層疊的射極層、基極層及集極層，其中， 具有： 絕緣物，與上述射極層相鄰地設置； 通孔，設置於上述基板的與上述射極層重疊的區域； 射極電極，設置于上述通孔並與上述射極層電連接； 基極電極，與上述基極層電連接；以及 集極電極，與上述集極層電連接， 在與上述基板的主面垂直的方向上，在上述基板與上述基極電極之間設置有上述絕緣物以及上述基極層。
  4. 如請求項1~3中的任意一項所述的功率放大器，其中， 上述集極電極設置於與上述基極層的設置有上述基極電極的面相同面的一側，並且在俯視時與上述基極電極相鄰地配置。
  5. 如請求項1~3中的任意一項所述的功率放大器，其中， 上述絕緣物的介電常數比上述射極層的介電常數低。
  6. 如請求項1~3中的任意一項所述的功率放大器，其中， 上述基板的導熱率比上述射極層、上述基極層以及上述集極層中的任何一個的導熱率高。
  7. 如請求項1~3中的任意一項所述的功率放大器，其中， 在與上述基板的主面垂直的方向上，在上述基極層與上述集極層之間設置有蝕刻停止層。
  8. 如請求項1~3中的任意一項所述的功率放大器，其中， 上述基極層與上述集極層由不同的材料形成， 在與上述基板的主面垂直的方向上，上述基極層與上述集極層直接接觸地層疊。
  9. 一種功率放大器，具有： 請求項1~8中的任意一項所述的功率放大器；以及 形成於上述基板的上述主面的至少一個基板側電晶體。
  10. 一種功率放大器，具有： 請求項1~9中的任意一項所述的功率放大器； 集極配線，與上述集極電極連接； 射極配線，與上述射極電極連接；以及 導體突起，設置於上述集極配線以及上述射極配線中的至少一方。
TW110143379A 2020-12-15 2021-11-22 功率放大器 TWI843030B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP2020-207804 2020-12-15
JP2020207804A JP7521405B2 (ja) 2020-12-15 2020-12-15 電力増幅器

Publications (2)

Publication Number Publication Date
TW202239000A true TW202239000A (zh) 2022-10-01
TWI843030B TWI843030B (zh) 2024-05-21

Family

ID=81941851

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110143379A TWI843030B (zh) 2020-12-15 2021-11-22 功率放大器

Country Status (4)

Country Link
US (1) US20220190124A1 (zh)
JP (1) JP7521405B2 (zh)
CN (1) CN114639723A (zh)
TW (1) TWI843030B (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003297849A (ja) * 2002-04-05 2003-10-17 Toshiba Corp ヘテロ接合バイポーラトランジスタ及びその製造方法
JP4216634B2 (ja) * 2003-04-23 2009-01-28 株式会社日立製作所 半導体装置
TWI237407B (en) * 2004-06-24 2005-08-01 Epistar Corp Light emitting diode having an adhesive layer and manufacturing method thereof
JP2006186235A (ja) 2004-12-28 2006-07-13 Renesas Technology Corp 半導体装置及びその製造方法
TWI512905B (zh) * 2012-06-13 2015-12-11 Win Semiconductors Corp 化合物半導體元件晶圓整合結構
US10158030B2 (en) 2017-02-13 2018-12-18 Qualcomm Incorporated CMOS and bipolar device integration including a tunable capacitor
JP2019102724A (ja) * 2017-12-06 2019-06-24 株式会社村田製作所 半導体素子
JP2019220669A (ja) 2017-12-06 2019-12-26 株式会社村田製作所 半導体装置
JP6965819B2 (ja) * 2018-04-23 2021-11-10 日本電信電話株式会社 集積回路およびその製造方法
US11515406B2 (en) 2019-04-10 2022-11-29 Qualcomm Incorporated Heterojunction bipolar transistor with field plates
US11355617B2 (en) * 2019-10-01 2022-06-07 Qualcomm Incorporated Self-aligned collector heterojunction bipolar transistor (HBT)

Also Published As

Publication number Publication date
JP7521405B2 (ja) 2024-07-24
US20220190124A1 (en) 2022-06-16
TWI843030B (zh) 2024-05-21
JP2022094742A (ja) 2022-06-27
CN114639723A (zh) 2022-06-17

Similar Documents

Publication Publication Date Title
US8344504B2 (en) Semiconductor structure comprising pillar and moisture barrier
JP4216634B2 (ja) 半導体装置
US20220108936A1 (en) Semiconductor module
JP2005327805A (ja) 半導体装置およびその製造方法
TWI671825B (zh) 半導體晶片、半導體晶片之構裝方法及構裝有半導體晶片之模組
US7547929B2 (en) Semiconductor HBT MMIC device and semiconductor module
JP3913402B2 (ja) 高周波回路装置
JP5601079B2 (ja) 半導体装置、半導体回路基板および半導体回路基板の製造方法
TWI825318B (zh) 半導體裝置及其製造方法
JP2021145329A (ja) Ｒｆ回路モジュール及びその製造方法
US11876032B2 (en) Semiconductor device
US20210036134A1 (en) Bipolar Transistor and Production Method Therefor
TWI793753B (zh) 半導體裝置
TWI843030B (zh) 功率放大器
JP3674881B2 (ja) 半導体装置
CN113395079B (zh) Rf电路模块及其制造方法
TWI854787B (zh) 半導體裝置
KR100641055B1 (ko) 화합물반도체 바이폴라 트랜지스터 및 그 제조방법
JPH10144801A (ja) 半導体装置
JPH09246812A (ja) 高周波半導体装置
JP2002033327A (ja) 縦型構造トランジスタ