TW202234709A - 感應超結電晶體 - Google Patents

感應超結電晶體 Download PDF

Info

Publication number
TW202234709A
TW202234709A TW110149234A TW110149234A TW202234709A TW 202234709 A TW202234709 A TW 202234709A TW 110149234 A TW110149234 A TW 110149234A TW 110149234 A TW110149234 A TW 110149234A TW 202234709 A TW202234709 A TW 202234709A
Authority
TW
Taiwan
Prior art keywords
gate
region
fingers
source
drain
Prior art date
Application number
TW110149234A
Other languages
English (en)
Other versions
TWI824365B (zh
Inventor
中 林
金彪 黃
Original Assignee
大陸商伏達半導體（合肥）有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商伏達半導體（合肥）有限公司 filed Critical 大陸商伏達半導體（合肥）有限公司
Publication of TW202234709A publication Critical patent/TW202234709A/zh
Application granted granted Critical
Publication of TWI824365B publication Critical patent/TWI824365B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0883—Combination of depletion and enhancement field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8236—Combination of enhancement and depletion transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Bipolar Transistors (AREA)

Abstract

本發明公開了一種器件、方法和控制器。該器件包括：位於襯底上方的第一汲/源區和第二汲/源區；以及與第一汲/源區相鄰的第一閘極區，與第二汲/源區相鄰的第二閘極區，位於第一閘極區和第二閘極區之間的第三閘極區，其中，第一汲/源區、第二汲/源區、第一閘極區、第二閘極區和第三閘極區形成兩個背對背連接的電晶體。

Description

感應超結電晶體
本發明涉及反向電流保護裝置(例如，負載開關)，尤其是，在一些實施例中涉及包含背對背(back-to-back)連接的一對電晶體的負載開關。
隨著半導體技術的發展，金屬氧化物半導體場效應電晶體(Metal Oxide Semiconductor Field Effect Transistor,MOSFET)已廣泛用於積體電路。MOSFET是一種電壓控制器件。當在MOSFET的閘極上施加控制電壓並且控制電壓大於MOSFET的閾值時，MOSFET的汲極和源極之間建立導電通道。在建立導電通道後，電流會在MOSFET的汲極和源極之間流動。另一方面，當施加到閘極的控制電壓小於MOSFET的閾值時，MOSFET相應地關閉。
隨著半導體技術的發展，金屬氧化物半導體場效應電晶體(metal oxide semiconductor field effect transistor,MOSFET)在積體電路中得到了廣泛的應用。MOSFET是一種由電壓控制的器件。當控制電壓施加到MOSFET的閘極，並且該控制電壓大於MOSFET的閾值電壓時，MOSFET的汲極和源極之間會建立導電通道。該導電通道建立之後，電流會在MOSFET的汲極和源極之間流動。另一方面，當施加到閘極上的控制電壓小於MOSFET的閾值電壓時，MOSFET會相應地關斷。
MOSFET可以包括N溝道型MOSFET和P溝道型MOSFET兩大類。根據結構的不同，MOSFET又可分為平面型(Planar) MOSFET、側向雙擴散金屬氧化物半導體(lateral double-diffused metal oxide semiconductor,LDMOS)器件和垂直雙擴散(vertical double-diffused)MOSFET三個子類。與其他類型的MOSFET相比，LDMOS器件能夠在單位面積上提供更大的電流，這是由於LDMOS器件所具有的非對稱結構在LDMOS器件的汲極和源極之間提供了短溝道。為了進一步提高LDMOS器件的性能，在漂移區採用了降低表面場(REduced SURface Field,RESURF)擴散技術，以在給定LDMOS器件的特徵導通電阻(specific-on-resistance，簡稱為Rsp)的情況下提高該LDMOS器件的擊穿電壓。
隨著半導體技術的進一步發展，超結MOSFET應運而生，以進一步改善關鍵性能，例如降低導通電阻和提高功率轉換效率等。在平面型MOSFET中，通過增加漂移層的長度和/或降低漂移層的摻雜濃度來提高平面型MOSFET的額定電壓。隨著漂移層長度的增加和摻雜濃度的降低，導通電阻呈指數式增長。相比之下，超結MOSFET在輕摻雜的N型外延層中具有多個P型深柱狀結構。這多個P型深柱狀結構與N型外延層形成多個垂直PN結。這多個垂直PN結有助於限制輕摻雜的N型外延層中的電場。與平面型MOSFET相比，超結MOSFET因具有多個P型深柱狀結構而具有更低的N型外延層電阻，同時維持相同的擊穿電壓。多個垂直PN結還實現了特有的非線性寄生電容特性，這有助於降低開關功率損耗。
負載開關用於將負載連接到電源或將負載與電源斷開。負載開關可由外部信號控制。在工作過程中，當負載開關被關斷時，負載開關能夠在兩個方向上阻止電流流動。另一方面，當負載開關被導通時，導電通路會建立在負載和電源之間。電流經由該導電通路從電源流向負載。負載開關可以由隔離開關來實現，其中，隔離開關具有背對背連接的兩個電晶體。在高電壓(例如，24V)應用中，每個電晶體可以分別由LDMOS器件實現。背對背連接的LDMOS器件能夠實現雙向電流阻斷。
現有的高壓負載開關存在以下不足：由於器件面積和導通電阻同時增加了一倍，LDMOS器件背對背連接的結構將有效地導致負載開關的特徵導通電阻Rsp提高至四倍。隨著半導體工業的進一步發展，負載開關可以在積體電路上實現。希望減少負載開關所占的面積，以提高積體電路的效率和成本。
本公開提供了一種負載開關，包括背對背連接的一對電晶體，在本公開的一些優選實施例中，上述問題和其他問題通常可以被解決或規避，並且可實現技術優勢。
根據一個實施例，本公開提供了一種裝置，包括：位於襯底上的第一汲/源區和第二汲/源區；與所述第一汲/源區相鄰的第一閘極，所述第一閘極包括形成第一梳狀結構的多個第一指狀部；以及與所述第二汲/源區相鄰的第二閘極，所述第二閘極包括形成第二梳狀結構的多個第二指狀部，其中，所述多個第一指狀部和所述多個第二指狀部交替佈置，且所述第一汲/源區、所述第二汲/源區、所述第一閘極和所述第二閘極形成背對背連接的兩個電晶體。
根據又一實施例，本公開提供了一種方法，包括：在第一導電類型的襯底上生長第一導電類型的外延層；在所述外延層上形成第二導電類型的漂移層；在所述漂移層中形成第一導電類型的第一體區和第二體區；注入第二導電類型的離子，以在所述第一體區中形成第一源區、在所述第二體區中形成第二源區；形成與所述第一源區相鄰的第一閘極，所述第一閘極具有包括多個第一指狀部的第一梳狀結構；以及形成與所述第二源區相鄰的第二閘極，所述第二閘極具有包括多個第二指狀部的第二梳狀結構。
根據又一實施例，提供了一種負載開關，包括：第一電晶體和第二電晶體，所述第二電晶體背對背地連接到所述第一電晶體，所述第一電晶體的源極和所述第二電晶體的源極形成於襯底上方，所述第一電晶體的閘極與所述第一電晶體的源極相鄰，所述第一電晶體 的閘極具有包括多個第一指狀部的第一梳狀結構，所述第二電晶體的閘極與所述第二電晶體的源極相鄰，所述第二電晶體的閘極具有包括多個第二指狀部的第二梳狀結構。
以上描述寬泛地概括了本公開的特徵和技術優點，使得下面對本公開的詳細描述可以被更好地理解。下面會對本公開的附加特徵和優點進行描述，這些附加特徵和優點構成了本公開的請求項保護的主題。本領域技術人員應當理解，基於本公開的構思和具體實施例，對那些與本公開具有相同目的的其它結構或工藝進行修改或設計是容易實現的。本領域技術人員還應認識到，這些等效結構未偏離如所附請求項中所闡述的本公開的精神和範圍。
100:共汲極電晶體
1002、1004、1006、1008、1010、1012:步驟
102:襯底
104:第一層/P型外延層
106:漂移層
112:第一體區
114:第一源區/第一N+區
115:第一P+區/P+區
116:第一源極接觸孔
120:有源區
122:第二體區
124:第二源區/第二N+區
125:第二P+區/P+區
126:第二源極接觸孔
132:高壓氧化區
133:第一閘電介質層
134:第一閘極
135:第二閘電介質層
136:第二閘極
137:第一閘極接觸孔
139:第二閘極接觸孔
200:共汲極LDMOS電晶體
802:積聚層
902:耗盡區
D1:第一汲極
D2:第二汲極
G1:第一閘極
G2:第二閘極
S1:第一源極
S2:第二源極
為了更完整地理解本公開及其優點，現將結合圖式提供以下描述以供參考，其中：
圖1示出了根據本公開各實施例的共汲極電晶體的示意圖；
圖2示出了根據本公開各實施例的由共汲極LDMOS電晶體形成的負載開關的俯視示意圖；
圖3示出了根據本公開各實施例的如圖2所示的負載開關的第一截面示意圖；
圖4示出了根據本公開各實施例的如圖2所示的負載開關的第二截面示意圖；
圖5示出了根據本公開各實施例的如圖2所示的負載開關的第三截面示意圖；
圖6示出了根據本公開各實施例的如圖2所示的閘極結構的第一實現方式的俯視示意圖；
圖7示出了根據本公開各實施例的如圖2所示的閘極結構的第二實現方式的俯視示意圖；
圖8示出了根據本公開各種實施例的在漂移層中形成積聚層之後的圖2 中所示的負載開關的截面示意圖；
圖9示出了根據本公開各實施例的在漂移層中形成耗盡區之後的圖2中所示的負載開關的截面示意圖；以及
圖10示出了根據本公開各實施例用於製造如圖1所示的負載開關的方法流程示意圖。
在不同圖式中，相對應的數位和符號一般用於指示相對應的部分，除非另有說明。這些圖式是為了清楚地示出各實施例的相關方面，不一定且不必按比例繪製。
下面將詳細討論本公開優選實施例的實現和使用。然而，應當理解，本公開提供了許多可應用的發明構思，這些發明構思可以在多種具體的上下文描述中有所體現。所討論的具體實施例僅僅是對實現和應用本公開的一些具體方式的說明，並且不用於限制本公開的範圍。
本公開將在具體上下文中描述一些實施例，即負載開關，其包括背對背連接的一對側向雙擴散金屬氧化物半導體(lateral double-diffused metal oxide semiconductor,LDMOS)器件。然而，本公開的實施例也可應用於由金屬氧化物半導體場效應電晶體(metal oxide semiconductor field effect transistor,MOSFET)形成的各種反向電流保護裝置中。
圖1示出了根據本公開各實施例的共汲極電晶體的示意圖。負載開關可以由背對背連接的兩個LDMOS器件實現。這兩個LDMOS器件共用一個汲極。在本公開的描述中，負載開關也可被稱為共汲極電晶體。應當注意的是，圖1中所示的負載開關僅僅是一個示例，其不應當用於過度限制請求項的範圍。本領域普通技術人員可以認識到許多變換、替代和修改方案。例如，本公開的各種實施例可應用於各種反向電流保護裝置。
如圖1所示，共汲極電晶體100包括背對背連接的兩個N型電晶體。第一電晶體包括第一汲極D1、第一閘極G1和第一源極S1。第二電晶體包括第二汲極D2、第二閘極G2和第二源極S2。這兩個N型電晶體的汲極直接連接在一起，如圖1所示。圖1所示的背對背連接的N型電晶體可用作負載開關。負載開關能夠實現雙向電流阻斷。因此，負載開關也稱為隔離開關。
在工作過程中，第二電晶體的源極可以連接到高壓電位元，例如偏置電壓。第一電晶體的源極可以連接到低壓電位。在這種配置中，當第二閘極被高於該高壓電位元的電壓驅動時，第二開關可以導通。電荷泵可以用來提供高於該高壓電位元的閘極驅動電壓。
在一些實施例中，圖1所示的每個電晶體可以由側向雙擴散MOS(LDMOS)器件實現。共汲極電晶體100可以僅具有四個端子，即第一閘極端、第一源極端、第二閘極端和第二源極端。如圖1所示，背對背連接的兩個N型電晶體的汲極相互連接。也就是說，汲極被第一電晶體和第二電晶體共用。被共用的汲極是浮地的，如圖1所示。因此，共汲極電晶體100不包括汲極端。通過移除不必要的汲極區域(例如汲極擴散區、汲極接觸孔、汲極金屬區等)，共汲極電晶體100的佈局得以改進。在確保兩個閘極(G1和G2)之間的間距滿足設計規則規定的最小間距的前提下，通過移除不必要的汲極區域，圖1所示的兩個電晶體可以盡可能地相互靠近。下面將參照圖2至5來描述共汲極電晶體100的詳細佈局。
圖2示出了根據本公開各實施例的由共汲極LDMOS電晶體形成的負載開關的俯視示意圖。兩個U形N+區彼此相鄰設置。在左側，第一U形N+區的端部和第二U形N+區的端部形成第一源區114。第一源區114形成在第一體區112內。類似地，在右側，第一U形N+區的端部和第二U形N+區的端部形成第二源區124。第二源區124形成在第二體區122內。
第一P+區115形成在第一體區112內，並且位於第一源區114的兩個N+區之間。第一P+區115可以與P型的第一體區接觸。多個第一源極接觸孔116形成在第一P+區115和相鄰的N+區上。至少一個源極接觸孔116將第一P+區115耦合至相鄰的N+區。
應當注意的是，雖然在左側示出了一個P+區115，但該半導體器件可能包括多個P+區115。更具體地，根據設計需要(例如，基於溝道寬度的增加，可能需要設置更多的P+區)，多個N+區和多個P+區可以交替佈置。
第二P+區125形成在第二體區122內，並且位於第二源區124的兩個N+區之間。第二P+區125可以與P型的第二體區接觸。多個第二源極接觸孔126形成在第二P+區125和相鄰的N+區上。至少一個源極接觸孔126將第二P+區125耦合至相鄰的N+區。
應當注意的是，雖然在右側示出了一個P+區125，但該半導體器件可能包括多個P+區125。更具體地，多個N+區和多個P+區可以交替佈置。
高壓氧化區132位於第一體區112和第二體區122之間。如圖2所示，共汲極LDMOS電晶體的有源區120與高壓氧化區132垂直設置。
第一閘極134與第一源區114相鄰佈置。第一閘極134具有第一梳狀結構，該第一梳狀結構包括第一軸部(shaft)和多個第一指狀部(finger)。多個第一閘極接觸孔137形成在第一閘極134上。第二閘極136與第二源區124相鄰佈置。第二閘極136為第二梳狀結構，該第二梳狀結構包括第二軸部和多個第二指狀部。多個第二閘極接觸孔139形成在第二閘極136上。如圖3所示，第一閘極134和第二閘極136彼此分開。第一閘極134的多個第一指狀部和第二閘極136的多個第二指狀部交替佈置。
圖2進一步示出了在後續圖中採用的截面輔助線。截面輔助線A-A'沿著第二閘極136的第二指狀部延伸。截面輔助線B-B' 沿著兩個相鄰指狀部之間的間隔區延伸。截面輔助線C-C'沿著第一閘極134的第一指狀部延伸。為了清楚起見，後續圖示出的截面示意圖參照了這些截面輔助線。
圖3示出了根據本公開各實施例的如圖2所示的負載開關的第一截面示意圖。第一截面示意圖是沿著圖2所示的截面輔助線A-A'截取的。共汲極LDMOS電晶體200包括襯底102、第一層104、第一體區112、第二體區122以及形成在第一層104上的漂移層106。
共汲極LDMOS電晶體200還包括：形成在第一體區112中的第一源區114；形成在第二體區122中的第二源區124；第一閘電介質層133、高壓氧化區132、第二閘電介質層135、第一源極接觸孔116、第一閘極134、第二閘極136和第二源極接觸孔126。在本公開的描述中，第一源區114也可被稱為第一汲/源區。第二源區114也可被稱為第二汲/源區。
在一些實施例中，襯底102、第一層104、第一體區112和第二體區122具有第一導電類型。漂移層106、第一源區114和第二源區124具有第二導電類型。在一些實施例中，第一導電類型是P型，第二導電類型是N型。共汲極LDMOS電晶體200由兩個N型電晶體形成。在另一些實施例中，第一導電類型為N型，第二導電類型為P型。共汲極LDMOS電晶體200由兩個P型電晶體形成。
襯底102可以由諸如矽、矽鍺、碳化矽等合適的半導體材料形成。根據不同的應用和設計需要，襯底102可以是N型或P型。在一些實施例中，襯底102是P型襯底。襯底102中摻雜有適當的P型摻雜劑，例如硼等。在另一些實施例中，襯底102是N型襯底。襯底102中摻雜有適當的N型摻雜劑，例如磷等。
第一層104可以用作P型外延層。在本公開的描述中，第一層104也可被稱為P型外延層104。P型外延層104基於襯底102生長。P型外延層104的外延生長可以通過採用諸如化學氣相沉積(chemical vapor deposition,CVD)等的任何合適的半導體製造工藝來 實現。在一些實施例中，P型外延層104的摻雜濃度約處於1014/cm3至1016/cm3的範圍內。
漂移層106是形成在第一層104上的N型層。在一些實施例中，漂移層106可以採用諸如磷的N型摻雜劑，摻雜濃度約處於1015/cm3至1017/cm3的範圍內。應當注意的是，也可以替代性地採用其他N型摻雜劑，例如砷、銻等。還應注意，漂移層106也可以被稱為延伸的汲區。
第一體區112和第二體區122是P型體區。P型體區可以通過注入P型摻雜材料(例如硼等)來形成。或者，P型體區可以通過擴散過程形成。在一些實施例中，P型材料(例如硼)可以按照約1016/cm3至1018/cm3的摻雜濃度被注入。第一體區112也可以被稱為第一溝道區。第二體區122也可以被稱為第二溝道區。
第一源區114是在第一體區112中形成的第一N+區。第一源區114也可以被稱為第一N+區114。第一源區114可以通過注入N型摻雜物(例如：磷和砷等)來形成，摻雜濃度約為1019/cm3至1020/cm3。此外，第一源極接觸孔116形成於第一N+區114上。
應當注意的是，未示出的P+區(在圖2中示出)與在第一體區112中的第一N+區114相鄰。該P+區可以通過注入P型摻雜劑(例如硼等)來形成，摻雜濃度約為1019/cm3至1020/cm3。該P+區可以與P型體區接觸。為了消除體效應，該P+區可以直接通過第一源極接觸孔116連接到第一源區(第一N+區114)。
第二源區124是在第二體區122中形成的第二N+區124。第二源區124也可以被稱為第二N+區124。第二源區124可以通過注入N型摻雜物(例如磷和砷等)來形成，摻雜濃度約為1019/cm3至1020/cm3。此外，第二源極接觸孔126形成於第二N+區124上。
應當注意的是，未示出的P+區(在圖2中示出)與第二體區122中的第二N+區124相鄰。該P+區可以通過注入P型摻雜劑 (例如，硼等)來形成，摻雜濃度約為1019/cm3至1020/cm3。該P+區可以與P型體區接觸。為了消除體效應，該P+區可以直接通過第二源極接觸孔126連接到第二源區(第二N+區124)。
第一閘電介質層133、高壓氧化區132和第二閘電介質層135形成在漂移層106上。如圖3所示，第一閘電介質層133包括位於第一體區112之上的部分，以及位於漂移層106之上的部分。同樣，第二閘電介質層135包括位於第二體區122之上的部分，以及位於漂移層106之上的部分。高壓氧化區132形成於第一閘電介質層133和第二閘電介質層135之間。
如圖3所示，高壓氧化區132的厚度比第一閘介質層133和第二閘介質層135的厚度大得多。在一些實施例中，第一閘電介質層133和第二閘電介質層135的厚度約在100埃和200埃之間。高壓氧化區132的厚度約為5000埃。在一些實施例中，第一閘電介質層133、高壓氧化區132和第二閘電介質層135可以由合適的氧化物材料製成，例如氧化矽、氧氮化矽、氧化鉿、氧化鋯等。
第一閘極134形成於第一閘電介質層133和高壓氧化區132上。第二閘極136形成於第二閘電介質層135和高壓氧化區132上。第一閘極134和第二閘極136可以由多晶矽、多晶矽鍺、矽化鎳或其他金屬、金屬合金材料製成。
如圖3所示，第一閘極134向上延伸至高壓氧化區132上方。第一閘極134和高壓氧化區132的組合作為第一場板(field plate)。該第一場板有助於維持共汲極LDMOS電晶體200中第一電晶體的擊穿電壓。同樣，第二閘極136向上延伸至高壓氧化區132上方。第二閘極136和高壓氧化區132的組合作為第二場板。該第二場板有助於維持共汲極LDMOS電晶體200中第二電晶體的擊穿電壓。
再參照圖2，截面輔助線A-A'經由第一閘極134的梳狀結構的軸部和第二閘極136的梳狀結構的指狀部延伸。因此，高壓氧化區132上表面上的大部分區域被第二閘極136覆蓋。
第一閘極134和第二閘極136可以通過以下步驟形成：在閘電介質層和高壓氧化區上方沉積厚度約為4000埃的多晶矽層，在該多晶矽層上沉積光刻膠層，顯影光刻膠層以限定出第一閘極134和第二閘極136的區域，蝕刻多晶矽層以形成第一閘極134和第二閘極136。如圖3所示，第一源區114和第二源區124相對於中心線101對稱佈置，中心線101穿過高壓氧化區132。
在傳統的共汲極LDMOS電晶體中，兩個LDMOS電晶體相對於共汲極以對稱的方式佈置。每個LDMOS電晶體分別有各自的高壓氧化區。兩個高壓氧化區被汲極接觸孔隔開。基於24V LDMOS器件的設計規則，單個LDMOS電晶體的尺寸約為2.2um。兩個LDMOS電晶體的尺寸約為4.4um。應當注意的是，在前面的示例中選擇的尺寸僅僅作為示例，並不意味著將本發明各實施例限制為任何特定的尺寸。本領域技術人員將理解，根據不同的製造工藝，LDMOS器件的尺寸可以有所不同。
如圖3所示，本公開實施例採用單個高壓氧化區132替代傳統共汲極LDMOS電晶體所採用的兩個高壓氧化區。此外，汲區和汲極接觸孔被移除。由於兩個高壓氧化區被合併成一個高壓氧化區，且汲區和汲極接觸孔被移除，因此兩個LDMOS電晶體能夠彼此靠近。另外，再參見圖2，多個第一指狀部和多個第二指狀部以交替的方式佈置。第一閘極134的指狀部和第二閘極136的指狀部的這種佈置方式有助於進一步減小第一源極接觸孔116和第二源極接觸孔126之間的距離。
如圖3所示，共汲極LDMOS電晶體200的尺寸用D表示。具體地，D指的是第一源極接觸孔116和第二源極接觸孔126之間的距離。根據24V LDMOS器件的設計規則，D約為2.6um。共汲極LDMOS電晶體200的尺寸比傳統共汲極LDMOS電晶體的尺寸(4.4um)小得多。
對於由24V LDMOS器件形成的共汲極LDMOS電晶體，如圖3所示的共汲極LDMOS電晶體的面積約為單個電晶體面積的1.18倍。特徵導通電阻Rsp等於半導體器件的面積乘以該半導體器件的導通電阻。有效的特徵導通電阻Rsp可以通過歸一化過程得到。基於歸一化過程，單個24V LDMOS器件的有效的特徵導通電阻Rsp等於1。圖2所示的閘極的梳狀結構有助於降低共汲極LDMOS電晶體200的導通電阻，這是由於閘極的梳狀結構形成了類超結型電晶體(super-junction like transistor)器件。這種類超結型電晶體器件的等效導通電阻遠小於單個24V LDMOS器件的導通電阻的兩倍。基於同樣的歸一化過程，圖3所示的共汲極LDMOS電晶體的有效的特徵導通電阻Rsp遠小於2.36(2乘以1.18)。在傳統器件中，有效的特徵導通電阻Rsp等於4。因此，圖3所示的共汲極LDMOS電晶體相對於傳統器件的特徵導通電阻Rsp降低了50%以上。
在工作過程中，當第一閘極電壓和第二閘極電壓分別施加到第一閘極134和第二閘極136上，並且各閘極電壓分別大於相應電晶體的閾值電壓時，第一體區112中形成第一反型層。第一反型層將第一N+區114耦合到漂移層106。第二反型層形成於第二體區122中。第二反型層將第二N+區124耦合到漂移層106。由於第一反型層和第二反型層的存在，第一源區和第二源區之間建立起導電溝道。電流在共汲極LDMOS電晶體的第一源區和第二源區之間流動。另一方面，當各閘極電壓小於相應電晶體的閾值電壓時，共汲極LDMOS電晶體相應地關斷。
圖4示出了根據本公開各實施例的如圖2所示的負載開關的第二截面示意圖。第二截面示意圖是沿著圖2所示的截面輔助線B-B'截取的。圖4中所示的第二截面示意圖與圖3中所示的第一截面示意圖相似，只是截面輔助線B-B'不經過第一閘極134和第二閘極136的指狀部延伸。如圖4所示，第一閘極134和第二閘極136均僅覆蓋高壓氧化區132上表面的邊緣部分。
圖5示出了根據本公開各實施例的如圖2所示的負載開關的第三截面示意圖。圖5所示的第三截面示意圖與圖3所示的第一截面示意圖相似，只是截面輔助線C-C'經由第一閘極134的指狀部和第二閘極136的軸部延伸。如圖5所示，第一閘極134覆蓋高壓氧化區132上表面的大部分區域。
圖6示出了根據本公開各實施例的如圖2所示的閘極結構的第一實施方式的俯視示意圖。第一閘極134包括第一軸部和多個第一指狀部。第二閘極136包括第二軸部和多個第二指狀部。第一閘極134的第一軸部與第二閘極136的第二軸部平行。如圖6所示，多個第一指狀部和多個第二指狀部以交替的方式佈置。
圖3至5所示的LDMOS電晶體是採用二維(2D)RESURF原理設計的，其在N型漂移層和P型外延層之間形成了垂直PN結構。圖6所示的閘極結構有利於實現三維(3D)RESURF效應。三維RESURF效應有助於在縱向源汲方向(圖6所示x方向)上形成均勻電場，並讓橫向(圖6所示y方向)電場週期性地變化。應當注意，下面描述的z方向與由x和y方向形成的平面垂直。電場滿足泊松方程：
Figure 110149234-A0202-12-0013-1
式(1)中，E x ,E y 和E z 表示電場在x、y、z方向上的分量；q表示電荷；
Figure 110149234-A0202-12-0013-13
表示矽的介電常數；N d 表示浮地漂移區的摻雜濃度；n表示電子濃度。
週期性變化的橫向電場可以由第一閘極134和第二閘極136的梳狀結構產生。第一閘極134和第二閘極136作為負載開關的閘極，耦合在高電平(high voltage，簡稱為HV)和地(0V)之間。當兩個電晶體都關斷時，第一閘極電壓(作用於第一閘極134)和第一源極電壓(作用於源極114)等於0V。第二閘極電壓(作用於第二閘極136)和第二源極電壓(作用於源極124)等於高電平HV。浮地漂移層 的電壓在0V和高電平HV之間擺動，如圖6所示。第一閘極134的梳狀結構的指狀部被配置為在漂移層中產生多個耗盡區。第二閘極136的梳狀結構的指狀部被配置為在漂移層中產生多個積聚層(accumulation layer)。多個耗盡區和多個積聚層在漂移層中形成交替佈置且帶有相反電荷的柱狀體。這種交替佈置且帶有相反電荷的柱狀體建立了類超結的結構，讓方程(1)中的
Figure 110149234-A0202-12-0014-14
Ey
Figure 110149234-A0202-12-0014-15
y項可以最大化。最大化的
Figure 110149234-A0202-12-0014-16
Ey
Figure 110149234-A0202-12-0014-17
y項可以進一步增強x方向上的RESURF效應。
由於具有三維RESURF結構，x方向的電場E x 基本是均勻的。擊穿電壓可根據以下公式計算：
Figure 110149234-A0202-12-0014-2
式(2)中，BV表示擊穿電壓；Ecr表示擊穿點處的臨界電場；p表示器件間距(即，負載開關的兩個源區之間的距離)。三維RESURF結構可以提高擊穿電壓。更具體地說，當共汲極LDMOS電晶體處於關斷狀態時，三維RESURF結構有助於提高共汲極LDMOS電晶體的擊穿電壓。在一些實施例中，共汲極LDMOS電晶體由24V LDMOS器件形成。在沒有梳狀結構的情況下，擊穿電壓約為37V。在具有如圖6所示的梳狀結構的情況下，擊穿電壓約為56V。
圖7示出了根據本公開各實施例的如圖2所示的閘極結構的第二實現方式的俯視示意圖。圖7所示的第二實施方式類似於圖6所示的實施方式，不同之處在於：位於最外側的指狀部是第二閘極136的指狀部。
圖8示出了根據本公開各實施例的在漂移層中形成積聚層之後的圖2中所示的負載開關的截面示意圖。圖8的截面示意圖類似於圖3所示的截面示意圖，不同之處在於，高閘極驅動電壓被施加到第二閘極136上。在一些實施例中，高閘極驅動電壓約為20V。響應於高閘極驅動電壓，第二閘極136上會產生正電荷。第二閘極136上的正電荷吸引電子以形成積聚層802，如圖8所示。
圖9示出了根據本公開各實施例的在漂移層中形成耗盡區之後的圖2中所示的負載開關的截面示意圖。圖9的截面示意圖類似於圖5所示的截面示意圖，不同之處在於，低閘極驅動電壓被施加到第一閘極134上。在一些實施例中，低閘極驅動電壓約為0V。此外，高閘極驅動電壓被施加到第二閘極136上。回應於施加到第一閘極134的低閘極驅動電壓和施加到第二閘極136的高閘極驅動電壓，電子被耗盡，已電離的施主在第一閘極134下方形成帶正電的耗盡區902。
圖8所示的積聚層802用作N型柱狀體。圖9所示的耗盡區902用作P型柱狀體。再參照圖7所示，第一閘極134的梳狀結構的指狀部被配置為在漂移層中產生多個耗盡區(例如，圖9所示的耗盡區902)。第二閘極136的梳狀結構的指狀部被配置為在漂移層中產生多個積聚層(例如，圖8所示的積聚層802)。多個耗盡區和多個積聚層在漂移層中形成交替佈置且具有相反電荷的柱狀體(P型柱狀體和N型柱狀體)。這種交替佈置且帶有相反電荷的柱狀體形成了感應超結電晶體結構。
圖10示出了根據本公開各實施例用於製造如圖1所示的負載開關的方法流程示意圖。圖10所示的流程圖只是一個示例，不應用於過度限制請求項的範圍。本領域普通技術人員可以認識到許多變換、替代和修改方案。例如，圖10中所示的各步驟可以被添加、刪除、替換、重新排列和重複。
再參照圖1和圖2，負載開關包括第一電晶體和第二電晶體。第二電晶體與第一電晶體背對背地連接。第一電晶體的源極和第二電晶體的源極形成在襯底上。第一電晶體的閘極與第一電晶體的源極相鄰。第一電晶體的閘極具有第一梳狀結構，該第一梳狀結構包括多個第一指狀部。第二電晶體的閘極與第二電晶體的源極相鄰。第二電晶體的閘極具有第二梳狀結構，該第二梳狀結構包括多個第二指狀部。
負載開關還包括位於襯底上的外延層、位於外延層上的漂移層、位於漂移層中的第一體區和第二體區以及位於漂移層上的高 壓氧化區。多個第一指狀部和多個第二指狀部以交替的方式佈置在高壓氧化區上。
在步驟1002，在第一導電類型的襯底上生長第一導電類型的外延層。
在步驟1004，在外延層上形成第二導電類型的漂移層。在一些實施例中，第一導電類型是P型。第二導電類型是N型。
在步驟1006，在漂移層中形成第一導電類型的第一體區和第二體區。
在步驟1008，在第一體區和第二體區中注入第二導電類型的離子，以分別形成第一源區和第二源區。
在步驟1010，形成與第一源區相鄰的第一閘極。第一閘極具有第一梳狀結構，該第一梳狀結構包括多個第一指狀部。
在步驟1012，形成與第二源區相鄰的第二閘極。第二閘極具有第二梳狀結構，該第二梳狀結構包括多個第二指狀部。
參考圖2，該方法還包括：對第一閘極和第二閘極進行配置，使得多個第一指狀部和多個第二指狀部以交替的方式佈置。
參考圖2，該方法還包括：在漂移層上形成高壓氧化區；形成閘電介質層，該閘電介質層由第一源區的邊緣延伸至第二源區的邊緣；沿著第一源區的邊緣形成第一閘極，該第一閘極覆蓋高壓氧化區的第一側壁和第一邊緣部分；以及沿著第二源區的邊緣形成第二閘極，該第二閘極覆蓋高壓氧化區的第二側壁和第二邊緣部分。
參考圖8和圖9，該方法還包括：向第二閘極的多個第二指狀部施加高閘極驅動電壓，以在漂移層中形成多個積聚層；以及向第一閘極的多個第一指狀部施加低閘極驅動電壓，以在漂移層中形成多個耗盡區。這多個耗盡區和多個積聚層在漂移層中形成交替佈置且帶有相反電荷的柱狀體，其中，這些交替佈置且帶有相反電荷的柱狀體形成感應超結電晶體結構。
儘管已經詳細描述了本公開的實施例及其優點，但應當理解，在不脫離由所附請求項定義的本公開的精神和範圍的情況下，可以對本公開各實施例進行各種變換、替換和修改。
此外，本申請的範圍不限於說明書中描述的工藝、機器、 製造、物質組成、裝置、方法和步驟的特定實施例。正如本領域普通技術人員可以容易地從本公開中理解到的那樣，與本文所述的相應實施例具有基本相同的功能或實現基本相同的結果的工藝、機器、製造、物質組成、裝置、方法或步驟可以根據本公開被採用，這些工藝、機器、製造、物質組成、裝置、方法或步驟可以是目前存在的或未來被開發的。基於此，所附請求項書旨在將這樣的工藝、機器、製造、物質組成、裝置、方法或步驟包括在其範圍內。
200:共汲極LDMOS電晶體
106:漂移層
104:第一層/P型外延層
102:襯底
112:第一體區
122:第二體區
114:第一源區/第一N+區
124:第二源區/第二N+區
116:第一源極接觸孔
126:第二源極接觸孔
132:高壓氧化區
134:第一閘極
136:第二閘極
133:第一閘電介質層
135:第二閘電介質層

Claims (20)

  1. 一種裝置，包括：
    位於襯底上的第一汲/源區和第二汲/源區；
    與所述第一汲/源區相鄰的第一閘極，所述第一閘極包括形成第一梳狀結構的多個第一指狀部；以及
    與第二汲/源區相鄰的第二閘極，所述第二閘極包括形成第二梳狀結構的多個第二指狀部，
    其中，所述多個第一指狀部和所述多個第二指狀部以交替的方式佈置，且所述第一汲/源區、所述第二汲/源區、所述第一閘極和所述第二閘極形成背對背連接的兩個電晶體。
  2. 如請求項1所述的裝置，其中，所述第一汲/源區是所述背對背連接的兩個電晶體的第一源極，所述第二汲/源區是所述背對背連接的兩個電晶體的第二源極。
  3. 如請求項1所述的裝置，其中，還包括：
    第一導電類型的外延層，位於第一導電類型的所述襯底上；
    第二導電類型的漂移層，位於所述外延層上；
    第一導電類型的第一體區，形成於所述漂移層中，第二導電類型的所述第一汲/源區形成於所述第一體區中；
    第一導電類型的第二體區，形成於所述漂移層中，第二導電類型的所述第二汲/源區形成於所述第二體區中；
    高壓氧化區，位於所述漂移層上方；
    第一閘電介質層，形成於所述高壓氧化區與所述第一汲/源區之間；以及
    第二閘電介質層，形成於所述高壓氧化區與所述第二汲/源區之間。
  4. 如請求項3所述的裝置，其中，所述第一導電類型是P型，所述第二種導電類型為N型。
  5. 如請求項3所述的裝置，還包括：
    第一體接觸區，形成於所述第一體區中；以及
    第二體接觸區，形成於所述第二體區中，
    其中，所述第一體接觸區經由第一源極接觸孔耦合到所述第一汲/源 區，所述第二體接觸區經由第二源極接觸孔耦合到所述第二汲/源區。
  6. 如請求項3所述的裝置，其中，所述第一汲/源區和所述第二汲/源區相對於中心線對稱佈置，所述中心線穿過所述高壓氧化區。
  7. 如請求項1所述的裝置，其中，在所述背對背連接的兩個電晶體被關斷之後，所述多個第一指狀部被配置為產生多個耗盡區，且所述多個第二指狀部被配置為產生多個積聚層。
  8. 如請求項7所述的裝置，其中，所述多個耗盡區和所述多個積聚層以交替的方式形成。
  9. 如請求項1所述的裝置，其中，在所述背對背連接的兩個電晶體被關斷之後，所述多個第一指狀部具有第一電壓電位，且所述多個第二指狀部具有第二電壓電位，所述第二電壓電位高於所述第一電壓電位。
  10. 如請求項9所述的裝置，其中，所述多個第一指狀部和所述多個第二指狀部交替佈置且帶有相反的電荷，交替佈置且帶有相反電荷的所述第一指狀部和所述第二指狀部形成超結結構。
  11. 一種方法，其中，包括：
    在第一導電類型的襯底上生長第一導電類型的外延層；
    在所述外延層上形成第二導電類型的漂移層；
    在所述漂移層中形成第一導電類型的第一體區和第二體區；
    注入第二導電類型的離子，以在所述第一體區中形成第一源區，並在所述第二體區中形成第二源區；
    形成與所述第一源區相鄰的第一閘極，所述第一閘極具有包括多個第一指狀部的第一梳狀結構；以及
    形成與所述第二源區相鄰的第二閘極，所述第二閘極具有包括多個第二指狀部的第二梳狀結構。
  12. 如請求項11所述的方法，其中，還包括：配置第一閘極和第二閘極，使得所述多個第一指狀部和所述多個第二指狀部以交替的方式佈置。
  13. 如請求項11所述的方法，其中，還包括：
    在所述漂移層上形成高壓氧化區；
    形成閘電介質層，所述閘電介質層從所述第一源區的邊緣延伸至所述第二源區的邊緣；
    沿著所述第一源區的邊緣形成所述第一閘極，所述第一閘極覆蓋所述高壓氧化區的第一側壁和第一邊緣部分；以及
    沿著所述第二源區的邊緣形成所述第二閘極，所述第二閘極覆蓋所述高壓氧化區的第二側壁和第二邊緣部分。
  14. 如請求項11所述的方法，其中，所述第一源區、所述第二源區、所述第一閘極和所述第二閘極形成背對背連接的兩個電晶體。
  15. 如請求項11所述的方法，其中，還包括：
    向所述第二閘極的所述多個第二指狀部施加高閘極驅動電壓，以在所述漂移層中形成多個積聚層；以及
    向所述第一閘極的所述多個第一指狀部施加低閘極驅動電壓，以在所述漂移層中形成多個耗盡區。
  16. 如請求項15所述的方法，其中，所述多個耗盡區和所述多個積聚層在所述漂移層中形成交替佈置且帶有相反電荷的柱狀體，且所述交替佈置且帶有相反電荷的柱狀體形成感應超結電晶體結構。
  17. 一種負載開關，包括：
    第一電晶體；以及
    與所述第一電晶體背對背連接的第二電晶體，
    其中：
    所述第一電晶體的源極和所述第二電晶體的源極形成於襯底上；
    所述第一電晶體的閘極與所述第一電晶體的源極相鄰，且所述第一電晶體的閘極具有包括多個第一指狀部的第一梳狀結構；
    所述第二電晶體的閘極與所述第二電晶體的源極相鄰，且所述第二電晶體的閘極具有包括多個第二指狀部的第二梳狀結構。
  18. 如請求項17所述的負載開關，其中，還包括：
    位於所述襯底上的外延層；
    位於所述外延層上的漂移層；
    位於所述漂移層中的第一體區和第二體區；以及
    位於所述漂移層上方的高壓氧化區，
    其中，所述多個第一指狀部和所述多個第二指狀部以交替的方式佈置在所述高壓氧化區上方。
  19. 如請求項18所述的負載開關，其中，還包括：
    位於所述漂移層中的多個積聚層，所述多個積聚層是通過向所述第二閘極的所述多個第二指狀部施加高閘極驅動電壓形成的；以及
    位於所述漂移層中的多個耗盡區，所述多個耗盡區是通過向所述第一閘極的所述多個第一指狀部施加低閘極驅動電壓而形成的。
  20. 如請求項19所述的負載開關，其中，還包括：所述多個耗盡區和多個積聚層形成感應超結電晶體結構。
TW110149234A 2020-12-29 2021-12-28 感應超結電晶體 TWI824365B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202063131658P 2020-12-29 2020-12-29
US63/131,658 2020-12-29

Publications (2)

Publication Number Publication Date
TW202234709A true TW202234709A (zh) 2022-09-01
TWI824365B TWI824365B (zh) 2023-12-01

Family

ID=82259038

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110149234A TWI824365B (zh) 2020-12-29 2021-12-28 感應超結電晶體

Country Status (4)

Country Link
US (1) US12080711B2 (zh)
CN (1) CN115088081A (zh)
TW (1) TWI824365B (zh)
WO (1) WO2022143125A1 (zh)

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004260364A (ja) * 2003-02-25 2004-09-16 Renesas Technology Corp 半導体装置及び高出力電力増幅装置並びにパソコンカード
US7078761B2 (en) * 2004-03-05 2006-07-18 Chingis Technology Corporation Nonvolatile memory solution using single-poly pFlash technology
US20060237750A1 (en) * 2004-06-21 2006-10-26 James Oakes Field effect transistor structures
US7148540B2 (en) * 2004-06-28 2006-12-12 Agere Systems Inc. Graded conductive structure for use in a metal-oxide-semiconductor device
US7875936B2 (en) * 2004-11-19 2011-01-25 Stmicroelectronics, S.R.L. Power MOS electronic device and corresponding realizing method
US7457092B2 (en) 2005-12-07 2008-11-25 Alpha & Omega Semiconductor, Lld. Current limited bilateral MOSFET switch with reduced switch resistance and lower manufacturing cost
US7982243B1 (en) * 2006-05-05 2011-07-19 Rf Micro Devices, Inc. Multiple gate transistor architecture providing an accessible inner source-drain node
US7791160B2 (en) * 2006-10-19 2010-09-07 International Business Machines Corporation High-performance FET device layout
US7689946B2 (en) * 2006-10-19 2010-03-30 International Business Machines Corporation High-performance FET device layout
KR100873892B1 (ko) * 2007-02-27 2008-12-15 삼성전자주식회사 멀티 핑거 트랜지스터
JP4591525B2 (ja) * 2008-03-12 2010-12-01 ソニー株式会社 半導体装置
JP2010045130A (ja) * 2008-08-11 2010-02-25 Nec Electronics Corp 半導体装置および半導体装置の製造方法
JP5442235B2 (ja) * 2008-11-06 2014-03-12 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US8236640B2 (en) * 2009-12-18 2012-08-07 Intel Corporation Method of fabricating a semiconductor device having gate finger elements extended over a plurality of isolation regions formed in the source and drain regions
US8518757B2 (en) * 2010-02-18 2013-08-27 International Business Machines Corporation Method of fabricating strained semiconductor structures from silicon-on-insulator (SOI)
TWI485625B (zh) * 2011-04-06 2015-05-21 Intellipaper Llc 電子儲存裝置，程式化方法及裝置製造方法
CN103730494A (zh) * 2012-10-10 2014-04-16 深圳市力振半导体有限公司 一种芯片尺寸封装半导体功率器件的结构
US9105470B2 (en) * 2013-05-07 2015-08-11 Infineon Technologies Austria Ag Semiconductor device
TWM485625U (zh) 2013-12-18 2014-09-11 Zheng-Yi Cai 環保雨衣
US9324856B2 (en) * 2014-05-30 2016-04-26 Texas Instruments Incorporated MOSFET having dual-gate cells with an integrated channel diode
KR102177431B1 (ko) * 2014-12-23 2020-11-11 주식회사 키 파운드리 반도체 소자
CN105826189B (zh) * 2015-01-06 2019-08-27 中芯国际集成电路制造(上海)有限公司 Ldmos晶体管的形成方法及ldmos晶体管
US9825168B2 (en) * 2015-05-26 2017-11-21 Mediatek Inc. Semiconductor device capable of high-voltage operation
US10418452B2 (en) * 2015-12-10 2019-09-17 Infineon Technologies Austria Ag Semiconductor device with different gate trenches
JP6232089B2 (ja) * 2016-02-24 2017-11-15 ローム株式会社 半導体装置
US10153306B2 (en) * 2016-02-29 2018-12-11 Skyworks Solutions, Inc. Transistor layout with low aspect ratio
CN107316866B (zh) * 2016-04-26 2020-03-13 中芯国际集成电路制造（天津）有限公司 射频开关及其制造方法
US10388781B2 (en) * 2016-05-20 2019-08-20 Alpha And Omega Semiconductor Incorporated Device structure having inter-digitated back to back MOSFETs
US20220052172A1 (en) * 2018-06-29 2022-02-17 Solsona Enterprise, Llc Vertical thin film transistor with perforated or comb-gate electrode configuration and fabrication methods for same
CN110660843A (zh) * 2019-10-08 2020-01-07 电子科技大学 一种高压p沟道HEMT器件
US11329156B2 (en) * 2019-12-16 2022-05-10 Nxp Usa, Inc. Transistor with extended drain region
CN111725871B (zh) * 2019-12-30 2021-10-15 华为技术有限公司 一种充电保护电路、充电电路以及电子设备
US11923837B2 (en) * 2020-11-25 2024-03-05 Nuvolta Technologies (Hefei) Co., Ltd. Load switch including back-to-back connected transistors
US11791392B2 (en) * 2021-06-08 2023-10-17 Globalfoundries Singapore Pte. Ltd. Extended-drain metal-oxide-semiconductor devices with a notched gate electrode

Also Published As

Publication number Publication date
US20230253402A1 (en) 2023-08-10
WO2022143125A1 (en) 2022-07-07
CN115088081A (zh) 2022-09-20
US12080711B2 (en) 2024-09-03
TWI824365B (zh) 2023-12-01

Similar Documents

Publication Publication Date Title
US8704304B1 (en) Semiconductor structure
US20150179764A1 (en) Semiconductor device and method for manufacturing same
US20050116282A1 (en) Closed cell trench metal-oxide-semiconductor field effect transistor
US20120168856A1 (en) Trench-type semiconductor power devices
TW201306179A (zh) 橫向電晶體及其製作方法
US9299788B2 (en) Multi-gate VDMOS transistor
US9184287B2 (en) Native PMOS device with low threshold voltage and high drive current and method of fabricating the same
US11664449B2 (en) LDMOS architecture and method for forming
US20140306285A1 (en) Semiconductor power device
US10930776B2 (en) High voltage LDMOS transistor and methods for manufacturing the same
US20240274707A1 (en) Manufacturing method of semiconductor device
US11923837B2 (en) Load switch including back-to-back connected transistors
CN107546274B (zh) 一种具有阶梯型沟槽的ldmos器件
US11990546B2 (en) Semiconductor device
CN111477681A (zh) 双通道均匀电场调制横向双扩散金属氧化物元素半导体场效应管及制作方法
TWI824365B (zh) 感應超結電晶體
CN111293163B (zh) 横向扩散金属氧化物半导体场效应晶体管
CN116207149A (zh) 半导体器件及其制作方法
US9048312B2 (en) Semiconductor device and method for forming the same
TWI824343B (zh) 背對背連接的電晶體、相關的形成方法及負載開關、及負載開關的控制方法及控制器
US9773902B2 (en) Trench-gate semiconductor device and method for forming the same
US20220262907A1 (en) Lateral Double Diffused MOS Device
JP2024044148A (ja) 半導体装置、及び半導体装置の製造方法