TWI824343B - 背對背連接的電晶體、相關的形成方法及負載開關、及負載開關的控制方法及控制器 - Google Patents

背對背連接的電晶體、相關的形成方法及負載開關、及負載開關的控制方法及控制器 Download PDF

Info

Publication number
TWI824343B
TWI824343B TW110143795A TW110143795A TWI824343B TW I824343 B TWI824343 B TW I824343B TW 110143795 A TW110143795 A TW 110143795A TW 110143795 A TW110143795 A TW 110143795A TW I824343 B TWI824343 B TW I824343B
Authority
TW
Taiwan
Prior art keywords
region
gate
source
drain
load switch
Prior art date
Application number
TW110143795A
Other languages
English (en)
Other versions
TW202236672A (zh
Inventor
中 林
金彪 黃
Original Assignee
大陸商伏達半導體（合肥）股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商伏達半導體（合肥）股份有限公司 filed Critical 大陸商伏達半導體（合肥）股份有限公司
Publication of TW202236672A publication Critical patent/TW202236672A/zh
Application granted granted Critical
Publication of TWI824343B publication Critical patent/TWI824343B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本發明公開了一種背對背連接的電晶體、相關的形成方法及負載開關、及負載開關的控制方法及控制器。該電晶體包括：位於襯底上方的第一汲/源區和第二汲/源區；以及與第一汲/源區相鄰的第一閘極區，與第二汲/源區相鄰的第二閘極區，位於第一閘極區和第二閘極區之間的第三閘極區，其中，第一汲/源區、第二汲/源區、第一閘極區、第二閘極區和第三閘極區形成兩個背對背連接的電晶體。

Description

背對背連接的電晶體、相關的形成方法及負載開關、及負載開關的控制方法及控制器
本發明涉及一種負載開關，在一些具體的實施例中，涉及一種具有一對背對背連接的電晶體的負載開關。
隨著半導體技術的發展，金屬氧化物半導體場效應電晶體(Metal Oxide Semiconductor Field Effect Transistor,MOSFET)已廣泛用於積體電路。MOSFET是一種電壓控制器件。當在MOSFET的閘極上施加控制電壓並且控制電壓大於MOSFET的閾值時，MOSFET的汲極和源極之間建立導電通道。在建立導電通道後，電流會在MOSFET的汲極和源極之間流動。另一方面，當施加到閘極的控制電壓小於MOSFET的閾值時，MOSFET相應地關閉。
MOSFET可以分為兩大類，即n溝道MOSFET和p溝道MOSFET。根據結構的不同，MOSFET又可以分為平面MOSFET、橫向雙擴散MOS(lateral double-diffused MOS,LDMOS)器件和垂直雙擴散MOSFET這三個子類。與另外兩種MOSFET相比，由於LDMOS器件的非對稱結構在LDMOS的汲極和源極之間提供了一個短溝道，因此LDMOS器件能夠在單位面積上提供更大的電流。為了進一步提高LDMOS器件的性能，可以在漂移區設置降低表面電場(REduced SURface Field,RESURF)擴散，以提高LDMOS器件在給定導通電阻 (specific-on-resistance,Rsp)下的擊穿電壓。
負載開關被配置為將負載連接至電源或將負載從電源斷開。負載開關可由外部信號控制。在操作中，當負載開關關閉時，負載開關能夠阻止電流雙向流動。另一方面，當負載開關導通時，在負載和電源之間建立導電路徑。電流通過該導電路徑從電源流向負載。負載開關可以實現為具有兩個背對背連接的電晶體的隔離開關。對於高壓應用(例如，24V)，每個電晶體都可以實現為LDMOS器件。背對背連接的LDMOS器件能夠實現雙向電流阻斷。
現有的高壓負載開關的缺點在於，由於LDMOS器件的器件面積和導通電阻同時變為兩倍，因此LDMOS器件的背對背連接實際上使負載開關的導通電阻翻了四倍。隨著半導體工業的進一步發展，負載開關可以實現在積體電路上。期望減少負載開關的佔用空間以提高積體電路的效率和成本。
本申請提供了一種具有一對背對背(back-to-back)連接的電晶體的負載開關，在本申請的一些優選實施例中，上述問題及其他問題通常被解決或規避，並且可獲得技術優勢。
根據本申請的一個實施例，提供了一種電晶體，包括：位於襯底上方的第一汲/源區和第二汲/源區；以及與所述第一汲/源區相鄰的第一閘極區，與所述第二汲/源區相鄰的第二閘極區，位於所述第一閘極區和所述第二閘極區之間的第三閘極區，其中，所述第一汲/源區、所述第二汲/源區、所述第一閘極區、所述第二閘極區和所述第三閘極區形成兩個背對背連接的電晶體。
根據本申請的另一個實施例，提供了一種方法，包括：在負載開關的關斷狀態下，所述負載開關包括兩個背對背連接的電晶體，將所述兩個背對背連接的電晶體的第一閘極區和第二閘極區連接到低於所述兩個背對背連接的電晶體的導通閾值的第一電壓電位，並將第三閘極區連接至所述兩個背對背連接的電晶體的第一源極；以及在所述負載 開關的導通狀態下，將所述兩個背對背連接的電晶體的所述第一閘極區和所述第二閘極區連接到高於所述兩個背對背連接的電晶體的導通閾值的第二電壓電位，並將所述第三閘極區連接到高於所述兩個背對背連接的電晶體的導通閾值的第三電壓電位。
根據本申請的又一個實施例，提供了一種控制器，包括：第一閘極驅動器，被配置為在負載開關的關斷狀態下將第一電壓電位施加到所述負載開關的第一閘極區，並在所述負載開關的導通狀態下將第二電壓電位施加到所述負載開關的所述第一閘極區，其中，所述第一電壓電位低於所述負載開關的第一開關的導通閾值，所述第二電壓電位高於所述負載開關的第一開關的導通閾值；第二閘極驅動器，被配置為在所述負載開關的所述關斷狀態下將所述第一電壓電位施加到所述負載開關的第二閘極區，並在所述負載開關的所述導通狀態下將所述第二電壓電位施加到所述負載開關的所述第二閘極區；以及第三閘極驅動器，被配置為在所述負載開關的所述關斷狀態下將所述負載開關的第三閘極區連接到所述負載開關的第一源極，並在所述負載開關的所述導通狀態下將第三電壓電位施加到所述負載開關的所述第三閘極區，其中，所述第三電壓電位高於包括由兩個背對背連接的兩個電晶體形成的所述負載開關的第一開關的導通閾值。
根據本申請的一個實施例，提供了另一種電晶體，包括：位於襯底上方的第一汲/源區和第二汲/源區；以及與所述第一汲/源區相鄰的第一閘極區，與所述第二汲/源區相鄰的第二閘極區，其中，所述第一汲/源區、所述第二汲/源區、所述第一閘極區和所述第二閘極區形成兩個背對背連接的電晶體。
根據本申請的另一個實施例，提供了另一種方法，其特徵在於，包括：在第一導電類型的襯底上方生長第一導電類型的外延層；在所述外延層上方形成第二導電類型的漂移層；在所述漂移層中形成第一導電類型的第一體區和第二體區；進行第二導電類型的離子注入，以在所述第一體區中形成第一源區，在所述第二體區中形成第二源區；以 及形成與所述第一源區相鄰的第一閘極區、與所述第二源區相鄰的第二閘極區，其中，所述第一源區和所述第二源區分別位於所述第一閘極區和所述第二閘極區的相對側。
根據本申請的再一個實施例，提供了一種負載開關，包括：第一電晶體；以及與所述第一電晶體背對背連接的第二電晶體，其中：所述第一電晶體的源極和所述第二電晶體的源極形成於襯底上方；所述第一電晶體的閘極與所述第二電晶體的所述源極相鄰；以及所述第二電晶體的閘極與所述第一電晶體的所述源極相鄰，其中，所述第一電晶體的所述閘極與所述第二電晶體的所述閘極彼此分離。
以上描述寬泛地概括了本申請的特徵和技術優點，使得下面對本申請的詳細描述可以被更好地理解。下面會對本申請的附加特徵和優點進行描述，這些附加特徵和優點也構成本申請的請求項保護的主題。本領域技術人員應當理解，基於本申請的構思和具體實施例，對那些與本申請具有相同目的的其它結構或工藝進行修改和設計，是容易實現的。本領域技術人員還應認識到，這些等效結構未偏離如所附權利要求中所闡述的本申請的精神和範圍。
100、200、400、600、700:共用汲極LDMOS電晶體
101:中心線
102:襯底
104:第一結構層
106:漂移層
112:第一體區
114:第一汲/源區
115:第一P+區
116:第一源極接觸
120:有源區
122:第二體區
124:第二汲/源區
125:第二P+區
126:第二源極接觸
132:高壓氧化區
133:第一閘介電層
134:第一閘極區
135:第二閘介電層
136:第二閘極區
137:第一閘極接觸
139:第二閘極接觸
164、168:第三閘極區
166:第四閘極區
500、1000、1600:負載開關
802、804、806、808、810、1402、1404、2002、2004:步驟
900、1500、2100:控制器
D:尺寸
D1:第一汲極
D2:第二汲極
G1、G1a:第一閘極
G1b、G3:第三閘極
G2、G2a:第二閘極
G2b:第四閘極
S1:第一源極
S2:第二源極
為了更完整地理解本申請及其優點，現將結合圖式提供以下描述以供參考，其中：圖1示出了根據本申請實施例的共用汲極電晶體的示意圖；圖2示出了根據本申請實施例的由共用汲極LDMOS電晶體形成的負載開關的簡化截面圖；圖3示出了根據本申請實施例的圖2所示的負載開關的簡化俯視圖；圖4示出了根據本申請實施例的由共用汲極LDMOS電晶體形成的另一個負載開關的簡化截面圖；圖5示出了根據本申請實施例的由兩個電晶體形成的另一個負載開關的簡化截面圖； 圖6示出了根據本申請各種實施例的由共用汲極LDMOS電晶體形成的另一個負載開關的簡化截面圖；圖7示出了根據本申請實施例的由共用汲極LDMOS電晶體形成的另一個負載開關的簡化截面圖；圖8示出了根據本申請實施例的形成圖1所示的共用汲極電晶體的方法的流程圖；圖9示出了根據本申請實施例的用於驅動圖1所示的負載開關的控制器；圖10示出了根據本申請實施例的具有分裂閘結構的負載開關的示意圖；圖11示出了根據本申請實施例的圖10所示的負載開關的第一實施方式的簡化截面圖；圖12示出了根據本申請實施例的圖10所示的負載開關的第二實施方式的簡化截面圖；圖13示出了根據本申請實施例的圖10所示的負載開關的第三實施方式的簡化截面圖；圖14示出了根據本申請實施例的用於控制圖10所示的負載開關的方法的流程圖；圖15示出了根據本申請實施例的用於驅動圖10所示的負載開關的控制器；圖16示出了根據本申請實施例的具有分裂閘結構的另一個負載開關的示意圖；圖17示出了根據本申請實施例的圖16所示的負載開關的第一實施方式的簡化截面圖；圖18示出了根據本申請實施例的圖16所示的負載開關的第二實施方式的簡化截面圖；圖19示出了根據本申請實施例的圖16所示的負載開關的第三實施方式的簡化截面圖；圖20示出了根據本申請實施例的用於控制圖16所示的負載開關的方法的流程圖；以及 圖21示出了根據本申請實施例的用於驅動圖16所示的負載開關的控制器。在不同圖式中，相對應的數位和符號一般用於指示相對應的部分，除非另有說明。這些圖式是為了清楚地示出各種實施例的相關方面，不一定且非必須按比例繪製。
下面將詳細討論本申請的優選實施例的實現和應用。然而，應當理解，本申請提供了許多可應用的發明構思，這些發明構思可在多種特定上下文中體現。所討論的特定實施例僅僅是對實現和應用本申請的一些特定方式的說明，並且不限制本申請的範圍。
本申請將在特定上下文中描述一些優選實施例，即負載開關包括一對背對背連接的橫向雙擴散金屬氧化物半導體(Lateral Double-Diffused Metal Oxide Semiconductor,LDMOS)器件。然而，本申請的實施例還可以應用於各種金屬氧化物半導體場效應電晶體(metal oxide semiconductor field effect transistors,MOSFETs)。
圖1示出了根據本申請實施例的共用汲極電晶體(shared-drain transistor)的示意圖。負載開關可以實現為兩個背對背連接的LDMOS器件，該兩個LDMOS器件共用一個汲極。在全文描述中，“負載開關”可替代地稱為“共用汲極電晶體”。
如圖1所示，共用汲極電晶體100包括兩個背對背連接的N型電晶體。第一電晶體包括第一汲極D1、第一閘極G1和第一源極S1。第二電晶體包括第二汲極D2、第二閘極G2和第二源極S2。這兩個N型電晶體的汲極直接相互連接，如圖1所示。圖1所示的背對背連接的N型電晶體可用作負載開關。負載開關能夠實現雙向電流阻斷。因此，負載開關也可稱為隔離開關。
在操作中，第二電晶體的源極可以連接至高電壓電位，例如連接至偏置電壓。第一電晶體的源極可以連接至低電壓電位。在此配置中，當第二閘極由高於高電壓電位的電壓驅動時，第二開關導通。可 以利用電荷泵來提供高於高電壓電位的閘極驅動電壓。
在一些實施例中，圖1所示的每個電晶體可以實現為橫向雙擴散金屬氧化物半導體(LDMOS)。共用汲極電晶體100可以僅具有四個端子，即第一閘極端子、第一源極端子、第二閘極端子和第二源極端子。如圖1所示，兩個背對背連接的N型電晶體的汲極相互連接。換言之，第一電晶體和第二電晶體共用汲極。如圖1所示，共用汲極是浮空(floating)的。因此，共用汲極電晶體100不具備汲極端子。通過去除非必要的汲區(例如，漏擴散區、漏接觸、漏金屬區等)，可以改善共用汲極電晶體100的佈局。通過去除非必要的汲區，可以使圖1所示的兩個電晶體盡可能彼此靠近，同時確保兩個閘極(G1和G2)以設計規則規定的最小間距分隔。下面將參照圖2-3描述共用汲極電晶體100的詳細結構。
圖2示出了根據本申請實施例的由共用汲極LDMOS電晶體形成的負載開關的簡化截面圖。共用汲極LDMOS電晶體200包括襯底102、第一結構層104、形成在第一結構層104上方的漂移層106、第一體區112和形成在漂移層106中的第二體區122。共用汲極LDMOS電晶體200還包括形成在第一體區112中的第一汲/源區114、形成在第二體區122中的第二汲/源區124、第一閘介電層133、高壓氧化區132、第二閘介電層135、第一源極接觸116、第一閘極區134、第二閘極區136和第二源極接觸126。
在一些實施例中，襯底102、第一結構層104、第一體區112和第二體區122具有第一導電類型(conductivity type)，漂移層106、第一汲/源區114和第二汲/源區124具有第二導電類型。在一些實施例中，第一導電類型為P型，第二導電類型為N型，共用汲極LDMOS電晶體200由兩個n型電晶體形成。或者，第一導電類型為N型，第二導電類型為P型，共用汲極LDMOS電晶體200由兩個p型電晶體形成。
襯底102可由合適的半導體材料形成，例如矽、矽鍺、碳化矽等。根據不同的應用和設計需要，襯底102可以是N型或P型。在 一些實施例中，襯底102是P型襯底，適當的P型摻雜物(例如硼等)被摻雜到襯底102中。或者，襯底102是N型襯底，適當的N型摻雜劑(例如磷等)被摻雜到襯底102中。
第一結構層104可以實施為P型外延層。在全文描述中，第一結構層104可替代地稱為P型外延層。P型外延層從襯底102生長。P型外延層的外延生長可以通過使用任何合適的半導體製造工藝來實現，例如化學氣相沉積(chemical vapor deposition,CVD)等。在一些實施例中，P型外延層的摻雜濃度在約1014/cm3至約1016/cm3的範圍內。
漂移層106是形成在第一結構層104之上的N型層。在一些實施例中，漂移層106可以摻雜有諸如磷的N型摻雜劑以達到約1015/cm3至約1017/cm3的摻雜濃度。應當注意，可以替代地使用其他N型摻雜劑，例如砷、銻等。還應該注意的是，漂移層106也可以稱為擴展(extended)漂移區。
第一體區112和第二體區122是P型體區。P型體區可以通過注入諸如硼等的P型摻雜材料來形成。或者，P型體區可以通過擴散工藝形成。在一些實施例中，可以注入諸如硼的P型材料以達到約1016/cm3至約1018/cm3的摻雜濃度。第一體區112可替代地被稱為第一溝道區。第二體區122可替代地被稱為第二溝道區。
第一汲/源區114是形成在第一體區112中的第一N+區。第一汲/源區114可替代地稱為第一N+區。根據一個實施例，第一N+區用作共用汲極LDMOS電晶體200的第一源區。第一源區可以通過注入濃度在約1019/cm3至約1020/cm3之間的N型摻雜劑(例如磷和砷)來形成。此外，第一源極接觸116形成在第一N+區之上。
應當注意，在第一體區112中鄰近第一N+區的一側形成有P+區(未示出，但在圖3中示出)。P+區(例如，圖3中示出的第一P+區115)可以通過注入濃度在約1019/cm3至約1020/cm3之間的P型摻雜劑(例如硼)來形成。P+區可以接觸P型體區。為了消除基板效應(body effect)，P+區通過第一源極接觸116直接連接至第一源區(第一 N+區)。
第二汲/源區124是形成在第二體區122中的第二N+區124。第二汲/源區124可替代地稱為第二N+區。根據一個實施例，第二N+區用作共用汲極LDMOS電晶體200的第二源區。第二源區可以通過注入濃度在約1019/cm3至約1020/cm3之間的N型摻雜劑(例如磷和砷)來形成。此外，第二源極接觸126形成在第二N+區之上。
應當注意，在第二體區122中鄰近第二N+區124的一側形成有P+區(未示出，但在圖3中示出)。P+區(例如，圖3中示出的第二P+區125)可以通過注入濃度在約1019/cm3至約1020/cm3之間的P型摻雜劑(例如硼)來形成。P+區可以接觸P型體區。為了消除體效應，P+區通過第二源極接觸126直接連接至第二源區(第二N+區)。
第一閘介電層133、高壓氧化區132和第二閘介電層135形成在在漂移層106之上。如圖2所示，第一閘介電層133部分位於第一閘介電層133上，部分位於漂移層106上。同樣，第二閘介電層135部分位於第二體區122上，部分位於漂移層106上。高壓氧化區132形成在第一閘介電層133和第二閘介電層135之間。如圖2所示，高壓氧化區132為梯形。在本申請的範圍和精神內，高壓氧化區域還可以包括其他形狀，例如但不限於正方形、矩形等。
如圖2所示，高壓氧化區132的厚度遠大於第一閘介電層133和第二閘介電層135的厚度。在一些實施例中，第一閘介電層133和第二閘介電層135的厚度介於約100埃至約200埃之間。高壓氧化區132的厚度約為5000埃。在一些實施例中，第一閘介電層133、高壓氧化區132和第二閘介電層135可以由合適的氧化物材料形成，例如氧化矽、氮氧化矽、氧化鉿、氧化鋯等。
第一閘極區134形成在第一閘介電層133和高壓氧化區132上。第二閘極區136形成在第二閘介電層135和高壓氧化區132上。第一閘極區134和第二閘極區136可以由多晶矽、多晶矽鍺、矽化鎳或其他金屬、金屬合金材料形成。
如圖2所示，第一閘極區134向上延伸至高壓氧化區132上。第一閘極區134覆蓋高壓氧化區132的第一側壁和第一邊緣部分。第一閘極區134和高壓氧化區132的結合用作第一場板。該第一場板有助於維持共用汲極LDMOS電晶體200中的第一電晶體的擊穿電壓。同樣地，第二閘極區136向上延伸至高壓氧化區132上。第二閘極區136覆蓋高壓氧化區132的第二側壁和第二邊緣部分。第二閘極區136和高壓氧化區132的結合用作第二場板。該第二場板有助於維持共用汲極LDMOS電晶體200中的第二電晶體的擊穿電壓。
第一閘極區134和第二閘極區136可以通過以下步驟形成：在閘介電層和高壓氧化區上方沉積厚度為約4000埃的多晶矽層，在多晶矽層上沉積光刻膠層、顯影光刻膠層以定義第一閘極區134和第二閘極區136，蝕刻多晶矽層以形成第一閘極區134和第二閘極區136。
如圖2所示，第一汲/源區114和第二汲/源區124相對於穿過高壓氧化區132的中心線101對稱設置。第一閘極區134和第二閘極區136相對於穿過高壓氧化區132的中心線101對稱設置。
在傳統的共用汲極LDMOS電晶體中，兩個LDMOS電晶體以相對於共用汲極對稱設置。每個LDMOS電晶體分別具有獨立的高壓氧化區，兩個高壓氧化區被汲極接觸隔開。按照24V LDMOS器件的設計規則，單個LDMOS電晶體的尺寸約為2.16um，則兩個LDMOS電晶體的尺寸約為4.32um。應當注意的是，在前面的示例中選擇使用的尺寸僅是出於演示目的，並不旨在將本發明的各個實施例限制為任何特定尺寸。本領域技術人員將理解，根據不同的製造工藝，LDMOS的尺寸可以有多種變化。
如圖2所示，本申請採用單個高壓氧化區132來代替傳統共用汲極LDMOS電晶體中的兩個高壓氧化區。此外，汲區和汲極接觸已被去除。由於將兩個高壓氧化區合併為一個高壓氧化區並去除汲區和汲極接觸，使得兩個LDMOS電晶體彼此靠近。
如圖2所示，用D表示共用汲極LDMOS電晶體200的 尺寸。具體的，D為第一源極接觸116和第二源極接觸126之間的距離。根據24V LDMOS器件的設計規則，D約為3.15μm。圖2所示的共用汲極LDMOS電晶體200的尺寸遠小於傳統共用用汲極LDMOS電晶體的尺寸(4.32um)。
對於由24V LDMOS器件形成的共用汲極LDMOS電晶體，圖2所示的共用汲極LDMOS電晶體的面積約為單個電晶體面積的1.46倍。其導通電阻等於半導體器件的面積乘以半導體器件的導通電阻。有效導通電阻是通過歸一化過程獲得的。基於歸一化過程，單個24V LDMOS器件的有效導通電阻等於1。根據同樣的歸一化工藝，圖2所示的共用汲極LDMOS電晶體的有效導通電阻等於2.92。在傳統器件中，有效導通電阻等於4。因此，圖2所示的共用汲極LDMOS電晶體相對於傳統器件的導通電阻提高了27%。
在操作中，當第一閘極電壓和第二閘極電壓分別施加到第一閘極區134和第二閘極區136，且閘極電壓大於對應電晶體的閾值時。在第一體區112中形成第一反型層(inversion layer)，第一反型層將第一N+區耦合到漂移層106。在第二體區122中形成第二反型層，第二反型層將第二N+區域耦合到漂移層106。由於具有第一反型層和第二反型層，在第一源區和第二源區之間建立了導電通道。電流在共用汲極LDMOS電晶體的第一源區和第二源區之間流動。另一方面，當閘極電壓低於電晶體的閾值時，共用汲極LDMOS電晶體會相應地關閉。
圖3示出了根據本申請實施例的圖2所示的負載開關的簡化俯視圖。兩個U形的N+區彼此相鄰設置。在左側，U形的第一N+區的末端部分和U形的第二N+區的末端部分形成圖2所示的第一源區。第一源區形成在第一體區112內。同樣地，U形的第一N+區的末端部分和U形的第二N+區的末端部分形成圖2所示的第二源區。第二源區形成在第二體區122內。
第一P+區115(即，第一體接觸區)位於第一源區的兩個N+區之間。第一P+區115可以接觸圖2所示的第一p型體區。多個第 一源極接觸116形成在第一P+區115上和相鄰的N+區上。至少一個第一源極接觸116將第一P+區115耦合到相鄰的N+區。
需要說明的是，雖然左側僅有一個第一P+區115，但是半導體器件可以包括多個第一P+區115。更具體地，N+區和多個P+區可以以交替的方式形成。
第二P+區125(即，第二體接觸區)位於第二源區的兩個N+區之間。第二P+區125可以接觸圖2所示的第二p型體區。多個第二源極接觸126形成在第二P+區125上和相鄰的N+區上。至少一個第二源極接觸126將第二P+區125耦合到相鄰的N+區。
需要說明的是，雖然左側僅有一個第二P+區125，但是半導體器件可以包括多個第二P+區125。更具體地，N+區和多個P+區可以以交替的方式形成。
高壓氧化區132位於第一體區112和第二體區122之間。共用汲極LDMOS電晶體的有源區120與高壓氧化區132正交，如圖3所示。第一閘極區134鄰近第一源區設置。多個第一閘極接觸137形成在第一閘極區134上方。第二閘極區136鄰近第二源區設置。多個第二閘極接觸139形成在第二閘極區136上方。如圖3所示，第一閘極區134和第二閘極區136彼此分離。
圖4示出了根據本申請實施例的由共用汲極LDMOS電晶體形成的另一個負載開關的簡化截面圖。圖4所示的共用汲極LDMOS電晶體400與圖2所示的共用汲極LDMOS電晶體200相類似，其不同之處在於共用汲極LDMOS電晶體400不包括高壓氧化區。如圖4所示，第一閘極區134和第二閘極區136分別形成在第一閘介電層133和第二閘介電層135上方。第一閘介電層133和第二閘介電層135的材料相同。第一閘介電層133和第二閘介電層135統稱為閘介電層。如圖4所示，第一閘極區134覆蓋閘介電層的第一邊緣部分。第二閘極區136覆蓋閘介電層的第二邊緣部分。第一閘極區134和第二閘極區136彼此分離。圖4所示的共用汲極LDMOS電晶體400可適用於中壓應用，例如12V 應用。
圖5示出了根據本申請實施例的由兩個電晶體形成的另一個負載開關的簡化截面圖。形成圖5所示的負載開關500的原理與圖2所示的原理相同，其不同之處在於圖5所示的負載開關適用於低電壓應用(例如，5V應用)。
在圖5中，第一結構層104可以實施為外延層，外延層形成在襯底102上方。漂移層106可以實施為阱，阱形成在外延層上方。第一汲/源區114和第二汲/源區124形成在阱中。在一些實施例中，襯底102、外延層、阱具有第一導電類型。第一汲/源區114和第二汲/源區124具有第二導電類型。在一些實施例中，第一導電類型是P型。第二導電類型是N型。
需要說明的是，當第一汲/源區114和第二汲/源區124實施為源區時，負載開關由兩個共用汲極的電晶體構成。另一方面，當第一汲/源區114和第二汲/源區124實施為汲區時，負載開關由兩個共用源極的電晶體形成。
圖6示出了根據本申請各種實施例的由共用汲極LDMOS電晶體形成的另一個負載開關的簡化截面圖。圖6所示的共用汲極LDMOS電晶體600與圖2所示的共用汲極LDMOS電晶體200相類似，其不同之處在於高壓氧化區被淺溝槽隔離(shallow trench isolation,STI)區代替。LDMOS器件採用淺溝槽隔離區以提高擊穿電壓是本領域所公知的，在此不再贅述。如圖6所示，淺溝槽隔離區為倒梯形。第一閘極區134從第一汲/源區114的邊緣延伸並覆蓋淺溝槽隔離區的第一邊緣區。第二閘極區136從第二汲/源區124的邊緣延伸並覆蓋淺溝槽隔離區的第二邊緣區。圖6所示的共用汲極LDMOS電晶體600可適用於中壓應用，例如24V應用。
圖7示出了根據本申請實施例的由共用汲極LDMOS電晶體形成的另一個負載開關的簡化截面圖。圖7所示的共用汲極LDMOS電晶體700與圖2所示的共用汲極LDMOS電晶體200相類似，其不同 之處在於高壓氧化區被矽局部氧化(local oxidation of silicon,LOCOS)結構代替。LOCOS結構的上部位於漂移層106上方，其下部延伸到漂移層106中。如圖7所示，第一閘極區134沿著第一汲/源區114的邊緣形成。第一閘極區134覆蓋LOCOS結構的第一側壁和第一邊緣部分。第二閘極區136沿著第二汲/源區124的邊緣形成。第二閘極區136覆蓋LOCOS結構的第二側壁和第二邊緣部分。
LDMOS器件採用用於提高擊穿電壓的LOCOS結構是本領域公知的。因此，該LDMOS器件的詳細工作原理在此不再贅述。圖7所示的共用汲極LDMOS電晶體700可適用於中壓應用，例如24V應用。
圖8示出了根據本申請實施例的形成圖1所示的共用汲極電晶體的方法的流程圖。圖8所示的流程圖僅作為一個示例，不應當不適當地限制申請專利範圍的範圍。本領域的技術人員會知道許多變化、替代和修改。例如，圖8所示的各種步驟可被添加、去除、替代、重新佈置和重複。
返回參考圖1，共用汲極電晶體包括兩個背對背連接的N型電晶體。第一電晶體包括第一汲極、第一閘極和第一源極。第二電晶體包括第二汲極、第二閘極和第二源極。這兩個N型電晶體的汲極直接相互連接，如圖1所示。圖1所示的背對背連接的N型電晶體可用作負載開關。負載開關能夠實現雙向電流阻斷。共用汲極電晶體可以通過以下步驟製作。
在步驟802中，在具有第一導電類型的襯底上方生長具有第一導電類型的外延層。在一些實施例中，第一導電類型是P型。換言之，P型外延層生長在P型襯底上。
在步驟804中，在外延層上方形成具有第二導電類型的漂移層。在一些實施例中，第二導電類型是N型。換言之，在P型外延層上方形成N型漂移層。
在步驟806中，在漂移層中形成具有第一導電類型的第 一體區和第二體區。
在步驟808中，進行第二導電類型的離子注入，以在第一主體區以形成第一源區，並第二主體區以形成第二源區。
在步驟810中，形成鄰近第一源區的第一閘極，並形成鄰近第二源區的第二閘極。第一源區和第二源區分別位於第一閘極和第二閘極的彼此相對的側面。
返回參考圖2，該方法還包括在漂移層上方形成高壓氧化區，形成沿著第一電晶體的源極的邊緣的第一電晶體的閘極，其中第一電晶體的閘極覆蓋高壓氧化區的第一側壁和第一邊緣部分，形成沿著第二電晶體的源極的邊緣的第二電晶體的閘極，其中第二電晶體的閘極覆蓋高壓氧化區的第二側壁和第二邊緣部分。
返回參考圖4，該方法還包括形成從第一源極的邊緣延伸到第二源極的邊緣的閘介電層，形成覆蓋閘介電層的第一邊緣部分的第一電晶體的閘極，並形成覆蓋閘介電層的第二邊緣部分的第二電晶體的閘極。
返回參考圖6，該方法還包括在漂移層中形成淺溝槽隔離區，形成從第一源區的邊緣延伸並覆蓋淺溝槽隔離區的第一邊緣區的第一電晶體的閘極，以及形成從第二源區的邊緣延伸並覆蓋淺溝槽隔離區的第二邊緣區的第二電晶體的閘極。
返回參考圖7，該方法還包括形成具有在漂移層中的下部和在漂移層上方的上部的局部氧化矽(LOCOS)結構，形成沿著第一電晶體的源極的邊緣的第一電晶體的閘極，其中第一電晶體的閘極覆蓋LOCOS結構的第一側壁和第一邊緣部分，形成沿著第二電晶體的源極的邊緣的第二電晶體的閘極，其中第二電晶體的閘極覆蓋LOCOS結構的第二側壁和第二邊緣部分。
圖9示出了根據本申請實施例的用於驅動圖1所示的負載開關的控制器。控制器900包括第一閘極驅動器和第二閘極驅動器。第一閘極驅動器被配置為產生施加到第一電晶體的第一閘極G1的第一 閘極驅動信號。第二閘極驅動器被配置為產生施加到第二電晶體的第二閘極G2的第二閘極驅動信號。
在操作中，第一閘極驅動器被配置為在負載開關的關斷狀態下將第一電壓電位施加到負載開關的第一閘極，並且在負載開關的導通狀態下將第二電壓電位施加到負載開關的第一閘極。第二閘極驅動器被配置為在負載開關的關斷狀態下將第一電壓電位施加到負載開關的第二閘極，並且在負載開關的導通狀態下將第二電壓電位施加到負載開關的第二閘極。第一電壓電位低於負載開關中的第一電晶體和第二電晶體的導通閾值。第二電壓電位高於負載開關中的第一電晶體和第二電晶體的導通閾值。
需要說明的是，上述具有兩個閘極驅動器的控制器僅作為一個示例，不應當不適當地限制申請專利範圍的範圍。本領域的普通技術人員會知道各種變化、替代和修改。例如，可以使用單個閘極驅動器來驅動第一電晶體和第二電晶體。
圖10示出了根據本申請實施例的具有分裂閘結構(split-gate structure)的負載開關的示意圖。負載開關1000與圖1所示的負載開關1000相類似，其不同之處在於每個電晶體具有分裂閘結構。如圖10所示，第一電晶體具有兩個閘極，即第一閘極G1a和第三閘極G1b。同樣地，第二電晶體具有兩個閘極，即第二閘極G2a和第四閘極G2b。
在操作中，在負載開關1000處於關斷狀態下，第一閘極G1a和第二閘極G2a連接至低於這兩個電晶體的導通閾值的第一電壓電位。在一些實施例中，第一電壓電位是地電壓電位。第三閘極G1b連接至第一源極S1。第四閘極G2b連接至第二源極S2。在一些實施例中，第三閘極G1b和第四閘極G2b用作場板以提供高電壓阻斷能力。
在負載開關1000處於導通狀態下，第一閘極G1a和第二閘極G2a連接至高於這兩個電晶體的導通閾值的第二電壓電位。第三閘極G1b和第四閘極G2b連接至高於這兩個電晶體的導通閾值的第三電壓電位。在一些實施例中，第三閘極G1b和第四閘極G2b用作附加閘極 以使得負載開關1000的導通電阻最小化。
在一些實施例中，第三電壓電位等於第二電壓電位。或者，第三電壓電位高於第二電壓電位。以較高的閘極驅動電壓施加到第三閘極G1b和第四閘極G2b，有助於進一步降低負載開關1000的導通電阻。
此外，為了進一步提高負載開關1000的性能(例如，功率損耗)，可以將閘極驅動信號依次施加到這四個閘極。具體地，在負載開關1000處於導通狀態下，在將第三閘極G1b和第四閘極G2b連接至第三電壓電位之前，將第一閘極G1a和第二閘極G2a連接至第二電壓電位。在負載開關1000處於關斷狀態下，在將第一閘極G1a和第二閘極G2a連接至第一電壓電位之前，將第三閘極G1b連接至第一源極S1，並將第四閘極G2b連接至第二源極S2。
圖11示出了根據本申請實施例的圖10所示的負載開關的第一實施方式的簡化截面圖。圖11所示的簡化截面圖與圖2所示的簡化截面圖相類似，其不同之處在於負載開關包括四個閘極，即第一閘極G1a、第二閘極G2a、第三閘極G1b和第四閘極G2b。
如圖11所示，高壓氧化區132形成在襯底102上方。第一閘介電層133形成在高壓氧化區132和第一汲/源區114之間。第二閘介電層135形成在高壓氧化區132和第二汲/源區124之間。在一些實施例中，第一汲/源區114作為第一源極S1。第二汲/源區124作為第二源極S2。在全文描述中，第一汲/源區114與第一源極S1可互換使用。同樣，第二汲/源區124與第二源極S2可互換使用。
第一閘極G1a連接至第一閘極區134。在全文描述中，第一閘極G1a與第一閘極區134可互換使用。如圖11所示，第一閘極區134形成在第一閘介電層133和高壓氧化區132的第一側壁之上。第二閘極G2a連接至第二閘極區136。在全文描述中，第二閘極G2a與第二閘極區136可互換使用。如圖11所示，第二閘極區136形成在第二閘介電層135和高壓氧化區132的第二側壁之上。第三閘極G1b連接至第三閘極區164。在全文描述中，第三閘極G1b與第三閘極區164可互換使 用。如圖11所示，第三閘164形成在高壓氧化區132的頂部。第四閘極G2b連接至第四閘極區166。在全文描述中，第四閘極G2b與第四閘極區166可互換使用。如圖11所示，第四閘極區166形成在高壓氧化區132的頂部。如圖11所示，第三閘極區164和第四閘極區166彼此分離。
如圖11所示，第一源極和第二源極以相對於形成在第一源極和第二源極之間的介電區(例如，高壓氧化區132)對稱的方式設置。此外，第一閘極區134和第二閘極區136相對於介電區以對稱的方式設置。此外，第三閘極區164和第四閘極區166相對於穿過高壓氧化區132的中心線(未示出，但在圖2中示出)以對稱方式設置。
圖12示出了根據本申請實施例的圖10所示的負載開關的第二實施方式的簡化截面圖。圖12所示的簡化截面圖與圖11所示的簡化截面圖相類似，其不同之處在於第三閘極區164和第四閘極區166形成在淺溝槽隔離區(即高壓氧化區132)上方。
如圖12所示，第一閘介電層133形成在淺溝槽隔離區和第一汲/源區114之間。第二閘介電層135形成在淺溝槽隔離區和第二汲/源區124之間。第三閘極區164和第四閘極區166形成在第一閘極區134和第二閘極區136之間。淺溝槽隔離區形成在襯底102之上。第一閘極區134位於第一閘介電層133之上。特別地，第一閘極區134從第一汲/源區114的邊緣延伸並覆蓋淺溝槽隔離區的第一邊緣區。第二閘極區136位於第二閘介電層135上方。特別地，第二閘極區136從第二汲/源區124的邊緣延伸並覆蓋淺溝槽隔離區的第二邊緣區。第三閘極區164和第四閘極區166形成在淺溝槽隔離區的頂部。如圖12所示，第三閘極區164和第四閘極區166彼此分離。
圖13示出了根據本申請實施例的圖10所示的負載開關的第三實施方式的簡化截面圖。圖13所示的簡化截面圖與圖11所示的簡化截面圖相類似，其不同之處在於第三閘極區164和第四閘極區166形成在LOCOS結構的頂部。
如圖13所示，第三閘極區164和第四閘極區166形成在第一閘極區134和第二閘極區136之間。LOCOS結構(即高壓氧化區132)形成在襯底102上方。LOCOS結構的下部位於汲/源區(例如，114)的頂面之下，且LOCOS結構的上部位於汲/源區(例如，114)的頂面之上。
第一閘介電層133形成在LOCOS結構和第一汲/源區114之間。第二閘介電層135形成在LOCOS結構和第二汲/源區124之間。第一閘極區134形成在第一閘介電層133和LOCOS結構的第一側壁上方。第二閘極區136形成在第二閘介電層135和LOCOS結構的第二側壁上方。第三閘極區164和第四閘極區166形成在LOCOS結構的頂部。如圖13所示，第三閘極區164和第四閘極區166彼此分離。
圖14示出了根據本申請實施例的用於控制圖10所示的負載開關的方法的流程圖。圖14所示的流程圖僅作為一個示例，不應當不適當地限制申請專利範圍的範圍。本領域的技術人員會知道許多變化、替代和修改。例如，圖14所示的各種步驟可被添加、去除、替代、重新佈置和重複。
返回參考圖10，共用汲極電晶體包括兩個背對背連接的N型電晶體。第一電晶體包括第一汲極D1、第一閘極G1a、第三閘極G1b和第一源極S1。第二電晶體包括第二汲極D2、第二閘極G2a、第四閘極G2b和第二源極S2。這兩個N型電晶體的汲極直接相互連接，如圖10所示。圖10所示的背對背連接的N型電晶體可用作負載開關。負載開關能夠實現雙向電流阻斷。此外，負載開關在另一種狀態下(當負載開關導通時)能夠實現低阻導通。
在步驟1402中，在負載開關的關斷狀態下，將兩個背對背連接的電晶體的第一閘極和第二閘極連接至低於兩個背對背連接的電晶體的導通閾值的第一電壓電位，將第三閘極連接至兩個背對背連接的電晶體的第一源極，將第四閘極連接至兩個背對背連接的電晶體的第二源極。
在步驟1404中，在負載開關的導通狀態下，將兩個背對 背連接的電晶體的第一閘極和第二閘極連接至高於兩個背對背連接的電晶體的導通閾值的第二電壓電位，將第三閘極和第四閘極連接至高於兩個背對背連接的電晶體的導通閾值的第三電壓電位。
圖15示出了根據本申請實施例的用於驅動圖10所示的負載開關的控制器。控制器1500包括第一閘極驅動器、第二閘極驅動器、第三閘極驅動器和第四閘極驅動器。第一閘極驅動器被配置為產生施加到第一電晶體的第一閘極G1a的第一閘極驅動信號。第二閘極驅動器被配置為產生施加到第二電晶體的第二閘極G2a的第二閘極驅動信號。第三閘極驅動器被配置為產生施加到第一電晶體的第三閘極G1b的第三閘極驅動信號。第四閘極驅動器被配置為產生施加到第二電晶體的第四閘極G2b的第四閘極驅動信號。
在操作中，第一閘極驅動器被配置為在負載開關的關斷狀態下將第一電壓電位施加到負載開關的第一閘極，並在負載開關的導通狀態下將第二電壓電位施加到負載開關的第一閘極。第一電壓電位低於負載開關的第一開關(即第一電晶體)的導通閾值。第二電壓電位高於負載開關的第一開關的導通閾值。
在操作中，第二閘極驅動器被配置為在負載開關的關斷狀態下將第一電壓電位施加到負載開關的第二閘極，並在負載開關的導通狀態下將第二電壓電位施加於負載開關的第二閘極。第一電壓電位低於負載開關的第二開關(即第二電晶體)的導通閾值。第二電壓電位高於負載開關的第二開關的導通閾值。
在操作中，第三閘極驅動器被配置為在負載開關的關斷狀態下將負載開關的第三閘極連接至負載開關的第一源極，並且在負載開關的導通狀態下將第三電壓電位施加到負載開關的第三閘極。第三電壓電位高於負載開關的第一開關的導通閾值。
在操作中，第四閘極驅動器被配置為在負載開關的關斷狀態下將負載開關的第四閘極連接至負載開關的第二源極，並在負載開關的導通狀態下將第三電壓電位施加到負載開關的第四閘極。第三電壓電 位高於負載開關的第二開關的導通閾值。
圖16示出了根據本申請實施例的具有分裂閘結構的另一個負載開關的示意圖。負載開關1600與圖10所示的負載開關1000相類似，其不同之處在於第三閘極和第四閘極合併為單個閘極。如圖16所示，負載開關1600具有三個閘極，即第一閘極G1、第二閘極G2和第三閘極G3。
在操作中，在負載開關1600處於關斷狀態下，第一閘極G1和第二閘極G2連接至低於這兩個電晶體的導通閾值的第一電壓電位。第三閘極G3連接至負載開關1600的兩個源極中的一個。第三閘極G3用作場板以提供高電壓阻斷能力。在一些實施例中，當耦合於第一源極S1的電壓電位低於耦合於第二源極S2的電壓電位時，第三閘極G3連接至第一源極S1。另一方面，當耦合於第一源極S1的電壓電位高於耦合於第二源極S2的電壓電位時，第三閘極G3連接至第二源極S2。
在操作中，在負載開關1600處於導通狀態下，第一閘極G1和第二閘極G2連接至高於這兩個電晶體的導通閾值的第二電壓電位。第三閘極G3連接至高於這兩個電晶體的導通閾值的第三電壓電位。第三閘極G3用作一個附加閘極以使得負載開關1600的導通電阻最小化。
在一些實施例中，第三電壓電位等於第二電壓電位。或者，第三電壓電位高於第二電壓電位。以較高的閘極驅動電壓施加到第三閘極G3，有助於進一步降低負載開關1600的導通電阻。
此外，為了進一步提高負載開關1600的性能(例如，功率損耗)，可以將閘極驅動信號依次施加到這三個閘極。特別地，在負載開關1600處於導通狀態下，在將第三閘極G3連接到第三電壓電位之前，將第一閘極G1和第二閘極G2連接到第二電壓電位。在負載開關1600處於關斷狀態下，在將第一閘極G1和第二閘極G2連接到第一電壓電位之前，將第三閘極G3連接到源極。
圖17示出了根據本申請實施例的圖16所示的負載開關的 第一實施方式的簡化截面圖。圖17所示的簡化截面圖與圖11所示的簡化截面圖相類似，其區別之處在於第三個閘極和第四個閘極已合併為單個閘極。
如圖17所示，高壓氧化區132形成在襯底102上方。第一閘介電層133形成在高壓氧化區132和第一汲/源區114之間。第二閘介電層135形成在高壓氧化區132和第二汲/源區124之間。
第一閘極區134形成在第一閘介電層133和高壓氧化區132的第一側壁上方。第二閘極區136形成在第二閘介電層135和高壓氧化區132的第二側壁上方。第三閘極區168形成在高壓氧化區132的頂部。第三閘極區168位於高壓氧化區132的頂面中央。
圖18示出了根據本申請實施例的圖16所示的負載開關的第二實施方式的簡化截面圖。圖18所示的簡化截面圖與圖12所示的簡化截面圖相類似，其區別之處在於第三個閘極和第四個閘極已合併為單個閘極。
如圖18所示，第一閘介電層133形成在淺溝槽隔離區和第一汲/源區114之間。第二閘介電層135形成在淺溝槽隔離區和第二汲/源區124之間。第三閘極區168形成在第一閘極區134和第二閘極區136之間。淺溝槽隔離區形成在襯底102上方。第一閘極區134位於第一閘介電層133上方。特別地，第一閘極區134從第一汲/源區114的邊緣延伸並覆蓋淺溝槽隔離區的第一邊緣區。第二閘極區136位於第二閘介電層135上方。特別地，第二閘極區136從第二汲/源區124的邊緣延伸並覆蓋淺溝槽隔離區的第二邊緣區。第三閘極區168位於淺溝槽隔離區的頂面中央。
圖19示出了根據本申請實施例的圖16所示的負載開關的第三實施方式的簡化截面圖。圖19所示的簡化截面圖與圖13所示的簡化截面圖相類似，其區別之處在於第三個閘極和第四個閘極已合併為單個閘極。
如圖19所示，第三閘極區168形成在第一閘極區134和 第二閘極區136之間。LOCOS結構形成在襯底102上方。LOCOS結構的下部位於汲/源區(例如，114)的頂面之下，且LOCOS結構的上部位於汲/源區(例如，114)的頂面之上。
第一閘介電層133形成在LOCOS結構和第一汲/源區114之間。第二閘介電層135形成在LOCOS結構和第二汲/源區124之間。第一閘極區134形成在第一閘介電層133和LOCOS結構的第一側壁之上。第二閘極區136形成在第二閘介電層135和LOCOS結構的第二側壁之上。第三閘極區168形成在LOCOS結構的頂部。如圖19所示，第三閘極區168位於LOCOS結構的頂面中央。
圖20示出了根據本申請實施例的用於控制圖16所示的負載開關的方法的流程圖。圖20所示的流程圖僅作為一個示例，不應當不適當地限制申請專利範圍的範圍。本領域的技術人員會知道許多變化、替代和修改。例如，圖20所示的各種步驟可被添加、去除、替代、重新佈置和重複。
返回參考圖16，共用汲極電晶體包括兩個背對背連接的N型電晶體。第一電晶體包括第一汲極D1、第一閘極區G1和第一源極S1。第二電晶體包括第二汲極D2、第二閘極區G2和第二源極S2。此外，第一電晶體和第二電晶體共用第三閘極區G3。這兩個N型電晶體的汲極直接相互連接，如圖16所示。圖16所示的背對背連接的N型電晶體可用作負載開關。負載開關能夠實現雙向電流阻斷。此外，負載開關在另一種狀態下(當負載開關導通時)能夠實現低阻導通。
在步驟2002中，在負載開關的關斷狀態下，將兩個背對背連接的電晶體的第一閘極區和第二閘極區連接到低於兩個背對背連接的電晶體的導通閾值的第一電壓電位，將第三閘極區連接到兩個背對背連接的電晶體的兩個源極中的一個。
在步驟2004中，在負載開關的導通狀態下，將兩個背對背連接的電晶體的第一閘極區和第二閘極區連接到高於兩個背對背連接的電晶體的導通閾值的第二電壓電位，將第三閘極區連接到高於兩個背 對背連接的電晶體的導通閾值的第三電壓電位。
圖21示出了根據本申請實施例的用於驅動圖16所示的負載開關的控制器。控制器2100包括第一閘極驅動器、第二閘極驅動器和第三閘極驅動器。第一閘極驅動器被配置為產生施加到第一電晶體的第一閘極G1的第一閘極驅動信號。第二閘極驅動器被配置為產生施加到第二電晶體的第二閘極G2的第二閘極驅動信號。第三閘極驅動器被配置為產生施加到由第一電晶體和第二電晶體共用的第三閘極G3的第三閘極驅動信號。
在操作中，第一閘極驅動器被配置為在負載開關的關斷狀態下將第一電壓電位施加到負載開關的第一閘極，並在負載開關的導通狀態下將第二電壓電位施加到負載開關的第一閘極。第一電壓電位低於負載開關的第一開關的導通閾值。第二電壓電位高於負載開關的第一開關的導通閾值。
在操作中，第二閘極驅動器被配置為在負載開關的關斷狀態下將第一電壓電位施加到負載開關的第二閘極，並在負載開關的導通狀態下，將第二電壓電位施加到負載開關的第二閘極。第一電壓電位低於負載開關的第二開關的導通閾值。第二電壓電位高於負載開關的第二開關的導通閾值。
在操作中，第三閘極驅動器被配置為在負載開關的關斷狀態下將負載開關的第三閘極連接到負載開關的兩個源極中的一個，在負載開關導通處於狀態下將第三電壓電位施加到負載開關的第三閘極。第三電壓電位高於背對背連接的兩個電晶體的負載開關中的第一開關的導通閾值。
儘管已經詳細描述了本申請的實施例及其優點，但應當理解，在不脫離由所附申請專利範圍定義的本申請的精神和範圍的情況下，可以對本申請各實施例進行各種修改、替換和變換。
此外，本發明的範圍不限於說明書中描述的工藝、機器、製造、物質組成、裝置、方法和步驟的特定實施例。正如本領域普通技 術人員可以容易地從本申請中理解的那樣，與本文描述的相應實施例具有基本相同的功能或實現基本相同的結果的過程、機器、製造、物質組合物、裝置、方法或步驟可以根據本申請被採用，這些過程、機器、製造、物質組合物、裝置、方法或步驟可以是目前存在的或未來被開發的。因此，所附申請專利範圍旨在將這樣的過程、機器、製造、物質組合物、裝置、方法或步驟包括在其範圍內。
101:中心線
102:襯底
104:第一結構層
106:漂移層
112:第一體區
114:第一汲/源區
116:第一源極接觸
122:第二體區
124:第二汲/源區
126:第二源極接觸
132:高壓氧化區
133:第一閘介電層
134:第一閘極區
135:第二閘介電層
136:第二閘極區
200:共用汲極LDMOS電晶體
D:尺寸

Claims (40)

  1. 一種背對背連接的電晶體，包括：位於襯底上方的第一汲/源區和第二汲/源區；以及與所述第一汲/源區相鄰的第一閘極區，與所述第二汲/源區相鄰的第二閘極區，位於所述第一閘極區和所述第二閘極區之間的第三閘極區，其中，所述第一汲/源區、所述第二汲/源區、所述第一閘極區、所述第二閘極區和所述第三閘極區形成兩個背對背連接的電晶體。
  2. 根據請求項1所述的電晶體，其中，還包括：位於所述第一閘極區和所述第二閘極區之間的第四閘極區；位於所述襯底上方的高壓氧化區；第一閘介電層，形成於所述高壓氧化區和所述第一汲/源區之間；和第二閘介電層，形成於所述高壓氧化區和所述第二汲/源區之間，其中：所述第一閘極區形成於所述第一閘介電層和所述高壓氧化區的第一側壁上方，所述第二閘極區形成於所述第二閘介電層和所述高壓氧化區的第二側壁上方，以及所述第三閘極區和第四閘極區形成於所述高壓氧化區的頂部，且所述第三閘極區與所述第四閘極區彼此分離。
  3. 根據請求項1所述的電晶體，其中，還包括：位於所述第一閘極區和所述第二閘極區之間的第四閘極區；以及位於所述襯底上方的淺溝槽隔離(STI)區，其中：所述第一閘極區從所述第一汲/源區的邊緣延伸並覆蓋所述淺溝槽隔離區的第一邊緣區，所述第二閘極區從所述第二汲/源區的邊緣延伸並覆蓋所述淺溝槽隔離區的第二邊緣區，以及所述第三閘極區和所述第四閘極區形成於所述淺溝槽隔離區的頂部，且所述第三閘極區和所述第四閘極區彼此分離。
  4. 根據請求項1所述的電晶體，其中，還包括： 位於所述第一閘極區和所述第二閘極區之間的第四閘極區；局部氧化矽(LOCOS)結構，其下部位於所述第一汲/源區的頂面之下，且其上部位於所述第一汲/源區的所述頂面之上；第一閘介電層，形成於所述局部氧化矽結構和所述第一汲/源區之間；以及第二閘介電層，形成於所述局部氧化矽結構和所述第二汲/源區之間，其中：所述第一閘極區形成於所述第一閘介電層和所述局部氧化矽結構的第一側壁上方，所述第二閘極區形成於所述第二閘介電層和所述局部氧化矽結構的第二側壁上方，以及所述第三閘極區和所述第四閘極區形成於所述局部氧化矽結構的頂部，且所述第三閘極區與所述第四閘極區彼此分離。
  5. 根據請求項1所述的電晶體，其中，還包括：位於所述襯底上方的高壓氧化區；第一閘介電層，形成於所述高壓氧化區和所述第一汲/源區之間；和第二閘介電層，形成於所述高壓氧化區和所述第二汲/源區之間，其中：所述第一閘極區形成於所述第一閘介電層和所述高壓氧化區的第一側壁上方，所述第二閘極區形成於所述第二閘介電層和所述高壓氧化區的第二側壁上方，以及所述第三閘極區位於高壓氧化區頂面中央。
  6. 根據請求項1所述的電晶體，其中，還包括：位於所述襯底上方的淺溝槽隔離區，其中：所述第一閘極區從所述第一汲/源區的邊緣延伸並覆蓋所述淺溝槽隔離區的第一邊緣區，所述第二閘極區從所述第二汲/源區的邊緣延伸並覆蓋所述淺溝槽隔離區的第二邊緣區，以及所述第三閘極區位於所述淺溝槽隔離區頂面中央。
  7. 根據請求項1所述的電晶體，其中，還包括：局部氧化矽(LOCOS)結構，其下部位於所述第一汲/源區的頂面之下，且其上部位於所述第一汲/源區的所述頂面之上；第一閘介電層，形成於所述局部氧化矽結構和所述第一汲汲/源區之間；以及第二閘介電層，形成於所述局部氧化矽結構和所述第二汲/源區之間，其中：所述第一閘極區形成於所述第一閘介電層和所述局部氧化矽結構的第一側壁上方，所述第二閘極區形成於所述第二閘介電層和所述局部氧化矽結構的第二側壁上方，以及所述第四閘極區位於所述局部氧化矽結構的頂面中央。
  8. 根據請求項1所述的電晶體，其中，所述第一汲/源區作為所述兩個背對背連接的電晶體的第一源極；以及所述第二汲/源區作為所述兩個背對背連接的電晶體的第二源極。
  9. 一種負載開關的控制方法，包括：在負載開關的關斷狀態下，所述負載開關包括兩個背對背連接的電晶體，將所述兩個背對背連接的電晶體的第一閘極區和第二閘極區連接到低於所述兩個背對背連接的電晶體的導通閾值的第一電壓電位，並將第三閘極區連接至所述兩個背對背連接的電晶體的第一源極；以及在所述負載開關的導通狀態下，將所述兩個背對背連接的電晶體的所述第一閘極區和所述第二閘極區連接到高於所述兩個背對背連接的電晶體的導通閾值的第二電壓電位，並將所述第三閘極區連接到高於所述兩個背對背連接的電晶體的導通閾值的第三電壓電位。
  10. 根據請求項9所述的方法，其中，還包括：在所述負載開關的所述關斷狀態下，將第四閘極區連接至所述兩個背對背連接的電晶體的第二源極；以及在所述負載開關的所述導通狀態下，將所述第四閘極區連接到所述第三電壓電位，其中，所述兩個背對背連接的電晶體包括： 位於襯底之上的第一源極和第二源極；與所述第一源極相鄰的第一閘極區；與所述第二源極相鄰的第二閘極區；位於所述襯底上方的高壓氧化區；形成於所述高壓氧化區與所述第一源極之間的第一閘介電層；以及形成於所述高壓氧化區與所述第二源極之間的第二閘介電層，其中：所述第一閘極區形成於所述第一閘介電層和所述高壓氧化區的第一側壁上方，所述第二閘極區形成於所述第二閘介電層和所述高壓氧化區的第二側壁上方，以及所述第三閘極區和所述第四閘極區形成於所述高壓氧化區的頂部，且所述第三閘極區與所述第四閘極區彼此分離。
  11. 根據請求項9所述的方法，其中，還包括：在所述負載開關的所述關斷狀態下，將第四閘極區連接至所述兩個背對背連接的電晶體的第二源極；以及在所述負載開關的所述導通狀態下，將所述第四閘極區連接到所述第三電壓電位，其中，所述兩個背對背連接的電晶體包括：位於襯底之上的第一源極和第二源極；與所述第一源極相鄰的第一閘極區；與所述第二源極相鄰的第二閘極區；位於所述襯底上方的淺溝槽隔離區；其中：所述第一閘極區從所述第一源極的邊緣延伸並覆蓋所述淺溝槽隔離區的第一邊緣區，所述第二閘極區從所述第二源極的邊緣延伸並覆蓋所述淺溝槽隔離區的第二邊緣區，以及所述第三閘極區和所述第四閘極區形成於所述淺溝槽隔離區的頂部，且所述第三閘極區與所述第四閘極區彼此分離。
  12. 根據請求項9所述的方法，其中，還包括：在所述負載開關的所述關斷狀態下，將第四閘極區連接至所述兩個背對背連接的電晶體的第二源極；以及 在所述負載開關的所述導通狀態下，將所述第四閘極區連接到所述第三電壓電位，其中，所述兩個背對背連接的電晶體包括：位於襯底之上的第一源極和第二源極；與所述第一源極相鄰的第一閘極區；與所述第二源極相鄰的第二閘極區；局部氧化矽(LOCOS)結構，其下部位於所述第一汲/源區的頂面之下，且其上部位於所述第一汲/源區的所述頂面之上；第一閘介電層，形成於所述局部氧化矽結構和所述第一汲/源區之間；以及第二閘介電層，形成於所述局部氧化矽結構和所述第二汲/源區之間，其中：所述第一閘極區形成於所述第一閘介電層和所述局部氧化矽結構的第一側壁上方，所述第二閘極區形成於所述第二閘介電層和所述局部氧化矽結構的第二側壁上方，以及所述第三閘極區和所述第四閘極區形成於所述局部氧化矽結構的頂部，且所述第三閘極區與所述第四閘極區彼此分離。
  13. 根據請求項9所述的方法，其中，耦合到所述兩個背對背連接的電晶體的所述第一源極的電壓低於耦合到所述兩個背對背連接的電晶體的所述第二源極的電壓。
  14. 根據請求項9所述的方法，其中，所述第三閘極區形成於介電區上方，所述介電區位於所述兩個背對背連接的電晶體的所述第一源極與所述第二源極之間；所述第一源極和所述第二源極相對於所述介電區的對稱排列；以及所述第三閘極區位於介電區的頂面中央。
  15. 根據請求項9所述的方法，其中，在所述負載開關的所述導通狀態下，在將所述第三閘極區連接到高於所述兩個背對背連接的電晶體的導通閾值的所述第三電壓電位之前，將所述兩個背對背連接的電晶體的所述第一閘極區和所述第二閘極區連接到高於所述兩個背對背連接的電晶體的導通閾值的所述第二電壓電位。
  16. 根據請求項9所述的方法，其中，在所述負載開關的所述關斷狀態下，在將所述兩個背對背連接的電晶體的所述第一閘極區和所述第二閘極區連接到低於所述兩個背對背連接的電晶體的導通閾值的所述第一電壓電位之前，將所述第三閘極區連接到所述兩個背對背連接的電晶體的所述第一源極。
  17. 一種負載開關的控制器，包括：第一閘極驅動器，被配置為在負載開關的關斷狀態下將第一電壓電位施加到所述負載開關的第一閘極區，並在所述負載開關的導通狀態下將第二電壓電位施加到所述負載開關的所述第一閘極區，其中，所述第一電壓電位低於所述負載開關的第一開關的導通閾值，所述第二電壓電位高於所述負載開關的第一開關的導通閾值；第二閘極驅動器，被配置為在所述負載開關的所述關斷狀態下將所述第一電壓電位施加到所述負載開關的第二閘極區，並在所述負載開關的所述導通狀態下將所述第二電壓電位施加到所述負載開關的所述第二閘極區；以及第三閘極驅動器，被配置為在所述負載開關的所述關斷狀態下將所述負載開關的第三閘極區連接到所述負載開關的第一源極，並在所述負載開關的所述導通狀態下將第三電壓電位施加到所述負載開關的所述第三閘極區，其中，所述第三電壓電位高於所述負載開關的第一開關的導通閾值。
  18. 根據請求項17所述的控制器，其中，還包括：第四閘極驅動器，被配置為在所述負載開關的所述關斷狀態下將所述負載開關的第四閘極區連接到所述負載開關的第二源極，並在所述負載開關的所述導通狀態下將所述第三電壓電位施加到所述負載開關的所述第四閘極區。
  19. 根據請求項18所述的控制器，其中，所述負載開關包括所述兩個背對背連接的電晶體；所述第一源極和所述第二源極相對於介電區對稱排列，所述介電區形成於所述第一源極與所述第二源極之間；以及所述第一閘極區和所述第二閘極區相對於所述介電區對稱排列。
  20. 根據請求項19所述的控制器，其中，所述第一閘極區形成於所述介電區的第一側壁上方；所述第二閘極區形成於所述介電區的第二側壁上方；以及所述第三閘極區和所述第四閘極區形成於所述介電區之上，且所述第三閘極區與所述第四閘極區彼此分離。
  21. 一種背對背連接的電晶體，包括：位於襯底上方的第一汲/源區和第二汲/源區；以及與所述第一汲/源區相鄰的第一閘極區，與所述第二汲/源區相鄰的第二閘極區，其中，所述第一汲/源區、所述第二汲/源區、所述第一閘極區和所述第二閘極區形成兩個背對背連接的電晶體。
  22. 根據請求項20所述的電晶體，其中，還包括：所述第一汲/源區作為所述兩個背對背連接的電晶體的第一源極；以及所述第二汲/源區作為所述兩個背對背連接的電晶體的第二源極。
  23. 根據請求項20所述的電晶體，其中，還包括：第一導電類型的外延層，位於第一導電類型的所述襯底上方；第二導電類型的漂移層，位於所述外延層上方；第一導電類型的第一體區，形成於所述漂移層中，所述第一汲/源區形成於所述第一體區中並具有第二導電類型；第一導電類型的第二體區，形成於所述漂移層中，所述第二汲/源區形成於所述第二體區中並具有第二導電類型；位於漂移層上方的高壓氧化區；第一閘介電層，形成於所述高壓氧化區與所述第一汲/源區之間；以及第二閘介電層，形成於所述高壓氧化區與所述第二汲極/源極區之間。
  24. 根據請求項23所述的電晶體，其中，所述第一導電類型為P型；以及所述第二導電類型為N型。
  25. 根據請求項23所述的電晶體，其中，還包括： 形成於所述第一體區內的第一體接觸區；以及形成於所述第二體區內的第二體接觸區，其中：所述第一體接觸區通過第一源極接觸耦合到所述第一汲/源區；以及所述第二體接觸區通過第二源極接觸耦合到所述第二汲/源區。
  26. 根據請求項23所述的電晶體，其中，所述第一汲/源區和所述第二汲/源區相對於穿過所述高壓氧化區的中心線對稱排列；以及所述第一閘極和所述第二閘極相對於穿過所述高壓氧化區的所述中心線對稱排列。
  27. 根據請求項21所述的電晶體，其中，還包括：第一導電類型的外延層，位於第一導電類型的所述襯底上方；第二導電類型的漂移層，位於所述外延層上方；第一導電類型的第一體區，形成於所述漂移層中，所述第一汲/源區形成於所述第一體區中並具有第二導電類型；第一導電類型的第二體區，形成於所述漂移層中，所述第二汲/源區形成於所述第二體區中並具有第二導電類型；第一閘介電層，形成於所述第一閘極區下方；以及第二閘介電層，形成於所述第二閘極區下方。
  28. 根據請求項21所述的電晶體，其中，還包括：第一導電類型的外延層，位於第一導電類型的所述襯底上方；第二導電類型的阱區，位於所述外延層上方，所述第一汲/源區和所述第二汲/源區形成於所述阱區中並具有第二導電類型；第一閘介電層，形成於所述第一閘極區下方；以及第二閘介電層，形成於所述第二閘極區下方。
  29. 一種背對背連接的電晶體的形成方法，包括：在第一導電類型的襯底上方生長第一導電類型的外延層；在所述外延層上方形成第二導電類型的漂移層；在所述漂移層中形成第一導電類型的第一體區和第二體區；進行具有第二導電類型的離子注入，以在所述第一體區中形成第一源區，在所述第二體區中形成第二源區；以及 形成與所述第一源區相鄰的第一閘極區、與所述第二源區相鄰的第二閘極區，其中，所述第一源區和所述第二源區分別位於所述第一閘極區和所述第二閘極區的相對側。
  30. 根據請求項29所述的方法，其中，還包括：在漂移層上方形成高壓氧化區；沿著所述第一源區的邊緣形成所述第一閘極區，所述第一閘極區覆蓋所述高壓氧化區的第一側壁和第一邊緣部分；以及沿著所述第二源區的邊緣形成所述第二閘極區，所述第二閘極區覆蓋所述高壓氧化區的第二側壁和第二邊緣部分。
  31. 根據請求項30所述的方法，其中，所述第一源區、所述第一閘極區、所述第二源區和所述第二閘極區形成共用汲極電晶體；以及所述共用汲極電晶體的有源區與所述高壓氧化區正交。
  32. 根據請求項29所述的方法，其中，還包括：從第一源極區的邊緣到第二源極區的邊緣形成閘介電層；形成覆蓋所述閘介電層的第一邊緣部分的第一閘極區；以及形成覆蓋所述閘介電層的第二邊緣部分的第二閘極區。
  33. 根據請求項29所述的方法，其中，還包括：在所述漂移層中形成淺溝槽隔離(STI)區；形成從所述第一源區的邊緣延伸並覆蓋所述淺溝槽隔離區的第一邊緣區域的第一閘極區；形成從所述第二源區的邊緣延伸並覆蓋所述淺溝槽隔離區的第二邊緣區域的第二閘極區。
  34. 根據請求項29所述的方法，其中，還包括：形成局部氧化矽(LOCOS)結構，其下部位於所述漂移層中，且其上部位於所述漂移層上方；沿著所述第一源區的邊緣形成第一閘極區，其中所述第一閘極區覆蓋所述局部氧化矽結構的第一側壁及第一邊緣部分；以及沿著所述第二源區的邊緣形成第二閘極區，其中所述第二閘極區覆蓋所述局部氧化矽結構的第二側壁和第二邊緣部分。
  35. 根據請求項29所述的方法，其中，還包括：形成多個源區；以及形成多個體接觸區，其中所述多個源極區和所述多個體接觸區交替排列。
  36. 根據請求項35所述的方法，其中，還包括：在所述多個源極區和所述多個體接觸區上方形成多個接觸，其中至少一個所述接觸耦合一個源極區和一個相鄰的體接觸區。
  37. 一種具有背對背連接的電晶體的負載開關，包括：第一電晶體；以及與所述第一電晶體背對背連接的第二電晶體，其中：所述第一電晶體的源極和所述第二電晶體的源極形成於襯底上方；所述第一電晶體的閘極與所述第二電晶體的所述源極相鄰；以及所述第二電晶體的閘極與所述第一電晶體的所述源極相鄰，其中，所述第一電晶體的所述閘極與所述第二電晶體的所述閘極彼此分離。
  38. 根據請求項37所述的負載開關，其中，還包括：位於所述襯底上方的外延層；位於所述外延層上方的漂移層；位於所述漂移層中的第一體區和第二體區；以及位於所述漂移層上方的高壓氧化區，其中：所述第一電晶體的所述閘極覆蓋所述高壓氧化區的第一側壁和第一邊緣部分；以及所述第二電晶體的所述閘極覆蓋所述高壓氧化區的第二側壁和第二邊緣部分。
  39. 根據請求項37所述的負載開關，其中，還包括：位於所述襯底上方的外延層；位於所述外延層上方的漂移層；位於所述漂移層中的第一體區和第二體區；以及位於所述漂移層中的淺溝槽隔離(STI)區，其中：所述第一電晶體的所述閘極從所述第一電晶體的所述源極的邊緣延伸並覆蓋所述淺溝槽隔離區的第一邊緣區域； 所述第二電晶體的所述閘極從所述第二電晶體的所述源極的邊緣延伸並覆蓋所述淺溝槽隔離區的第二邊緣區域。
  40. 根據請求項37所述的負載開關，其中，還包括：位於所述襯底上方的外延層；位於所述外延層上方的漂移層；位於所述漂移層中的第一體區和第二體區；以及局部氧化矽(LOCOS)結構，其下部位於所述漂移層中，且其上部位於所述漂移層上方，其中：所述第一電晶體的所述閘極沿著所述第一電晶體的所述源極的邊緣，其中所述第一電晶體的所述閘極覆蓋所述局部氧化矽結構的第一側壁及第一邊緣部分；以及所述第二電晶體的所述閘極沿著所述第二電晶體的所述源極的邊緣，其中所述第二電晶體的所述閘極覆蓋所述局部氧化矽結構的第二側壁及第二邊緣部分。
TW110143795A 2020-11-25 2021-11-24 背對背連接的電晶體、相關的形成方法及負載開關、及負載開關的控制方法及控制器 TWI824343B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063118342P 2020-11-25 2020-11-25
US63/118,342 2020-11-25
US17/404,284 2021-08-17
US17/404,284 US20220166426A1 (en) 2020-11-25 2021-08-17 Load Switch Including Back-to-Back Connected Transistors

Publications (2)

Publication Number Publication Date
TW202236672A TW202236672A (zh) 2022-09-16
TWI824343B true TWI824343B (zh) 2023-12-01

Family

ID=80440295

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110143795A TWI824343B (zh) 2020-11-25 2021-11-24 背對背連接的電晶體、相關的形成方法及負載開關、及負載開關的控制方法及控制器

Country Status (4)

Country Link
US (1) US20220166426A1 (zh)
KR (1) KR20220072782A (zh)
CN (1) CN114121950A (zh)
TW (1) TWI824343B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7345342B2 (en) * 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US9362366B2 (en) * 2013-05-13 2016-06-07 Panasonic Intellectual Property Management Co., Ltd. Semiconductor element, semiconductor element manufacturing method, semiconductor module, semiconductor module manufacturing method, and semiconductor package

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6897525B1 (en) * 1998-11-26 2005-05-24 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
US9000524B2 (en) * 2011-04-06 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for modeling multi-terminal MOS device for LVS and PDK
US8790966B2 (en) * 2011-10-18 2014-07-29 Globalfoundries Singapore Pte. Ltd. High voltage device
US9450056B2 (en) * 2012-01-17 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Lateral DMOS device with dummy gate
US9082846B2 (en) * 2013-04-25 2015-07-14 Globalfoundries Singapore Pte. Ltd. Integrated circuits with laterally diffused metal oxide semiconductor structures
US9123801B2 (en) * 2013-09-16 2015-09-01 Infineon Technologies Ag Semiconductor device, integrated circuit and method of manufacturing a semiconductor device
US9373620B2 (en) * 2014-09-12 2016-06-21 Taiwan Semiconductor Manufacturing Co., Ltd. Series connected transistor structure and method of manufacturing the same
US9905428B2 (en) * 2015-11-02 2018-02-27 Texas Instruments Incorporated Split-gate lateral extended drain MOS transistor structure and process
US10115720B2 (en) * 2016-04-15 2018-10-30 Magnachip Semiconductor, Ltd. Integrated semiconductor device and method for manufacturing the same
US10388781B2 (en) * 2016-05-20 2019-08-20 Alpha And Omega Semiconductor Incorporated Device structure having inter-digitated back to back MOSFETs
US11862630B2 (en) * 2018-04-23 2024-01-02 Infineon Technologies Austria Ag Semiconductor device having a bidirectional switch and discharge circuit
CN111446245B (zh) * 2019-01-17 2022-09-23 世界先进积体电路股份有限公司 半导体结构

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7345342B2 (en) * 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US9362366B2 (en) * 2013-05-13 2016-06-07 Panasonic Intellectual Property Management Co., Ltd. Semiconductor element, semiconductor element manufacturing method, semiconductor module, semiconductor module manufacturing method, and semiconductor package

Also Published As

Publication number Publication date
US20220166426A1 (en) 2022-05-26
CN114121950A (zh) 2022-03-01
TW202236672A (zh) 2022-09-16
KR20220072782A (ko) 2022-06-02

Similar Documents

Publication Publication Date Title
KR102177431B1 (ko) 반도체 소자
KR100869324B1 (ko) 베이스 리치-쓰루를 방지하는 측면 확장 베이스 차폐영역을 구비한 전력 반도체 소자 및 그 제조방법
JPH0897411A (ja) 横型高耐圧トレンチｍｏｓｆｅｔおよびその製造方法
JP2007512699A (ja) トレンチ絶縁ゲート電界効果トランジスタ
KR100871550B1 (ko) 반도체 소자 및 그 제조방법
TW201801318A (zh) 半導體裝置及半導體裝置之製造方法
JPH08107202A (ja) 横型高耐圧電界効果トランジスタおよびその製造方法
US11923837B2 (en) Load switch including back-to-back connected transistors
KR20000051294A (ko) 전기적 특성이 향상된 디모스 전계 효과 트랜지스터 및 그 제조 방법
US11145718B2 (en) Semiconductor device with separate active region and method of fabricating the same
US20150115362A1 (en) Lateral Diffused Metal Oxide Semiconductor
KR100290913B1 (ko) 고전압 소자 및 그 제조방법
TWI824343B (zh) 背對背連接的電晶體、相關的形成方法及負載開關、及負載開關的控制方法及控制器
TWI398951B (zh) 具分離式閘極垂直型金氧半電晶體元件結構及其製造方法
KR100734143B1 (ko) 디모스 트랜지스터 및 그 제조방법
TWI824365B (zh) 感應超結電晶體
KR100534601B1 (ko) 제조 공정과 특성 제어가 용이한 전력 집적회로 구조
KR100306744B1 (ko) 트렌치게이트전력소자의제조방법
US20220262907A1 (en) Lateral Double Diffused MOS Device
KR100388063B1 (ko) 전력 집적 회로 제조 방법
CN117613098B (zh) 垂直沟槽型电容耦合栅控结型场效应晶体管及其制备方法
US20230326982A1 (en) Semiconductor device and fabrication method thereof
TWI618246B (zh) 高壓半導體裝置及其製造方法
TW202335307A (zh) 功率元件及其製作方法
CN113410303A (zh) Ldmos器件及其制作方法