TW202226746A - 用於混合射頻信號之系統與方法 - Google Patents

用於混合射頻信號之系統與方法 Download PDF

Info

Publication number
TW202226746A
TW202226746A TW110142879A TW110142879A TW202226746A TW 202226746 A TW202226746 A TW 202226746A TW 110142879 A TW110142879 A TW 110142879A TW 110142879 A TW110142879 A TW 110142879A TW 202226746 A TW202226746 A TW 202226746A
Authority
TW
Taiwan
Prior art keywords
electrodes
terminal
multilayer ceramic
signal
radio frequency
Prior art date
Application number
TW110142879A
Other languages
English (en)
Inventor
喬瑟夫 Ｍ 霍克
傑夫瑞 Ｃ 凱尹
Original Assignee
美商京瓷Ａｖｘ元件公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商京瓷Ａｖｘ元件公司 filed Critical 美商京瓷Ａｖｘ元件公司
Publication of TW202226746A publication Critical patent/TW202226746A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • H01G4/1245—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates containing also titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1254—Ceramic dielectrics characterised by the ceramic dielectric material based on niobium or tungsteen, tantalum oxides or niobates, tantalates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/35—Feed-through capacitors or anti-noise capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Waveguide Connection Structure (AREA)

Abstract

一種多層陶瓷射頻混波器可包含一第一終端、一第二終端、一第三終端，及一第四終端。複數個交錯電極可包含與該第一終端連接之一第一組電極、與該第二終端連接之一第二組電極、與該第三終端連接之一第三組電極，及與該第四終端連接之一第四組電極。複數個介電層可被安置於該複數個交錯電極之各自電極之間。該複數個介電層之一介電常數可回應於經施加至該複數個交錯電極之一DC偏壓電壓而變動小於10%。

Description

用於混合射頻信號之系統與方法
射頻混合組件之製造通常昂貴。例如，習知混合組件通常包含昂貴材料(諸如矽)及/或需要昂貴製造技術。
本發明之一個實例性實施例係針對一種多層陶瓷射頻混波器。該多層陶瓷射頻混波器可包含一第一終端、一第二終端、一第三終端及一第四終端。複數個交錯電極可包含與該第一終端連接之一第一組電極、與該第二終端連接之一第二組電極、與該第三終端連接之一第三組電極及與該第四終端連接之一第四組電極。複數個介電層可安置於該複數個交錯電極之各自電極之間。該複數個介電層之一介電常數可回應於施加至該複數個交錯電極之一DC偏壓電壓而變動小於10%。
本發明之另一實例性實施例係針對一種射頻混波器系統。該射頻混波器系統可包含一多層陶瓷組件，其包含一第一終端、一第二終端、一第三終端及一第四終端。該多層陶瓷組件可包含複數個交錯電極。該複數個交錯電極可包含與該第一終端連接之一第一組電極、與該第二終端連接之一第二組電極、與該第三終端連接之一第三組電極及與該第四終端連接之一第四組電極。該多層陶瓷組件可包含安置於該複數個交錯電極之各自電極之間的複數個介電層。該射頻混波器系統可包含：一第一信號源，其經組態以將一第一信號施加至相對於該多層陶瓷組件之該第二終端之該第一終端；及一第二信號源，其經組態以將一第二信號施加至該多層陶瓷組件之該第三終端。該多層陶瓷組件可經組態以基於該第一信號及該第二信號在該第四終端處輸出一混合信號。
本發明之另一實例性實施例係針對一種用於混合信號之方法。該方法可包含：將一第一信號施加至相對於一多層陶瓷組件之一第二終端之該多層陶瓷組件之一第一終端。該多層陶瓷組件可包含一第一終端、一第二終端、一第三終端及一第四終端。該多層陶瓷組件可包含複數個交錯電極。該複數個交錯電極可包含與該第一終端連接之一第一組電極、與該第二終端連接之一第二組電極、與該第三終端連接之一第三組電極及與該第四終端連接之一第四組電極。該多層陶瓷組件可包含安置於該複數個交錯電極之各自電極之間的複數個介電層。該方法可包含：將一第二信號施加至該多層陶瓷組件之該第三終端且基於該第一信號及該第二信號在該多層陶瓷組件之該第四終端處接收一混合信號。
將參考以下描述及隨附申請專利範圍較佳理解各種實施例之此等及其他特徵、態樣及優點。併入本說明書之一部分中且構成本說明書之一部分之附圖繪示本發明之實施例，且連同該描述用於解釋相關原理。
相關申請案之交叉參考 本申請案主張2020年11月18日申請之美國臨時專利申請案第63/115,189號的申請權利，該案係以引用的方式全部併入本文中。
一般技術者將理解，本討論僅為例示性實施例之一描述，且不意在限制本發明之較寬泛態樣，其較寬泛態樣體現於例示性建構中。
一般而言，本發明係針對一種多層陶瓷射頻混波器。用於製造多層陶瓷組件之程序比通常用於製造習知射頻混波器組件更具成本效益。本發明者已發現，一多層陶瓷組件之電極之選擇性配置及組態可用於提供用於混合射頻信號之一低成本且有效裝置及系統。多層陶瓷組件可經組態以混合來自多個信號源之射頻信號。例如，多層陶瓷組件可表面安裝至一印刷電路板或其類似者以與多個信號源連接。
根據本發明之態樣，一種多層陶瓷射頻混波器可包含一第一終端、一第二終端、一第三終端及一第四終端。複數個交錯電極可包含與該第一終端連接之一第一組電極、與該第二終端連接之一第二組電極、與該第三終端連接之一第三組電極及與該第四終端連接之一第四組電極。複數個介電層可安置於該複數個交錯電極之各自電極之間。一般而言，可採用一不可調諧介電材料。更明確而言，該複數個介電層之一介電常數可回應於施加至該複數個交錯電極之一DC偏壓電壓而變動小於10%。下文將描述各種適合介電材料。
一第一信號源可經組態以將一第一信號施加至相對於該多層陶瓷組件之該第二終端之該第一終端。例如，該第一信號源可與該第一終端連接，且該第二終端可與一接地連接。一第二信號源可經組態以將一第二信號施加至該多層陶瓷組件之該第三終端。該多層陶瓷組件可經組態以基於該第一信號及該第二信號在該第四終端處輸出一混合信號。
一般而言，介電層可由技術中一般採用之任何不可調諧介電材料製成。例如，介電層可由包含鈦酸鹽作為主要成分之一陶瓷材料製成。鈦酸鹽可包含(但不限於)鈦酸鋇(BaTiO 3)。陶瓷材料亦可含有稀土金屬之氧化物及/或諸如Mn、V、Cr、Mo、Fe、Ni、Cu、Co或其類似者之受體型元素之化合物。鈦酸鹽亦可含有MgO、CaO、Mn 3O 4、Y 2O 3、V 2O 5、ZnO、ZrO 2、Nb 2O 5、Cr 2O 3、Fe 2O 3、P 2O 5、SrO、Na 2O、K 2O、Li 2O、SiO 2、WO 3或其類似者。陶瓷材料亦可包含除陶瓷粉末之外之其他添加劑、有機溶劑、增塑劑、黏結劑、分散劑或其類似者。
另外，在一些實施例中，可使用非有機介電材料，包含一陶瓷半導體或絕緣材料，諸如(但不限於)鈦酸鋇、鈦酸鈣、氧化鋅、具有低火玻璃之氧化鋁，或其他適合陶瓷或玻璃黏結材料。替代地，介電材料可為一有機化合物，諸如常用作電路板材料之一環氧樹脂(混合有或不混合有陶瓷，具有或不具有玻璃纖維)，或常用作介電質之其他塑膠。在此等情況中，導體通常係經化學蝕刻以提供圖案之一銅箔。在又進一步實施例中，介電材料可包括具有一相對較高介電常數(K)之一材料，諸如NPO (COG)、X7R、X5R X7S、Z5U、Y5V及鈦酸鍶。之一者。在一個實例中，介電材料可具有自約2000至約4000之間的一範圍內之一介電常數。介電材料可經選擇以達成一個或所要混合特性或系統性質，諸如額定電壓、額定功率或其類似者。
一般而言，介電層在施加一DC偏壓電壓時展現一靜態介電常數。介電層可不含可調諧介電材料。下文將描述實例性可調諧介電材料。因此，根據本發明之態樣，多層陶瓷組件之介電層一般可不含以下材料、摻雜劑、添加劑及其類似者。類似地，不同於可調諧介電材料，多層陶瓷組件之介電層之一介電常數一般可在一DC偏壓電壓施加於兩組電極之間時展現一不變或靜態介電常數。
更特定而言，可調諧介電材料在施加一外加電壓時即展現一可變介電常數。更特定而言，此等材料通常具有約10%至約90%之範圍內之「電壓可調諧係數」，在一些實施例中約20%至約80%，且在一些實施例中約30%至約70%，其中「電壓可調諧係數」根據以下一般方程式判定： T=100x(ε 0-ε V)/ε 0其中， T係電壓可調諧係數； ε 0係無一外加電壓之材料之靜態介電常數；及 ε V係施加外加電壓(DC)之後材料之可變介電常數。
與此等可調諧介電材料相比，不同於可調諧介電材料，本發明之多層陶瓷組件之介電層之一介電常數一般可在一DC偏壓電壓施加於兩組電極之間時展現一不變或靜態介電常數。例如，本發明之多層陶瓷組件之介電層之一介電常數可變動小於10%，在一些實施例中小於5%，在一些實施例中小於3%，且在一些實施例中小於2%，且在一些實施例中小於1%。DC偏壓電壓一般小於介電層之一崩潰電壓。例如，DC偏壓電壓可在介電層之崩潰電壓之5%至90%之間變動，在一些實施例中在10%至80%之間，且在一些實施例中在約20%至60%之間。例如，DC偏壓電壓可在0.5伏至100伏之範圍內，在一些實施例中約1伏至約80伏，在一些實施例中3伏至約60伏。在一個實例性實施例中，在施加10伏之一DC偏壓電壓(例如，使用1806 KEITHLEY 2400系列源量測單元(SMU)，例如Keithley 2410-C SMU)時，本發明之多層陶瓷組件之介電層之介電常數之DC偏壓電壓可變動小於10%。介電常數可根據IEC 60250在1 MHz之一頻率(施加於作用電極之間)處判定。
在一些實施例中，本發明之多層陶瓷組件的介電層可不含可調諧介電材料。實例性可調諧介電材料可包含其基本組合物包含一或多個鐵電基相之介電質，諸如鈣鈦礦、鎢青銅材料(例如鈮酸鋇鈉)、層狀結構材料(例如鈦酸鉍)。實例性鈣鈦礦可包含(例如)鈦酸鋇及相關固溶體(例如鈦酸鋇鍶、鈦酸鈣鋇、鋯鈦酸鋇、鋯鈦酸鍶鋇、鋯鈦酸鈣鋇等等)、鈦酸鉛及相關固溶體(例如鋯鈦酸鉛、鋯鈦酸鑭鉛)、鈦酸鉍鈉等等。另一實例性可調諧介電材料包括可採用化學式Ba xSr 1-xTiO 3之鈦酸鍶鋇(「BSTO」)，其中x係0至1，在一些實施例中約0.15至約0.65，且在一些實施例中約0.25至約0.6。可部分或全部使用其他電子可調諧介電材料來代替鈦酸鍶鋇。例如，一個實例係Ba xCa 1-xTiO 3，其中x係約0.2至約0.8，且在一些實施例中約0.4至約0.6。其他適合鈣鈦礦可包含Pb xZr 1-xTiO 3(「PZT」)(其中x在約0.05至約0.4之範圍內)、鋯鈦酸鑭鉛(「PLZT」)、鈦酸鉛(PbTiO 3)、鈦酸鈣鋇(BaCaZrTiO 3)、硝酸鈉(NaNO 3)、KNbO 3、LiNbO 3、LiTaO 3、PbNb 2O 6、PbTa 2O 6、KSr(NbO 3)，及NaBa 2(NbO 3) 5KHb 2PO 4。其他額外複雜鈣鈦礦可能包含A[B1 1/3B2 2/3]O 3材料，其中A係Ba xSr 1-x(x可為0至1之一值)；B1係Mg yZn 1-y(y可為0至1之一值)；B2係Ta zNb 1-z(z可為0至1之一值)。另一實例性可調諧介電材料可藉由在交替層中組合兩個端元組合物來形成，如圖10之例示性實施例所展示。此等端元組合物可係化學上類似，但A位摻雜劑之比率不同，如上文所討論。例如，組合物1 (圖10中之132)可為通式(A1 x，A2 (1-x))BO 3之鈣鈦礦化合物，組合物2 (134)可為通式(A1 y，A2 (1-y))BO 3之鈣鈦礦，其中A1及A2來自Ba、Sr、Mg及Ca；潛在B位元素係Zr、Ti及Sn，且「x」及「y」指示各組分之莫耳分率。化合物1之一特定實例可為(Ba 0.8Sr 0.2)TiO 3，且化合物2可為(Ba 0.6Sr 0.4)TiO 3。此等兩種化合物可在具有可調諧電極結構之一燒結多層電容器中的交替層中組合，如圖10中所展示，使得各材料之介電性質疊加。鈣鈦礦材料亦可摻雜有稀土氧化物(「REO」)，諸如依小於或等於5.0莫耳百分比之一量，且更佳地0.1至1莫耳百分比。用於此目的之實例性稀土氧化物摻雜劑可包含(例如)鈧、釔、鑭、鈰、鐠、釹、鉅、釤、銪、釓、鋱、鏑、鈥、鉺、銩、鐿及鑥。因此，在一些實施例中，多層陶瓷組件的介電層一般可不含以下材料、摻雜劑、添加劑，及其類似者。
然而，在替代實施例中，多層陶瓷組件之介電層之一或多者可包含一可調諧介電材料，諸如上述一或多個可調諧介電材料。此等可調諧介電材料可回應於施加於兩個不同組電極之間的一DC電壓而在輸入信號之間提供可調整調諧比率。
介電層可具有約0.5微米(μm)至約50 μm之範圍內之厚度，在一些實施例中約1 μm至約40 μm，且在一些實施例中約2 μm至約15 μm。電極層可具有約0.5 μm至約3.0 μm之範圍內之厚度，在一些實施例中約1 μm至約2.5 μm，且在一些實施例中約1 μm至約2 μm，例如約1.5 μm。介電層之厚度可經選擇以達成一個或所要混合特性或系統性質，諸如額定電壓、額定功率或其類似者。
複數個交錯電極可依四個電極之一重複堆疊圖案交錯。重複堆疊圖案可包含來自第一組電極之一個電極，接著來自第二組電極之一個電極，接著來自第三組電極之一個電極及來自第四組電極之一個電極。因此，電極可依一交替方式堆疊。然而，應理解，電極可依本發明之範疇內之各種圖案或組態堆疊。
相關聯於第一信號源之電極(例如第一組電極及第二組電極)與相關聯於第二信號源之電極(例如第三組電極)之一比率可經選擇以提供在進一步終端處之第一及第二信號之一所要混合或加權組合。例如，複數個交錯電極可包含比第三組電極多之形成第一組電極之電極以產生比第一信號與第二信號更強烈對應之一加權混合信號。在此一實例中，來自第一組電極之電極之一數目與來自第三組電極之電極之一數目之一比率可大於1，在一些實施例中大於2，在一些實施例中大於3，在一些實施例大於5，且在一些實施例中大於10。作為另一實例，複數個交錯電極可包含比第一組電極多之形成第三組電極之電極以產生比第二信號與第一信號更強烈對應之一加權混合信號。在此一實例中，來自第一組電極之電極之一數目與來自第三組電極之電極之一數目之一比率可小於1，在一些實施例中小於0.5，在一些實施例中小於0.3，在一些實施例小於0.25，且在一些實施例中小於0.1。
在本發明之範疇內，進一步變動係可行的。應理解，複數個交錯電極可依本發明之範疇內之各種其他適合組態交錯。
在其他變動中，多層陶瓷組件可包括四組以上電極及相關聯終端。因此，多層陶瓷組件可經組態以混合來自四個以上信號源之信號。例如，在一些實施例中，多層陶瓷組件可包含5組或更多組電極，在一些實施例中7組或更多組電極，且在一些實施例中10組或更多組或電極。相反，在一些實施例中，多層陶瓷組件可僅包含三組電極。在此一實施例中，多層陶瓷組件可僅具有三個終端。終端之兩者可與各自信號源耦合，且一第三終端可經組態以輸出一混合信號。在此一實施例中，多層陶瓷組件可被視為未接地。
電極層之總數可變動。例如，在一些實施例中，電極之總數可在2至約1,000之範圍內，在一些實施例中約10至約500，且在一些實施例中約10至約100。應理解，圖式中所描繪及本文中所描述之電極層之數目僅供說明。
多層陶瓷組件可佔據其安裝至之表面之小體積及/或表面積。因此，多層陶瓷組件可能非常適合安裝於(例如)一印刷電路板上。個別多層陶瓷組件之長度可在(例如)約1 mm至約50 mm之範圍內，在一些實施例中約2 mm至約35 mm，在一些實施例中約3 mm至約10 mm，在一些實施例中約3 mm至約7 mm。個別多層陶瓷組件之寬度可在(例如)約1 mm至約50 mm之範圍內，在一些實施例中約2 mm至約35 mm，在一些實施例中約3 mm至約10 mm，在一些實施例中約3 mm至約7 mm。
類似地，多層陶瓷組件可具有適合於安裝於(例如)一印刷電路板上之一低輪廓。個別多層陶瓷組件之厚度可在(例如)約1 mm至約50 mm之範圍內，在一些實施例中約2 mm至約35 mm，在一些實施例中約3 mm至約10 mm，在一些實施例中約2 mm至約4 mm。
用於混合信號之射頻混波器系統可經組態以混合各種信號。例如，系統可經組態以混合包含約500Hz至約100 MHz之範圍內或更高之頻率之信號。在一些實施例中，第一信號及/或第二信號可包含約1 kHz至約70 MHz之範圍內之頻率，在一些實施例中約10 kHz至約60 MHz，在一些實施例中約100 kHz至約50 MHz，在一些實施例中約1 MHz至約40 MHz。 I.系統及控制器之實例性實施例
圖1繪示根據本發明之態樣之用於使用一多層陶瓷組件102來混合信號(諸如射頻信號)之一系統100之一實施例。多層陶瓷組件102可包含一第一終端106、一第二終端108、一第三終端110及一第四終端112。多層陶瓷組件102可包含於終端106、108、110、112選擇性連接之複數個交錯電極，例如下文參考圖5A至圖8C所描述。系統100可包含經組態以將一第一信號施加至相對於多層陶瓷組件102之第二終端108之第一終端106之一第一信號源114。例如，第一信號源114可與第一終端106連接，且第二終端108可與接地116連接。一第二信號源118可經組態以將一第二信號施加至多層陶瓷組件102之第三終端110。多層陶瓷組件102可經組態以基於來自第一信號源114之第一信號及來自第二信號源118之第二信號在第四終端112處輸出一混合信號120。混合信號120可為或包含第一信號及第二信號之一組合或混合。
圖2繪示根據本發明之態樣之用於使用一多層陶瓷組件202來混合信號(諸如射頻信號)之一系統200之一實施例。系統200可包含一或多個阻抗匹配電阻器R。多層陶瓷組件202可包含與複數個終端選擇性連接之複數個交錯電極，如下文參考圖5A至圖8C所描述。系統200可包含經組態以將一第一信號施加至相對於多層陶瓷組件202之一第二終端208之一第一終端206之一第一信號源214。第一信號源214可經由一第一電阻器215 (例如一阻抗匹配電阻器)與第一終端206連接，且第二終端208可經由一第二電阻器217 (例如一阻抗匹配電阻器)與一接地216連接。一第二信號源218可經組態以經由一第三電阻器219 (例如一阻抗匹配電阻器)將一第二信號施加至多層陶瓷組件202之第三終端210。在一些實施例中，一第四電阻器220 (例如一阻抗匹配電阻器)可連接於第四終端212與接地216之間。多層陶瓷組件202可經組態以基於來自第一信號源214之第一信號及來自第二信號源218之第二信號在第四終端212處輸出一混合信號218。混合信號218可包含或對應於第一信號及第二信號之一組合或混合。電阻器215、217、219、220可具有經選擇以提供終端206、210與終端208、212之間的所要阻抗匹配之電阻值。
圖3繪示根據本發明之態樣之用於混合信號(諸如射頻信號)之一方法300之一流程圖。用於混合信號之方法300可包含：在302中，將一第一信號施加至相對於一多層陶瓷組件之一第二終端之多層陶瓷組件之一第一終端之至少一者，例如本文中參考圖1、圖2及圖4A至圖5C所描述。
多層陶瓷組件可如本文中相對於圖4A至圖5C所描述般組態。多層陶瓷組件可包含複數個交錯電極，其等包含與一第一終端連接之一第一組電極、與一第二終端連接之一第二組電極、與一第三終端連接之一第三組電極及與一第四終端連接之一第四組電極。複數個介電層安置於複數個交錯電極之各自電極之間。
在304中，方法300可包含將一第二信號施加至多層陶瓷組件之第三終端，例如本文中參考圖1、圖2及圖4A至圖5C所描述。
在306中，方法300可包含：基於第一信號及第二信號在多層陶瓷組件之第四終端處接收一混合信號，例如本文中參考圖1、圖2及圖4A至圖5C所描述。 II.多層陶瓷組件之實例性實施例
現參考圖4A至圖4D，現將進一步詳細描述可根據本發明形成之一多層陶瓷組件10之一個特定實施例。圖4D繪示多層陶瓷組件10之一外部。如圖4D中所展示，多層陶瓷組件10可包含一第一終端30、一第二終端32、一第三終端16及一第四終端18。多層陶瓷組件10可包含複數個交錯電極。複數個交錯電極可包含與第一終端30連接之一第一組電極22及與第二終端32連接之一第二組電極26。複數個交錯電極可包含與第三終端16連接之一第三組電極14及與第四終端18連接之一第四組電極20。複數個介電層12安置於複數個交錯電極14、20、22、26之各自電極之間。複數個介電層12可相對於電極14、20、22、26交替堆疊。
在一些實施例中，第一組電極22可包含延伸至多層陶瓷組件10之側且與第一終端30電連接之延伸構件24 (例如突片)。類似地，第二組電極26可經由第二組電極26之構件28與第二終端32電連接。在一些實施例中，第三及第四終端16、18可包繞多層陶瓷組件10之各自端部以提供用於較大終端16、18用於電連接一電路中之多層陶瓷組件10。例如，多層陶瓷組件10可耦合至諸如一印刷電路板之一安裝表面之終端。第一及第二終端30、32可經組態為不會延伸多層陶瓷組件10之整個側之條帶。然而，在其他實施例中，第一及第二終端30、32可替代地包繞多層陶瓷組件10之側，且第三及第四終端16、18可經組態為不會沿多層陶瓷組件之整個端部之條帶。
參考圖4A，複數個交錯電極可依各種組態及圖案配置。例如，來自第二組電極50之至少一個電極及來自第三組電極36或第四組電極40之至少一個電極可配置於第一組電極22之一或多對電極之間。在一些實施例中，來自第二組電極50之至少一個電極、來自第三組電極36之至少一個電極及來自第四組電極40之至少一個電極可配置於第一組電極22之一或多對電極之間。在一些實施例中，複數個交錯電極依四個電極之一重複堆疊圖案交錯。重複堆疊圖案可包含來自第一組電極22之一個電極、接著來自第二組電極50之一個電極、來自第三組電極36之一個電極及來自第四組電極40之一個電極。因此，電極可依一交替方式堆疊。然而，應理解，電極可依本發明之範疇內之各種圖案或組態堆疊，例如下文參考圖4E所描述。
參考圖4D，多層陶瓷組件10可具有一大體上矩形稜柱形形狀。多層陶瓷組件10可包含一第一側表面35及與第一側表面35平行且與第一側表面35對置之一第二側表面37。第一終端30可安置於第一側表面35上。第二終端32可安置於第二側表面37上。
在一些實施例中，多層陶瓷組件10可包含與第一側表面35及第二側表面37垂直之一第三側表面39。多層陶瓷組件10可包含與第三側表面39平行且與第三側表面39對置之一第四側表面41。第三終端16可安置於第三側表面39上。第四終端30可安置於第四側表面41上。
然而，應理解，終端可依本發明之範疇內之各種其他組態配置。例如，第一及第二終端可安置於多層陶瓷組件之相鄰側上。第三及第四終端可安置於相鄰側上。
亦應理解，複數個交錯電極可依本發明之範疇內之各種其他適合組態交錯，例如下文參考圖4E所描述。複數個交錯電極可包含比第三組電極多之形成第一組電極的電極，以產生比第二信號與第一信號更強烈對應之一加權混合信號。作為另一實例，複數個交錯電極可包含比第一組電極多之形成第三組電極的電極，以產生比第一信號與第二信號更強烈對應之一加權混合信號。相關聯於第一信號源之電極(例如第一組電極及第二組電極)與相關聯於第二信號源之電極(例如第三組電極)之一比率可經選擇，以提供在進一步終端處之第一及第二信號之一所要混合或加權組合。在本發明之範疇內，進一步變動係可行的。
圖4E繪示複數個交錯電極之一替代實例性配置。複數個交錯電極可包含一重複圖案，其包含比來自第二組電極26之電極26多之來自第一組電極22的電極22。例如，重複圖案可包含一系列電極，其包含來自第三組電極14之一電極14、來自第一組電極22之一電極22、來自第二組電極20之一電極20，及來自第二組電極26之一電極26。如圖中所展示，針對來自第三組電極14之每兩個電極14，此實例性重複圖案包含來自第一組電極22之三個電極22。應理解，任何適合電極比率可係選自來自第一組電極22及來自第三組電極14，以達成混合信號中第一信號及第二信號之所要混合或加權組合。
圖5A至圖5C描繪根據本發明之態樣之一多層陶瓷組件49的另一實施例。多層陶瓷組件49可包含與電極組交錯之複數個介電層44。多層陶瓷組件49可包含一第一終端54、一第二終端56、一第三終端38，及一第四終端42。多層陶瓷組件49可包含複數個交錯電極，其等包含與第一終端54連接之一第一組電極46、與第二終端56連接之一第二組電極50。複數個交錯電極可包含與第三終端38連接之一第三組電極36，及與第四終端42連接之一第四組電極40。第三組電極36之各電極可係與第四組電極40之一各自電極共面配置。
當前揭示之標的物等同地涵蓋用於製造多層陶瓷組件以用於本文中所描述之系統及方法中之相關聯及/或對應方法。例如，圖6表示一晶片製造自動化程序(CMAP) 86，其可與如本文所揭示之製造裝置例示性實施例結合使用。如圖中所展示，程序86可包含數目個連續階段，在一些例項中涉及三個烘箱及中間陶瓷站或其他步驟/方面(諸如使用濾篩頭或升降機及傳送帶構件)，如圖中所代表性展示。一般技術者將理解，連續步驟之確切提供將取決於所產生之本文所揭示之哪些例示性裝置實施例(或其等之修改)。此外，所指示之個別步驟僅意欲作為所指示類型之步驟之代表，且不表示超出所指示之步驟之一般性質需要使用其他態樣。例如，濾篩頭步驟可涉及一不鏽鋼濾篩以及用於濾篩黏貼電極層之一電極膏之使用，或可實踐用於此步驟之其他技術。例如，可實踐交替堆疊及層壓(用膠帶)之更多習知步驟。在任一程序(或其他程序)中，一般技術者將認識到，可實踐選定步驟以產生針對當前揭示標的物之一給定應用選擇之一特定設計。 III．應用
當前揭示之系統及方法可應用於各種系統、裝置及工業中。多層陶瓷組件可混合來自兩個或更多個源之信號。系統可用於射頻發射器、接收器、中繼器、轉頻器、雙工器、多工器或可受益於一緊湊低價格射頻混波器之任何其他組件中。 實例
製造及測試如本文中所描述之用於混合信號之一系統。使用一本地振盪器將一第一信號施加至多層陶瓷組件之第一終端機。使用一源信號產生器(例如，使用一1806 KEITHLEY 2400系列源量測單元(SMU)，例如一Keithley 2410-C SMU)將一第二信號施加至第三終端。第二信號包含具有由一振盪器產生之20 MHz之一頻率之一正弦信號。在第四終端處(例如，使用源信號產生器)偵測到一混合信號。此對濾波器之各種信號及組態進行重複。
圖7至圖12繪示一個實驗中自系統收集之實驗數據。在此實驗中，第一信號包含具有由一本地振盪器產生之19.9 MHz之一頻率之一正弦信號。第二信號包含具有使用一源信號產生器產生之20 MHz之一頻率之一正弦信號。第一信號及第二信號之一混合信號應在100 kHz處展現與信號之各自頻率之間的差異對應之一峰值。
圖7係包含具有20 MHz之一頻率之正弦波形之第二信號之一頻譜圖。第二信號經施加至多層陶瓷組件之第三終端且無一信號施加至第一終端。圖8繪示第四終端處偵測到之一信號之一頻譜圖。頻譜圖在0 kHz至200 MHz之範圍內。如圖8中所展示，在100 kHz處未偵測到一峰值。
接著，第一信號源與第一終端連接使得第一信號施加至第一終端。圖9繪示混合信號之19.85 MHz至20.15 MHz之範圍內之一頻譜圖。如圖9中所展示，在19.9 MHz處觀察到與第一信號對應之一峰值902。在20 MHz處觀察到與第二信號對應之一峰值904。另外，由於第一信號與第二信號之間的干擾，所以在20.1 MHz處觀察到一峰值906。
圖10係在0 kHz至200 kHz之範圍內之混合信號之一頻譜圖。如圖10中所見，在100 kHz處觀察到對應於第二信號之20 MHz頻率與第一信號之19.9 MHz頻率之間的一差異之一峰值1002。與圖8之比較繪示多層陶瓷組件在第四終端處產生混合信號時已混合第一信號及第二信號。
圖11係具有在第一信號及第二信號上調變之一5 kHz信號之混合信號之一頻譜圖。如圖11中所展示，偵測到95 kHz處之一第一峰值1102。偵測到100 kHz之一第二峰值1104。偵測到105 kHz之一第三峰值1106。相比而言，圖12係在第一信號源未連接至多層陶瓷組件之情況下在第四終端處偵測到之一信號之一頻譜圖。
本發明之進一步態樣由以下條款之標的物提供：
1.一種多層陶瓷射頻混波器，其包括：一第一終端、一第二終端、一第三終端及一第四終端；複數個交錯電極，其等包括與該第一終端連接之一第一組電極，與該第二終端連接之一第二組電極，與該第三終端連接之一第三組電極及與該第四終端連接之一第四組電極；複數個介電層，其等安置於該複數個交錯電極之各自電極之間，其中該複數個介電層之一介電常數回應於施加至該複數個交錯電極之一DC偏壓電壓而變動小於10%。
2.如任何前述條款之多層陶瓷射頻混波器，其中該複數個介電層不含包含一或多個鐵電基相之一基本組合物。
3.如任何前述條款之多層陶瓷射頻混波器，其中該複數個介電層不含一可調諧介電材料。
4.如任何前述條款之多層陶瓷射頻混波器，其中該複數個介電層包括展現如根據IEC 60250在1 MHz之一頻率處判定之約10或更小之一介電常數之一介電材料。
5.如任何前述條款之多層陶瓷射頻混波器，其中該複數個介電層包括展現如根據IEC 60250在1 MHz之一頻率處判定之約0.1或更小之一介電損耗正切之一介電材料。
6.如任何前述條款之多層陶瓷射頻混波器，其中該多層陶瓷組件包括一第一側表面及與該第一側表面平行且與該第一側表面對置之一第二側表面，且其中該第一終端安置於該第一側表面上且該第二終端安置於該第二側表面上。
7.如任何前述條款之多層陶瓷射頻混波器，其中該多層陶瓷組件包括與該第一側表面垂直之一第三側表面，該多層陶瓷組件包括與該第三側表面平行且與第三側表面對置之一第四側表面，且其中該第三終端安置於該第三側表面上且該第四終端安置於該第四側表面上。
8.如任何前述條款之多層陶瓷射頻混波器，其中該第一組電極包括一對電極，且其中來自該第二組電極之至少一個電極及來自該第三組電極或該第四組電極之至少一個電極配置於該第一組電極之該對電極之間。
9.如任何前述條款之多層陶瓷射頻混波器，其中該第一組電極包括一對電極，且其中來自該第二組電極之至少一個電極、來自該第三組電極之至少一個電極及來自該第四組電極之至少一個電極配置於該第一組電極之該對電極之間。
10.如任何前述條款之多層陶瓷射頻混波器，其中該複數個交錯電極依包括來自該第一組電極、該第二組電極、該第三組電極及該第四組電極之各者之一個電極之四個電極之一重複堆疊圖案交錯。
11.如任何前述條款之多層陶瓷射頻混波器，其中來自該第一組電極之電極之一數目與來自該第三組電極之電極之一數目之一比率大於1。
12.如任何前述條款之多層陶瓷射頻混波器，其中來自該第一組電極之電極之一數目與來自該第三組電極之電極之一數目之一比率小於1。
13.一種射頻混波器系統，其包括一多層陶瓷組件，該多層陶瓷組件包括：一第一終端、一第二終端、一第三終端及一第四終端；複數個交錯電極，其等包括與該第一終端連接之一第一組電極、與該第二終端連接之一第二組電極、與該第三終端連接之一第三組電極及與該第四終端連接之一第四組電極；複數個介電層，其等安置於該複數個交錯電極之各自電極之間；一第一信號源，其經組態以將一第一信號施加至相對於該多層陶瓷組件之該第二終端之該第一終端；及一第二信號源，其經組態以將一第二信號施加至該多層陶瓷組件之該第三終端，其中該多層陶瓷組件經組態以基於該第一信號及該第二信號在該第四終端處輸出一混合信號。
14.如任何前述條款之射頻混波器系統，其中該複數個介電層包括展現如根據IEC 60250在1 MHz之一頻率處判定之約10或更小之一介電常數之一介電材料。
15.如任何前述條款之射頻混波器系統，其中該複數個介電層包括展現如根據IEC 60250在1 MHz之一頻率處判定之約0.1或更小之一介電損耗正切之一介電材料。
16.如任何前述條款之射頻混波器系統，其中該複數個介電層不含包含一或多個鐵電基相之一基本組合物。
17.如任何前述條款之射頻混波器系統，其中該複數個介電層之一介電常數回應於施加至該複數個交錯電極之一DC偏壓電壓而變動小於10%。
18.如任何前述條款之射頻混波器系統，其中該第一組電極包括一對電極，且其中來自該第二組電極之至少一個電極及來自該第三組電極或該第四組電極之至少一個電極配置於該第一組電極之該對電極之間。
19.如任何前述條款之射頻混波器系統，其中該第一組電極包括一對電極，且其中來自該第二組電極之至少一個電極、來自該第三組電極之至少一個電極及來自該第四組電極之至少一個電極配置於該第一組電極之該對電極之間。
20.如任何前述條款之射頻混波器系統，其中該複數個交錯電極依包括來自該第一組電極、該第二組電極、該第三組電極及該第四組電極之各者之一個電極之四個電極之一重複堆疊圖案交錯。
21.如任何前述條款之射頻混波器系統，其中來自該第一組電極之電極之一數目與來自該第三組電極之電極之一數目之一比率大於1。
22.如任何前述條款之射頻混波器系統，其中來自該第一組電極之電極之一數目與來自該第三組電極之電極之一數目之一比率小於1。
23.如任何前述條款之射頻混波器系統，其中該第一信號源或該第二信號源之至少一者包括一本地振盪器。
24.如任何前述條款之射頻混波器系統，其中該第一信號源經組態以將該第一信號施加至該第一終端，且其中該多層陶瓷組件之該第二終端接地。
25.如任何前述條款之射頻混波器系統，其中該複數個介電層不含一可調諧介電材料。
26.如任何前述條款之射頻混波器系統，其中該多層陶瓷組件包括一第一側表面及與該第一側表面平行且與該第一側表面對置之一第二側表面，且其中該第一終端安置於該第一側表面上且該第二終端安置於該第二側表面上。
27.如任何前述條款之射頻混波器系統，其中該多層陶瓷組件包括與該第一側表面垂直之一第三側表面，該多層陶瓷組件包括與該第三側表面平行且與第三側表面對置之一第四側表面，且其中該第三終端安置於該第三側表面上且該第四終端安置於該第四側表面上。
28.一種用於混合信號之方法，其包括：將一第一信號施加至相對於一多層陶瓷組件之一第二終端之該多層陶瓷組件之一第一終端，該多層陶瓷組件包括：一第一終端、一第二終端、一第三終端及一第四終端；複數個交錯電極，其等包括與該第一終端連接之一第一組電極，與該第二終端連接之一第二組電極，與該第三終端連接之一第三組電極及與該第四終端連接之一第四組電極；及複數個介電層，其等安置於該複數個交錯電極之各自電極之間；將一第二信號施加至該多層陶瓷組件之該第三終端；及基於該第一信號及該第二信號在該多層陶瓷組件之該第四終端處接收一混合信號。
29.如任何前述條款之方法，其中將該第一信號施加至該多層陶瓷組件之該第一終端包括使用一本地振盪器施加該第一信號。
30.一種包括本文中所揭示之實施例之任何者之一或多個態樣及/或其等之變形之設備。
31.一種包括本文中所揭示之實施例之任何者之一或多個態樣及/或其等之變形之系統。
32.一種包括本文中所揭示之實施例之任何者之一或多個態樣及/或其等之變形之方法。
一般技術者可在不背離本發明之精神及範疇之情況下實踐本發明之此等及其他修改及變動。另外，應理解，各種實施例之態樣可完全或部分地進行互換。此外，熟習技術者將瞭解，前述描述僅供例示，且並非意在限制如此等隨附申請專利範圍中進一步描述之本發明。
10:多層陶瓷組件 12:介電層 14:第三組電極 16:第三終端 18:第四終端 20:第四組電極 22:第一組電極 24:延伸構件 26:第二組電極 28:構件 30:第一終端 32:第二終端 35:第一側表面 36:第三組電極 37:第二側表面 38:第三終端 39:第三側表面 40:第四組電極 41:第四側表面 42:第四終端 44:介電層 46:第一組電極 49:多層陶瓷組件 50:第二組電極 54:第一終端 56:第二終端 86:晶片製造自動化程序(CMAP) 100:系統 102:多層陶瓷組件 106:第一終端 108:第二終端 110:第三終端 112:第四終端 114:第一信號源 116:接地 118:第二信號源 120:混合信號 200:系統 202:多層陶瓷組件 206:第一終端 208:第二終端 210:第三終端 212:第四終端 214:第一信號源 215:第一電阻器 216:接地 217:第二電阻器 218:第二信號源/混合信號 219:第三電阻器 220:第四電阻器 300:方法 302:將第一信號施加至多層陶瓷組件之第一終端之至少一者 304:將第二信號施加至多層陶瓷組件之第三終端 306:接收混合信號 902:峰值 904:峰值 906:峰值 1002:峰值 1102:第一峰值 1104:第二峰值 1106:第三峰值
參考附圖在說明書之其餘部分中更特定闡述本發明之全面且具以實施之揭示內容，包含其針對一般技術者之最佳模式(best mode)，其中：
圖1繪示根據本發明之態樣之用於使用一多層陶瓷組件來混合信號(諸如射頻信號)之一系統之一實施例；
圖2繪示根據本發明之態樣之用於使用一多層陶瓷組件來混合信號(諸如射頻信號)之一系統之一實施例；
圖3繪示根據本發明之態樣之用於混合信號(諸如射頻信號)之一方法之一流程圖；
圖4A繪示根據本發明之態樣之一射頻混波器系統之一多層陶瓷組件之一實施例之一截面圖；
圖4B繪示根據本發明之態樣之圖4A之多層陶瓷組件之一分解平面圖；
圖4C繪示根據本發明之態樣之圖4A之多層陶瓷組件之一分解透視圖；
圖4D繪示根據本發明之態樣之圖4A之多層陶瓷組件之一透視圖；
圖4E繪示根據本發明之態樣之一多層陶瓷組件之複數個交錯電極之一替代實例性配置之一截面圖；
圖5A繪示根據本發明之態樣之一射頻混波器系統之一多層陶瓷組件之另一實施例之一截面圖；
圖5B繪示根據本發明之態樣之圖5A之多層陶瓷組件之一分解平面圖；
圖5C繪示根據本發明之態樣之圖5A之多層陶瓷組件之一分解透視圖；
圖6表示根據本發明之態樣之可用於製造本發明之多層陶瓷組件之一晶片製造自動化程序(CMAP)；
圖7係在一實驗期間施加至一多層陶瓷組件之一第三終端之包含具有20 MHz之一頻率之一正弦波形之一第二信號之一頻譜圖；
圖8係在圖7之第二信號施加至第三終端且無一信號施加至第一終端時在第四終端處偵測到之一信號之一頻譜圖；
圖9係在19.9 MHz之第一信號施加至第一終端且圖7之具有20 MHz之一頻率之第二信號施加至第三終端時在第四終端處偵測到之一混合信號之一頻譜圖；
圖10係具有0 kHz至200 kHz之一頻率範圍之圖9之混合信號之一頻譜圖；
圖11係在一5 kHz信號在第一信號及第二信號上調變時混合信號之一頻譜圖；及
圖12係在第一信號源未連接至多層陶瓷組件之情況下在第四終端處偵測到之一信號之一頻譜圖。
本說明書及附圖中元件符號之重複使用意在表示其相同或類似特徵、元件或步驟。
102:多層陶瓷組件
106:第一終端
108:第二終端
110:第三終端
112:第四終端
114:第一信號源
116:接地
118:第二信號源
120:混合信號

Claims (29)

  1. 一種多層陶瓷射頻混波器，其包括： 一第一終端、一第二終端、一第三終端，及一第四終端； 複數個交錯電極，其等包括： 一第一組電極，其係與該第一終端連接； 一第二組電極，其係與該第二終端連接； 一第三組電極，其係與該第三終端連接；及 一第四組電極，其係與該第四終端連接； 複數個介電層，其等經安置於該複數個交錯電極之各自電極之間，其中該複數個介電層之一介電常數回應於經施加至該複數個交錯電極之一DC偏壓電壓而變動小於10%。
  2. 如請求項1之多層陶瓷射頻混波器，其中該複數個介電層不含包含一或多個鐵電基相之一基本組合物。
  3. 如請求項1之多層陶瓷射頻混波器，其中該複數個介電層不含一可調諧介電材料。
  4. 如請求項1之多層陶瓷射頻混波器，其中該複數個介電層包括展現如根據IEC 60250在1 MHz之一頻率處判定之約10或更小之一介電常數之一介電材料。
  5. 如請求項1之多層陶瓷射頻混波器，其中該複數個介電層包括展現如根據IEC 60250在1 MHz之一頻率處判定之約0.1或更小之一介電損耗正切之一介電材料。
  6. 如請求項1之多層陶瓷射頻混波器，其中該多層陶瓷組件包括一第一側表面及與該第一側表面平行且與該第一側表面對置之一第二側表面，且其中該第一終端係安置於該第一側表面上且該第二終端係安置於該第二側表面上。
  7. 如請求項6之多層陶瓷射頻混波器，其中該多層陶瓷組件包括與該第一側表面垂直之一第三側表面，該多層陶瓷組件包括與該第三側表面平行且與第三側表面對置之一第四側表面，且其中該第三終端係安置於該第三側表面上且該第四終端係安置於該第四側表面上。
  8. 如請求項1之多層陶瓷射頻混波器，其中該第一組電極包括一對電極，且其中來自該第二組電極之至少一個電極及來自該第三組電極或該第四組電極之至少一個電極係配置於該第一組電極之該對電極之間。
  9. 如請求項1之多層陶瓷射頻混波器，其中該第一組電極包括一對電極，且其中來自該第二組電極之至少一個電極、來自該第三組電極之至少一個電極及來自該第四組電極之至少一個電極係配置於該第一組電極之該對電極之間。
  10. 如請求項1之多層陶瓷射頻混波器，其中該複數個交錯電極依包括來自該第一組電極、該第二組電極、該第三組電極及該第四組電極之各者之一個電極之四個電極之一重複堆疊圖案交錯。
  11. 如請求項1之多層陶瓷射頻混波器，其中來自該第一組電極之電極之一數目與來自該第三組電極之電極之一數目之一比率大於1。
  12. 如請求項1之多層陶瓷射頻混波器，其中來自該第一組電極之電極之一數目與來自該第三組電極之電極之一數目之一比率小於1。
  13. 一種射頻混波器系統，其包括： 一多層陶瓷組件，其包括： 一第一終端、一第二終端、一第三終端，及一第四終端； 複數個交錯電極，其等包括： 一第一組電極，其係與該第一終端連接， 一第二組電極，其係與該第二終端連接， 一第三組電極，其係與該第三終端連接，及 一第四組電極，其係與該第四終端連接；及 複數個介電層，其等係安置於該複數個交錯電極之各自電極之間； 一第一信號源，其經組態以將一第一信號施加至相對於該多層陶瓷組件之該第二終端的該第一終端；及 一第二信號源，其經組態以將一第二信號施加至該多層陶瓷組件之該第三終端，其中該多層陶瓷組件經組態以基於該第一信號及該第二信號在該第四終端處輸出一混合信號。
  14. 如請求項13之射頻混波器系統，其中該複數個介電層包括展現如根據IEC 60250在1 MHz之一頻率處判定之約10或更小之一介電常數之一介電材料。
  15. 如請求項13之射頻混波器系統，其中該複數個介電層包括展現如根據IEC 60250在1 MHz之一頻率處判定之約0.1或更小之一介電損耗正切之一介電材料。
  16. 如請求項13之射頻混波器系統，其中該複數個介電層不含包含一或多個鐵電基相之一基本組合物。
  17. 如請求項13之射頻混波器系統，其中該複數個介電層之一介電常數回應於經施加至該複數個交錯電極之一DC偏壓電壓而變動小於10%。
  18. 如請求項13之射頻混波器系統，其中該第一組電極包括一對電極，且其中來自該第二組電極之至少一個電極及來自該第三組電極或該第四組電極之至少一個電極係配置於該第一組電極之該對電極之間。
  19. 如請求項13之射頻混波器系統，其中該第一組電極包括一對電極，且其中來自該第二組電極之至少一個電極、來自該第三組電極之至少一個電極及來自該第四組電極之至少一個電極係配置於該第一組電極之該對電極之間。
  20. 如請求項13之射頻混波器系統，其中該複數個交錯電極依包括來自該第一組電極、該第二組電極、該第三組電極及該第四組電極之各者之一個電極之四個電極之一重複堆疊圖案交錯。
  21. 如請求項13之射頻混波器系統，其中來自該第一組電極之電極之一數目與來自該第三組電極之電極之一數目之一比率大於1。
  22. 如請求項13之射頻混波器系統，其中來自該第一組電極之電極之一數目與來自該第三組電極之電極之一數目之一比率小於1。
  23. 如請求項13之射頻混波器系統，其中該第一信號源或該第二信號源之至少一者包括一本地振盪器。
  24. 如請求項13之射頻混波器系統，其中該第一信號源經組態以將該第一信號施加至該第一終端，且其中該多層陶瓷組件之該第二終端經接地。
  25. 如請求項13之射頻混波器系統，其中該複數個介電層不含一可調諧介電材料。
  26. 如請求項13之射頻混波器系統，其中該多層陶瓷組件包括一第一側表面及與該第一側表面平行且與該第一側表面對置之一第二側表面，且其中該第一終端係安置於該第一側表面上且該第二終端係安置於該第二側表面上。
  27. 如請求項26之射頻混波器系統，其中該多層陶瓷組件包括與該第一側表面垂直之一第三側表面，該多層陶瓷組件包括與該第三側表面平行且與第三側表面對置之一第四側表面，且其中該第三終端係安置於該第三側表面上且該第四終端係安置於該第四側表面上。
  28. 一種用於混合信號之方法，其包括： 將一第一信號施加至相對於一多層陶瓷組件之一第二終端之該多層陶瓷組件之一第一終端，該多層陶瓷組件包括： 一第一終端、一第二終端、一第三終端，及一第四終端； 複數個交錯電極，其等包括： 一第一組電極，其係與該第一終端連接， 一第二組電極，其係與該第二終端連接， 一第三組電極，其係與該第三終端連接，及 一第四組電極，其係與該第四終端連接；及 複數個介電層，其等經安置於該複數個交錯電極之各自電極之間； 將一第二信號施加至該多層陶瓷組件之該第三終端；及 基於該第一信號及該第二信號，在該多層陶瓷組件之該第四終端處接收一混合信號。
  29. 如請求項25之方法，其中將該第一信號施加至該多層陶瓷組件之該第一終端包括使用一本地振盪器來施加該第一信號。
TW110142879A 2020-11-18 2021-11-18 用於混合射頻信號之系統與方法 TW202226746A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202063115189P 2020-11-18 2020-11-18
US63/115,189 2020-11-18

Publications (1)

Publication Number Publication Date
TW202226746A true TW202226746A (zh) 2022-07-01

Family

ID=81588011

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110142879A TW202226746A (zh) 2020-11-18 2021-11-18 用於混合射頻信號之系統與方法

Country Status (6)

Country Link
US (1) US20220158587A1 (zh)
JP (1) JP2024500291A (zh)
CN (1) CN116671002A (zh)
DE (1) DE112021006016T5 (zh)
TW (1) TW202226746A (zh)
WO (1) WO2022108966A1 (zh)

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5774801A (en) * 1995-08-23 1998-06-30 Ericsson Inc. High dynamic range mixer having low conversion loss, low local oscillator input power, and high dynamic range and a method for designing the same
KR20000039862A (ko) * 1998-12-16 2000-07-05 이형도 더블 밸런스드 믹서의 제조방법
JP3680713B2 (ja) * 2000-07-21 2005-08-10 株式会社村田製作所 絶縁体磁器、セラミック多層基板、セラミック電子部品及び積層セラミック電子部品
JP2002187770A (ja) * 2000-12-15 2002-07-05 Toho Titanium Co Ltd 誘電体磁器組成物及びこれを用いた積層セラミックコンデンサ
US7054136B2 (en) * 2002-06-06 2006-05-30 Avx Corporation Controlled ESR low inductance multilayer ceramic capacitor
JP4271527B2 (ja) * 2003-07-24 2009-06-03 日本電波工業株式会社 表面実装型の水晶発振器
US7428137B2 (en) * 2004-12-03 2008-09-23 Dowgiallo Jr Edward J High performance capacitor with high dielectric constant material
KR100809239B1 (ko) * 2006-12-29 2008-03-07 삼성전기주식회사 적층 커패시터 어레이
KR100925623B1 (ko) * 2007-08-31 2009-11-06 삼성전기주식회사 적층형 칩 커패시터 및 이를 구비한 회로기판 장치 및회로기판
US8076257B1 (en) * 2008-04-23 2011-12-13 MRA Laboratories, Inc High temperature ceramic dielectric composition and capacitors made from the composition
US8902565B2 (en) * 2010-05-26 2014-12-02 Kemet Electronics Corporation Electronic component termination and assembly by means of transient liquid phase sintering and polymer solder pastes
KR101983128B1 (ko) * 2011-12-19 2019-05-29 삼성전기주식회사 적층 세라믹 전자 부품
KR102061504B1 (ko) * 2013-04-22 2020-02-17 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR102083993B1 (ko) * 2013-10-31 2020-03-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
CN111433870B (zh) * 2017-10-02 2023-03-21 京瓷Avx元器件公司 高电容可调多层电容器和阵列

Also Published As

Publication number Publication date
WO2022108966A1 (en) 2022-05-27
DE112021006016T5 (de) 2023-11-09
JP2024500291A (ja) 2024-01-09
US20220158587A1 (en) 2022-05-19
CN116671002A (zh) 2023-08-29

Similar Documents

Publication Publication Date Title
US10903016B2 (en) Voltage tunable multilayer capacitor
KR100606548B1 (ko) 유전체 세라믹 및 그 제조방법 그리고 적층 세라믹 커패시터
US8884720B2 (en) Capacitance element and resonance circuit
US6385035B1 (en) Dielectric ceramic composition and monolithic ceramic component
US10943741B2 (en) High capacitance tunable multilayer capacitor and array
US20130083450A1 (en) Dielectric composition and ceramic electronic component including the same
KR101522666B1 (ko) 적층세라믹캐패시터 및 그 제조방법
US10840027B2 (en) High voltage tunable multilayer capacitor
KR101751177B1 (ko) 유전체 조성물 및 이를 포함하는 적층 세라믹 커패시터
KR100339306B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
KR20170005646A (ko) 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터
TW202226746A (zh) 用於混合射頻信號之系統與方法
KR102061508B1 (ko) 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터
US6266230B1 (en) Multilayer ceramic capacitor
JP2001080959A (ja) 誘電体セラミック組成物及び積層セラミック部品
KR20170078171A (ko) 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터
KR20000070662A (ko) 유전성 세라믹 조성물
KR20180050268A (ko) 적층 세라믹 커패시터
JPH07249953A (ja) Ｌｃ複合チップ部品
JPH07249952A (ja) チップ型のｌｃ複合部品
JPH11204323A (ja) 固体電子部品