CN116671002A - 用于对射频信号进行混频的系统及方法 - Google Patents

用于对射频信号进行混频的系统及方法 Download PDF

Info

Publication number
CN116671002A
CN116671002A CN202180077918.4A CN202180077918A CN116671002A CN 116671002 A CN116671002 A CN 116671002A CN 202180077918 A CN202180077918 A CN 202180077918A CN 116671002 A CN116671002 A CN 116671002A
Authority
CN
China
Prior art keywords
electrodes
multilayer ceramic
terminal
radio frequency
termination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180077918.4A
Other languages
English (en)
Inventor
约瑟夫·M·霍克
杰弗里·C·凯恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Avx Components Co ltd
Original Assignee
Kyocera Avx Components Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Avx Components Co ltd filed Critical Kyocera Avx Components Co ltd
Publication of CN116671002A publication Critical patent/CN116671002A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • H01G4/1245Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates containing also titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1254Ceramic dielectrics characterised by the ceramic dielectric material based on niobium or tungsteen, tantalum oxides or niobates, tantalates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/35Feed-through capacitors or anti-noise capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Waveguide Connection Structure (AREA)

Abstract

一种多层陶瓷射频混频器可以包括第一端接部、第二端接部、第三端接部和第四端接部。多个交错的电极可以包括与第一端接部连接的第一组电极、与第二端接部连接的第二组电极、与第三端接部连接的第三组电极、以及与第四端接部连接的第四组电极。多个介电层可以设置在该多个交错的电极中的各个电极之间。多个介电层的介电常数的变化可以响应于施加到该多个交错的电极的DC偏置电压而小于10%。

Description

用于对射频信号进行混频的系统及方法
相关申请的交叉引用
本申请要求提交日期为2020年11月18日、申请号为63/115,189的美国临时专利申请的提交权益,该申请通过引用全部并入本文。
背景技术
射频混频部件的制造成本通常很高。例如,传统的混频部件通常包括昂贵的材料(例如,硅)和/或需要昂贵的制造技术。
发明内容
本公开的一个示例实施例针对一种多层陶瓷射频混频器。该多层陶瓷射频混频器可以包括第一端接部、第二端接部、第三端接部和第四端接部。多个交错的电极可以包括与第一端接部连接的第一组电极、与第二端接部连接的第二组电极、与第三端接部连接的第三组电极、以及与第四端接部连接的第四组电极。多个介电层可以设置在该多个交错的电极中的各个电极之间。该多个介电层的介电常数的变化可以响应于施加到该多个交错的电极的直流(DC)偏置电压而小于10%。
本公开的另一示例实施例针对一种射频混频器系统。该射频混频器系统可以包括多层陶瓷部件,该多层陶瓷部件包括第一端接部、第二端接部、第三端接部和第四端接部。该多层陶瓷部件可以包括多个交错的电极。该多个交错的电极可以包括与第一端接部连接的第一组电极、与第二端接部连接的第二组电极、与第三端接部连接的第三组电极、以及与第四端接部连接的第四组电极。该多层陶瓷部件可以包括多个介电层,该多个介电层设置在该多个交错的电极中的各个电极之间。该射频混频器系统可以包括第一信号源和第二信号源,第一信号源被配置为相对于多层陶瓷部件的第二端接部向第一端接部施加第一信号,第二信号源被配置为向多层陶瓷部件的第三端接部施加第二信号。多层陶瓷部件可以被配置为:在第四端接部处,基于第一信号和第二信号输出混合信号。
本公开的另一示例性实施例针对一种用于对信号进行混频的方法。该方法可以包括相对于多层陶瓷部件的第二端接部向该多层陶瓷部件的第一端接部施加第一信号。该多层陶瓷部件可以包括第一端接部、第二端接部、第三端接部和第四端接部。该多层陶瓷部件可以包括多个交错的电极。该多个交错的电极可以包括与第一端接部连接的第一组电极、与第二端接部连接的第二组电极、与第三端接部连接的第三组电极、以及与第四端接部连接的第四组电极。多层陶瓷部件可以包括多个介电层,该多个介电层设置在该多个交错的电极中的各个电极之间。该方法可以包括向多层陶瓷部件的第三端接部施加第二信号,以及在多层陶瓷部件的第四端接部处,接收基于第一信号和第二信号的混合信号。
参考以下描述和所附权利要求书,将更好地理解各种实施例的这些和其他的特征、方面和优点。结合在本说明书中并构成本说明书的一部分的附图示出了本公开的多个实施例,并与说明书一起用于解释相关原理。
附图说明
针对本领域普通技术人员,在本说明书的其余部分中参考多个附图更具体地阐述了本发明的全面且可行的公开内容(包括其最佳模式),在附图中:
图1示出了根据本公开各方面的用于使用多层陶瓷部件对信号(例如,射频信号)进行混频的系统的实施例;
图2示出了根据本公开各方面的用于使用多层陶瓷部件对信号(例如,射频信号)进行混频的系统的实施例;
图3示出了根据本公开各方面的用于对信号(例如,射频信号)进行混频的方法的流程图;
图4A示出了根据本公开各方面的射频混频器系统的多层陶瓷部件的一实施例的剖视图;
图4B示出了根据本公开各方面的图4A中的多层陶瓷部件的爆炸平面图;
图4C示出了根据本公开各方面的图4A中的多层陶瓷部件的爆炸立体图;
图4D示出了根据本公开各方面的图4A中的多层陶瓷部件的立体图;
图4E示出了根据本公开各方面的用于多层陶瓷部件的多个交错的电极的替代性示例布置的剖视图;
图5A示出了根据本公开各方面的射频混频器系统的多层陶瓷部件的另一实施例的剖视图;
图5B示出了根据本公开各方面的图5A中的多层陶瓷部件的爆炸平面图;
图5C示出了根据本公开各方面的图5A中的多层陶瓷部件的爆炸立体图;
图6表示根据本公开各方面的可用于制造本公开的多层陶瓷部件的芯片制造自动化工艺(chip manufacturing automated process,CMAP);
图7为实验期间向多层陶瓷部件的第三端接部施加的第二信号的频谱图,该第二信号包括频率为20兆赫(MHz)的正弦波形;
图8为在向第三端接部施加图7中的第二信号而不向第一端接部施加任何信号时、在第四端接部处检测到的信号的频谱图;
图9为在向第一端接部施加19.9MHz的第一信号且向第三端接部施加图7中的频率为20MHz的第二信号时、在第四端接部处检测到的混合信号的频谱图;
图10为图9中的混合信号在0千赫(kHz)至200kHz的频率范围的频谱图;
图11为在第一信号和第二信号上调制5kHz的信号时的混合信号的频谱图;以及
图12为在没有将第一信号源连接到多层陶瓷部件的情况下、在第四端接部处检测到的信号的频谱图。
在整个本说明书和附图中,对附图标记的重复使用旨在表示相同或相似的特征、元件或其步骤。
具体实施方式
本领域的普通技术人员应理解的是,本论述仅是对各示例性实施例的描述,并不旨在作为对本发明的更广泛方面的限制,本发明的更广泛方面体现在示例性结构中。
一般而言,本公开针对多层陶瓷射频混频器。该多层陶瓷射频混频器。与典型的用于制造传统射频混频器部件的那些工艺相比,用于制造多层陶瓷部件(例如,多层陶瓷部件)的工艺更具成本效益。本发明人已经发现,可以使用对多层陶瓷部件的各电极的选择性布置和配置,来提供用于对射频信号进行混频的低成本且有效的设备和系统。多层陶瓷部件可以被配置为对来自多个信号源的射频信号进行混频。例如,多层陶瓷部件可以表面安装到与多个信号源有关的印刷电路板等。
根据本公开的各方面,一种多层陶瓷射频混频器可以包括第一端接部、第二端接部、第三端接部和第四端接部。多个交错的电极可以包括与第一端接部连接的第一组电极、与第二端接部连接的第二组电极、与第三端接部连接的第三组电极、以及与第四端接部连接的第四组电极。多个介电层可以设置在该多个交错的电极中的各个电极之间。通常,可以使用不可调谐介电材料。更具体地说,多个介电层的介电常数的变化可以响应于施加到该多个交错的电极的DC偏置电压而小于10%。以下描述了各种合适的介电材料。
第一信号源可以被配置为相对于多层陶瓷部件的第二端接部向第一端接部施加第一信号。例如,第一信号源可以与第一端接部连接,而第二端接部可以接地。第二信号源可以被配置为向多层陶瓷部件的第三端接部施加第二信号。多层陶瓷部件可以被配置为:在第四端接部处,基于第一信号和第二信号输出混合信号。
通常,介电层可以由本领域通常使用的任何不可调谐介电材料制成。例如,介电层可以由包括钛酸盐作为主要成分的陶瓷材料制成。钛酸盐可以包括但不限于钛酸钡(BaTiO3)。陶瓷材料还可以包含稀土金属的氧化物和/或受体型元素(acceptor typeelement)的化合物,该受体型元素例如为锰(Mn)、钒(V)、铬(Cr)、钼(Mo)、铁(Fe)、镍(Ni)、铜(Cu)、或钴(Co)等。钛酸盐还可以包含氧化镁(MgO)、氧化钙(CaO)、四氧化三锰(Mn3O4)、氧化钇(Y2O3)、五氧化二钒(V2O5)、氧化锌(ZnO)、二氧化锆(ZrO2)、五氧化二铌(Nb2O5)、三氧化二铬(Cr2O3)、氧化铁(Fe2O3)、五氧化二磷(P2O5)、氧化锶(SrO)、氧化钠(Na2O)、氧化钾(K2O)、氧化锂(Li2O)、二氧化硅(SiO2)、或三氧化钨(WO3)等。除了陶瓷粉体之外,陶瓷材料还可以包括其他的添加剂、有机溶剂、增塑剂、粘结剂、或分散剂等。
另外,在一些实施例中,可以使用无机介电材料,该无机介电材料包括陶瓷、半导体、或绝缘材料,例如但不限于钛酸钡、钛酸钙、氧化锌、具有低温玻璃(low-fire glass)的氧化铝、或其他合适的陶瓷或玻璃粘结材料。替代地,介电材料可以是有机化合物,例如环氧树脂(掺入或不掺入陶瓷、具有或不具有玻璃纤维)、常用作电路板的材料、或常用作介电材料的其他塑料。在这些情况下,导体通常是经化学蚀刻以提供图案的铜箔。在又一些实施例中,介电材料可以包括介电常数(K)相对较高的材料,例如NPO(COG)、X7R、X5R、X7S、Z5U、Y5V和钛酸锶中的一种。在一个示例中,介电材料的介电常数可以在约2000至约4000之间的范围内。可以对介电材料进行选择以实现一种或多种期望的混频特性或系统属性,例如额定电压或额定功率等。
通常,当施加DC偏置电压时,介电层表现出静介电常数。介电层可以不含可调谐介电材料。以下描述了示例可调谐介电材料。因此,根据本公开的各方面,多层陶瓷部件的各介电层通常可以不含以下材料:掺杂剂和添加剂等。类似地,当在两组电极之间施加DC偏置电压时,多层陶瓷部件的介电层的介电常数通常可以表现出不变的介电常数或静介电常数,这与可调谐介电材料不同。
更具体地说,在施加了施加电压时,可调谐介电材料表现出可变的介电常数。更具体地说,这种材料的“电压可调谐系数”通常在约10%至约90%的范围内,在一些实施例中在约20%至约80%的范围内,并且在一些实施例中在约30%至约70%的范围内,其中,“电压可调谐系数”是根据以下一般方程式确定的:
T=100×(ε0V)/ε0
其中,
T为电压可调谐系数;
ε0是在没有施加电压时材料的静介电常数;以及
εV是在施加了施加电压(DC)后的材料的可变的介电常数。
与这种可调谐的介质材料相比,与可调谐的介质材料不同的是,当在两组电极之间施加DC偏置电压时,本公开的多层陶瓷部件的介电层的介电常数通常可以表现出不变的介电常数或静介电常数。例如,本公开的多层陶瓷部件的介电层的介电常数的变化可以小于10%,在一些实施例中小于5%,在一些实施例中小于3%,在一些实施例中小于2%,且在一些实施例中小于1%。DC偏置电压通常小于介电层的击穿电压。例如,DC偏置电压可以在介电层的击穿电压的5%至90%之间变化,在一些实施例中在介电层的击穿电压的10%至80%之间变化,在一些实施例中在介电层的击穿电压的约20%至60%之间变化。例如,DC偏置电压的范围可以为从0.5伏至100伏,在一些实施例中从约1伏至约80伏,在一些实施例中从3伏至约60伏。在一个示例实施例中,当(例如使用1806吉时利(KEITHLEY)2400系列的源测量单元(Source Measure Unit,SMU),例如Keithley2410-C SMU)施加10伏的DC偏置电压时,本公开的多层陶瓷部件的介电层的介电常数的DC偏置电压的变化可以小于10%。介电常数可以根据国际电工委员会(IEC)60250在1MHz的频率(施加在多个有源电极之间)下确定。
在一些实施例中,本公开的多层陶瓷部件的介电层可以不含可调谐介电材料。示例可调谐介电材料可以包括其基础成分包括一个或多个铁电基相(ferroelectric basephase)的电介质,例如钙钛矿、钨青铜材料(例如,铌酸钡钠)、层状结构材料(例如,钛酸铋)。示例钙钛矿例如可以包括,钛酸钡及相关的固溶体(例如,钛酸锶钡、钛酸钡钙、锆钛酸钡、锆钛酸锶钡、锆钛酸钡钙等)、钛酸铅及相关的固溶体(例如,锆钛酸铅、锆钛酸铅镧)、和钛酸铋钠等。另一示例可调谐介电材料包括可采用分子式BaxSr1-xTiO3的钛酸锶钡(bariumstrontium titanate,“BSTO”),其中,x为从0至1,在一些实施例中x为从约0.15至约0.65,且在一些实施例中x为从约0.25至约0.6。可以使用其他电子可调谐介电材料来部分或全部地代替钛酸锶钡。例如,一个示例是BaxCa1-xTiO3,其中,x为从约0.2至约0.8,且在一些实施例中x为从约0.4至约0.6。其他合适的钙钛矿可以包括:PbxZr1-xTiO3(“PZT”)(其中,x的范围为从约0.05至约0.4),锆钛酸铅镧(lead lanthanum zirconium titanate,“PLZT”)、钛酸铅(PbTiO3)、钛酸钡钙锆(BaCaZrTiO3)、硝酸钠(NaNO3)、铌酸钾(KNbO3)、铌酸锂(LiNbO3)、钽酸锂(LiTaO3)、偏铌酸铅(PbNb2O6)、钽酸铅(PbTa2O6)、KSr(NbO3)和NaBa2(NbO3)5KHb2PO4。其他附加的复合钙钛矿可以包括A[B11/3B22/3]O3材料,其中,A是BaxSr1-x(x可以是从0至1的值);B1是MgyZn1-y(y可以是从0至1的值);B2为TazNb1-z(z可以是从0至1的值)。另一示例可调谐介电材料可以通过在交替层中对两个端元组分(end-member composition)进行组合而形成,如图10中的示例性实施例所示。如上所论述的,这种端元组分可能在化学上相似,但在A位点掺杂剂的比例上不同。例如,组分1(图10中的132)可以是通用分子式为(A1x,A2(1-x))BO3的钙钛矿化合物,组分2(134)可以是通用分子式为(Aly,A2(1-y))BO3的钙钛矿,其中,A1和A2来自Ba、Sr、Mg和Ca;潜在的B位点成员是Zr、Ti和Sn,并且“x”和“y”表示每个组分的摩尔分数。化合物1的一个具体示例可以是(Ba0.8Sr0.2)TiO3,且化合物2的一个具体示例可以是(Ba0.6Sr0.4)TiO3。如图10所示,这两种化合物可以在具有可调谐的电极结构的烧结多层电容器中的交替层中进行组合,使得每种材料的介电性质得以叠加。钙钛矿材料也可以掺杂有稀土氧化物(rare earth oxides,“REO”),例如,掺入量小于或等于5.0摩尔百分比,且更优选地掺入量在从0.1至1摩尔百分比之间。用于此目的的示例稀土氧化物掺杂剂例如可以包括,钪、钇、镧、铈、镨、钕、钷、钐、铕、钆、铽、镝、钬、铒、铥、镱和镥。因此,在一些实施例中,多层陶瓷部件的介电层通常可以不含以下材料:掺杂剂和添加剂等。
然而,在替代性实施例中,多层陶瓷部件的各介电层中的一个或多个介电层可以包括可调谐介电材料,例如上述一种或多种可调谐介电材料。这种可调谐介电材料可以响应于施加在两组不同电极之间的DC电压而在多个输入信号之间提供可调节的调谐比。
介电层的厚度可以从约0.5微米(μm)至约50μm,在一些实施例中从约1μm至约40μm,并且在一些实施例中从约2μm至约15μm。电极层的厚度可以从约0.5μm至约3.0μm,在一些实施例中从约1μm至约2.5μm,并且在一些实施例中从约1μm至约2μm(例如,约1.5μm)。可以对介电层的厚度进行选择,以实现一种或多种期望的混频特性或系统属性,例如额定电压或额定功率等。
多个交错的电极可以以四个电极的重复堆叠模式进行交错。重复堆叠模式可以包括第一组电极中的一个电极,随后是第二组电极中的一个电极,随后是第三组电极中的一个电极、以及第四组电极中的一个电极。因此,电极可以以交替的方式进行堆叠。然而,应理解的是,在本公开的范围内,电极可以以各种模式或配置进行堆叠。
可以对关联于第一信号源(例如,第一组电极和第二组电极)的电极与关联于第二信号(例如,第三组电极)的电极的比例进行选择,以在另一端接部处提供第一信号与第二信号的期望混合或加权组合。例如,多个交错的电极中所包括的形成第一组电极的电极可以形成第三组电极的电极多,以生成对应于第一信号比对应于第二信号更强的加权混合信号。在这种示例中,第一组电极中的电极数量与第三组电极中的电极数量的比例可以大于1,在一些实施例中大于2,在一些实施例中大于3,在一些实施例中大于5,且在一些实施例中大于10。作为另一示例,多个交错的电极中所包括的形成第三组电极的电极可以比形成第一组电极的电极多,以生成对应于第二信号比对应于第一信号更强的加权混合信号。在这种示例中,第一组电极中的电极数量与第三组电极中的电极数量的比例可以小于1,在一些实施例中小于0.5,在一些实施例中小于0.3,在一些实施例中小于0.25,且在一些实施例中小于0.1。
在本公开的范围内还可以有进一步的变型。应理解的是,在本公开的范围内,多个交错的电极可以以各种其他合适的配置进行交错。
在其他变型中,多层陶瓷部件可以包括多于四组的电极和相关联的端接部。就这一点而言,多层陶瓷部件可以被配置为对来自四个以上的信号源的信号进行混频。例如,在一些实施例中,多层陶瓷部件可以包括5组或更多组的电极,在一些实施例中包括7组或更多组的电极,且在一些实施例中包括10组或更多组的电极。相反地,在一些实施例中,多层陶瓷部件可以仅包括三组电极。在这种实施例中,多层陶瓷部件可以仅具有三个端接部。这些端接部中的两个端接部可以与相应的信号源耦接,且第三端接部可以被配置为输出混合信号。在这种实施例中,可以认为该多层陶瓷部件未接地。
电极层的总数可以变化。例如,在一些实施例中,电极的总数可以在从2至约1000的范围内,在一些实施例中在从约10至约500的范围内,且在一些实施例中在从约10至约100的范围内。应理解的是,附图中所描绘的和本文所描述的电极层的数目仅是说明性的。
多层陶瓷部件可以占据较小的体积和/或占据其安装到的表面的较小表面积。因此,例如,多层陶瓷部件可能非常适合于安装在印刷电路板上。单个多层陶瓷部件的长度例如可以在从约1毫米(mm)至约50mm的范围内,在一些实施例中在从约2mm至约35mm的范围内,在一些实施例中在从约3mm至约10mm的范围内,在一些实施例中在从约3mm至约7mm的范围内。单个多层陶瓷部件的宽度例如可以在从约1mm至约50mm的范围内,在一些实施例中在从约2mm至约35mm的范围内,在一些实施例中在约3mm至约10mm的范围内,在一些实施例中在从约3mm至约7mm的范围内。
类似地,例如,多层陶瓷部件可以具有适合于安装在印刷电路板上的低剖面(lowprofile)。单个多层陶瓷部件的厚度例如可以在从约1mm至约50mm的范围内,在一些实施例中在从约2mm至约35mm的范围内,在一些实施例中在从约3mm至约10mm的范围内,在一些实施例中在从约2mm至约4mm的范围内。
用于对信号进行混频的射频混频器系统可以被配置为对各种信号进行混频。例如,该系统可以被配置为对包括频率在约500赫兹(Hz)至约100兆赫或更高频率的范围内的信号进行混频。在一些实施例中,第一信号和/或第二信号可以包括在从约1kHz至约70MHz的范围内的频率,在一些实施例中包括在从约10kHz至约60MHz的范围内的频率,在一些实施例中包括在从约100kHz至约50MHz的范围内的频率,在一些实施例中包括在从约1MHz至约40MHz的范围内的频率。
Ⅰ.系统和控制器的示例实施例
图1示出了根据本公开各方面的用于使用多层陶瓷部件102对信号(例如,射频信号)进行混频的系统100的实施例。多层陶瓷部件102可以包括第一端接部106、第二端接部108、第三端接部110和第四端接部112。多层陶瓷部件102可以包括多个交错的电极,该多个交错的电极选择性地与端接部106、108、110、112连接,例如,如以下参考图5A至图8C所描述的。系统100可以包括第一信号源114,该第一信号源被配置为相对于多层陶瓷部件102的第二端接部108向第一端接部106施加第一信号。例如,第一信号源114可以与第一端接部106连接,而第二端接部108可以与地116连接。第二信号源118可以被配置为向多层陶瓷部件102的第三端接部110施加第二信号。多层陶瓷部件102可以被配置为:在第四端接部112处,基于来自第一信号源114的第一信号和来自第二信号源118的第二信号输出混合信号120。混合信号120可以是或包括第一信号与第二信号的组合或混合。
图2示出了根据本公开各方面的用于使用多层陶瓷部件202对信号(例如,射频信号)进行混频的系统200的实施例。系统200可以包括一个或多个阻抗匹配电阻器R。多层陶瓷部件202可以包括多个交错的电极,该多个交错的电极选择性地与多个端接部连接,例如,如以下参考图5A至图8C所描述的。系统200可以包括第一信号源214,该第一信号源被配置为相对于多层陶瓷部件202的第二端接部208向第一端接部206施加第一信号。第一信号源214可以经由第一电阻器215(例如,阻抗匹配电阻器)与第一端接部206连接,且第二端接部208可以经由第二电阻器217(例如,阻抗匹配电阻器)与地216连接。第二信号源118可以被配置为经由第三电阻器219(例如,阻抗匹配电阻器)向多层陶瓷部件202的第三端接部210施加第二信号。在一些实施例中,可以在第四端接部212与地216之间连接第四电阻器220(例如,阻抗匹配电阻器)。多层陶瓷部件202可以被配置为:在第四端接部212处,基于来自第一信号源214的第一信号和来自第二信号源218的第二信号输出混合信号218。混合信号218可以包括第一信号与第二信号的组合或混合,或者与第一信号与第二信号的组合或混合相对应。电阻器215、217、219、220可以具有这样的电阻值:所述电阻值被选择为在端接部206和210与端接部208和212之间提供期望的阻抗匹配。
图3示出了根据本公开各方面的用于对信号(例如,射频信号)进行混频的方法300的流程图。用于对信号进行混频的方法300可以包括:在302处,相对于多层陶瓷部件的第二端接部向多层陶瓷部件的第一端接部中的至少一个施加第一信号,该多层陶瓷部件例如如本文参考图1、图2、以及图4A至图5C所描述的。
多层陶瓷部件可以如本文参考图4A至图5C所描述的那样进行配置。多层陶瓷部件可以包括多个交错的电极,该多个交错的电极包括与第一端接部连接的第一组电极、与第二端接部连接的第二组电极、与第三端接部连接的第三组电极、以及与第四端接部连接的第四组电极。多个介电层设置在该多个交错的电极中的各个电极之间。
方法300可以包括:在304处,向多层陶瓷部件的第三端接部施加第二信号,该多层陶瓷部件例如如本文参考图1、图2、以及图4A至图5C所描述的。
方法300可以包括:在306处,在多层陶瓷部件的第四端接部处,接收基于第一信号和第二信号的混合信号,该多层陶瓷部件例如如本文参考图1、图2、以及图4A至图5C所描述的。
Ⅱ.多层陶瓷部件的示例实施例
现在参考图4A至图4D,现在将进一步详细描述可根据本公开形成的多层陶瓷部件10的一个特定实施例。图4D示出了多层陶瓷部件10的外表。如图4D所示,多层陶瓷部件10可以包括第一端接部30、第二端接部32、第三端接部16和第四端接部18。多层陶瓷部件10可以包括多个交错的电极。该多个交错的电极可以包括与第一端接部30连接的第一组电极22、以及与第二端接部32连接的第二组电极26。该多个交错的电极可以包括与第三端接部16连接的第三组电极14、以及与第四端接部18连接的第四组电极20。多个介电层12设置在多个交错的电极14、20、22、26的各个电极之间。多个介电层12可以相对于电极14、20、22、26交替堆叠。
在一些实施例中,第一组电极22可以包括延伸到多层陶瓷部件10的一侧并与第一端接部30电连接的延伸构件24(例如,连接端(tab))。类似地,第二组电极26可以经由第二组电极26的延伸构件28与第二端接部32电连接。在一些实施例中,第三端接部16和第四端接部18可以包裹在多层陶瓷部件10的相应的端部,以提供用于在电路中对多层陶瓷部件10进行电连接的较大的端接部16和18。例如,多层陶瓷部件10可以耦接到安装面的端接部(例如,印刷电路板)。第一端接部30和第二端接部32可以作为不沿多层陶瓷部件10的整个侧面延伸的带(strip)来配置。然而,在其他实施例中,第一端接部30和第二端接部32可以替代地包裹多层陶瓷部件10的侧面,而第三端接部16和第四端接部18可以作为不沿多层陶瓷部件的整个端部延伸的带来配置。
参考图4A,该多个交错的电极可以以各种配置和模式布置。例如,第二组电极50中的至少一个电极、以及第三组电极36或第四组电极40中的至少一个电极可以被布置在第一组电极22的一对或多对电极之间。在一些实施例中,第二组电极50中的至少一个电极、第三组电极36中的至少一个电极、以及第四组电极40中的至少一个电极可以被布置在第一组电极22的一对或多对电极之间。在一些实施例中,该多个交错的电极以四个电极的重复堆叠模式进行交错。该重复堆叠模式可以包括第一组电极22中的一个电极,随后是第二组电极50中的一个电极、第三组电极36中的一个电极、以及第四组电极40中的一个电极。因此,电极可以以交替的方式进行堆叠。然而,应理解的是,在本公开的范围内,电极可以以各种模式或配置进行堆叠(例如,如以下参考图4E所描述的)。
参考图4D,多层陶瓷部件10可以具有大体上为矩形的棱柱形状。多层陶瓷部件10可以包括第一侧面35和第二侧面37,该第二侧面与第一侧面35平行且与第一侧面35相对。第一端接部30可以设置在第一侧面35上。第二端接部32可以设置在第二侧面37上。
在一些实施例中,多层陶瓷部件10可以包括第三侧面39,该第三侧面与第一侧面35和第二侧面37垂直。多层陶瓷部件10可以包括第四侧面41,该第四侧面与第三侧面39平行且与第三侧面39相对。第三端接部16可以设置在第三侧面39上。第四端接部30可以设置在第四侧面41上。
然而,应理解的是,在本公开的范围内,各端接部可以以各种其他配置进行布置。例如,第一端接部和第二端接部可以设置在多层陶瓷部件的相邻的两侧。第三端接部和第四端接部可以设置在相邻的两侧。
还应理解的是,在本公开的范围内,该多个交错的电极可以以各种其他合适的配置进行交错,例如如以下参考图4E所描述的。该多个交错的电极中所包括的形成第一组电极的电极可以比形成第三组电极的电极多,以生成对应于第一信号比对应于第二信号更强的加权混合信号。作为另一示例,该多个交错的电极中所包括的形成第三组电极的电极可以比形成第一组电极的电极多,以生成对应于第二信号比对应于第一信号更强的加权混合信号。可以对关联于第一信号源(例如,第一组电极和第二组电极)的电极与关联于第二信号(例如,第三组电极)的电极的比例进行选择,以在另一端接部处提供第一信号与第二信号的期望混合或加权组合。在本公开的范围内还可以有进一步的变型。
图4E示出了多个交错的电极的替代性示例布置。该多个交错的电极可以包括这种重复模式:该重复模式包括的第一组电极22中的电极22比第二组电极26中的电极26多。例如,重复模式可以包括一系列电极,该一系列电极包括第三组电极14中的电极14、第一组电极22中的电极22、第二组电极20中的电极20、以及第二组电极26中的电极26。如图所示,针对第三组电极14中的每两个电极14,该示例重复模式包括第一组电极22中的三个电极22。应理解的是,可以对第一组电极22中的电极与第三组电极14中的电极的任何合适的比例进行选择,以实现混合信号中的第一信号与第二信号的期望混合或加权组合。
图5A至图5C描绘了根据本公开各方面的多层陶瓷部件49的另一实施例。多层陶瓷部件49可以包括与多组电极交错的多个介电层44。多层陶瓷部件49可以包括第一端接部54、第二端接部56、第三端接部38和第四端接部42。多层陶瓷部件49可以包括多个交错的电极,该多个交错的电极包括与第一端接部54连接的第一组电极46、与第二端接部56连接的第二组电极50。该多个交错的电极可以包括与第三端接部38连接的第三组电极36、和与第四端接部42连接的第四组电极40。第三组电极36中的每个电极可以与第四组电极40中的相应电极共面布置。
当前所公开的主题同样包括用于制造供本文所描述的系统和方法使用的多层陶瓷部件的相关的方法和/或对应的方法。例如,图6表示芯片制造自动化工艺(CMAP)86,该芯片制造自动化工艺可以结合本文所公开的制造设备示例性实施例来使用。如图所示,工艺86可以包括多个连续的阶段,该多个连续的阶段在某些情况下涉及与中间陶瓷站(interceding ceramic station)一起的三个熔炉或诸如使用网头(screen head)或升降机和传送带特征等其他步骤/方面,如代表性地示出的。本领域的普通技术人员将理解的是,连续步骤的准确提供将依据本文所公开的多个示例性设备实施例(或其修改)中的哪一个正在生产。此外,所指示的单个步骤仅用于表示所指示的步骤类型,而不表示所指示的步骤的一般性质之外的所要求使用的其他方面。例如,网头步骤可以涉及将不锈钢丝网与电极浆料一起用于电极层进行丝网糊涂,或者可以实行用于该步骤的其他技术。例如,可以实行更传统的交替堆叠和(用胶带)层压的步骤。在任一过程(或其他过程)中,本领域的普通技术人员将认识到,可以实行所选择的步骤来生产针对当前所公开的主题的给定应用而选择的特定设计。
Ⅲ.应用
当前所公开的系统和方法可以应用于各种系统、设备和行业。多层陶瓷部件可以对来自两个或更多个源的信号进行混频。该系统可以用于射频发射器、接收器、中继器、应答器、双工器、复用器,或者可以用于可受益于紧凑型、低价格的射频混频器的任何其他部件。
对本文所描述的用于对信号进行混频的系统进行了制作和测试。使用本地振荡器向多层陶瓷部件的第一端接部施加第一信号。使用源信号发生器(例如,使用1806KEITHLEY2400系列的源测量单元(SMU),例如,Keithley 2410-C SMU)第三端接部施加第二信号。第二信号包括由振荡器生成的频率为20MHz的正弦信号。(例如使用源信号发生器)在第四端接部处检测到混合信号。对于滤波器的各种信号和配置重复这一过程。
图7至图12示出了从处于一个实验中的该系统收集到的实验数据。在这个实验中,第一信号包括由本地振荡器生成的频率为19.9MHz的正弦信号。第二信号包括使用源信号发生器生成的频率为20MHz的正弦信号。第一信号与第二信号的混合信号可能在与信号的各个频率之间的差值相对应的100kHz处表现出峰值。
图7为第二信号的频谱图,该第二信号包括频率为20MHz的正弦波形。向多层陶瓷部件的第三端接部施加该第二信号,而不向第一端接部施加任何信号。图8示出了在第四端接部处检测到的信号的频谱图。该频谱图的范围从0kHz至200MHz。如图8所示,在100kHz处未检测到峰值。
接下来,将第一信号源与第一端接部连接,使得将第一信号施加到第一端接部。图9示出了范围从19.85MHz到20.15MHz的混合信号的频谱图。如图9所示,在与第一信号相对应的19.9MHz处观察到峰值902。在与第二信号相对应的20MHz处观察到峰值904。另外,由于第一信号与第二信号之间的干扰,在20.1MHz处观察到峰值906。
图10为范围为0kHz至200kHz的频谱图。如图10所示,在与第二信号的频率20MHz与第一信号的频率19.9MHz之间的差值相对应的100kHz处观察到峰值1002。与图8进行对比表明,当多层陶瓷部件在第四端接部处产生混合信号时,该多层陶瓷部件已对第一信号和第二信号进行了混频。
图11为在第一信号和第二信号上调制5kHz的信号的情况下的混合信号的频谱图。如图11所示,在95kHz处检测到第一峰值1102。在100kHz处检测到第二峰值1104。在105kHz处检测到第三峰值1106。相比之下,图12为在没有将第一信号源连接到多层陶瓷部件的情况下在第四端接部处检测到的信号的频谱图。
以下条款的主题提供了本公开的其他方面:
1.一种多层陶瓷射频混频器包括:第一端接部、第二端接部、第三端接部和第四端接部;多个交错的电极,该多个交错的电极包括:与第一端接部连接的第一组电极;与第二端接部连接的第二组电极;与第三端接部连接的第三组电极;以及与第四端接部连接的第四组电极;多个介电层,该多个介电层设置在该多个交错的电极的各个电极之间,其中,该多个介电层的介电常数的变化响应于施加到该多个交错的电极的DC偏置电压而小于10%。
2.根据前述任一条所述的多层陶瓷射频混频器,其中,该多个介电层不含包括一个或多个铁电基相的基础成分。
3.根据前述任一条所述的多层陶瓷射频混频器,其中,该多个介电层不含可调谐介电材料。
4.根据前述任一条所述的多层陶瓷射频混频器,其中,该多个介电层包括表现出约为10或更小的介电常数的介电材料,该介电常数是根据IEC 60250在1MHz的频率下确定的。
5.根据前述任一条所述的多层陶瓷射频混频器,其中,该多个介电层包括表现出约0.1或更小的介电损耗角正切的介电材料,该介电损耗角正切是根据IEC 60250在1MHz的频率下确定的。
6.根据前述任一条所述的多层陶瓷射频混频器,其中,多层陶瓷部件包括第一侧面和第二侧面,第二侧面与第一侧面平行且与第一侧面相对,并且其中,第一端接部设置在第一侧面上,且第二端接部设置在第二侧面上。
7.根据前述任一条所述的多层陶瓷射频混频器,其中,多层陶瓷部件包括第三侧面,第三侧面与第一侧面垂直,多层陶瓷部件包括第四侧面,第四侧面与第三侧面平行且与第四侧面相对,并且其中,第三端接部设置在第三侧面上,且第四端接部设置在第四侧面上。
8.根据前述任一条所述的多层陶瓷射频混频器,其中,第一组电极包括一对电极,并且其中,第二组电极中的至少一个电极、以及第三组电极或第四组电极中的至少一个电极被布置在第一组电极的该一对电极之间。
9.根据前述任一条所述的多层陶瓷射频混频器,其中,第一组电极包括一对电极,并且其中,第二组电极中的至少一个电极、第三组电极中的至少一个电极、以及第四组电极中的至少一个电极被布置在第一组电极的该一对电极之间。
10.根据前述任一条所述的多层陶瓷射频混频器,其中,该多个交错的电极以四个电极的重复堆叠模式进行交错,该四个电极包括第一组电极、第二组电极、第三组电极、以及第四组电极中的每一个中的一个电极。
11.根据前述任一条所述的多层陶瓷射频混频器,其中,第一组电极中的电极数量与第三组电极中的电极数量的比例大于1。
12.根据前述任一条所述的多层陶瓷射频混频器,其中,第一组电极中的电极数量与第三组电极中的电极数量的比例小于1。
13.一种射频混频器系统包括:多层陶瓷部件,该多层陶瓷部件包括:第一端接部、第二端接部、第三端接部和第四端接部;多个交错的电极,该多个交错的电极包括:与第一端接部连接的第一组电极,与第二端接部连接的第二组电极,与第三端接部连接的第三组电极,以及与第四端接部连接的第四组电极;多个介电层,该多个介电层设置在该多个交错的电极中的各个电极之间;第一信号源,该第一信号源被配置为相对于多层陶瓷部件的第二端向第一端接部施加第一信号;以及第二信号源,该第二信号源被配置为向多层陶瓷部件的第三端接部施加第二信号,其中,多层陶瓷部件被配置为:在第四端接部处,基于第一信号和第二信号输出混合信号。
14.根据前述任一条所述的射频混频器系统,其中,该多个介电层包括表现出约为10或更小的介电常数的介电材料,该介电常数是根据IEC 60250在1MHz的频率下确定的。
15.根据前述任一条所述的射频混频器系统,其中,该多个介电层包括表现出约为0.1或更小的介电损耗角正切的介电材料,该介电损耗角正切是根据IEC 60250在1MHz的频率下确定的。
16.根据前述任一条所述的射频混频器系统,其中,该多个介电层不含包括一个或多个铁电基相的基础成分。
17.根据前述任一条所述的射频混频器系统,其中,该多个介电层的介电常数的变化响应于施加到该多个交错的电极的DC偏置电压而小于10%。
18.根据前述任一条所述的射频混频器系统,其中,第一组电极包括一对电极,并且其中,第二组电极中的至少一个电极、以及第三组电极或第四组电极中的至少一个电极被布置在第一组电极的该一对电极之间。
19.根据前述任一条所述的射频混频器系统,其中,第一组电极包括一对电极,并且其中,第二组电极中的至少一个电极、第三组电极中的至少一个电极、以及第四组电极中的至少一个电极被布置在第一组电极的该一对电极之间。
20.根据前述任一条所述的射频混频器系统,其中,该多个交错的电极以四个电极的重复堆叠模式进行交错,该四个电极包括第一组电极、第二组电极、第三组电极、以及第四组电极中的每一个中的一个电极。
21.根据前述任一条所述的射频混频器系统,其中,第一组电极中的电极数量与第三组电极中的电极数量的比例大于1。
22.根据前述任一条所述的射频混频器系统,其中,第一组电极中的电极数量与第三组电极中的电极数量的比例小于1。
23.根据前述任一条所述的射频混频器系统,其中,第一信号源或第二信号源中的至少一个包括本地振荡器。
24.根据前述任一条所述的射频混频器系统,其中,第一信号源被配置为向第一端接部施加第一信号,并且其中,多层陶瓷部件的第二端接部接地。
25.根据前述任一条所述的射频混频器系统,其中,该多个介电层不含可调谐介电材料。
26.根据前述任一条所述的射频混频器系统,其中,多层陶瓷部件包括第一侧面和第二侧面,第二侧面与第一侧面平行且与第一侧面相对,并且其中,第一端接部设置在第一侧面上,且第二端接部设置在第二侧面上。
27.根据前述任一条所述的射频混频器系统,其中,多层陶瓷部件包括第三侧面,第三侧面与第一侧面垂直,多层陶瓷部件包括第四侧面,第四侧面与第三侧面平行且与第四侧面相对,并且其中,第三端接部设置在第三侧面上,且第四端接部设置在第四侧面上。
28.一种用于对信号进行混频的方法,包括:相对于多层陶瓷部件的第二端接部向多层陶瓷部件的第一端接部施加第一信号,该多层陶瓷部件包括:第一端接部、第二端接部、第三端接部和第四端接部;多个交错的电极,该多个交错的电极包括:与第一端接部连接的第一组电极,与第二端接部连接的第二组电极,与第三端接部连接的第三组电极,以及与第四端接部连接的第四组电极;以及多个介电层,该多个介电层设置在该多个交错的电极中的各个电极之间;向多层陶瓷部件的第三端接部施加第二信号;以及在多层陶瓷部件的第四端接部处,接收基于第一信号和第二信号的混合信号。
29.根据前述任一条所述的方法,其中,向多层陶瓷部件的第一端接部施加第一信号,包括:使用本地振荡器施加该第一信号。
30.一种装置包括本文所公开的多个实施例和/或其变型中的任何实施例的一个或多个方面。
31.一种系统包括本文所公开的多个实施例和/或其变型中的任何实施例的一个或多个方面。
32.一种方法包括本文所公开的多个实施例和/或其变型中的任何实施例的一个或多个方面。
本领域普通技术人员可以在不脱离本发明的精神和范围的情况下,对本发明的这些和其他修改和变型进行实践。另外,应理解的是,各种实施例的各方面可以全部或部分地进行互换。此外,本领域普通技术人员将理解的是,前述描述仅作为示例,并不旨在对在所附权利要求中所进一步描述的本发明进行限制。

Claims (29)

1.一种多层陶瓷射频混频器,包括:
第一端接部、第二端接部、第三端接部和第四端接部;
多个交错的电极,所述多个交错的电极包括:
与所述第一端接部连接的第一组电极;
与所述第二端接部连接的第二组电极;
与所述第三端接部连接的第三组电极;以及
与所述第四端接部连接的第四组电极;
多个介电层,所述多个介电层设置在所述多个交错的电极中的各个电极之间,其中,所述多个介电层的介电常数的变化响应于施加到所述多个交错的电极的DC偏置电压而小于10%。
2.根据权利要求1所述的多层陶瓷射频混频器,其中,所述多个介电层不含包括一个或多个铁电基相的基础成分。
3.根据权利要求1所述的多层陶瓷射频混频器,其中,所述多个介电层不含可调谐介电材料。
4.根据权利要求1所述的多层陶瓷射频混频器,其中,所述多个介电层包括表现出约为10或更小的介电常数的介电材料,所述介电常数是根据IEC 60250在1MHz的频率下确定的。
5.根据权利要求1所述的多层陶瓷射频混频器,其中,所述多个介电层包括表现出约为0.1或更小的介电损耗角正切的介电材料,所述介电损耗角正切是根据IEC 60250在1MHz的频率下确定的。
6.根据权利要求1所述的多层陶瓷射频混频器,其中,所述多层陶瓷部件包括第一侧面和第二侧面,所述第二侧面与所述第一侧面平行且与所述第一侧面相对,并且其中,所述第一端接部设置在所述第一侧面上,且所述第二端接部设置在所述第二侧面上。
7.根据权利要求6所述的多层陶瓷射频混频器,其中,所述多层陶瓷部件包括第三侧面,所述第三侧面与所述第一侧面垂直,所述多层陶瓷部件包括第四侧面,所述第四侧面与所述第三侧面平行且与所述第四侧面相对,并且其中,所述第三端接部设置在所述第三侧面上,且所述第四端接部设置在所述第四侧面上。
8.根据权利要求1所述的多层陶瓷射频混频器,其中,所述第一组电极包括一对电极,并且其中,所述第二组电极中的至少一个电极、以及所述第三组电极或所述第四组电极中的至少一个电极被布置在所述第一组电极的所述一对电极之间。
9.根据权利要求1所述的多层陶瓷射频混频器,其中,所述第一组电极包括一对电极,并且其中,所述第二组电极中的至少一个电极、所述第三组电极中的至少一个电极、以及所述第四组电极中的至少一个电极被布置在所述第一组电极的所述一对电极之间。
10.根据权利要求1所述的多层陶瓷射频混频器,其中,所述多个交错的电极以四个电极的重复堆叠模式进行交错,所述四个电极包括所述第一组电极、所述第二组电极、所述第三组电极、以及所述第四组电极中的每一个中的一个电极。
11.根据权利要求1所述的多层陶瓷射频混频器,其中,所述第一组电极中的电极数量与所述第三组电极中的电极数量的比例大于1。
12.根据权利要求1所述的多层陶瓷射频混频器,其中,所述第一组电极中的电极数量与所述第三组电极中的电极数量的比例小于1。
13.一种射频混频器系统,包括:
多层陶瓷部件,所述多层陶瓷部件包括:
第一端接部、第二端接部、第三端接部和第四端接部;
多个交错的电极,所述多个交错的电极包括:
与所述第一端接部连接的第一组电极,
与所述第二端接部连接的第二组电极,
与所述第三端接部连接的第三组电极,以及
与所述第四端接部连接的第四组电极;以及多个介电层,所述多个介电层设置在所述多个交错的电极中的各个电极之间;
第一信号源,所述第一信号源被配置为相对于所述多层陶瓷部件的所述第二端接部向所述第一端接部施加第一信号;以及
第二信号源,所述第二信号源被配置为向所述多层陶瓷部件的所述第三端接部施加第二信号,其中,所述多层陶瓷部件被配置为:在所述第四端接部处,基于所述第一信号和所述第二信号输出混合信号。
14.根据权利要求13所述的射频混频器系统,其中,所述多个介电层包括表现出约为10或更小的介电常数的介电材料,所述介电常数是根据IEC 60250在1MHz的频率下确定的。
15.根据权利要求13所述的射频混频器系统,其中,所述多个介电层包括表现出约为0.1或更小的介电损耗角正切的介质材料,所述介电损耗角正切是根据IEC 60250在1MHz的频率下所确定的。
16.根据权利要求13所述的射频混频器系统,其中,所述多个介电层不含包括一个或多个铁电基相的基础成分。
17.根据权利要求13所述的射频混频器系统,其中,所述多个介电层的介电常数的变化响应于施加到所述多个交错的电极的DC偏置电压而小于10%。
18.根据权利要求13所述的射频混频器系统,其中,所述第一组电极包括一对电极,并且其中,所述第二组电极中的至少一个电极、以及所述第三组电极或所述第四组电极中的至少一个电极被布置在所述第一组电极的所述一对电极之间。
19.根据权利要求13所述的射频混频器系统,其中,所述第一组电极包括一对电极,并且其中,所述第二组电极中的至少一个电极、所述第三组电极中的至少一个电极、以及所述第四组电极中的至少一个电极被布置在所述第一组电极的所述一对电极之间。
20.根据权利要求13所述的射频混频器系统,其中,所述多个交错的电极以四个电极的重复堆叠模式进行交错,所述四个电极包括所述第一组电极、所述第二组电极、所述第三组电极、以及所述第四组电极中的每一个中的一个电极。
21.根据权利要求13所述的射频混频器系统,其中,所述第一组电极中的电极数量与所述第三组电极中的电极数量的比例大于1。
22.根据权利要求13所述的射频混频器系统,其中,所述第一组电极中的电极数量与所述第三组电极中的电极数量的比例小于1。
23.根据权利要求13所述的射频混频器系统,其中,所述第一信号源或所述第二信号源中的至少一个包括本地振荡器。
24.根据权利要求13所述的射频混频器系统,其中,所述第一信号源被配置为向所述第一端接部施加所述第一信号,并且其中,所述多层陶瓷部件的所述第二端接部接地。
25.根据权利要求13所述的射频混频器系统,其中,所述多个介电层不含可调谐介电材料。
26.根据权利要求13所述的射频混频器系统,其中,所述多层陶瓷部件包括第一侧面和第二侧面,所述第二侧面与所述第一侧面平行且与所述第一侧面相对,并且其中,所述第一端接部设置在所述第一侧面上,且所述第二端接部设置在所述第二侧面上。
27.根据权利要求26所述的射频混频器系统,其中,所述多层陶瓷部件包括第三侧面,所述第三侧面与所述第一侧面垂直,所述多层陶瓷部件包括第四侧面,所述第四侧面与所述第三侧面平行且与所述第四侧面相对,并且其中,所述第三端接部设置在所述第三侧面上,且所述第四端接部设置在所述第四侧面上。
28.一种用于对信号进行混频的方法,包括:
相对于多层陶瓷部件的第二端接部向所述多层陶瓷部件的第一端接部施加第一信号,所述多层陶瓷部件包括:
第一端接部、第二端接部、第三端接部和第四端接部;
多个交错的电极,包括:
与所述第一端接部连接的第一组电极,
与所述第二端接部连接的第二组电极,
与所述第三端接部连接的第三组电极,以及
与所述第四端接部连接的第四组电极;以及多个介电层,所述多个介电层设置在所述多个交错的电极中的各个电极之间;
向所述多层陶瓷部件的第三端接部施加第二信号;以及
在所述多层陶瓷部件的第四端接部处,接收基于所述第一信号和所述第二信号的混合信号。
29.根据权利要求25所述的方法,其中,向所述多层陶瓷部件的所述第一端接部施加第一信号,包括:使用本地振荡器施加所述第一信号。
CN202180077918.4A 2020-11-18 2021-11-17 用于对射频信号进行混频的系统及方法 Pending CN116671002A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202063115189P 2020-11-18 2020-11-18
US63/115,189 2020-11-18
PCT/US2021/059617 WO2022108966A1 (en) 2020-11-18 2021-11-17 System and method for mixing radiofrequency signals

Publications (1)

Publication Number Publication Date
CN116671002A true CN116671002A (zh) 2023-08-29

Family

ID=81588011

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180077918.4A Pending CN116671002A (zh) 2020-11-18 2021-11-17 用于对射频信号进行混频的系统及方法

Country Status (6)

Country Link
US (1) US12081169B2 (zh)
JP (1) JP2024500291A (zh)
CN (1) CN116671002A (zh)
DE (1) DE112021006016T5 (zh)
TW (1) TW202226746A (zh)
WO (1) WO2022108966A1 (zh)

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5774801A (en) * 1995-08-23 1998-06-30 Ericsson Inc. High dynamic range mixer having low conversion loss, low local oscillator input power, and high dynamic range and a method for designing the same
KR20000039862A (ko) 1998-12-16 2000-07-05 이형도 더블 밸런스드 믹서의 제조방법
JP3680713B2 (ja) * 2000-07-21 2005-08-10 株式会社村田製作所 絶縁体磁器、セラミック多層基板、セラミック電子部品及び積層セラミック電子部品
JP2002187770A (ja) * 2000-12-15 2002-07-05 Toho Titanium Co Ltd 誘電体磁器組成物及びこれを用いた積層セラミックコンデンサ
EP1347475A4 (en) 2000-12-28 2009-07-15 Tdk Corp LAMINATED PCB AND METHOD FOR PRODUCING AN ELECTRONIC PART AND LAMINATED ELECTRONIC PART
US7054136B2 (en) * 2002-06-06 2006-05-30 Avx Corporation Controlled ESR low inductance multilayer ceramic capacitor
US7027795B2 (en) 2003-03-18 2006-04-11 Scientific Components Corporation Low temperature co-fired ceramic double balanced mixer
JP4271527B2 (ja) * 2003-07-24 2009-06-03 日本電波工業株式会社 表面実装型の水晶発振器
US7428137B2 (en) 2004-12-03 2008-09-23 Dowgiallo Jr Edward J High performance capacitor with high dielectric constant material
KR100809239B1 (ko) * 2006-12-29 2008-03-07 삼성전기주식회사 적층 커패시터 어레이
KR100925623B1 (ko) * 2007-08-31 2009-11-06 삼성전기주식회사 적층형 칩 커패시터 및 이를 구비한 회로기판 장치 및회로기판
US8076257B1 (en) * 2008-04-23 2011-12-13 MRA Laboratories, Inc High temperature ceramic dielectric composition and capacitors made from the composition
US8902565B2 (en) * 2010-05-26 2014-12-02 Kemet Electronics Corporation Electronic component termination and assembly by means of transient liquid phase sintering and polymer solder pastes
KR101983128B1 (ko) * 2011-12-19 2019-05-29 삼성전기주식회사 적층 세라믹 전자 부품
KR102061504B1 (ko) * 2013-04-22 2020-02-17 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR102083993B1 (ko) * 2013-10-31 2020-03-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
US10943741B2 (en) * 2017-10-02 2021-03-09 Avx Corporation High capacitance tunable multilayer capacitor and array

Also Published As

Publication number Publication date
DE112021006016T5 (de) 2023-11-09
US20220158587A1 (en) 2022-05-19
JP2024500291A (ja) 2024-01-09
US12081169B2 (en) 2024-09-03
WO2022108966A1 (en) 2022-05-27
TW202226746A (zh) 2022-07-01

Similar Documents

Publication Publication Date Title
US10903016B2 (en) Voltage tunable multilayer capacitor
KR101226157B1 (ko) 유전체 세라믹, 및 적층 세라믹 콘덴서
KR100606548B1 (ko) 유전체 세라믹 및 그 제조방법 그리고 적층 세라믹 커패시터
CN111433870B (zh) 高电容可调多层电容器和阵列
US5592134A (en) EMI filter with a ceramic material having a chemical reaction inhibiting component
US6385035B1 (en) Dielectric ceramic composition and monolithic ceramic component
KR101751177B1 (ko) 유전체 조성물 및 이를 포함하는 적층 세라믹 커패시터
US10840027B2 (en) High voltage tunable multilayer capacitor
EP1264320B1 (en) Dielectric, ceramic preparation, method of manufacturing a ceramic capacitor, use of a ceramic dielectric, and ceramic capacitor
CN113196428B (zh) 用于控制电压可调多层电容器的系统和方法
US12081169B2 (en) System and method for mixing radiofrequency signals
US6266230B1 (en) Multilayer ceramic capacitor
EP1480229B1 (en) Piezoelectric ceramic composition and piezoelectric ceramic device composed of same
KR20170078171A (ko) 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터
KR20000070662A (ko) 유전성 세라믹 조성물
JP2000082630A (ja) 積層セラミックコンデンサ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 40097052

Country of ref document: HK