KR102061508B1 - 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터 - Google Patents

유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터 Download PDF

Info

Publication number
KR102061508B1
KR102061508B1 KR1020130106682A KR20130106682A KR102061508B1 KR 102061508 B1 KR102061508 B1 KR 102061508B1 KR 1020130106682 A KR1020130106682 A KR 1020130106682A KR 20130106682 A KR20130106682 A KR 20130106682A KR 102061508 B1 KR102061508 B1 KR 102061508B1
Authority
KR
South Korea
Prior art keywords
dielectric
represented
ceramic composition
moles
dielectric ceramic
Prior art date
Application number
KR1020130106682A
Other languages
English (en)
Other versions
KR20150028057A (ko
Inventor
윤석현
윤대호
송석현
마사키 타카키
김두영
김상혁
임종봉
Original Assignee
삼성전기주식회사
성균관대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사, 성균관대학교 산학협력단 filed Critical 삼성전기주식회사
Priority to KR1020130106682A priority Critical patent/KR102061508B1/ko
Priority to JP2013241161A priority patent/JP6224435B2/ja
Priority to US14/095,634 priority patent/US9287045B2/en
Publication of KR20150028057A publication Critical patent/KR20150028057A/ko
Application granted granted Critical
Publication of KR102061508B1 publication Critical patent/KR102061508B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

본 발명은 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터에 관한 것으로, 본 발명에 따른 유전체 자기 조성물은 SrTiO3로 표시되는 제1 주성분 및 BiMO3로 표시되는 제2 주성분을 포함하는 xSrTiO3-(1-x)BiMO3로 표시되는 모재 분말(단, M은 Mg과 Ti로 구성됨)을 포함하며, 상기 x는 0.5≤x≤0.9을 만족하는 것을 특징으로 한다.

Description

유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터{DIELECTRIC CERAMIC COMPOSITION AND MULTILAYER CERAMIC CAPACITOR COMPRISING THE SAME}
본 발명은 직류(dc) 전계가 인가될 경우 유전율의 변화가 없는 고유전율 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터에 관한 것이다.
일반적으로 커패시터, 인덕터, 압전 소자, 바리스터, 또는 서미스터 등의 세라믹 재료를 사용하는 전자부품은 세라믹 재료로 이루어진 세라믹 본체, 본체 내부에 형성된 내부전극 및 상기 내부전극과 접속되도록 세라믹 본체 표면에 설치된 외부전극을 구비한다.
세라믹 전자부품 중 적층 세라믹 커패시터는 적층된 복수의 유전체층, 일 유전체층을 사이에 두고 대향 배치되는 내부전극, 상기 내부전극에 전기적으로 접속된 외부전극을 포함한다.
적층 세라믹 커패시터는 소형이면서 고용량이 보장되고, 실장이 용이하다는 장점으로 인하여 컴퓨터, PDA, 휴대폰 등의 이동 통신장치의 부품으로서 널리 사용되고 있다.
적층 세라믹 커패시터는 통상적으로 내부 전극용 페이스트와 유전체층용 페이스트를 시트법이나 인쇄법 등에 의해 적층하고 동시 소성하여 제조된다.
종래의 적층 세라믹 고용량 커패시터 등에 이용되는 유전체 재료는 티탄산바륨(BaTiO3)에 기초한 강유전체 재료로서 상온에서 높은 유전율을 가지면서 손실율(Dissipation Factor)이 비교적 작고 절연 저항 특성이 우수한 특징이 있다.
그러나, 상기 유전체 재료를 강유전체(Ferroelectric) 재료로 사용할 경우 입자 크기가 작아짐에 따라 유전율이 감소하고, 시간의 경과에 따른 유전율이 감소하는 에이징(Aging) 특성이 있으며, 직류(DC) 전계가 인가될 경우 유전율이 감소하는 특성이 있다.
또한, 환원성 분위기 중에서 소성하면, 상기 유전체층이 환원되어 반도체화되거나 절연 저항 (IR)이 낮아지는 문제가 있다.
실제 장치 회로에서 적층 세라믹 커패시터는 대부분 직류(DC) 전압이 인가된 환경에서 사용되고 있으므로 직류(DC) 전계에서 높은 용량을 구현하는 것이 필요하다.
또한, 고용량 적층 세라믹 커패시터의 개발이 진행됨에 따라 유전체층의 두께가 점점 얇아지고 단위 두께당 인가되는 직류(DC) 전계의 크기는 점점 커지는 실정이다.
따라서, 점점 커지는 직류(DC) 전계에 따른 유전율의 변화가 없는 상유전체(Paraelectric) 재료를 유전체 재료로 사용하는 시도가 있어 왔다.
상기 상유전체(Paraelectric) 재료는 강유전체(Ferroelectric) 재료에 비하여 입자 크기에 따른 유전율 변화가 없으며, 시간의 경과에 따른 유전율이 감소하는 에이징(Aging) 특성이 없으며, 직류(DC) 전계가 인가될 경우 유전율의 변화도 없는 특성이 있다.
그러나, 상유전체(Paraelectric) 재료는 강유전체(Ferroelectric) 재료에 비하여 유전율이 낮다는 문제가 있어 그 적용에 한계가 있는 실정이다.
따라서, 직류(DC) 전계에서 높은 용량을 구현하기 위해 직류(DC) 전계가 인가될 경우 유전율의 변화가 없는 상유전체(Paraelectric) 재료로서 유전율이 높은 재료가 필요한 실정이다.
한국공개특허공보 1999-0075846
본 발명은 직류(dc) 전계가 인가될 경우 유전율의 변화가 없는 고유전율 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터에 관한 것이다.
본 발명의 일 실시 형태는 SrTiO3로 표시되는 제1 주성분 및 BiMO3로 표시되는 제2 주성분을 포함하는 xSrTiO3-(1-x)BiMO3로 표시되는 모재 분말(단, M은 Mg과 Ti로 구성됨)을 포함하며, 상기 x는 0.5≤x≤0.9을 만족하는 유전체 자기 조성물을 제공한다.
상기 M은 Mg0 .5Ti0 .5로 표시될 수 있다.
상기 유전체 자기 조성물은 상기 모재 분말 100 몰에 대하여, Mn, V, Cr, Fe, Ni, Co, Cu 및 Zn 중 적어도 하나를 포함하는 산화물 또는 탄산염인 0.5 내지 3.0 몰의 제1 부성분을 더 포함할 수 있다.
상기 유전체 자기 조성물은 상기 모재 분말 100 몰에 대하여, Si를 포함하는 산화물 또는 Si를 포함하는 글라스(Glass) 화합물인 0.5 내지 3.0 몰의 제2 부성분을 더 포함할 수 있다.
상기 유전체 자기 조성물의 상온 유전율은 1000 이상일 수 있다.
본 발명의 다른 실시형태는 유전체층과 제1 및 제2 내부전극이 교대로 적층된 세라믹 본체; 및 상기 세라믹 본체의 양 단부에 형성되며, 상기 제1 및 제2 내부전극과 전기적으로 연결되는 제1 및 제2 외부전극;을 포함하고, 상기 유전체층은 SrTiO3로 표시되는 제1 주성분 및 BiMO3로 표시되는 제2 주성분을 포함하는 xSrTiO3-(1-x)BiMO3로 표시되는 모재 분말(단, M은 Mg과 Ti로 구성됨)을 포함하며, 상기 x는 0.5≤x≤0.9을 만족하는 유전체 자기 조성물을 포함하는 적층 세라믹 커패시터를 제공한다.
상기 M은 Mg0.5Ti0.5로 표시될 수 있다.
상기 유전체 자기 조성물은 상기 모재 분말 100 몰에 대하여, Mn, V, Cr, Fe, Ni, Co, Cu 및 Zn 중 적어도 하나를 포함하는 산화물 또는 탄산염인 0.5 내지 3.0 몰의 제1 부성분을 더 포함할 수 있다.
상기 유전체 자기 조성물은 상기 모재 분말 100 몰에 대하여, Si를 포함하는 산화물 또는 Si를 포함하는 글라스(Glass) 화합물인 0.5 내지 3.0 몰의 제2 부성분을 더 포함할 수 있다.
상기 유전체 자기 조성물의 상온 유전율은 1000 이상일 수 있다.
본 발명의 또 다른 실시형태는 유전체층과 제1 및 제2 내부전극이 교대로 적층된 세라믹 본체; 및 상기 세라믹 본체의 양 단부에 형성되며, 상기 제1 및 제2 내부전극과 전기적으로 연결되는 제1 및 제2 외부전극;을 포함하고, 상기 유전체층은 상온 유전율이 1000 이상이며, DC 전계가 0V 에서 5V/μm로 변할 때, 유전 상수(εr) 변화율이 10% 이하를 만족하는 유전체 자기 조성물을 포함하는 적층 세라믹 커패시터를 제공한다.
상기 유전체 자기 조성물은 SrTiO3로 표시되는 제1 주성분 및 BiMO3로 표시되는 제2 주성분을 포함하는 xSrTiO3-(1-x)BiMO3로 표시되는 모재 분말(단, M은 Mg과 Ti로 구성됨)을 포함하며, 상기 x는 0.5≤x≤0.9을 만족할 수 있다.
상기 M은 Mg0 .5Ti0 .5로 표시될 수 있다.
상기 유전체 자기 조성물은 상기 모재 분말 100 몰에 대하여, Mn, V, Cr, Fe, Ni, Co, Cu 및 Zn 중 적어도 하나를 포함하는 산화물 또는 탄산염인 0.5 내지 3.0 몰의 제1 부성분을 더 포함할 수 있다.
상기 유전체 자기 조성물은 상기 모재 분말 100 몰에 대하여, Si를 포함하는 산화물 또는 Si를 포함하는 글라스(Glass) 화합물인 0.5 내지 3.0 몰의 제2 부성분을 더 포함할 수 있다.
상기 제1 및 제2 내부전극은 팔라듐(Pd) 또는 팔라듐(Pd) 합금을 포함할 수 있다.
본 발명에 따른 유전체 자기 조성물은 상온에서 유전율이 1000 이상인 고유전율을 확보할 수 있다.
또한, 본 발명에 따른 유전체 자기 조성물을 이용한 적층 세라믹 커패시터는 DC-bias 특성이 우수한, 즉 직류(DC) 전계가 인가될 경우 유전율의 변화가 없어 용량 감소가 없으므로 고용량 특성을 구현할 수 있다.
도 1은 본 발명의 실시예 및 비교예에 따른 DC-Bias 대비 유전 상수(εT) 변화를 나타내는 그래프이다.
도 2는 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터를 나타내는 개략적인 사시도이다.
도 3은 도 2의 A-A'를 따라 취한 적층 세라믹 커패시터를 나타내는 개략적인 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다.
그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
본 발명은 유전체 자기 조성물에 관한 것으로, 유전체 자기 조성물을 포함하는 전자부품은 커패시터, 인덕터, 압전체 소자, 바리스터, 또는 서미스터 등이 있으며, 이하에서는 유전체 자기 조성물 및 전자부품의 일례로서 적층 세라믹 커패시터에 관하여 설명한다.
본 발명의 일 실시 형태에 따른 유전체 자기 조성물은 SrTiO3로 표시되는 제1 주성분 및 BiMO3로 표시되는 제2 주성분을 포함하는 xSrTiO3-(1-x)BiMO3로 표시되는 모재 분말(단, M은 Mg과 Ti로 구성됨)을 포함하며, 상기 x는 0.5≤x≤0.9을 만족할 수 있다.
본 발명에 따른 유전체 자기 조성물은 상온에서 유전율이 1000 이상인 고유전율을 확보할 수 있다.
또한, 본 발명에 따른 유전체 자기 조성물을 이용한 적층 세라믹 커패시터는 dc-bias 특성이 우수한, 즉 직류(dc) 전계가 인가될 경우 유전율의 변화가 없어 용량 감소가 없으므로 고용량 특성을 구현할 수 있다.
이하, 본 발명의 일 실시형태에 따른 유전체 자기 조성물의 각 성분을 보다 구체적으로 설명하도록 한다.
a) 모재 분말
본 발명의 일 실시형태에 따른 유전체 자기 조성물은 SrTiO3로 표시되는 제1 주성분 및 BiMO3로 표시되는 제2 주성분을 포함하는 xSrTiO3-(1-x)BiMO3로 표시되는 모재 분말(단, M은 Mg과 Ti로 구성됨)을 포함할 수 있다.
상기 식에서, x는 0.5≤x≤0.9을 만족할 수 있다.
상기 제1 주성분은 SrTiO3로 표시될 수 있으며, 상기 SrTiO3는 큐리 온도(Tc)가 매우 낮은 상유전체 재료일 수 있다.
또한, 상기 제2 주성분은 BiMO3로 표시될 수 있으며, 상기 M은 Mg과 Ti로 구성될 수 있다.
상기 M은 Mg0 .5Ti0 .5로 표시될 수 있으며, 따라서 상기 제2 주성분은 Bi(Mg0.5Ti0.5)O3로 표시될 수 있다.
상기 Bi(Mg0 .5Ti0 .5)O3는 큐리 온도(Tc)가 매우 높은 강유전체 재료일 수 있다.
즉, 본 발명의 일 실시형태에 따른 유전체 자기 조성물의 모재 분말은 큐리 온도가 매우 낮은 상유전체 재료와 큐리 온도가 매우 높은 강유전체 재료를 일정 비율로 혼합한 형태일 수 있다.
상기와 같이 일정 비율로 상유전체와 강유전체 재료를 혼합하여 모재 분말을 제작함으로써 상온 유전율이 매우 높으며, dc-bias 특성이 우수할 수 있다.
본 발명의 일 실시형태에 따른 유전체 자기 조성물은 상온 유전율이 1000 이상일 수 있다.
또한, 상기 유전체 자기 조성물의 모재 분말은 상술한 상유전체 재료와 강유전체 재료를 혼합한 형태 외에도 고용된 형태일 수도 있다.
상기 모재 분말이 상유전체 재료와 강유전체 재료의 고용된 형태일 경우에는 상기 모재 분말은 단일상 형태일 수 있으며, 유전율, dc-bias 특성, 정전용량 변화율(temperature coefficient of capacitance, TCC) 및 손실율 등의 특성이 두 재료가 혼합된 형태보다 우수할 수 있다.
상기 모재 분말은 xSrTiO3-(1-x)BiMO3로 표시될 수 있으며, 상기 x가 0.5≤x≤0.9을 만족하도록 조절함으로써, 상온 유전율이 매우 높으며, dc-bias 특성이 우수할 수 있다.
즉, 상기 모재 분말은 큐리 온도(Tc)가 매우 낮은 상유전체 재료인 SrTiO3를 0.5 내지 0.9몰로 포함함으로써, 상기의 특성을 얻을 수 있다.
상기 x가 0.5 미만이면 상온 유전율이 낮아지며, 손실율(Dissipation Factor, DF)이 높아지는 문제가 있다.
한편, x가 0.9를 초과하면 상온 유전율이 낮아지며, dc-bias 특성이 나빠질 수 있다.
상기 모재 분말은 특별히 제한되는 것은 아니나, 분말의 평균 입경은 1000 nm 이하일 수 있다.
b)제1 부성분
본 발명의 일 실시형태에 따르면, 상기 유전체 자기 조성물은 제1 부성분으로서, Mn, V, Cr, Fe, Ni, Co, Cu 및 Zn 중 적어도 하나 이상을 포함하는 산화물 혹은 탄산염을 더 포함할 수 있다.
상기 제1 부성분으로서, Mn, V, Cr, Fe, Ni, Co, Cu 및 Zn 중 적어도 하나 이상을 포함하는 산화물 혹은 탄산염은 상기 모재 분말 100 몰에 대하여, 0.5 내지 3.0 몰의 함량으로 포함될 수 있다.
상기 제1 부성분은 유전체 자기 조성물이 적용된 적층 세라믹 커패시터의 소성 온도 저하 및 고온 내전압 특성을 향상시키는 역할을 한다.
상기 제1 부성분의 함량 및 후술하는 제2 부성분의 함량은 모재 분말 100 몰에 대하여 포함되는 양으로서, 특히 각 부성분이 포함하는 금속 이온의 몰 수로 정의될 수 있다.
상기 제1 부성분의 함량이 0.5 몰 미만이면 소성 온도가 높아지고 고온 내전압 특성이 다소 저하될 수 있다.
상기 제1 부성분의 함량이 3.0 몰을 초과하는 경우에는 고온 내전압 특성 및 상온 비저항이 저하될 수 있다.
특히, 본 발명의 일 실시형태에 따른 유전체 자기 조성물은 0.5 내지 3.0 몰의 함량을 갖는 제1 부성분을 더 포함할 수 있으며, 이로 인하여 저온 소성이 가능하며 높은 고온 내전압 특성을 얻을 수 있다.
c)제2 부성분
본 발명의 일 실시형태에 따르면, 상기 유전체 자기 조성물은 제2 부성분으로서, Si를 포함하는 산화물 또는 Si를 포함하는 글라스(Glass) 화합물을 포함할 수 있다.
상기 유전체 자기 조성물은 상기 모재 분말 100 몰에 대하여, Si를 포함하는 산화물 또는 Si를 포함하는 글라스(Glass) 화합물인 0.5 내지 3.0 몰의 제2 부성분을 더 포함할 수 있다.
상기 제2 부성분으로서, Si를 포함하는 산화물 또는 Si를 포함하는 글라스(Glass) 화합물은 상기 모재 분말 100 몰에 대하여, 0.5 내지 3.0 몰의 함량으로 포함될 수 있다.
상기 제2 부성분은 유전체 자기 조성물이 적용된 적층 세라믹 커패시터의 소성 온도 저하 및 고온 내전압 특성을 향상시키는 역할을 한다.
상기 제2 부성분의 함량이 0.5 몰 미만이면 소성 온도가 높아질 수 있다.
상기 제2 부성분의 함량이 3.0 몰을 초과하는 경우에는 고온 내전압 특성이 저하될 수 있다.
특히, 본 발명의 일 실시형태에 따른 유전체 자기 조성물은 0.5 내지 3.0 몰의 함량을 갖는 제2 부성분을 더 포함할 수 있으며, 이로 인하여 저온 소성이 가능하며 높은 고온 내전압 특성을 얻을 수 있다.
도 1은 본 발명의 실시예 및 비교예에 따른 DC-Bias 대비 유전 상수(εr) 변화를 나타내는 그래프이다.
도 1을 참조하면, 본 발명의 실시예인 유전체 자기 조성물을 적용한 적층 세라믹 커패시터는 DC 전압 인가시 DC 전압이 0V에서 10V/μm로 증가함에 따라 유전율이 변화가 없음을 알 수 있다.
반면, 강유전체 재료인 상용 X5R 유전체 재료를 적용한 비교예(후술하는 시료 28번임)인 적층 세라믹 커패시터의 경우에는 DC 전압 인가시 DC 전압이 0V에서 10V/μm로 증가함에 따라 유전율이 급격히 감소함을 알 수 있다.
따라서, 본 발명의 일 실시형태에 따른 유전체 자기 조성물을 적용한 적층 세라믹 커패시터의 경우에는 DC-bias 특성이 우수한, 즉 직류(DC) 전계가 인가될 경우 유전율의 변화가 없어 용량 감소가 없으므로 고용량 특성을 구현할 수 있다.
도 2는 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터(100)를 나타내는 개략적인 사시도이고, 도 3은 도 2의 A-A'를 따라 취한 적층 세라믹 커패시터(100)를 나타내는 개략적인 단면도이다.
도 2 및 도 3을 참조하면, 본 발명의 다른 실시예에 따른 적층 세라믹 커패시터(100)는 유전체층(111)과 제1 및 제2 내부 전극(121, 122)이 교대로 적층된 세라믹 본체(110)를 가진다. 세라믹 본체(110)의 양 단부에는 세라믹 본체(110)의 내부에 교대로 배치된 제1 및 제2 내부 전극(121, 122)과 각각 도통하는 제1 및 제2 외부 전극(131, 132)이 형성되어 있다.
세라믹 본체(110)의 형상에 특별히 제한은 없지만, 일반적으로 직방체 형상일 수 있다. 또한, 그 치수도 특별히 제한은 없고, 용도에 따라 적절한 치수로 할 수 있고, 예를 들면 (0.6∼5.6mm)×(0.3∼5.0mm)×(0.3∼1.9mm)일 수 있다.
유전체층(111)의 두께는 커패시터의 용량 설계에 맞추어 임의로 변경할 수 있는데, 본 발명의 일 실시예에서 소성 후 유전체층의 두께는 1층당 바람직하게는 0.2㎛ 이상일 수 있다.
너무 얇은 두께의 유전체층은 한층 내에 존재하는 결정립 수가 작아 신뢰성에 나쁜 영향을 미치기 때문에 유전체층의 두께는 0.2 ㎛ 이상일 수 있다.
제1 및 제2 내부 전극(121, 122)은 각 단면이 세라믹 본체(110)의 대향하는 양 단부의 표면에 교대로 노출되도록 적층되어 있다.
상기 제1 및 제2 외부 전극(131, 132)은 세라믹 본체(110)의 양 단부에 형성되고, 교대로 배치된 제1 및 제2 내부 전극(121, 122)의 노출 단면에 전기적으로 연결되어 커패시터 회로를 구성한다.
상기 제1 및 제2 내부 전극(121, 122)에 함유되는 도전성 재료는 특별히 한정되지 않지만, 본 발명의 일 실시형태에 따른 유전체층의 구성 재료가 상유전체 재료와 강유전체 재료의 혼합 또는 고용된 형태를 가지므로, 귀금속을 이용할 수 있다.
상기 도전성 재료로서 이용하는 귀금속으로는 팔라듐(Pd) 또는 팔라듐(Pd) 합금일 수 있다.
팔라듐(Pd) 합금으로는, 망간(Mn), 크롬(Cr), 코발트(Co) 및 알루미늄(Al)에서 선택되는 1종 이상의 원소와 팔라듐(Pd)의 합금일 수 있고, 합금 중의 팔라듐(Pd) 함유량은 95중량% 이상일 수 있다.
상기 도전성 재료로서 이용하는 귀금속으로는 은(Ag) 또는 은(Ag) 합금일 수도 있다.
상기 제1 및 제2 내부 전극(121, 122)의 두께는 용도 등에 따라 적절히 결정할 수 있으며 특별히 제한되는 것은 아니나, 예를 들면 0.1 내지 5㎛ 또는 0.1∼2.5㎛일 수 있다.
상기 제1 및 제2 외부 전극(131, 132)에 함유되는 도전성 재료는 특별히 한정되지 않지만, 니켈(Ni), 구리(Cu), 또는 이들 합금을 이용할 수 있다.
상기 제1 및 제2 외부 전극(131, 132)의 두께는 용도 등에 따라 적절히 결정할 수 있으며 특별히 제한되는 것은 아니나, 예를 들면 10 내지 50㎛ 일 수 있다.
상기 세라믹 본체(110)를 구성하는 유전체층(111)은 본 발명의 일 실시형태에 따른 유전체 자기 조성물을 포함할 수 있다.
본 발명의 일 실시 형태에 따른 유전체 자기 조성물은 SrTiO3로 표시되는 제1 주성분 및 BiMO3로 표시되는 제2 주성분을 포함하는 xSrTiO3-(1-x)BiMO3로 표시되는 모재 분말(단, M은 Mg과 Ti로 구성됨)을 포함하며, 상기 x는 0.5≤x≤0.9을 만족할 수 있다.
상기 유전체 자기 조성물에 대한 구체적인 설명은 상술한 본 발명의 일 실시형태에 따른 유전체 자기 조성물의 특징과 동일하므로 여기서는 생략하도록 한다.
본 발명의 또 다른 실시형태에 따른 적층 세라믹 커패시터(100)는 유전체층(111)과 제1 및 제2 내부전극(121, 122)이 교대로 적층된 세라믹 본체(110); 및 상기 세라믹 본체(110)의 양 단부에 형성되며, 상기 제1 및 제2 내부전극(121, 122)과 전기적으로 연결되는 제1 및 제2 외부전극(131,132);을 포함하고, 상기 유전체층(111)은 상온 유전율이 1000 이상이며, DC 전계가 0V 에서 5V/μm로 변할 때, 유전 상수(εr) 변화율이 10% 이하를 만족하는 유전체 자기 조성물을 포함할 수 있다.
본 발명의 다른 실시형태에 따르면, 상기 유전체층(111)은 상온 유전율이 1000 이상이며, DC 전계가 0V 에서 5V/μm로 변할 때, 유전 상수(εr) 변화율이 10% 이하를 만족하는 유전체 자기 조성물을 포함함으로써, 직류(DC) 전계가 인가될 경우 유전율의 변화가 없어 용량 감소가 없으므로 고용량 특성을 구현할 수 있다.
상기 유전체 자기 조성물은 SrTiO3로 표시되는 제1 주성분 및 BiMO3로 표시되는 제2 주성분을 포함하는 xSrTiO3-(1-x)BiMO3로 표시되는 모재 분말(단, M은 Mg과 Ti로 구성됨)을 포함하며, 상기 x는 0.5≤x≤0.9을 만족할 수 있다.
그 외의 특징은 상술한 본 발명의 일 실시형태에 따른 유전체 자기 조성물 및 적층 세라믹 커패시터의 특징과 동일하므로 여기서는 생략하도록 한다.
이하, 실시예 및 비교예를 통하여 본 발명을 더욱 상세히 설명하지만, 이는 발명의 구체적인 이해를 돕기 위한 것으로 본 발명의 범위가 실시예에 의해 한정되는 것은 아니다.
원료 분말은 xSrTiO3-(1-x)Bi(Mg0 .5Ti0 .5)O3 을 주성분으로 하며, 상기 분말은 하기와 같이 LPP(Liquid Phase Precursor)법을 적용하여 제작하였다.
출발 원료는 Sr(NO3)H2O, TiCl3, Bi(NO3)5H2O, Mg(NO3)2이며, 하기 표 1에 기재된 조성비에 맞게 이들을 수용액에 용해시켰다.
이 수용액들을 셀룰로오즈(Cellulose) 파우더에 함침시키고, 이를 공기 중 700 ~ 900 ℃의 온도 범위에서 하소하여 평균 입자 크기가 170 nm인 원료 분말을 제작하였다.
상기 원료분말을 지르코니아 볼을 혼합/분산 메디아로 사용하고 에탄올/톨루엔과 분산제 및 바인더를 혼합 후, 20 시간 동안 볼밀링하여 슬러리를 제조하였다.
제조된 슬러리를 소형 닥터 블레이드(doctor blade) 방식의 코터(coater)를 이용하여 약 2.0 ㎛ 내지 3.5 ㎛의 두께를 갖는 시트로 성형하였다.
상기 약 2.0㎛의 두께를 갖는 시트에 팔라듐(Pd) 내부전극을 인쇄하였다.
상하 커버층으로는 10 내지 13㎛의 두께를 갖는 성형 시트로 25층으로 적층하였고, 약 2.0㎛의 두께를 갖는 내부전극이 인쇄된 시트를 적층하여 액티브 층을 제작하여 바를 제조하였다.
압착바는 절단기를 이용하여 3216 크기의 칩으로 절단하였다.  
제작이 완료된 칩을 가소한 뒤에 대기 중에서 1150 ~ 1300 ℃ 의 온도에서 2 시간 소성하였다.
소성된 칩은 터미네이션 공정을 거친 후, 24hr 방치 후, 측정하였다.
비교예인 시료 28의 경우는 티탄산바륨(BaTiO3) 분말 및 상용 X5R 특성을 구현하는 첨가제 분말을 사용하여 유전체층을 제작하고, 내부전극으로서 니켈(Ni)을 적용하여 환원 분위기에서 소성한 것을 제외하고는 상기 실시예와 동일한 규격의 적층 세라믹 커패시터를 제작하였다.


모재 각 성분의 몰 비율
모재 100 몰 당 각 부성분의 몰 수
제1 주성분 제2 주성분 제1 부성분 제2 부성분
SrTiO3 Bi(Mg0 .5Ti0 .5)O3 MnO2 SiO2
*1 0.950 0.050 0.50 0.50
2 0.900 0.100 0.50 0.50
3 0.850 0.150 0.50 0.50
4 0.800 0.200 0.50 0.50
5 0.750 0.250 0.50 0.50
6 0.700 0.300 0.50 0.50
7 0.650 0.350 0.50 0.50
8 0.600 0.400 0.50 0.50
9 0.550 0.450 0.50 0.50
10 0.500 0.500 0.50 0.50
*11 0.450 0.550 0.50 0.50
*12 0.400 0.600 0.50 0.50
*13 0.350 0.650 0.50 0.50
*14 0.300 0.400 0.50 0.50
*15 0.250 0.750 0.50 0.50
*16 0.650 0.350 0.00 0.00
17 0.650 0.350 0.50 0.00
18 0.650 0.350 1.00 0.00
19 0.650 0.350 2.00 0.00
20 0.650 0.350 3.00 0.00
21 0.650 0.350 0.00 0.50
22 0.650 0.350 0.00 1.00
23 0.650 0.350 0.00 2.00
24 0.650 0.350 0.00 3.00
25 0.650 0.350 1.00 1.00
26 0.650 0.350 2.00 2.00
27 0.650 0.350 3.00 3.00
*28 100BaTiO3 - Y2O3: 0.8, MgCO3: 1.0, BaCO3: 0.4, SiO2: 1.25, Al2O3: 0.1, MnO2: 0.05, V2O5: 0.05
* : 비교예
하기 표 2에서는 상기 표 1에서의 각 실시예 및 비교예에 대하여 소성 온도, 상온 유전율, 손실율(DF), DC-bias 대비 유전율의 변화 및 고온 내전압을 나타내고 있다.
각 부성분의 함량은 모재 100 몰 당 몰 수로 표시하였으며, 상온 유전율 및 손실율(DF)은 LCR 미터(meter)를 이용하여 0.5 V/μm, 1 kHz 조건에서 측정한 용량값을 기준으로 환산한 수치이다.
또한, DC-bias 대비 유전율의 변화는 DC-bias 8V/μm의 조건에서 유전상수를 측정한 값을 의미한다.
또한, 고온 내전압 특성은 150℃에서 5 V/μm를 10분간 인가하고 이 전압 스텝을 계속 증가시키면서 측정할 때, 절연 저항이 105Ω 이상을 견디는 전압을 의미한다.
시료 소성온도(℃) 상온 유전율 DF
(%)
유전율 at DC-bias
(8V/μm)
고온 내전압
(V)
*1 1250.0 814.0 0.872 789.6 80
2 1250.0 1126.7 0.688 1070.4 80
3 1250.0 1153.7 0.586 1096.0 80
4 1250.0 1052.0 0.420 1001.2 75
5 1250.0 1120.2 0.433 1080.4 75
6 1250.0 1123.5 0.553 1078.5 75
7 1250.0 1134.1 0.770 1077.4 75
8 1250.0 1253.4 1.567 1077.9 75
9 1250.0 1020.0 2.430 971.8 70
10 1250.0 1048.0 3.020 989.4 70
*11 1250.0 878.6 6.664 664.3 60
*12 1250.0 992.2 7.475 694.5 60
*13 1250.0 866.1 8.426 519.7 55
*14 1250.0 571.8 9.567 257.3 55
*15 1250.0 879.6 9.637 351.8 50
*16 1300.0 1167.4 0.770 1109.0 60
17 1280.0 1128.5 0.750 1072.1 75
18 1250.0 1123.4 0.740 1067.2 80
19 1250.0 1120.2 0.640 1064.2 80
20 1250.0 1118.4 0.520 1062.5 75
21 1250.0 1166.9 0.710 1108.6 60
22 1230.0 1164.2 0.700 1106.0 60
23 1230.0 1153.7 0.680 1096.0 55
24 1230.0 1149.5 0.690 1092.0 50
25 1200.0 1130.4 0.650 1073.9 80
26 1200.0 1128.8 0.640 1072.4 80
27 1200.0 1126.7 0.520 1070.4 70
*28 1200.0 4352.0 5.64 957.4 60
*: 비교예
상기 표 2를 참조하면, 비교예인 시료 1은 모재 분말의 제1 주성분 몰비가 0.90을 초과하는 경우로서, 상온 유전율이 낮으며, DC-bias 특성이 저하되는 것을 알 수 있다.
비교예인 시료 11 내지 15는 모재 분말의 제1 주성분 몰비가 0.50 미만인 경우로서, 상온 유전율이 낮으며, 손실율(Dissipation Factor, DF)이 높은 것을 알 수 있다.
비교예인 시료 16의 경우는 모재 분말의 제1 주성분 및 제2 주성분의 몰비가 본 발명의 수치범위를 만족하여, 상온 유전율, 손실율 및 DC-bias 특성이 모두 우수하나, 제1 및 제2 부성분이 첨가되지 않아 그 함량이 본 발명의 수치 범위를 벗어나서 소성 온도가 높아짐을 알 수 있다.
한편, 비교예인 시료 28은 본 발명의 유전체 자기 조성물이 아닌 상용 X5R 특성을 구현하는 유전체를 적용한 니켈-적층 세라믹 커패시터인 경우로서, 상온 유전율은 높으나 DC-bias 특성이 저하되는 것을 알 수 있다.
반면, 실시예인 시료 2 내지 10 및 17 내지 27의 경우에는 모재 분말의 제1 주성분 및 제2 주성분의 몰비가 본 발명의 수치범위를 만족하며, 제1 부성분과 제2 부성분의 함량도 모두 본 발명의 수치 범위를 만족하는 경우로서, 상온 유전율, 손실율 및 DC-bias 특성 및 고온 내전압 특성이 모두 우수하며, 소성 온도도 낮은 것을 알 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정된다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이며, 이 또한 첨부된 청구범위에 기재된 기술적 사상에 속한다 할 것이다.
100: 적층 세라믹 커패시터 110: 세라믹 본체
111: 유전체층 121, 122: 제1 및 제2 내부전극
131, 132: 제1 및 제2 외부전극

Claims (16)

  1. SrTiO3로 표시되는 제1 주성분 및 BiMO3로 표시되는 제2 주성분을 포함하는 xSrTiO3-(1-x)BiMO3로 표시되는 모재 분말(단, M은 Mg과 Ti로 구성됨)을 포함하며, 상기 x는 0.5≤x≤0.9을 만족하며, 상기 M은 Mg0.5Ti0.5로 표시되는 유전체 자기 조성물.
  2. 삭제
  3. 제1항에 있어서,
    상기 유전체 자기 조성물은 상기 모재 분말 100 몰에 대하여, Mn, V, Cr, Fe, Ni, Co, Cu 및 Zn 중 적어도 하나를 포함하는 산화물 또는 탄산염인 0.5 내지 3.0 몰의 제1 부성분을 더 포함하는 유전체 자기 조성물.
  4. 제1항에 있어서,
    상기 유전체 자기 조성물은 상기 모재 분말 100 몰에 대하여, Si를 포함하는 산화물 또는 Si를 포함하는 글라스(Glass) 화합물인 0.5 내지 3.0 몰의 제2 부성분을 더 포함하는 유전체 자기 조성물.
  5. 제1항에 있어서,
    상기 유전체 자기 조성물의 상온 유전율은 1000 이상인 유전체 자기 조성물.
  6. 유전체층과 제1 및 제2 내부전극이 교대로 적층된 세라믹 본체; 및
    상기 세라믹 본체의 양 단부에 형성되며, 상기 제1 및 제2 내부전극과 전기적으로 연결되는 제1 및 제2 외부전극;을 포함하고,
    상기 유전체층은 SrTiO3로 표시되는 제1 주성분 및 BiMO3로 표시되는 제2 주성분을 포함하는 xSrTiO3-(1-x)BiMO3로 표시되는 모재 분말(단, M은 Mg과 Ti로 구성됨)을 포함하며, 상기 x는 0.5≤x≤0.9을 만족하며, 상기 M은 Mg0.5Ti0.5로 표시되는 유전체 자기 조성물을 포함하는 적층 세라믹 커패시터.
  7. 삭제
  8. 제6항에 있어서,
    상기 유전체 자기 조성물은 상기 모재 분말 100 몰에 대하여, Mn, V, Cr, Fe, Ni, Co, Cu 및 Zn 중 적어도 하나를 포함하는 산화물 또는 탄산염인 0.5 내지 3.0 몰의 제1 부성분을 더 포함하는 적층 세라믹 커패시터.
  9. 제6항에 있어서,
    상기 유전체 자기 조성물은 상기 모재 분말 100 몰에 대하여, Si를 포함하는 산화물 또는 Si를 포함하는 글라스(Glass) 화합물인 0.5 내지 3.0 몰의 제2 부성분을 더 포함하는 적층 세라믹 커패시터.
  10. 제6항에 있어서,
    상기 유전체 자기 조성물의 상온 유전율은 1000 이상인 적층 세라믹 커패시터.
  11. 유전체층과 제1 및 제2 내부전극이 교대로 적층된 세라믹 본체; 및
    상기 세라믹 본체의 양 단부에 형성되며, 상기 제1 및 제2 내부전극과 전기적으로 연결되는 제1 및 제2 외부전극;을 포함하고,
    상기 유전체층은 상온 유전율이 1000 이상이며, DC 전계가 0V 에서 5V/μm로 변할 때, 유전 상수(εr) 변화율이 10% 이하를 만족하는 유전체 자기 조성물을 포함하고, 상기 유전체 자기 조성물은 SrTiO3로 표시되는 제1 주성분 및 BiMO3로 표시되는 제2 주성분을 포함하는 xSrTiO3-(1-x)BiMO3로 표시되는 모재 분말(단, M은 Mg과 Ti로 구성됨)을 포함하며, 상기 x는 0.5≤x≤0.9을 만족하며, 상기 M은 Mg0.5Ti0.5로 표시되는 적층 세라믹 커패시터.
  12. 삭제
  13. 삭제
  14. 제11항에 있어서,
    상기 유전체 자기 조성물은 상기 모재 분말 100 몰에 대하여, Mn, V, Cr, Fe, Ni, Co, Cu 및 Zn 중 적어도 하나를 포함하는 산화물 또는 탄산염인 0.5 내지 3.0 몰의 제1 부성분을 더 포함하는 적층 세라믹 커패시터.
  15. 제11항에 있어서,
    상기 유전체 자기 조성물은 상기 모재 분말 100 몰에 대하여, Si를 포함하는 산화물 또는 Si를 포함하는 글라스(Glass) 화합물인 0.5 내지 3.0 몰의 제2 부성분을 더 포함하는 적층 세라믹 커패시터.
  16. 제11항에 있어서,
    상기 제1 및 제2 내부전극은 팔라듐(Pd) 또는 팔라듐(Pd) 합금을 포함하는 적층 세라믹 커패시터.
KR1020130106682A 2013-09-05 2013-09-05 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터 KR102061508B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130106682A KR102061508B1 (ko) 2013-09-05 2013-09-05 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터
JP2013241161A JP6224435B2 (ja) 2013-09-05 2013-11-21 誘電体磁器組成物及びそれを含む積層セラミックキャパシタ
US14/095,634 US9287045B2 (en) 2013-09-05 2013-12-03 Dielectric ceramic composition and multilayer ceramic capacitor including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130106682A KR102061508B1 (ko) 2013-09-05 2013-09-05 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터

Publications (2)

Publication Number Publication Date
KR20150028057A KR20150028057A (ko) 2015-03-13
KR102061508B1 true KR102061508B1 (ko) 2020-01-02

Family

ID=52582918

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130106682A KR102061508B1 (ko) 2013-09-05 2013-09-05 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터

Country Status (3)

Country Link
US (1) US9287045B2 (ko)
JP (1) JP6224435B2 (ko)
KR (1) KR102061508B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015137194A (ja) * 2014-01-21 2015-07-30 エプコス アクチエンゲゼルシャフトEpcos Ag 誘電体磁器組成物、誘電体素子、電子部品および積層電子部品
KR20200137820A (ko) 2019-05-31 2020-12-09 삼성전기주식회사 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 전자부품
KR20210151451A (ko) 2020-06-05 2021-12-14 삼성전기주식회사 유전체 및 이를 포함하는 적층 세라믹 전자부품

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5329038B2 (ko) * 1972-09-29 1978-08-18
JPS5520609B2 (ko) * 1973-10-23 1980-06-04
US4228482A (en) * 1976-07-07 1980-10-14 E. I. Du Pont De Nemours And Company Multilayer ceramic capacitors
JPS60145951A (ja) * 1984-01-09 1985-08-01 株式会社村田製作所 誘電体磁器組成物
JPH02123612A (ja) * 1988-11-02 1990-05-11 Tdk Corp 磁器誘電体組成物
JPH0670944B2 (ja) * 1988-11-02 1994-09-07 ティーディーケイ株式会社 低損失磁器コンデンサ
JPH0228304A (ja) * 1989-05-25 1990-01-30 Tdk Corp 電源装置
JP2693249B2 (ja) * 1990-02-14 1997-12-24 ティーディーケイ株式会社 低損失磁器コンデンサ
JP3233020B2 (ja) * 1995-06-06 2001-11-26 株式会社村田製作所 積層セラミックコンデンサの製造方法
KR100259327B1 (ko) 1998-03-25 2000-06-15 김충환 세라믹 콘덴서용 유전체 조성물 및 그 제조방법
US7697263B2 (en) * 2007-03-27 2010-04-13 Active Signal Technologies, Inc. High-temperature dielectric materials and capacitors made therefrom
JP5012932B2 (ja) * 2010-02-25 2012-08-29 Tdk株式会社 誘電体磁器組成物および電子部品

Also Published As

Publication number Publication date
JP2015051909A (ja) 2015-03-19
US9287045B2 (en) 2016-03-15
JP6224435B2 (ja) 2017-11-01
KR20150028057A (ko) 2015-03-13
US20150062774A1 (en) 2015-03-05

Similar Documents

Publication Publication Date Title
KR101113441B1 (ko) 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터
KR102115523B1 (ko) 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터
US9190209B2 (en) Dielectric ceramic composition and multilayer ceramic capacitor including the same
JP7060213B2 (ja) 誘電体磁器組成物及びこれを含む積層セラミックキャパシタ
US20130083450A1 (en) Dielectric composition and ceramic electronic component including the same
KR102183423B1 (ko) 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터
KR20130036595A (ko) 유전체 조성물 및 이를 포함하는 세라믹 전자 부품
US9458063B2 (en) Dielectric ceramic composition and multilayer ceramic capacitor including the same
US9255035B2 (en) Dielectric ceramic composition and multilayer ceramic capacitor containing the same
US9233878B2 (en) Dielectric ceramic composition and multilayer ceramic capacitor containing the same
KR102061508B1 (ko) 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터
US20170008806A1 (en) Dielectric ceramic composition and multilayer ceramic capacitor containing the same
KR20170081979A (ko) 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터
KR102222606B1 (ko) 유전체 조성물 및 이를 포함하는 적층 세라믹 커패시터
KR102149788B1 (ko) 유전체 자기 조성물, 유전체 재료 및 이를 포함하는 적층 세라믹 커패시터
KR102184560B1 (ko) 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터
KR102163055B1 (ko) 유전체 조성물 및 이를 포함하는 적층 전자부품
KR101588977B1 (ko) 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터
US9187375B2 (en) Dielectric ceramic composition and multilayer ceramic capacitor containing the same
KR102184565B1 (ko) 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant