TW202224128A - 形成封裝件的方法及封裝件 - Google Patents

形成封裝件的方法及封裝件 Download PDF

Info

Publication number
TW202224128A
TW202224128A TW110145135A TW110145135A TW202224128A TW 202224128 A TW202224128 A TW 202224128A TW 110145135 A TW110145135 A TW 110145135A TW 110145135 A TW110145135 A TW 110145135A TW 202224128 A TW202224128 A TW 202224128A
Authority
TW
Taiwan
Prior art keywords
wafer
bumps
density
pads
chip
Prior art date
Application number
TW110145135A
Other languages
English (en)
Inventor
維平 李
Original Assignee
大陸商上海易卜半導體有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商上海易卜半導體有限公司 filed Critical 大陸商上海易卜半導體有限公司
Publication of TW202224128A publication Critical patent/TW202224128A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73209—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92224—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本發明提供了一種形成封裝件的方法和封裝件，方法包括：提供載體和至少一組晶片，每組晶片至少包括第一晶片和第二晶片；將每組晶片的第一晶片和第二晶片正面朝上裝設於載體表面，其中第一晶片和第二晶片的上方表面具有第一凸點；將互聯器件附接至第一晶片和第二晶片的上方表面，以使每組晶片的第一晶片通過互聯器件能夠電性連接至第二晶片；在第一晶片和第二晶片的周圍形成一塑封層，其中第一晶片和第二晶片和互聯器件嵌於塑封層內；在塑封層遠離載體的一側表面進行減薄處理，以暴露出第一晶片和第二晶片的第一凸點；在塑封層暴露出第一凸點的一側表面形成第二凸點以及，移除載體。利用上述方法，為多晶片聯接提供了靈活，高效和低成本的封裝方案。

Description

形成封裝件的方法及封裝件
本發明屬於半導體領域，具體涉及一種形成封裝件的方法及封裝件。
本部分旨在為申請專利範圍中陳述的本發明的實施方式提供背景或上下文。此處的描述不因為包括在本部分中就承認是現有技術。
隨著人工智慧時代的到來，半導體積體電路的發展趨勢是功能越多且計算速度越快。如果簡單使用大晶片的SOC集成來滿足這個發展趨勢，無疑會使電路設計的難度越來越高，製造成本越來越昂貴。更為實際的解決方案則是採用多個小晶片的異質集成技術來完成功能集成的目的。基於此，目前對於高端封裝的重要任務是發展高效率，高密度的多晶片互聯技術，通過裸晶片之間的直接聯接來形成晶片的實體層功能區塊，以此來代替大晶片的SOC集成，實現低成本和高自由度，並具有相同的功能性。
現有的多晶片互聯技術中，諸如嵌入式多晶片互聯橋接(EMIB)通常採用在基板中嵌入矽橋以實現晶片互聯，可以增加互聯密度和互聯效率。然而現有技術中的EMIB需要採用複雜的封裝工藝，且成本高昂。
針對上述現有技術中存在的問題，提出了一種形成封裝件的方法以及封裝件，利用這種方法和封裝件，能夠解決上述問題。
本發明提供了以下方案。
第一方面，提供一種形成封裝件的方法，包括：提供載體和至少一組晶片，其中每組晶片至少包括第一晶片和第二晶片；將每組晶片包含的第一晶片和第二晶片正面朝上裝設於載體的表面，其中第一晶片和第二晶片的上方表面具有第一凸點； 將互聯器件附接至第一晶片和第二晶片的上方表面，以使每組晶片包含的第一晶片通過互聯器件能夠電性連接至第二晶片； 在第一晶片和第二晶片的周圍形成一塑封層，其中第一晶片和第二晶片和互聯器件嵌於塑封層內；在塑封層遠離載體的一側表面進行減薄處理，以暴露出第一晶片和第二晶片的第一凸點；在塑封層暴露出第一凸點的一側表面形成第二凸點；以及，移除載體。
在一些實施例中，互聯器件的第一側面的第一區域形成有多個第一焊盤，用於分別接合至第一晶片的第一凸點，互聯器件的第一側面的第二區域形成有多個第二焊盤，用於分別接合至第二晶片的第一凸點，在互聯器件的多個第一焊盤和多個第二焊盤之間形成有扇出電路。
在一些實施例中，互聯器件形成為無源器件或有源器件。
在一些實施例中，互聯器件形成為具有垂直互聯通孔的互聯器件。
在一些實施例中，將互聯器件附接至第一晶片和第二晶片的上方表面，還包括：將互聯器件熱壓接合至第一晶片和第二晶片的上方表面，其中，互聯器件形成為柔性電路。
在一些實施例中，方法還包括：在塑封層暴露出第一凸點的一側表面形成重佈線層，在重佈線層上形成多個第二凸點。
在一些實施例中，在塑封層暴露出第一凸點的一側表面形成第二凸點，包括：在塑封層暴露出第一凸點的一側表面形成焊料覆蓋(solder capping)層。
在一些實施例中，第一晶片的上方表面具有多個高密度第一凸點，第二晶片的上方表面具有多個低密度第一凸點，其中，高密度第一凸點的接觸面小於低密度第一凸點，方法還包括：將互聯器件的第一焊盤對準接合至第一晶片的高密度第一凸點，以使互聯器件的第二焊盤以高密度第一凸點為參考基準自對準接合至第二晶片的低密度第一凸點。
在一些實施例中，第一晶片為處理器晶片，第二晶片為存儲晶片。
第二方面，提供一種封裝件，包括： 第一晶片和第二晶片，其中第一晶片和第二晶片的上方表面具有多個第一凸點； 互聯器件，形成於第一晶片和第二晶片的上方表面，第一晶片通過互聯器件能夠電性連接至第二晶片； 塑封層，形成於第一晶片和第二晶片的周圍，其中第一晶片和第二晶片和互聯器件嵌於塑封層內，第一晶片和第二晶片的第一凸點暴露於塑封層的上方表面；多個第二凸點，形成在塑封層的上方表面。
在一些實施例中，互聯器件的第一側面的第一區域形成有多個第一焊盤，用於分別接合至第一晶片的第一凸點，互聯器件的第一側面的第二區域形成有多個第二焊盤，用於分別接合至第二晶片的第一凸點，在互聯器件的多個第一焊盤和多個第二焊盤之間形成有扇出電路。
在一些實施例中，互聯器件形成為無源器件或有源器件。
在一些實施例中，互聯器件形成為具有垂直互聯通孔的互聯器件。
在一些實施例中，互聯器件形成為熱壓接合至第一晶片和第二晶片的上方表面的柔性電路。
在一些實施例中，封裝件還包括：重佈線層，形成在塑封層暴露出第一凸點的一側表面，重佈線層上形成多個第二凸點。
在一些實施例中，多個第二凸點形成為：在塑封層暴露出第一凸點的一側表面形成的焊料覆蓋(solder capping)層。
在一些實施例中，第一晶片的上方表面具有多個高密度第一凸點，第二晶片的上方表面具有多個低密度第一凸點，其中，高密度第一凸點的接觸面小於低密度第一凸點，其中，在封裝件中，互聯器件的第一焊盤對準接合至第一晶片的高密度第一凸點，以使互聯器件的第二焊盤以高密度第一凸點為參考基準自對準接合至第二晶片的低密度第一凸點。
在一些實施例中，第一晶片為邏輯晶片，第二晶片為存儲晶片。
本申請實施例採用的上述至少一個技術方案能夠達到以下有益效果：根據以上實施例的各個方面，通過採用了新的封裝結構設計和獨特的工藝流程，以更低的成本和更簡單的製造過程實現與EMIB技術相同或類似的效果。一方面，其不需要在襯底（substrate）中嵌入互聯器件，減少了設計和製造的複雜性和週期時間。另一方面，消除基板的相關成本，從而為多晶片聯接提供了靈活和低成本的解決方案。
應當理解，上述說明僅是本發明技術方案的概述，以便能夠更清楚地瞭解本發明的技術手段，從而可依照說明書的內容予以實施。為了讓本發明的上述和其它目的、特徵和優點能夠更明顯易懂，以下特舉例說明本發明的具體實施方式。
下面將參照附圖更詳細地描述本公開的示例性實施例。雖然附圖中顯示了本公開的示例性實施例，然而應當理解，可以以各種形式實現本公開而不應被這裡闡述的實施例所限制。相反，提供這些實施例是為了能夠更透徹地理解本公開，並且能夠將本公開的範圍完整的傳達給本領域的技術人員。
以下公開內容提供了許多用於實現本發明的不同特徵的不同實施例或實例。下面描述了元件和佈置的具體實例以簡化本發明。當然，這些僅僅是實例，而不旨在限制本發明。例如，以下描述中，將互聯器件（13、14、15）附接至第一晶片11和第二晶片12的上方表面可以包括第一晶片11、第二晶片12和互聯器件（13、14、15）直接接觸形成的實施例，並且也可以包括在第一晶片11、第二晶片12和互聯器件（13、14、15）之間可以形成額外的部件，從而使得第一晶片11、第二晶片12和互聯器件（13、14、15）可以不直接接觸的實施例。此外，本發明可在各個實施例中重複參考標號和/或字元。該重複是為了簡單和清楚的目的，並且其本身不指示所討論的各個實施例和/或配置之間的關係。
應理解，諸如“包括”或“具有”等術語旨在指示本說明書中所公開的特徵、數位、步驟、行為、部件、部分或其組合的存在，並且不旨在排除一個或多個其他特徵、數位、步驟、行為、部件、部分或其組合存在的可能性。
而且，為便於描述，在此可以使用諸如“ 在… 之下”、“ 在… 下方”、“ 下部”、“ 在… 之上”、“上方”等空間相對術語，以描述如圖所示的一個元件或部件與另一個(或另一些)原件或部件的關係。除了圖中所示的方位外，空間相對術語旨在包括器件在使用或操作中的不同方位。器件可以以其它方式定向(旋轉90度或在其它方位上)，而本文使用的空間相對描述符可以同樣地作出相應的解釋。
另外還需要說明的是，在不衝突的情況下，本發明中的實施例及實施例中的特徵可以相互組合。下面將參考附圖並結合實施例來詳細說明本發明。
圖1為根據本申請一實施例的形成封裝件的方法100的流程示意圖。如圖1所示，該方法100可以包括步驟101～106。
圖2A至圖2E示出根據一些實施例的在形成封裝件的過程中的中間階段的截面圖。其中，示出了對一組晶片進行封裝的過程，以下參考圖2A至圖2E對上述步驟101～106進行詳細描述。
首先參考圖２A，首先，執行步驟101：提供載體10、第一晶片11和第二晶片12，將第一晶片11和第二晶片12正面朝上裝設於載體10的表面。其中，第一晶片11和第二晶片12的上方表面具有第一凸點20，也可稱為晶片管腳，將晶片具有晶片管腳的一側表面稱之為正面，將與正面相對的一側表面稱之為背面。例如，在一些實施例中，第一凸點20可以形成為由導電材料製成的焊料凸點，導電材料包括Cu、Ag、Au等或它們的合金，也可以包括其他材料。例如，在一些實施例中，可以使用諸如封裝機器的自動化機器或手工地將兩個或多個晶片聯接至載體10。在一些實施例中，可以使用黏合膜(未示出)或管芯貼膜(未示出)將第一晶片11和第二晶片12的背面聯接至載體10的任意一側面，使得第一晶片11和第二晶片12的正面遠離載體10向外示出，在半導體封裝中，也可稱之為正面朝上（face-up）。在一些實施例中，包括相同或不同功能的多個晶片可以封裝在一起。
接下來，執行步驟102：將互聯器件13附接至第一晶片11和第二晶片12的上方表面，以使第一晶片11通過互聯器件13能夠電性連接至第二晶片12。例如，在一些實施例中，可以將互聯器件其中一個區域焊接至第一晶片11的上方表面的邊緣區域，將互聯器件的另一區域焊接至第二晶片12的上方表面的邊緣。例如，在一些實施例中，互聯器件13形成為無源器件。在另一些實施例子中，互聯器件13也可以形成為有源器件。
參考圖2B，接下來，執行步驟103：在第一晶片11和第二晶片12的周圍形成一塑封層30，其中第一晶片11和第二晶片12和互聯器件13嵌於塑封層30內。例如，在一些實施例中，塑封層30的材料可以包括添加或沒有添加矽基或玻璃填料的環氧樹脂、有機聚合物或聚合物。在一些實施例中，塑封層30的材料可以包括凝膠型液體的液態模塑化合物。塑封層30也可以包括其他絕緣材料和/或包裹材料或其他材料。
參考圖2C，接下來，執行步驟104：在塑封層30遠離載體10的一側表面進行減薄處理，以暴露出第一晶片11和第二晶片12的第一凸點20。例如，在一些實施例中，可以使用化學機械拋光工藝、蝕刻工藝、其他方法將部分的塑封料從第一晶片11和第二晶片12的上方去除。在減薄處理之後，第一晶片11、第二晶片12的第一凸點20（也即晶片管腳）以及互聯結構的上部可能會被移除，暴露出第一晶片11、第二晶片12的第一凸點20的導電接觸面以及互聯結構。
參考圖2D，接下來，執行步驟105：在塑封層30暴露出第一凸點20的一側表面形成第二凸點40。例如，在一些實施例中，可以直接在暴露於塑封層30的一側表面的第一凸點20的金屬接觸面上形成第二凸點40，也即在第一凸點20的金屬接觸面上形成導電材料的焊料凸點作為該第二凸點40。
在另外一些實施例中，也可以在塑封層30暴露出第一凸點20的金屬接觸面的一側表面形成重佈線(Redistribution Layers，RDL)層50，在重佈線層50上形成多個第二凸點40。例如，可以在塑封層30暴露出第一凸點20的一側表面光刻、電鍍出重佈線層50，塑封層30的介質材料可以是光敏材料、非光敏材料、液體材料和乾膜材料等。在另外一些實施例中，還可以在塑封層30暴露出第一凸點20的一側表面形成焊料覆蓋 (solder capping)層，該焊料覆蓋層在塑封層30暴露出第一凸點20的一側表面累計多個導電凸點，用於實現封裝件和外部半導體的電性連接，焊料覆蓋 (solder capping)層製作簡單，能夠節省成本。
參考圖2E，接下來，執行步驟106：移除載體10。例如，在一些實施例中，可以進行切割工藝以去除載體10，上述去除載體10可以利用鐳射工藝或紫外線(UV)照射工藝，但不限於此。在另一些實施例中，可以利用可撕黏連材料將載體10和晶片聯接，並在步驟106中撕掉該載體10以移除，但不限於此。在去除載體10之後，第一晶片11和第二晶片12的背面被暴露出來。
圖3A至圖3E示出根據另外一些實施例的在形成封裝件的過程中的中間階段的截面圖。以下參考圖3A至圖3E對上述步驟101～106進行詳細描述。
參考圖3A，首先，執行步驟101：提供載體10、第一晶片11和第二晶片12，將第一晶片11和第二晶片12正面朝上裝設於載體10的表面。其中第一晶片11和第二晶片12的上方表面具有第一凸點20；接下來，執行步驟102：將互聯器件14附接至第一晶片11和第二晶片12的上方表面，以使第一晶片11通過互聯器件14能夠電性連接至第二晶片12。相較於上述實施例，圖3A至圖3E示出封裝方法的區別主要在於，其中互聯器件14形成為具有垂直互聯通孔141的互聯器件，垂直互聯通孔141具體為TSV （Through Silicon Vias，矽通孔141），這樣在封裝件的互聯器件14的上方表面同樣可以形成有I/O管腳。此時，若互聯器件14形成為無源器件，則形成為2.5D封裝，若互聯器件14形成為有源器件，則可以形成為3D封裝。
參考圖3B，接下來，執行步驟103：在第一晶片11和第二晶片12的周圍形成一塑封層30，其中第一晶片11和第二晶片12和互聯器件14嵌於塑封層30內。
參考圖3C，接下來，執行步驟104：在塑封層30遠離載體10的一側表面進行減薄處理，以暴露出第一晶片11和第二晶片12的第一凸點20。
參考圖3D，接下來，執行步驟105：在塑封層30暴露出第一凸點20的一側表面形成第二凸點40。可以在塑封層30暴露出第一凸點20的金屬接觸面的一側表面形成重佈線層50，在重佈線層50上形成多個第二凸點40。例如，可以在塑封層30暴露出第一凸點20的一側表面光刻、電鍍出重佈線層50，塑封層30的介質材料可以是光敏材料、非光敏材料、液體材料和乾膜材料等。在一些替代的實施例中，也可以直接在暴露於塑封層30的一側表面的第一凸點20的金屬接觸面上形成第二凸點40；還可以在塑封層30暴露出第一凸點20的一側表面形成焊料封蓋層，在上文中已經進行了詳細解釋，此處不再贅述。
參考圖3E，接下來，執行步驟106：移除載體10。
圖3A至圖3E中示出的在載體10上裝設第一晶片11和第二晶片12、將互聯器件14附接至第一晶片11和第二晶片12、形成塑封層30、減薄處理、移除載體10各個步驟和上述實施例中所描述的各個步驟相同或類似，此處不再贅述。
圖4A至圖4E示出根據又一些實施例的在形成封裝件的過程中的中間階段的截面圖。以下參考圖4A至圖4E對上述步驟101～106進行詳細描述。
參考圖4A，首先，執行步驟101：提供載體10、第一晶片11和第二晶片12，將第一晶片11和第二晶片12正面朝上裝設於載體10的表面。其中，第一晶片11和第二晶片12的上方表面具有第一凸點20，也即晶片管腳；接下來，執行步驟102：將互聯器件15附接至第一晶片11和第二晶片12的上方表面，以使第一晶片11通過互聯器件15能夠電性連接至第二晶片12。
相較於上述實施例，圖4A至圖4E示出封裝方法的區別主要在於，其中互聯器件15形成為柔性電路，進而上述步驟102可以具體包括：將互聯器件15熱壓接合至第一晶片11和第二晶片12的上方表面。
參考圖4B，接下來，執行步驟103：在第一晶片11和第二晶片12的周圍形成一塑封層30，其中第一晶片11和第二晶片12和互聯器件15嵌於塑封層30內；
參考圖4C，接下來，執行步驟104：在塑封層30遠離載體10的一側表面進行減薄處理，以暴露出第一晶片11和第二晶片12的第一凸點20。
參考圖4D，接下來，執行步驟105：在塑封層30暴露出第一凸點20的一側表面形成第二凸點40。
參考圖4E，接下來，執行步驟106：移除載體10。
圖4A至圖4E中示出的在載體10上裝設第一晶片11和第二晶片12、將互聯器件15附接至第一晶片11和第二晶片12、形成塑封層30、減薄處理、移除載體10等各個步驟和上述實施例中所描述的各個步驟相同或類似，此處不再贅述。
根據以上實施例的各個方面，通過採用了新的封裝結構設計和獨特的工藝流程，以更低的成本和更簡單的製造過程實現與EMIB技術相同或類似的效果。一方面，其不需要在襯底（substrate）中嵌入互聯器件，減少了設計和製造的複雜性和週期時間。另一方面，消除基板的相關成本，從而為多晶片聯接提供了靈活和低成本的解決方案。
圖5A至圖5C示出根據一些實施例的將互聯器件13接合至第一晶片11和第二晶片12的上方表面的示意圖。
參考圖5A，在一些實施例中，互聯器件的第一側面的第一區域形成有多個第一焊盤131，用於分別接合至第一晶片11的第一凸點20，互聯器件13的第一側面的第二區域形成有多個第二焊盤132，用於分別接合至第二晶片12的第一凸點21，在互聯器件13的多個第一焊盤131和多個第二焊盤132之間形成有扇出電路133。可以根據封裝件設計預先確定並製造出該互聯器件13，其中根據第一晶片11在邊緣處的設定區域中的多個第一凸點20的位置在互聯器件13中形成對應的多個第一焊盤131，據第一晶片11和第二晶片12之間的設定間距以及第二晶片12在邊緣處的設定區域中的多個第一凸點21的位置在互聯器件13中形成對應的多個第二焊盤132，以及在對應的第一焊盤131和第二焊盤132之間形成扇出電路133。
可以理解，在半導體晶片的封裝過程中，難以避免地存在安裝誤差，比如第一晶片11和第二晶片12裝設於載體10的一側表面時，產生一定程度的安裝間距誤差，而互聯器件13中的第一焊盤131和第二焊盤132仍然具有晶片設計時確定的標準間距，此時可能導致後續將互聯器件13附接在第一晶片11和第二晶片12上方表面時，對應的焊盤和凸點之間難以對準接合。
參考圖5A至圖5C，根據一些實施例，第一晶片11的上方表面具有多個高密度第一凸點21，第二晶片12的上方表面具有多個低密度第一凸點22，其中，高密度第一凸點21的接觸面小於低密度第一凸點22，進而可以首先將互聯器件13的第一焊盤131對準接合至第一晶片11的高密度第一凸點21，使將互聯器件13的第二焊盤132以第一晶片11的高密度第一凸點21為參考基準自對準接合至第二晶片12的低密度第一凸點22。由此，高密度第一凸點21和第一焊盤131能夠實現對準接合，而低密度第一凸點22由於其更大的接觸面積而具有更大的容納誤差空間，避免由於誤差而導致的難以對準接合的問題。
根據一些實施例，第一晶片11可以為諸如處理器晶片的邏輯晶片，第二晶片12可以為存儲晶片。
圖6A至圖6E示出根據另外一些實施例的在形成封裝件的過程中的中間階段的截面圖。其中，示出了對兩組晶片進行封裝的過程，以下參考圖6A至圖6E對上述步驟101～106進行詳細描述。
首先參考圖6A，首先，執行步驟101：提供載體10和兩組晶片，其中每組晶片至少包括第一晶片11和第二晶片12，將第一晶片11和第二晶片12正面朝上裝設於載體10的表面。
接下來，執行步驟102：將互聯器件13附接至每組晶片的第一晶片11和第二晶片12的上方表面，以使每組晶片的第一晶片11通過互聯器件13能夠電性連接至第二晶片12。
參考圖6B，接下來，執行步驟103：在每組晶片的第一晶片11和第二晶片12的周圍形成一塑封層30，其中第一晶片11和第二晶片12和互聯器件13嵌於塑封層30內。
參考圖6C，接下來，執行步驟104：在塑封層30遠離載體10的一側表面進行減薄處理，以暴露出第一晶片11和第二晶片12的第一凸點20。
參考圖6D，接下來，執行步驟105：在塑封層30暴露出第一凸點20的一側表面形成第二凸點40。
參考圖6E，接下來，執行步驟106：移除載體10。相較於上述實施例，圖6A至圖6E示出封裝方法的區別主要在於，其中用於封裝的晶片組數大於1，進而上述步驟106之後，還需要執行：對形成的封裝件進行切割以獲得多個單元封裝體，其中每個所述單元封裝體包含一組晶片。
圖6A至圖6E中示出的在載體10上裝設第一晶片11和第二晶片12、將互聯器件14附接至第一晶片11和第二晶片12、形成塑封層30、減薄處理、移除載體10各個步驟和上述實施例中所描述的各個步驟相同或類似，此處不再贅述。
本實施例示出了晶片組數為2的示例，應當理解，晶片組數可以是大於等於1的任意整數，從而可以實現大規模的晶片封裝。
本申請實施例還提供了一種封裝件。參考圖2E，示出根據一些實施例的封裝件的截面圖，包括：第一晶片11和第二晶片12，其中第一晶片11和第二晶片12的上方表面具有多個第一凸點20；互聯器件13，形成於第一晶片11和第二晶片12的上方表面，第一晶片11通過互聯器件13能夠電性連接至第二晶片12；塑封層30，形成於第一晶片11和第二晶片12的周圍，其中第一晶片11和第二晶片12和互聯器件13嵌於塑封層30內，第一晶片11和第二晶片12的第一凸點20暴露於塑封層30的上方表面；多個第二凸點40，形成在塑封層30的上方表面。
參考圖5A至圖5C，在一些實施例中，互聯器件13的第一側面的第一區域形成有多個第一焊盤131，用於分別接合至第一晶片11的第一凸點20，互聯器件13的第一側面的第二區域形成有多個第二焊盤132，用於分別接合至第二晶片12的第一凸點20，在互聯器件13的多個第一焊盤131和多個第二焊盤132之間形成有扇出電路133。在一些實施例中，第一晶片11的上方表面具有多個高密度第一凸點21，第二晶片12的上方表面具有多個低密度第一凸點22，其中，高密度第一凸點21的接觸面小於低密度第一凸點22，其中，在封裝件中，互聯器件13的第一焊盤131對準接合至第一晶片11的高密度第一凸點21，互聯器件13的第二焊盤132以第一晶片11的高密度第一凸點21為參考基準自對準接合至第二晶片12的低密度第一凸點22。
參考圖3E，在另外一些實施例中，互聯器件14還可以形成為具有垂直互聯通孔141的互聯器件。參考圖4E，在另外一些實施例中，互聯器件15還可以形成為熱壓接合至第一晶片11和第二晶片12的上方表面的柔性電路15。
參考圖3E，在一些實施例中，封裝件還可以包括：重佈線層50，形成在塑封層30暴露出第一凸點20的一側表面，重佈線層50上形成多個第二凸點40。在另外一些實施例中，多個第二凸點40還可以形成為：在塑封層30暴露出第一凸點20的一側表面形成的焊料覆蓋 (solder capping)層。
在一些實施例中，互聯器件（13、14、15）可以形成為無源器件或有源器件。
在一些實施例中，第一晶片11為處理器晶片，第二晶片12為存儲晶片。
雖然已經參考若干具體實施方式描述了本發明的精神和原理，但是應該理解，本發明並不限於所公開的具體實施方式，對各方面的劃分也不意味著這些方面中的特徵不能組合以進行受益，這種劃分僅是為了表述的方便。本發明旨在涵蓋所附權利要求的精神和範圍內所包括的各種修改和等同佈置。
10:載體 11:第一晶片 12:第二晶片 13、14、15:互聯器件 131:第一焊盤 132:第二焊盤 133:扇出電路 141:垂直互聯通孔 20:第一凸點 21:高密度第一凸點 22:低密度第一凸點 30:塑封層 40:第二凸點 50:重佈線層
通過閱讀下文的示例性實施例的詳細描述，本領域普通技術人員將明白本文所述的優點和益處以及其他優點和益處。附圖僅用於示出示例性實施例的目的，而並不認為是對本發明的限制。而且在整個附圖中，用相同的標號表示相同的部件。在附圖中：
在附圖中，相同或對應的標號表示相同或對應的部分。
[圖1]為根據本發明一實施例的形成封裝件的方法的流程示意圖； [圖2A至2E]為根據本發明一實施例在形成封裝件的過程中的中間階段的截面示意圖； [圖3A至3E]為根據本發明另一實施例在形成封裝件的過程中的中間階段的截面示意圖； [圖4A至4E]為根據本發明又一實施例在形成封裝件的過程中的中間階段的截面示意圖； [圖5A至5C]為根據本發明一實施例將互聯器件和晶片接合的中間階段的頂視圖； [圖6A至6E]為根據本發明又一實施例在形成封裝件的過程中的中間階段的截面示意圖。
步驟101:提供載體和至少一組晶片，每組晶片包括第一晶片和第二晶片；將每組晶片包含的第一晶片和第二晶片正面朝上裝設於載體的表面
步驟102:將互聯器件附接至第一晶片和第二晶片的上方表面
步驟103:在第一晶片和第二晶片的周圍形成一塑封層，其中第一晶片和第二晶片和互聯器件嵌於塑封層內
步驟104:在塑封層遠離載體的一側表面進行減薄處理，以暴露出第一晶片和第二晶片的第一凸點
步驟105:在塑封層暴露出第一凸點的一側表面形成第二凸點
步驟106:移除載體

Claims (17)

  1. 一種形成封裝件的方法，其特徵在於，包括： 提供載體和至少一組晶片，其中每組晶片至少包括第一晶片和第二晶片； 將每組晶片包含的所述第一晶片和所述第二晶片正面朝上裝設於所述載體的表面，其中所述第一晶片和所述第二晶片的上方表面具有第一凸點； 將互聯器件附接至所述第一晶片和所述第二晶片的上方表面，以使每組晶片包含的所述第一晶片通過所述互聯器件能夠電性連接至所述第二晶片； 在所述第一晶片和所述第二晶片的周圍形成一塑封層，其中所述第一晶片和所述第二晶片和所述互聯器件嵌於所述塑封層內； 在所述塑封層遠離所述載體的一側表面進行減薄處理，以暴露出所述第一晶片和所述第二晶片的所述第一凸點； 在所述塑封層暴露出所述第一凸點的一側表面形成第二凸點；以及，移除所述載體。
  2. 如請求項1所述的方法，其特徵在於，所述晶片組數大於1，所述方法還包括： 移除所述載體之後，對形成的所述封裝件進行切割以獲得多個單元封裝體，其中每個所述單元封裝體包含一組晶片。
  3. 如請求項1所述的方法，其特徵在於，所述互聯器件的第一側面的第一區域形成有多個第一焊盤，用於分別接合至所述第一晶片的第一凸點，所述互聯器件的第一側面的第二區域形成有多個第二焊盤，用於分別接合至所述第二晶片的第一凸點，在所述互聯器件的所述多個第一焊盤和所述多個第二焊盤之間形成有扇出電路。
  4. 如請求項3所述的方法，其特徵在於，所述互聯器件形成為無源器件或有源器件。
  5. 如請求項1-4中任一項所述的方法，其特徵在於，所述互聯器件形成為具有垂直互聯通孔的互聯器件。
  6. 如請求項1所述的方法，其特徵在於，將互聯器件附接至所述第一晶片和所述第二晶片的上方表面，還包括： 將所述互聯器件熱壓接合至所述第一晶片和所述第二晶片的上方表面，其中，所述互聯器件形成為柔性電路。
  7. 如請求項1所述的方法，其特徵在於，所述方法還包括： 在所述塑封層暴露出所述第一凸點的一側表面形成重佈線層，在所述重佈線層上形成多個所述第二凸點。
  8. 如請求項1所述的方法，其特徵在於，在所述塑封層暴露出所述第一凸點的一側表面形成第二凸點，包括： 在所述塑封層暴露出所述第一凸點的一側表面形成焊料覆蓋層。
  9. 如請求項1所述的方法，其特徵在於，所述第一晶片的上方表面具有多個高密度第一凸點，所述第二晶片的上方表面具有多個低密度第一凸點，其中，所述高密度第一凸點的接觸面小於所述低密度第一凸點，所述方法還包括： 將所述互聯器件的第一焊盤對準接合至所述第一晶片的所述高密度第一凸點，以使所述互聯器件的第二焊盤以所述高密度第一凸點為參考基準自對準接合至所述第二晶片的所述低密度第一凸點。
  10. 一種封裝件，其特徵在於，包括： 第一晶片和第二晶片，其中所述第一晶片和所述第二晶片的上方表面具有多個第一凸點； 互聯器件，附接於所述第一晶片和所述第二晶片的上方表面，所述第一晶片通過所述互聯器件能夠電性連接至所述第二晶片； 塑封層，形成於所述第一晶片和所述第二晶片的周圍，其中所述第一晶片和所述第二晶片和所述互聯器件嵌於所述塑封層內，所述第一晶片和所述第二晶片的所述第一凸點暴露於所述塑封層的上方表面； 多個第二凸點，形成在所述塑封層的上方表面。
  11. 如請求項10所述的封裝件，其特徵在於，所述互聯器件的第一側面的第一區域形成有多個第一焊盤，用於分別接合至所述第一晶片的第一凸點，所述互聯器件的第一側面的第二區域形成有多個第二焊盤，用於分別接合至所述第二晶片的第一凸點，在所述互聯器件的所述多個第一焊盤和所述多個第二焊盤之間形成有扇出電路。
  12. 如請求項11所述的封裝件，其特徵在於，所述互聯器件形成為無源器件或有源器件。
  13. 如請求項10-12中任一項所述的封裝件，其特徵在於，所述互聯器件形成為具有垂直互聯通孔的互聯器件。
  14. 如請求項10所述的封裝件，其特徵在於，所述互聯器件形成為熱壓接合至所述第一晶片和所述第二晶片的上方表面的柔性電路。
  15. 如請求項10所述的封裝件，其特徵在於，所述封裝件還包括： 重佈線層，形成在所述塑封層暴露出所述第一凸點的一側表面，所述重佈線層上形成多個所述第二凸點。
  16. 如請求項10所述的封裝件，其特徵在於，所述多個第二凸點形成為： 在所述塑封層暴露出所述第一凸點的一側表面形成的焊料覆蓋層。
  17. 如請求項11所述的封裝件，其特徵在於，所述第一晶片的上方表面具有多個高密度第一凸點，所述第二晶片的上方表面具有多個低密度第一凸點，其中，所述高密度第一凸點的接觸面小於所述低密度第一凸點； 其中，在所述封裝件中，所述互聯器件的第一焊盤對準接合至所述第一晶片的所述高密度第一凸點，以使所述互聯器件的第二焊盤以所述高密度第一凸點為參考基準自對準接合至所述第二晶片的所述低密度第一凸點。
TW110145135A 2020-12-04 2021-12-03 形成封裝件的方法及封裝件 TW202224128A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202011411137.8A CN112599427B (zh) 2020-12-04 2020-12-04 一种形成封装件的方法及封装件
CN202011411137.8 2020-12-04

Publications (1)

Publication Number Publication Date
TW202224128A true TW202224128A (zh) 2022-06-16

Family

ID=75188250

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110145135A TW202224128A (zh) 2020-12-04 2021-12-03 形成封裝件的方法及封裝件

Country Status (3)

Country Link
KR (1) KR102666023B1 (zh)
CN (1) CN112599427B (zh)
TW (1) TW202224128A (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9397071B2 (en) * 2013-12-11 2016-07-19 Intel Corporation High density interconnection of microelectronic devices
US10431545B2 (en) * 2017-06-29 2019-10-01 Intel IP Corporation Cross-connected multi-chip modules coupled by silicon bent-bridge interconnects and methods of assembling same
CN116169110A (zh) * 2018-02-24 2023-05-26 华为技术有限公司 一种芯片及封装方法
US10756058B2 (en) * 2018-08-29 2020-08-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and manufacturing method thereof
US20200243449A1 (en) * 2019-01-30 2020-07-30 Powertech Technology Inc. Package structure and manufacturing method thereof
CN110707075A (zh) * 2019-11-07 2020-01-17 杭州晶通科技有限公司 超高密度多芯片模组的三维扇出型封装结构与制备方法
CN210640243U (zh) * 2019-11-07 2020-05-29 杭州晶通科技有限公司 超高密度多芯片模组的三维扇出型封装结构

Also Published As

Publication number Publication date
KR20220079470A (ko) 2022-06-13
CN112599427A (zh) 2021-04-02
CN112599427B (zh) 2022-10-28
KR102666023B1 (ko) 2024-05-16

Similar Documents

Publication Publication Date Title
CN107403733B (zh) 三层叠层封装结构及其形成方法
US9728496B2 (en) Packaged semiconductor devices and packaging devices and methods
US10103132B2 (en) Semiconductor device and method of manufactures
KR101822236B1 (ko) 반도체 디바이스 및 제조 방법
KR20180030391A (ko) 더미 커넥터를 구비한 반도체 패키지와 이를 형성하는 방법
KR20180032516A (ko) 반도체 패키지 및 그 형성 방법
WO2017024794A1 (zh) 晶圆级芯片封装方法
TW201903986A (zh) 半導體封裝及其形成方法
TW201639091A (zh) 具有不連續聚合物層之扇出型堆疊式封裝結構
TW201826403A (zh) 基底晶圓上晶片結構的形成方法
TWI773216B (zh) 半導體元件及製造方法
US20220181295A1 (en) Method for Forming Chip Packages and a Chip Package
KR102524244B1 (ko) 반도체 패키지들에서의 방열 및 그 형성 방법
US20120129315A1 (en) Method for fabricating semiconductor package
US12021064B2 (en) Semiconductor devices and methods of manufacture
TWI775443B (zh) 半導體封裝及其形成方法
TWI803084B (zh) 形成封裝件的方法及封裝件
TW202224128A (zh) 形成封裝件的方法及封裝件
TWI823201B (zh) 晶片互聯方法、互聯器件以及形成封裝件的方法
CN218996710U (zh) 半导体封装
TW202221805A (zh) 封裝件及其形成方法
WO2013095442A1 (en) Dense interconnect with solder cap (disc) formation with laser ablation and resulting semiconductor structures and packages