TW202224120A - 裝置以及裝置之製造方法 - Google Patents

裝置以及裝置之製造方法 Download PDF

Info

Publication number
TW202224120A
TW202224120A TW110136992A TW110136992A TW202224120A TW 202224120 A TW202224120 A TW 202224120A TW 110136992 A TW110136992 A TW 110136992A TW 110136992 A TW110136992 A TW 110136992A TW 202224120 A TW202224120 A TW 202224120A
Authority
TW
Taiwan
Prior art keywords
sealing
film
sealing member
contact
circuit
Prior art date
Application number
TW110136992A
Other languages
English (en)
Other versions
TWI781782B (zh
Inventor
上田真慈
橋口徹
Original Assignee
日商日本航空電子工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日本航空電子工業股份有限公司 filed Critical 日商日本航空電子工業股份有限公司
Publication of TW202224120A publication Critical patent/TW202224120A/zh
Application granted granted Critical
Publication of TWI781782B publication Critical patent/TWI781782B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/06—Hermetically-sealed casings
    • H05K5/065—Hermetically-sealed casings sealed by encapsulation, e.g. waterproof resin forming an integral casing, injection moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/06—Hermetically-sealed casings
    • H05K5/069—Other details of the casing, e.g. wall structure, passage for a connector, a cable, a shaft
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/0086—Casings, cabinets or drawers for electric apparatus portable, e.g. battery operated apparatus
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/0091—Housing specially adapted for small components
    • H05K5/0095—Housing specially adapted for small components hermetically-sealed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/005—Constructional details common to different types of electric apparatus arrangements of circuit components without supporting structure
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B5/00—Measuring for diagnostic purposes; Identification of persons
    • A61B5/02—Detecting, measuring or recording pulse, heart rate, blood pressure or blood flow; Combined pulse/heart-rate/blood pressure determination; Evaluating a cardiovascular condition not otherwise provided for, e.g. using combinations of techniques provided for in this group with electrocardiography or electroauscultation; Heart catheters for measuring blood pressure
    • A61B5/024—Detecting, measuring or recording pulse rate or heart rate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Packages (AREA)
  • Push-Button Switches (AREA)
  • Manufacture Of Switches (AREA)
  • Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)
  • Vehicle Body Suspensions (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Bag Frames (AREA)
  • Electroluminescent Light Sources (AREA)
  • Package Closures (AREA)

Abstract

提供一種具有可薄型化之新構造之裝置。 裝置10係包括第1密封構件20、第2密封構件30、第1電路構件40及第2電路構件50。第1密封構件20係包括作為基座之由薄膜所組成之第1薄膜。在裝置10形成有密封空間18。密封空間18係被第1密封構件20及第2密封構件30所包圍，遮斷與裝置10外部之相通。第1電路構件40及第2電路構件50係被密封於密封空間18的內部。第1電路構件401係包括第1接點48。第2電路構件50係包括第2接點58。第1接點48與第2接點58係彼此接觸。在第2密封構件30設有凹凸部62。凹凸部62係接觸到第2電路構件50，而且，其覆蓋對應於第2接點58之既定領域19。

Description

裝置以及裝置之製造方法
本發明係關於一種包括被薄膜所密封之電路構件之裝置。
例如在專利文獻1中，揭露有一種可薄型化之裝置。
當參照圖23時，於專利文獻1中，揭露有半導體晶片內建模組（裝置)90。裝置90係包括熱硬化性塑膠組成物（密封塑膠）92、及包含半導體晶片96及配線線路98之電路構件94。密封塑膠92係被形成為埋設電路構件94於內部。之後，密封塑膠92的表面係被研磨，藉此，裝置90被薄型化。 [先行技術文獻] [專利文獻]
[專利文獻1]日本特開2001-332654號公報
[發明所欲解決的問題]
針對包括電路構件之裝置，其被要求更薄型化。
在此，本發明之目的係在於提供一種可薄型化之新裝置。 [用以解決問題的手段]
本發明係第1裝置， 其提供一種裝置，包括第1密封構件與第2密封構件與第1電路構件與第2電路構件，其特徵在於： 該第1密封構件係包括作為基座之由薄膜所組成之第1薄膜， 於該裝置形成有密封空間， 該密封空間係被該第1密封構件及該第2密封構件所包圍，被遮斷與該裝置的外部之相通， 該第1電路構件及該第2電路構件，被密封於該密封空間的內部， 該第1電路構件係包括第1接點， 該第2電路構件係包括第2接點， 該第1接點與該第2接點係彼此接觸， 於該第1密封構件及該第2密封構件之至少一者，設有凹凸部， 該凹凸部係與該第1電路構件及該第2電路構件之至少一者相接觸，而且，覆蓋對應於該第1接點及該第2接點之至少一者之既定領域裝置。
本發明係提供一種裝置，其係第1裝置，作為第2裝置，其中該第1密封構件及該第2密封構件之至少一者，包括附加性薄膜， 該附加性薄膜係具有該凹凸部。
本發明係提供一種裝置，其係第1或第2裝置，作為第3裝置，其中於該第1薄膜設有空氣閥， 該凹凸部係連續性地覆蓋該空氣閥與該既定領域間之領域。
本發明係提供一種裝置，其係第3裝置，作為第4裝置，其中該第1密封構件係具有第1內側部與第1外側部， 該第1內側部係位於該第1外側部的內側， 該第2密封構件係具有第2內側部與第2外側部， 該第2內側部係位於該第2外側部的內側， 該密封空間係被該第1內側部及該第2內側部所包圍， 該第1外側部係具有第1密封部， 該第2外側部係具有第2密封部， 該第1密封部與該第2密封部，被彼此連接以形成有密封痕跡， 該凹凸部係被密封於該密封空間的內部。
本發明係提供一種裝置，其係第1或第2裝置，作為第5裝置，其中該第1密封構件係具有第1內側部與第1外側部， 該第1內側部係位於該第1外側部的內側， 該第2密封構件係具有第2內側部與第2外側部， 該第2內側部係位於該第2外側部的內側， 該密封空間係被該第1內側部及該第2內側部所包圍， 該第1外側部係具有第1密封部， 該第2外側部係具有第2密封部， 該第1密封部與該第2密封部，被彼此連接以形成有密封痕跡， 該凹凸部係連續性地覆蓋該密封痕跡與該既定領域間之領域。
本發明係提供一種裝置，其係第4或第5裝置，作為第6裝置，其中該第1密封部與該第2密封部，藉熱封而被彼此連接。
本發明係提供一種裝置，其係第6裝置，作為第7裝置，其中該第1密封構件及該第2密封構件之每一個係包括：熔融層，藉熱封以熔融；以及未熔融層，不被熱封所熔融之兩層。
本發明係提供一種裝置，其係第1～第7之任一裝置，作為第8裝置，其中該凹凸部係覆蓋對應於該密封空間之領域全體。
本發明係提供一種裝置，其係第1～第8之任一裝置，作為第9裝置，其中該第2密封構件係包括作為基座之由薄膜所組成之第2薄膜。
本發明係提供一種裝置，其係第9裝置，作為第10裝置，其中該第1薄膜及該第2薄膜係在一張薄膜構件中，被彼此重疊之兩張密封片， 該薄膜構件係具有既定部， 該第1薄膜及該第2薄膜係於該既定部中，彼此連接。
本發明係提供一種裝置，其係第10裝置，作為第11裝置，其中該薄膜構件係一張平面薄板， 該第1薄膜及該第2薄膜係於該既定部中，被彎折重疊之兩張之該密封片。
本發明係提供一種裝置，其係第10裝置，作為第12裝置，其中該薄膜構件係一張袋狀薄板， 該第1薄膜及該第2薄膜係於該既定部中，彼此連接之兩張之該密封片。
本發明係提供一種裝置，其係第1～第12之任一裝置，作為第13裝置，其中該第1電路構件係與該第1密封構件為不同個體之構件， 該第2電路構件係與該第2密封構件為不同個體之構件。
本發明係提供一種裝置，其係第1～第12之任一裝置，作為第14裝置，其中該第1電路構件係與該第1密封構件為一體之構件。
本發明係提供一種裝置，其係第1～第12之任一裝置，作為第15裝置，其中該第2電路構件係與該第2密封構件為一體之構件。
本發明係提供一種裝置，其係第1～第15之任一裝置，作為第16裝置，其中該第1電路構件係具有第1基體與第1導體線路， 該第1基體係由絶緣薄膜所組成， 該第1導體線路係被形成於該第1基體上，具有該第1接點， 該第2電路構件係具有第2基體與第2導體線路， 該第2基體係由絶緣薄膜所組成， 該第2導體線路係被形成於該第2基體上，具有該第2接點。
本發明係提供一種裝置，其係第1～第16之任一裝置，作為第17裝置，其中該第1密封構件及該第2密封構件之每一個，具有較高之屏障性。
本發明係提供一種裝置，其係第17裝置，作為第18裝置，其中該第1密封構件及該第2密封構件之每一個，具有較高之氧氣屏障性。
本發明係提供一種裝置，其係第17裝置，作為第19裝置，其中該第1密封構件及該第2密封構件之每一個，具有較高之水蒸氣屏障性。
本發明係提供一種裝置之製造方法，作為第1製造方法，其包括第1密封構件與第2密封構件與第1電路構件與第2電路構件，其特徵在於： 其包括： 準備工序，準備該第1密封構件、該第2密封構件、該第1電路構件及該第2電路構件，其中，該第1密封構件係包括作為基座之由薄膜所組成之第1薄膜，在該第1薄膜設有空氣閥，在該第1密封構件及該第2密封構件之至少一者，設有凹凸部，該第1電路構件係包括第1接點，該第2電路構件係包括第2接點； 配置工序，以該第1密封構件、該第1電路構件、該第2電路構件及該第2密封構件之順序，彼此重疊，其中，使該第1接點與該第2接點相向，使該凹凸部相向於該第1電路構件及該第2電路構件之至少一者，而且，藉該凹凸部覆蓋對應於該第1接點及該第2接點之至少一者之既定領域； 密封工序，密封該第1電路構件及該第2電路構件，於形成在該裝置之內部空間的內部，其中，該內部空間係被該第1密封構件與該第2密封構件所包圍，去除該空氣閥，以遮斷與該裝置的外部之相通；以及 抽真空工序，使用該空氣閥以抽真空該內部空間，使該第1接點與該第2接點彼此接觸。 [發明功效]
在本發明之裝置中，第1密封構件及第2密封構件，其為夾持第1電路構件及第2電路構件（以下，單稱做「電路構件」）於其間，以被彼此重疊。第1密封構件係被形成為將薄膜作為基座。又，電路構件之每一個，除了包括接點之外，於構造上沒有限制。亦即，本發明之電路構件係具有簡易之構造，可由種種材料形成。例如電路構件也可以為形成有具有接點之導體線路之絶緣薄膜。在此情形下，可使裝置全體之厚度非常薄。亦即，當依據本發明時，可提供一種可薄型化之新裝置。
[用以實施發明的形態]
當參照圖1時，本發明實施形態之裝置10係獨立之電子設備。更具體來說，裝置10係未物理性地安裝於其他電子設備（未圖示），可單獨動作。例如裝置10藉貼附於對象者之心臟附近，量測對象者之心率，傳送量測結果到其他電子設備。亦即，裝置10係可使用作為量測心率等之活體資訊之電子設備。但是，本發明並不侷限於此，其可適用於具有種種功能之裝置。
當一併參照圖2與圖1時，本實施形態之裝置10係包括電路構造體12與密封構件14。電路構造體12係用於使裝置10作為電子設備以發揮功能之構件。例如電路構造體12為具有：電子電路（未圖示），用於量測心率；以及電子電路（未圖示），用於傳送量測結果到其他電子設備（未圖示）。密封構件14係收容電路構造體12全體於內部，保護電路構造體12不受外部環境影響。亦即，電路構造體12係被密封於密封構件14的內部。
本實施形態之電路構造體12係包括第1電路構件40與第2電路構件50。本實施形態之密封構件14係包括第1密封構件20與第2密封構件30。亦即，裝置10係包括第1密封構件20、第2密封構件30、第1電路構件40及第2電路構件50。
當一併參照圖7與圖1及圖2時，裝置10之四個構件（第1密封構件20、第2密封構件30、第1電路構件40及第2電路構件50）係在上下方向（Z方向）中，被堆疊，作為一個之裝置10以被組立。本實施形態之裝置10係僅包括上述四個構件。但是，本發明並不侷限於此，裝置10也可以在上述四個構件之外，還包括其他構件。
以下，說明本實施形態之裝置10之各構件。
當參照圖7時，本實施形態之第1密封構件20，被形成為作為基座之做為絶緣薄膜之第1薄膜20F。換言之，第1密封構件20係包括作為基座之由薄膜組成之第1薄膜20F。本實施形態之第1薄膜20F係矩形之較薄之薄板，其具有可撓性。第1薄膜20F係平行於水平面（薄板面：XY平面）地延伸。第1薄膜20F係具有XY平面中之周緣29。於第1薄膜20F形成有孔部76。孔部76係在與XY平面直交之上下方向（Z方向）中，貫穿第1薄膜20F。
當參照圖1及圖7時，本實施形態之第1密封構件20係在第1薄膜20F之外，包括有空氣閥70。當參照圖7及圖8時，空氣閥70係包括：遮蔽部72，由較薄之絶緣薄膜所組成；以及基部74，由絶緣體所組成。如圖8所示，於基部74形成有通過孔748。通過孔748係在Z方向上，貫穿基部74。於遮蔽部72形成有五個之閥722、及分別對應於閥722之五個之缺口724。缺口724之每一個係在Z方向上，貫穿遮蔽部72。閥722及缺口724係位於遮蔽部72之XY平面中之外周的內側。
當一併參照圖8及圖7時，遮蔽部72係被接著固定於基部74的上表面（＋Z側之面）。尤其，遮蔽部72之XY平面中之外周，綿延全周地，強力地密著於基部74的上表面。另外，遮蔽部72之XY平面中之外周的內側，可遠離基部74的上表面。亦即，於缺口724之每一個與通過孔748之間，可形成空氣可通過之通路。基部74的下表面（－Z側之面）被接著固定於第1薄膜20F，使得通過孔748連接於第1薄膜20F的孔部76。亦即，在第1薄膜20F設有空氣閥70。
當一併參照圖1與圖8時，空氣閥70係可過渡於遠離閥722之每一個所對應之缺口724之開狀態（圖8所示之狀態）、及完全塞住閥722之每一個所對應之缺口724之閉狀態（圖1所示之狀態）之間。當空氣閥70處於開狀態時，於裝置10的內部與外部之間，形成有透過空氣閥70之空氣之通路。另外，當空氣閥70處於閉狀態時，裝置10的內部係被遮斷與裝置10的外部之相通。
如下所述，空氣閥70係當製作裝置10時，用於抽真空裝置10的內部。本實施形態之空氣閥70，具有適合此用途之構造。但是，本發明並不侷限於此。例如只要可使用空氣閥70，以抽出裝置10內部的空氣，空氣閥70之構造並未特別侷限。又，也可以不設置空氣閥70地，抽真空裝置10的內部。換言之，第1密封構件20只要對應需要而包括空氣閥70即可。亦即，第1密封構件20也可以僅包括第1薄膜20F。
當參照圖7時，本實施形態之第2密封構件30，被形成為作為基座之做為絶緣薄膜之第2薄膜30F。換言之，第2密封構件30係包括作為基座之由薄膜組成之第2薄膜30F。第2薄膜30F係矩形之較薄之薄板，其具有可撓性。第2薄膜30F係平行於XY平面地延伸。第2薄膜30F係具有XY平面中之周緣39。但是，本發明並不侷限於此。例如第2密封構件30也可以取代第2薄膜30F，包括作為基座之剛性（亦即，具有剛性而較不會撓曲）之電路基板。
當參照圖2及圖7時，本實施形態之第2密封構件30，其為在第2薄膜30F之外，包括由絶緣薄膜組成之附加性薄膜60。附加性薄膜60係具有凹凸部62。如下所述，凹凸部62係在抽真空裝置10的內部之時，為了維持空氣可通過之通路而設置。詳細來說，於附加性薄膜60係設有多數之突部64。突部64之每一個係往上方（＋Z方向）突出之可變形之突起。突部64係在XY平面中，綿延附加性薄膜60全體，被均勻且連續性地形成。藉上述之構造，於鄰接之兩個之突部64間，形成有空氣可通過之通路。突部64之形狀、尺寸等，只要形成有空氣可通過之通路，並未特別侷限。
當一併參照圖1與圖2時，本實施形態之第1薄膜20F與第2薄膜30F係彼此重疊，使得XY平面中之周緣29之位置與周緣39之位置彼此－致。但是，本發明並不侷限於此。例如XY平面中之第1薄膜20F之尺寸與XY平面中之第2薄膜30F之尺寸，也可以彼此不同。第1薄膜20F及第2薄膜30F之每一個之形狀，並不侷限於矩形，可對應需要而變形。
如圖2及圖7所示，本實施形態之第1電路構件40，具有第1基體42與第1導體線路44。本實施形態之第1基體42係由絶緣薄膜所組成之矩形之較薄之薄板，其具有可撓性。第1基體42係平行於XY平面地延伸。第1導體線路44係被形成於第1基體42上。詳細來說，第1導體線路44係由銅等導電體所組成，於第1基體42的下表面，以銀墨水印刷或蝕刻等之形成方法形成。
本實施形態之第2電路構件50，具有第2基體52與第2導體線路54。本實施形態之第2基體52係由絶緣薄膜所組成之矩形之較薄之薄板，其具有可撓性。第2基體52係平行於XY平面地延伸。第2導體線路54係被形成於第2基體52上。詳細來說，第2導體線路54係由銅等導電體所組成，於第2基體52的上表面，以銀墨水印刷或蝕刻等之形成方法形成。
本實施形態之第1電路構件40及第2電路構件50之每一個，具有上述之構造。但是，本發明並不侷限於此。例如也可以於第1電路構件40及第2電路構件50之每一個，設有一個以上之電子零件。第1電路構件40及第2電路構件50中之一者，也可以係單一之電子零件。第1基體42及第2基體52之每一個，也可以係剛性之電路基板。第1導體線路44及第2導體線路54之每一個，只要係由導電體所形成，第1導體線路44及第2導體線路54之每一個之形成方法，並未特別侷限。
在本實施形態中，第1導體線路44係具有第1接點48，第2導體線路54係具有第2接點58。亦即，第1電路構件40係包括第1接點48，第2電路構件50係包括第2接點58。當參照圖2及圖3時，於被組立之裝置10中，第1接點48與第2接點58係彼此接觸。亦即，第1電路構件40與第2電路構件50係被組合，使得第1接點48與第2接點58彼此接觸。結果，第1導體線路44及第2導體線路54係被彼此電性連接。
圖2及圖3所示之第1導體線路44及第2導體線路54為用於簡易說明本發明之抽象性導體線路，其不具有具體性之功能。亦即，即使圖示之第1接點48與第2接點58彼此接觸，裝置10也不具有作為電子設備之功能。另外，實際之第1導體線路44及第2導體線路54，例如具有圖4及圖5所示之構造。
當參照圖4及圖5時，於第1基體42的下表面，形成有第1電路43。於第2基體52的上表面，形成有第2電路53。第1電路43係具有分別形成有第1接點48之兩個之第1導體線路44、及鈕釦電池46。第2電路53係具有分別形成有第2接點58之兩個之第2導體線路54、及LED（Light Emitting Diode）56。當第1接點48與第2接點58彼此接觸時，電力自鈕釦電池46供給到LED56，LED56係發光。第1電路43及第2電路53的構造，可變形為比圖4及圖5之實施例還要實用性之構造。例如第2電路53也可以取代LED56，而具有心率之量測電路、及量測結果之傳送電路。
當依據圖4及圖5之實施例時，第1接點48及第2接點58之每一個之數量係兩個。但是，第1接點48及第2接點58之每一個之數量，如圖2所示，可以為一個或三個以上。亦即，當參照圖2及圖3時，第1電路構件40係只要包括一個以上之第1接點48即可，第2電路構件50係只要包括分別對應於第1接點48之一個以上之第2接點58即可。於被組立之裝置10中，第1接點48之每一個係只要與對應之第2接點58相接觸即可。
以下，更詳細說明本實施形態之裝置10。
當參照圖1時，本實施形態之第1密封構件20，具有第1內側部22與第1外側部24。第1內側部22及第1外側部24之每一個係第1薄膜20F的一部份。第1內側部22係在XY平面中，位於第1外側部24的內側。換言之，第1外側部24在第1薄膜20F之中，其為包圍第1內側部22之部位。
當參照圖2時，本實施形態之第2密封構件30，具有第2內側部32與第2外側部34。第2內側部32及第2外側部34之每一個係第2薄膜30F的一部份。第2內側部32係在XY平面中，位於第2外側部34的內側。換言之，第2外側部34在第2薄膜30F之中，為包圍第2內側部32之部位。
當參照圖1～圖3時，第1薄膜20F的第1內側部22及第2薄膜30F的第2內側部32在裝置10中，其為收容電路構造體12之部位。當依據本實施形態時，於裝置10被組立之前，第1薄膜20F係沿著XY平面，均勻地延伸，於第1內側部22與第1外側部24之間，無可見之邊界（參照圖7）。同樣地，於裝置10被組立之前，第2薄膜30F係沿著XY平面，均勻地延伸，於第2內側部32與第2外側部34之間，無可見之邊界（參照圖7）。但是，本發明並不侷限於此。例如也可以於第1內側部22與第1外側部24之間，形成有凹陷等之可見之邊界，或者，於第2內側部32與第2外側部34之間，形成有凹陷等之可見之邊界。
當參照圖1時，本實施形態之第1外側部24，具有第1密封部26與第1接觸部28。當參照圖2時，本實施形態之第2外側部34，具有第2密封部36與第2接觸部38。當參照圖1～圖3時，本實施形態之第1密封部26與第2密封部36係被彼此連接，以形成有密封痕跡16。當依據本實施形態時，第1密封部26與第2密封部36係藉熱封，以被彼此連接。亦即，本實施形態之密封痕跡16，其為第1密封部26與第2密封部36藉加熱，以彼此熔著後之痕跡。但是，本發明並不侷限於此，第1密封部26與第2密封部36，可藉高周波、超音波、雷射、接著等之種種方法連接。
當參照圖1及圖2時，本實施形態之密封痕跡16，其被形成為綿延第1密封部26及第2密封部36的全周。密封痕跡16係使第1接觸部28及第2接觸部38，於XY平面中，綿延全周以包圍之。但是，本發明並不侷限於此，密封痕跡16只要被形成在對應於裝置10之製造方法之必要處所即可。例如密封痕跡16也可以局部性形成，或者，完全未形成。
當參照圖3時，如下所述，在第1密封部26與第2密封部36彼此連接後，抽真空裝置10的內部。當依據本實施形態時，在抽真空時，第1接觸部28與第2接觸部38係藉氣壓差，於接觸領域17中，彼此接觸。結果，於裝置10形成有密封空間18。密封空間18係被第1內側部22及第2內側部32所包圍。本實施形態之接觸領域17係使第1內側部22及第2內側部32，在XY平面中，綿延全周以無縫隙地包圍。但是，本發明並不侷限於此，接觸領域17只要被形成在對應於裝置10之製造方法之必要處所即可。例如接觸領域17也可以局部性形成或者，完全未形成。
如上述地形成之密封空間18，其被第1密封構件20及第2密封構件30所包圍，被遮斷與裝置10的外部之相通。當依據本實施形態時，第1密封部26與第2密封部36，其被彼此強力地連接。而且，接觸領域17係在XY平面中，位於密封痕跡16的內側，遮斷密封空間18的內部與外部間之空氣流動。亦即，密封空間18的內部之氣壓係被維持，使得其成為比大氣壓還要低之低氣壓。
第1電路構件40及第2電路構件50，其被密封於維持在上述低氣壓之密封空間18的內部。第1接點48與第2接點58係在密封空間18的內部，彼此接觸。詳細來說，於第1接點48與第2接點58之間，產生由密封空間18的內部與外部間之氣壓差，所造成之接觸力。第1接點48與第2接點58係因為此氣壓差，而被彼此壓抵，藉此，第1接點48與第2接點58間之接觸係被確實維持。
當總結以上說明時，於本實施形態之裝置10中，包含第1密封構件20及附加性薄膜60之第2密封構件30係被重疊，使得夾持第1電路構件40及第2電路構件50（以下，單稱「電路構件」）於其間，而彼此接觸。本實施形態の第1密封構件20及第2密封構件30之每一個，其被形成為將薄膜作為基座。附加性薄膜60係可壓花加工較薄之絶緣薄膜以形成之。
又，電路構件之每一個，其為除了包括接點（第1接點48或第2接點58）之外，在構造上沒有限制。亦即，本實施形態之電路構件，其具有簡易之構造，可由種種材料形成。例如電路構件也可以係形成有具有接點之導體線路（第1導體線路44或第2導體線路54）之絶緣薄膜。在此情形下，可使裝置10全體之厚度非常薄。亦即，當依據本實施形態時，可提供一種可薄型化之新的裝置10。
當依據本實施形態時，藉第1密封部26與第2密封部36間之連接、及第1接觸部28與第2接觸部38間之接觸，可確實維持密封空間18之氣密性。但是，本發明並不侷限於本實施形態。例如第1密封部26及第2密封部36，也可以使第1接觸部28及第2接觸部38在XY平面中，局部性地包圍。又，第1密封部26及第2密封部36，也可以使第1內側部22及第2內側部32在XY平面中，局部性地包圍。
當依據本實施形態時，藉切除第1密封部26及第2密封部36，其為自密封空間18，可較容易取出第1電路構件40及第2電路構件50。亦即，當依據本實施形態時，可較容易分別回收構件，而且，可再利用。
當參照圖1時，本實施形態之第1密封構件20及第2密封構件30之每一個係包括：熔融層146，藉熱封以熔融；以及未熔融層148，未藉熱封以熔融之兩層。熔融層146及未熔融層148，其被設於第1薄膜20F及第2薄膜30F（或剛性之電路基板）之每一個。亦即，第1薄膜20F及第2薄膜30F之每一個，其為具有由熔融層146及未熔融層148所組成之兩層構造。
例如熔融層146係由聚乙烯所組成，未熔融層148係由尼龍所組成。藉此構造，可持續維持第1密封部26及第2密封部36之未熔融層148地，使熔融層146彼此熔著。但是，本發明並不侷限於此，第1薄膜20F及第2薄膜30F之每一個，其為只要具有對應於裝置10之製造方法之構造即可。例如第1薄膜20F及第2薄膜30F之每一個，其也可以僅包括一層，或者，包括三層以上之層。
本實施形態之第1薄膜20F及第2薄膜30F之每一個，其為在第1密封部26及第2密封部36以外的部位，也包括熔融層146與未熔融層148。但是，本發明並不侷限於此。例如熔融層146也可以僅分別被形成於第1密封部26及第2密封部36之每一個。
第1密封構件20及第2密封構件30之每一個，其最好具有較高之氧氣屏障性。更具體來說，第1薄膜20F及第2薄膜30F（或剛性之電路基板）之每一個，其為最好包括由具有較高之氧氣屏障性之材料（高氧氣屏障材）所組成之層。當依據此層構造時，可減少電路構造體12的金屬構件之氧化。
例如高氧氣屏障材也可以係線性聚乙烯（LLDPE:Linear Low Density Polyethylene）。更具體來說，高氧氣屏障材也可以係積層加工聚乙烯對苯二甲酸酯、鋁及聚乙烯後之PET／Al／PE，或積層加工二軸延伸尼龍及聚乙烯後之ON／PE，或積層加工聚乙烯對苯二甲酸酯、多氯苯及聚乙烯後之PET／EVOH／PE，或積層加工透明高屏障薄膜及聚乙烯以形成之。透明高屏障薄膜也可以係SiOx蒸著PET（聚乙烯對苯二甲酸酯），或者，氧化鋁蒸著PET（聚乙烯對苯二甲酸酯）。
本實施形態之第1密封構件20及第2密封構件30之每一個，其為最好在較高之氧氣屏障性之外，還具有較高之水蒸氣屏障性。更具體來說，第1薄膜20F及第2薄膜30F（或剛性之電路基板）之每一個，其為最好包括由具有較高之水蒸氣屏障性之材料（高水蒸氣屏障材）所組成之層。當依據此層構造時，可使電路構造體12防水。例如高水蒸氣屏障材也可以係在ON／PE、OPP（二軸延伸聚丙烯）、PET等之薄板，施加過PVDC（多氯聯苯）塗層之材料。
第1密封構件20及第2密封構件30之每一個，也可以在較高之氧氣屏障性及較高之水蒸氣屏障性之外，還具有氮氣屏障性等之種種屏障性。亦即，第1密封構件20及第2密封構件30之每一個，其最好具有對應於用途之較高之屏障性。
當參照圖6時，本實施形態之裝置10（參照圖1），其為經過準備工序（步驟1）、配置工序（步驟2）、密封工序（步驟3）、及抽真空工序（步驟4）之四個工序以被製造。但是，本發明並不侷限於此，裝置10之製造方法係可對應需要而變形。以下，說明本實施形態之裝置10之製造方法。
當參照圖7時，其為於準備工序（參照圖6）中，準備裝置構件11。裝置構件11係包括第1密封構件20、第2密封構件30、第1電路構件40及第2電路構件50。第1密封構件20係包括作為基座之第1薄膜20F，而且，其包括被設於第1薄膜20F之空氣閥70。第2密封構件30係包括作為基座之第2薄膜30F，而且，其包括形成有凹凸部62之附加性薄膜60。第1電路構件40係包括第1接點48。第2電路構件50係包括第2接點58。
接著，當參照圖7及圖9時，於配置工序（參照圖6）中，其為使第1密封構件20、第1電路構件40、第2電路構件50及第2密封構件30，沿著Z方向，自上而下，以此順序彼此重疊。此時，配置第1電路構件40及第2電路構件50，使得第1接點48與第2接點58在Z方向上相向。使附加性薄膜60位於第2薄膜30F之XY平面中之中間部。使第1電路構件40及第2電路構件50，位於附加性薄膜60之XY平面中之中間部。又，配置第1薄膜20F及第2薄膜30F，使得兩個之熔融層146在Z方向中相向。
當參照圖9時，如上述配置之附加性薄膜60的凹凸部62，其為在Z方向中，與第2電路構件50相向。尤其，凹凸部62係自下方（－Z側），覆蓋對應於第2接點58之既定領域19。本實施形態之既定領域19，其為第2電路構件50的第2基體52的下表面之中，位於第2接點58之正下方之部位。
接著，當參照圖9及圖10時，其為於密封工序（參照圖6）中，施加熱封於第1薄膜20F及第2薄膜30F。詳細來說，兩個之熔融層146之中，其為使位於第1薄膜20F及第2薄膜30F之XY平面中之外周之部位，藉熱封以被彼此熔著。
當一併參照圖11與圖10時，熱封之結果，其為形成有具有密封痕跡16之裝置10，同時形成內部空間18S於裝置10的內部。密封痕跡16係在第1薄膜20F及第2薄膜30F之XY平面中之外周，無縫隙地連續形成。亦即，內部空間18S係被第1密封構件20與第2密封構件30所包圍，去除空氣閥70，以被遮斷與裝置10的外部之相通。第1電路構件40及該第2電路構件50，其為與第2密封構件30的附加性薄膜60，一同被密封於內部空間18S的內部。
接著，於抽真空工序（參照圖6）中，抽真空內部空間18S。當依據本實施形態時，使用器具80及空氣閥70，抽取內部空間18S的空氣。本實施形態之器具80，其為注射器型之活塞幫浦。器具80係包括注射器82與柱塞84。注射器82的下端在XY平面中，具有對應於空氣閥70的遮蔽部72的外周之環狀。
於抽真空工序中，首先，壓抵注射器82的下端於遮蔽部72的上表面。接著，拉引柱塞84往上方。此時，空氣閥70係成為開狀態，在內部空間18S與注射器82的內部之間，形成有空氣之通路。內部空間18S的空氣，經由空氣閥70的通過孔748及缺口724（參照圖9），被抽取到注射器82的內部。結果，內部空間18S之氣壓係逐漸地降低。當內部空間18S之氣壓成為接近於真空之低氣壓後，停止由器具80所做之抽真空。
當停止抽真空時，空氣閥70的閥722（參照圖9），其因為內部空間18S之氣壓與大氣壓之氣壓差，而阻塞缺口724（參照圖9），空氣閥70係成為閉狀態。結果，內部空間18S之氣壓係被維持於低氣壓。亦即，在裝置10形成有被遮斷與外部相通之做為低氣壓之內部空間18S之密封空間18（參照圖3）。第1接點48與第2接點58，其因為密封空間18的內部與外部間之氣壓差，以被彼此壓抵，而彼此接觸。
當一併參照圖11與圖3時，在抽真空時，第1薄膜20F與第2薄膜30F係彼此密著，而較容易形成如接觸領域17之密著部。如果，當未設有附加性薄膜60時，第1薄膜20F與第2薄膜30F之密著部，其也較容易被形成於空氣閥70與既定領域19之間。亦即，空氣閥70與既定領域19間之空氣之通路，有被密著部所遮斷之虞。在此情形下，有第1接點48及第2接點58所處之空間之氣壓，未充分地降低，而第1接點48與第2接點58未確實地接觸之虞。
另外，本實施形態之附加性薄膜60，其為位於第1薄膜20F與第2薄膜30F之間，所以，防止第1薄膜20F與第2薄膜30F之直接接觸。又，附加性薄膜60係具有凹凸部62，所以，即使第1薄膜20F與第2薄膜30F透過附加性薄膜60，而間接性地接觸後，空氣閥70與既定領域19間之空氣之通路也被維持。亦即，本實施形態之凹凸部62，其為防止如遮斷空氣閥70與既定領域19間之空氣之通路之密著部之形成。結果，第1接點48與第2接點58係彼此確實地接觸。
當一併參照圖2與圖3時，本實施形態之凹凸部62，其被密封於密封空間18的內部，覆蓋對應於密封空間18之領域全體。但是，本發明並不侷限於此。自當抽真空時，確實接觸第1接點48與第2接點58之觀點看來，凹凸部62也可以係僅連續性地覆蓋空氣閥70與既定領域19間之領域。詳細來說，凹凸部62也可以係僅連續性地覆蓋空氣閥70中之空氣之通路（通過孔748）與既定領域19間之領域。而且，當空氣閥70與既定領域19間之距離較短時，凹凸部62只要覆蓋對應於第1接點48及第2接點58之至少一者之既定領域19即可。
但是，當凹凸部62之XY平面中之尺寸較小時，在抽真空時，於遠離既定領域19之處所，有可能形成有被第1薄膜20F與第2薄膜30F彼此密著之密著部所包圍之空氣積存處。當形成有這種空氣積存處時，在使用裝置10時，空氣係自空氣積存處流入既定領域19，藉此，既定領域19之氣壓有上升之虞。因此，如本實施形態所示，凹凸部62最好係覆蓋對應於密封空間18之領域全體。
當參照圖3時，本實施形態之附加性薄膜60，其為與第2薄膜30F為不同個體之壓花薄膜，被配置於第2薄膜30F之上。又，凹凸部62係被綿延形成於附加性薄膜60的上表面及下表面全體。但是，本發明並不侷限於此。例如附加性薄膜60也可以被接著固定於第2薄膜30F的上表面。凹凸部62只要僅被形成於附加性薄膜60的上表面即可。又，也可以壓花加工第2薄膜30F，以在第2薄膜30F形成凹凸部62。在此情形下，附加性薄膜60係無須設置。亦即，第2密封構件30也可以僅包括具有凹凸部62之第2薄膜30F。
本實施形態之附加性薄膜60，其為與第2薄膜30F一同地，形成有第2密封構件30。但是，本發明並不侷限於此。例如附加性薄膜60也可以與第1薄膜20F一同地，形成有第1密封構件20。更具體來說，附加性薄膜60也可以被配置於第1薄膜20F之下。在此情形下，凹凸部62係自上方，覆蓋對應於第1接點48之既定領域19。此情形之既定領域19，其為第1電路構件40的第1基體42的上表面之中，位於第1接點48正上方之部位。又，也可以壓花加工第1薄膜20F，以在第1薄膜20F形成凹凸部62。在此情形下，附加性薄膜60係無須設置。
本實施形態之裝置10係僅包括一個之凹凸部62。但是，本發明並不侷限於此。也可以在第1密封構件20及第2密封構件30之每一個，設有凹凸部62。更具體來說，也可以於第1密封構件20及第2密封構件30之每一個，設有一張之附加性薄膜60。又，也可以於第1薄膜20F及第1薄膜20F之每一個，形成有凹凸部62。
當考慮上述之變形例時，第1密封構件20及第2密封構件30之至少一者，也可以包括附加性薄膜60。又，附加性薄膜60未必必須設置。亦即，只要在第1密封構件20及第2密封構件30之至少一者，設有凹凸部62即可。凹凸部62係只要接觸到第1電路構件40及第2電路構件50之至少一者即可。
當考慮上述變形例而總結裝置10之製造方法時，裝置10之製造方法係包括一種準備工序，其為準備第1密封構件20、第2密封構件30、第1電路構件40及第2電路構件50，第1密封構件20係包括做為基座之由薄膜所組成之第1薄膜20F，於第1薄膜20F設有空氣閥70，於第1密封構件20及第2密封構件30之至少一者，設有凹凸部62，第1電路構件40係包括第1接點48，第2電路構件50係包括第2接點58。
又，裝置10之製造方法係包括一種配置工序，其為以第1密封構件20、第1電路構件40、第2電路構件50及第2密封構件30之順序，彼此重疊，其中使第1接點48與第2接點58相向，使凹凸部62相向於第1電路構件40及第2電路構件50之至少一者，而且，以凹凸部62覆蓋對應於第1接點48及第2接點58之至少一者之既定領域19。
又，裝置10之製造方法係包括一種密封工序，其為使第1電路構件40及該第2電路構件50，密封於形成在裝置10之內部空間18S（參照圖11）的內部，其中內部空間18S係被第1密封構件20與第2密封構件30所包圍，去除空氣閥70以遮斷與裝置10的外部之相通。
又，裝置10之製造方法係包括一種抽真空工序，其為使用空氣閥70以抽真空內部空間18S（參照圖11），使第1接點48與第2接點58彼此接觸。
當參照圖3時，當依據本實施形態之製造方法時，第1接點48與第2接點58係不使用接著劑等固定構件地，彼此確實接觸。因此，當無須裝置10時，僅切除第1外側部24及第2外側部34，就可以分解裝置10。又，可使第1電路構件40及第2電路構件50，密封於低氣壓之密封空間18的內部，藉此，可減少由金屬構件之氧化等所致之劣化。
當參照圖11時，當依據本實施形態之製造方法時，可使用簡易之器具80，以較容易地抽真空。由器具80所做之抽真空係可重複實施。例如在使用裝置10時，即使密封空間18之氣壓上昇後，也可使用器具80以再度抽真空。結果，在使用裝置10時，可維持第1接點48與第2接點58間之接觸力。但是，本發明並不侷限於此，裝置10之製造方法可對應於需要而變形。
例如器具80之構造係只要可抽真空，並未特別侷限。又，也可以取代使用圖示之器具80，插入噴嘴到裝置10，以噴嘴抽真空。在此情形下，其為無須設置空氣閥70。又，也可以使用市售之桌上型真空包装機（未圖示），以進行密封及抽真空。而且，當參照圖7時，也可以配置裝置構件11於真空腔體（未圖示）內，持續熱封而抽真空。但是，藉使用如器具80（參照圖11）之市售之簡易器具，可較容易製造裝置10，同時可較容易維持第1接點48與第2接點58間之接觸力。
當參照圖3時，也可以於密封空間18的內部，密封使密封空間18之氣壓，可目視之壓力檢知構件（未圖示）。壓力檢知構件也可以係例如對應於氣壓，而發出不同顏色之壓力量測薄膜。又，壓力檢知構件也可以係聚氨酯泡綿等之可彈性變形之緩衝材。當壓力檢知構件使用緩衝材時，藉辨識緩衝材之厚度，可估算密封空間18之氣壓。緩衝材也可以配置於如加壓第1接點48或第2接點58之位置。另外，當第1電路構件40或第2電路構件50，具有可充分地目視之厚度時，即使不使用壓力檢知構件，也可估算密封空間18之氣壓。例如藉目視位於第1電路構件40或第2電路構件50之側部附近之第1薄膜20F或第2薄膜30F之形狀變化（參照圖1及圖10），可估算密封空間18之氣壓。
本實施形態係在已經說明過之變形例之外，還可做種種變形。以下，說明四個變形例。
當參照圖12及圖13時，第1變形例之裝置10A可由裝置構件11A製造。當以圖12與圖7做比較時，裝置構件11A係包括與裝置構件11的密封構件14不同之密封構件14A，而且，其包括與裝置構件11相同之電路構造體12。密封構件14A係包括由絶緣體所組成之一張之薄膜構件（平面薄板）14L、附加性薄膜60、及空氣閥70。電路構造體12係包括第1電路構件40、及第2電路構件50。亦即，裝置10A係包括第1電路構件40、及第2電路構件50。
當參照圖12時，平面薄板14L係在前後方向（X方向）中之中間部（既定部142A）中被彎曲，藉此，形成有於Z方向中，彼此重疊之第1薄膜（密封片）20L與第2薄膜（密封片）30L。亦即，第1薄膜20L及第2薄膜30L係在一張之薄膜構件14L中，彼此重疊後之兩張密封片。薄膜構件14L係一張平面薄板，其具有既定部142A與端緣144A。端緣144A係薄膜構件14L之XY平面中之緣。
當參照圖12及圖13時，裝置10A係與裝置10（參照圖1）同樣地，其包括第1密封構件20A與第2密封構件30A。第1密封構件20A係包括作為基座之第1薄膜20L，而且，其包括被設於第1薄膜20L之空氣閥70。第2密封構件30A係包括作為基座之第2薄膜30L，而且，其包括附加性薄膜60。
本變形例之裝置10A，可藉與裝置10（參照圖1）同樣之製造方法製造。例如於配置工序（參照圖6）中，電路構造體12係被配置於Z方向中之第1密封構件20A與第2密封構件30A之間。附加性薄膜60係被配置於Z方向中之第2薄膜30L與電路構造體12之間。
裝置10A係具有與裝置10（參照圖1）同樣之構造。例如第1密封部26A與第2密封部36A，其被彼此連接以形成有密封痕跡16A。於裝置10A係形成有被第1密封構件20A及第2密封構件30A所包圍之密封空間18（參照圖3）。第1電路構件40、第2電路構件50及附加性薄膜60，其被密封於密封空間18的內部。第1電路構件40的第1接點48（參照圖3）與第2電路構件50的第2接點58（參照圖3），其為彼此接觸。
另外，裝置10A係在以下之點，與裝置10（參照圖1）不同。首先，第1薄膜20L及第2薄膜30L係在既定部142A中，被彎折重疊後之兩張密封片。亦即，第1薄膜20L及第2薄膜30L係在既定部142A中，彼此連接。當依據此構造時，既定部142A與密封空間18（參照圖3）之間，其無須密封。因此，僅密封空間18與端緣144A之間被密封。亦即，密封痕跡16A係僅被形成於密封空間18與端緣144A之間。
當參照圖14及圖15時，第2變形例之裝置10B係由裝置構件11B製造。當以圖14與圖7做比較時，裝置構件11B係包括與裝置構件11的密封構件14不同之密封構件14B，而且，其包括與裝置構件11相同之電路構造體12。密封構件14B係包括由絶緣體所組成之一張薄膜構件（袋狀薄板）14M、附加性薄膜60、及空氣閥70。電路構造體12係包括第1電路構件40、及第2電路構件50。亦即，裝置10B係包括第1電路構件40、及第2電路構件50。
當參照圖14時，袋狀薄板14M係在XY平面中之三邊（既定部142B）中，連接，於前端（＋X側之端）中，開口。藉此構造，於袋狀薄板14M形成有於Z方向中，彼此重疊後之第1薄膜（密封片）20M與第2薄膜（密封片）30M。亦即，第1薄膜20M及第2薄膜30M，其為在一張之薄膜構件14M中，被彼此重疊後之兩張密封片。薄膜構件14M係一張袋狀薄板，其具有既定部142B與端緣144B。端緣144B係薄膜構件14M的開口部的緣。
當參照圖14及圖15時，裝置10B係與裝置10（參照圖1）同樣地，其包括第1密封構件20B與第2密封構件30B。第1密封構件20B係包括作為基座之第1薄膜20M，而且，其包括被設於第1薄膜20M之空氣閥70。第2密封構件30B係包括作為基座之第2薄膜30M，而且，其包括附加性薄膜60。
本變形例之裝置10B，係可藉與裝置10（參照圖1）同樣之製造方法製造。例如於配置工序（參照圖6）中，電路構造體12係被封入於薄膜構件14M的內部，其被配置於Z方向中之第1密封構件20B與第2密封構件30B之間。附加性薄膜60係被配置於Z方向中之第2薄膜30M與電路構造體12之間。
裝置10B係具有與裝置10（參照圖1）同樣之構造。例如第1密封部26B與第2密封部36B，其為彼此連接以形成有密封痕跡16B。第1接觸部28B與第2接觸部38B係於接觸領域17B中，彼此接觸。於裝置10B係形成有被第1密封構件20B及第2密封構件30B所包圍之密封空間18（參照圖3）。第1電路構件40、第2電路構件50及附加性薄膜60，其為被密封於密封空間18的內部。第1電路構件40的第1接點48（參照圖3）與第2電路構件50的第2接點58（參照圖3），其為彼此接觸。
另外，裝置10B係在以下之點，與裝置10（參照圖1）不同。首先，第1薄膜20M及第2薄膜3OM係在既定部142B中，彼此連接後之兩張密封片。亦即，第1薄膜20M及第2薄膜30M係在既定部142B中，彼此連接。當依據此構造時，既定部142B與密封空間18（參照圖3）之間，其無須密封。因此，僅密封空間18與端緣144B之間被密封。亦即，密封痕跡16B係僅被形成於密封空間18與端緣144B之間。
當以圖16及圖17與圖14及圖15做比較時，第3變形例之裝置10C，其包括與裝置10B的密封構件14B不同之密封構件14C，而且，其包括與裝置10B相同之第1電路構件40、及第2電路構件50。密封構件14C係包括由絶緣體所組成之一張之薄膜構件（袋狀薄板）14N、被設於袋狀薄板14N的開口部之緊固件16C、及被設於袋狀薄板14N之空氣閥70，其不包括附加性薄膜60。
袋狀薄板14N係與袋狀薄板14M同樣地，具有於Z方向中，彼此重疊後之第1薄膜（密封片）20N與第2薄膜（密封片）30N。於袋狀薄板14N的一邊，設有緊固件16C。第1薄膜20N與第2薄膜30N，其為在未設有緊固件16C之三邊（既定部142C）中，彼此連接。
裝置10C係包括第1密封構件20C、及第2密封構件30C。第1密封構件20C係包括作為基座之第1薄膜20N，而且，其包括被設於第1薄膜20N之空氣閥70及緊固件16C的上部（＋Z側之部位）。第2密封構件30B係包括作為基座之第2薄膜30N，其包括被設於第2薄膜30N之緊固件16C的下部（－Z側之部位）。
第2密封構件30C係與第2密封構件30B不同，其未包括附加性薄膜60。取代此，於第2薄膜30N係形成有凹凸部62C。凹凸部62C係綿延於第2薄膜30N的約略全體，以被連續性地形成。但是，本發明並不侷限於此，第2密封構件30C也可以與第2密封構件30B同樣地，包括附加性薄膜60。在此情形下，於第2薄膜30N無須形成凹凸部62C。
於裝置10C中，第1密封構件20C係具有第1內側部22C、及第1外側部24C。第1內側部22C係位於第1外側部24C的內側。第2密封構件30C係具有第2內側部32C、及第2外側部34C。第2內側部32C係位於第2外側部34C的內側。密封空間18（參照圖3）係被第1內側部22C及第2內側部32C所包圍。第1外側部24C係具有第1接觸部28C。第2外側部34C係具有第2接觸部38C。第1接觸部28C與第2接觸部38C係在接觸領域17C中，彼此接觸。凹凸部62C係覆蓋對應於密封空間18之領域全體。
本變形例之裝置10C係可藉與裝置10B同樣之製造方法製造。例如於配置工序（參照圖6）中，電路構造體12係被配置於Z方向中之第1密封構件20C與第2密封構件30C之間。另外，附加性薄膜60係未被配置。又，於密封工序（參照圖6）中，未施加熱封於袋狀薄板14N，只有關閉緊固件16C。因此，於裝置10C未形成有密封痕跡。
當一併參照圖18與圖16及圖17時，第4變形例之裝置10D係由裝置10C製造。詳細來說，在製造裝置10C後，施加熱封於裝置10C，形成密封痕跡16D。接著，裝置10C之中，切斷密封痕跡16D與空氣閥70之間，去除形成有空氣閥70之部位。結果，裝置10D係被製造。
裝置10D之第1密封構件20C係未包括有空氣閥70，其具有第1內側部22C與第1外側部24D。第1內側部22C係位於第1外側部24D的內側。第2密封構件30C係具有第2內側部32C與第2外側部34D。第2內側部32C係位於第2外側部34D的內側。密封空間18係被第1內側部22C及第2內側部32C所包圍。第1外側部24D係在第1接觸部28C之外，具有第1密封部26D。第2外側部34D係在第2接觸部38C之外，具有第2密封部36D。
第1密封部26D與第2密封部36D，其被彼此連接以形成有密封痕跡16D。凹凸部62C係連續性地覆蓋密封痕16D與對應於第2接點58之既定領域19間之領域。裝置10D的密封空間18，其被完全遮斷與裝置10D的外部之相通。如裝置10D所示，藉切除空氣閥70以密封，可提高密封空間18之機密性。
於上述之四個變形例中，薄膜構件係一張平面薄板或一張袋狀薄板。但是，本發明之薄膜構件並不侷限於此，其可做種種變形。
當參照圖3時，本實施形態之第1電路構件40，其係與第1密封構件20為不同個體之構件，未藉接著等方法，被固定於第1薄膜20F。本實施形態之第2電路構件50，其係與第2密封構件30為不同個體之構件，未藉接著等方法，被固定於附加性薄膜60。但是，本發明並不侷限於此。如以下之說明所示，第1電路構件40也可以係與第1密封構件20為一體之構件，第2電路構件50也可以係與第2密封構件30為一體之構件。
例如第1電路構件40也可以被設於第1薄膜20F。更具體來說，第1基體42也可以被接著固定於第1薄膜20F的下表面，第1導體線路44也可以被形成於第1薄膜20F的下表面。亦即，第1接點48也可以被設於第1薄膜20F的下表面。尤其，當第1薄膜20F具有凹凸部62時，第1接點48也可以被設於凹凸部62。又，當第1密封構件20包括附加性薄膜60時，第1基體42也可以被接著固定於附加性薄膜60的下表面，第1導體線路44也可以被形成於附加性薄膜60的下表面。亦即，第1接點48也可以被設於附加性薄膜60的下表面。
例如第2電路構件50也可以被設於附加性薄膜60。更具體來說，第2基體52也可以被接著固定於附加性薄膜60的上表面，第2導體線路54也可以被形成於附加性薄膜60的上表面。亦即，第2接點58也可以被設於附加性薄膜60的上表面。又，當第2密封構件30未包括附加性薄膜60時，第2基體52也可以被接著固定於第2薄膜30F的上表面，第2導體線路54也可以被形成於第2薄膜30F的上表面。亦即，第2接點58也可以被設於第2薄膜30F的上表面。尤其，當第2薄膜30F未具有凹凸部62時，第2接點58也可以被設於凹凸部62。
上述之變形例之外，如上所述，第1電路構件40及第2電路構件50之中之一者，也可以為單一之電子零件。以下，針對此實施例（實施例1）、第1電路構件40係與第1密封構件20為一體之構件之實施例（實施例2）、及第2電路構件50係與第2密封構件30為一體之構件之實施例（實施例3及4），參照圖19～圖22做具體說明。
圖19係表示實施例1之圖。實施例1之第1電路構件40，其為單一之電子零件41。電子零件41係具有兩個之第1接點48。實施例1之第2電路構件50，其具有分別對應於電子零件41的第1接點48之兩個之第2接點58。於裝置10（參照圖3）中，第1接點48係分別與第2接點58相接觸。
圖20係表示實施例2之圖。實施例2之第1電路構件40，其為單一之第1導體線路44，具有第1接點48。實施例2之第1導體線路44，其被接著或形成於第1薄膜20F的下表面。亦即，實施例2之第1接點48，其被設於第1薄膜20F的下表面。
圖21係表示實施例3之圖。實施例3之第2電路構件50，其為單一之第2導體線路54，具有第2接點58。實施例3之第2導體線路54，其被接著或形成於附加性薄膜60的上表面。亦即，實施例3之第2接點58，其被設於附加性薄膜60的上表面。
圖22係表示實施例4之圖。實施例4之第2電路構件50，其為與實施例3同樣之單一之第2導體線路54，具有第2接點58。在實施例4之第2薄膜30F，形成有凹凸部62。實施例4之第2導體線路54，其被接著或形成於凹凸部62的上表面。亦即，實施例4の第2接點58，其被設於第2薄膜30F的上表面。
10,10A,10B,10C,10D:裝置 11,11A,11B:裝置構件 12:電路構造體 14,14A,14B,14C:密封構件 14L:薄膜構件（平面薄板） 14M,14N:薄膜構件（袋狀薄板） 142A,142B,142C:既定部 144A,144B:端緣 146:熔融層 148:未熔融層 16,16A,16B,16D:密封痕跡 16C:緊固件 17,17B,17C:接觸領域 18:密封空間 18S:內部空間 19:既定領域 20,20A,20B,20C:第1密封構件 20F:第1薄膜 20L,20M,20N:第1薄膜（密封片） 22,22C:第1內側部 24,24C,24D:第1外側部 26,26A,26B,26D:第1密封部 28,28B,28C:第1接觸部 29:周緣 30,30A,30B,30C:第2密封構件 30F:第2薄膜 30L,30M,30N:第2薄膜（密封片） 32,32C:第2內側部 34,34C,34D:第2外側部 36,36A,36B,36D:第2密封部 38,38B,38C:第2接觸部 39:周緣 40:第1電路構件 41:電子零件 42:第1基體 43:第1電路 44:第1導體線路 46:鈕釦電池 48:第1接點 50:第2電路構件 52:第2基體 53:第2電路 54:第2導體線路 56:LED 58:第2接點 60:附加性薄膜 62,62C:凹凸部 64:突部 70:空氣閥 72:遮蔽部 722:閥 724:缺口 74:基部 748:通過孔 76:孔部 80:器具 82:注射器 84:柱塞
圖1為表示本發明實施形態之裝置之立體圖。其以虛線描繪被形成於第1密封構件與第2密封構件間之接觸領域之邊界。其放大描繪裝置的一部份（以中心線包圍之部分）。 圖2為表示使圖1之裝置，去除第1密封構件之立體圖。其以虛線描繪接觸領域之邊界。 圖3為沿著III-III線，概略表示圖1之裝置之剖面圖。此圖係用於概示裝置的內部構造者，各構件之尺寸及配置係與實際之尺寸及配置不一致。 圖4為表示圖3之裝置之實施例之剖面圖。其描繪第1電路構件的第1導體線路及第2電路構件的第2導體線路之具體例。此圖係用於概示裝置的內部構造者，各構件之尺寸及配置係與實際之尺寸及配置不一致。 圖5為表示圖4之第1導體線路及第2導體線路之電路構造之圖。圖示之第1電路的第1接點，雖然遠離第2電路的第2接點，但是，實際上，第1接點位於第2接點之上。 圖6為表示圖1之裝置之製造方法之例之圖。 圖7為表示以圖6之製造方法之準備工序，準備之裝置構件之立體圖。其以虛線描繪第1薄膜之中，對應於空氣閥之部位。 圖8為表示圖7之裝置構件的空氣閥之立體圖。 圖9為表示圖7之裝置構件之側視圖。其放大描繪裝置構件的一部份（以中心線包圍之部分）。 圖10為表示圖6之製造方法之密封工序中之裝置之立體圖。 圖11為沿著圖1之III-III線，概示圖10之裝置之剖面圖。其描繪抽真空用器具之側面。此圖係用於概示裝置的內部構造者，各構件之尺寸及配置係與實際之尺寸及配置不一致。 圖12為表示圖7之裝置構件之變形例之立體圖。其以虛線描繪隱藏之第1電路構件、第2電路構件及附加性薄膜之輪廓。 圖13為表示由圖12之裝置構件所製造之裝置之俯視圖。其以虛線描繪隱藏之附加性薄膜之輪廓。 圖14為表示圖7之裝置構件之另一變形例之立體圖。其以虛線描繪隱藏之第1電路構件、第2電路構件及附加性薄膜之輪廓。 圖15為表示由圖14之裝置構件所製造之裝置之俯視圖。其以虛線描繪隱藏之附加性薄膜之輪廓。 圖16為表示圖15之裝置之變形例之俯視圖。其以虛線描繪隱藏之第1電路構件及第2電路構件之輪廓。其以中心線描繪接觸領域之邊界。 圖17為表示圖16之裝置之仰視圖。其以中心線描繪接觸領域之邊界。 圖18為表示局部性切除圖17之裝置以製作之裝置之仰視圖。其以假想線描繪包含隱藏之空氣閥之切除後之部位之輪廓。其以虛線描繪對應於第2接點之隱藏之既定領域之輪廓。其以中心線描繪接觸領域之邊界。 圖19為表示圖7之裝置構件的第1電路構件及第2電路構件之實施例之立體圖。 圖20為表示圖7之裝置構件的第1薄膜及第1電路構件之實施例之立體圖。 圖21為表示圖7之裝置構件的附加性薄膜及第2電路構件之實施例之立體圖。 圖22為表示圖7之裝置構件的第2薄膜、附加性薄膜及第2電路構件之實施例之立體圖。 圖23為表示專利文獻1之裝置之剖面圖。
10:裝置
12:電路構造體
16:密封痕跡
17:接觸領域
18:密封空間
19:既定領域
20:第1密封構件
20F:第1薄膜
22:第1內側部
24:第1外側部
26:第1密封部
28:第1接觸部
30:第2密封構件
30F:第2薄膜
32:第2內側部
34:第2外側部
36:第2密封部
38:第2接觸部
40:第1電路構件
42:第1基體
44:第1導體線路
48:第1接點
50:第2電路構件
52:第2基體
54:第2導體線路
58:第2接點
60:附加性薄膜
62:凹凸部
70:空氣閥
748:通過孔

Claims (20)

  1. 一種裝置，其包括第1密封構件、第2密封構件、第1電路構件及第2電路構件，其特徵在於： 該第1密封構件係包括作為基座之由薄膜所組成之第1薄膜， 在該裝置形成有密封空間， 該密封空間係被該第1密封構件及該第2密封構件所包圍，遮斷與該裝置的外部之相通， 該第1電路構件及該第2電路構件，被密封於該密封空間的內部， 該第1電路構件係包括第1接點， 該第2電路構件係包括第2接點， 該第1接點與該第2接點係彼此相接觸， 在該第1密封構件及該第2密封構件之至少一者，設有凹凸部， 該凹凸部係接觸到該第1電路構件及該第2電路構件之至少一者，而且，其覆蓋對應於該第1接點及該第2接點之至少一者之既定領域。
  2. 如請求項1之裝置，其中該第1密封構件及該第2密封構件之至少一者，包括附加性薄膜， 該附加性薄膜係具有該凹凸部。
  3. 如請求項1或請求項2之裝置，其中在該第1薄膜設有空氣閥， 該凹凸部係連續性地覆蓋該空氣閥與該既定領域間之領域。
  4. 如請求項3之裝置，其中該第1密封構件係具有第1內側部及第1外側部， 該第1內側部係位於該第1外側部的內側， 該第2密封構件係具有第2內側部與第2外側部， 該第2內側部係位於該第2外側部的內側， 該密封空間係被該第1內側部及該第2內側部所包圍， 該第1外側部係具有第1密封部， 該第2外側部係具有第2密封部， 該第1密封部與該第2密封部係被彼此連接，以形成有密封痕跡， 該凹凸部係被密封於該密封空間的內部。
  5. 如請求項1之裝置，其中該第1密封構件係具有第1內側部與第1外側部， 該第1內側部係位於該第1外側部的內側， 該第2密封構件係具有第2內側部與第2外側部， 該第2內側部係位於該第2外側部的內側， 該密封空間係被該第1內側部及該第2內側部所包圍， 該第1外側部係具有第1密封部， 該第2外側部係具有第2密封部， 該第1密封部與該第2密封部係被彼此連接，以形成有密封痕跡， 該凹凸部係連續性地覆蓋該密封痕跡與該既定領域間之領域。
  6. 如請求項4之裝置，其中該第1密封部與該第2密封部係被熱封，以彼此連接。
  7. 如請求項6之裝置，其中該第1密封構件及該第2密封構件之每一個係包括藉熱封以熔融之熔融層、及未藉熱封而熔融之未熔融層之兩層。
  8. 如請求項1之裝置，其中該凹凸部係覆蓋對應於該密封空間之領域全體。
  9. 如請求項1之裝置，其中該第2密封構件係包括作為基座之由薄膜所組成之第2薄膜。
  10. 如請求項9之裝置，其中該第1薄膜及該第2薄膜係在一張薄膜構件中，被彼此重疊之兩張密封片， 該薄膜構件係具有既定部， 該第1薄膜及該第2薄膜係在該既定部中，彼此連接。
  11. 如請求項10之裝置，其中該薄膜構件係一張平面薄板， 該第1薄膜及該第2薄膜係在該既定部中，被彎折重疊之兩張之該密封片。
  12. 如請求項10之裝置，其中該薄膜構件係一張袋狀薄板， 該第1薄膜及該第2薄膜係在該既定部中，彼此連接之兩張之該密封片。
  13. 如請求項1之裝置，其中該第1電路構件係與該第1密封構件為不同個體之構件， 該第2電路構件係與該第2密封構件為不同個體之構件。
  14. 如請求項1之裝置，其中該第1電路構件係與該第1密封構件為一體之構件。
  15. 如請求項1之裝置，其中該第2電路構件係與該第2密封構件為一體之構件。
  16. 如請求項1之裝置，其中該第1電路構件係具有第1基體與第1導體線路， 該第1基體係由絶緣薄膜所組成， 該第1導體線路係被形成於該第1基體，具有該第1接點， 該第2電路構件係具有第2基體與第2導體線路， 該第2基體係由絶緣薄膜所組成， 該第2導體線路係被形成於該第2基體上，具有該第2接點。
  17. 如請求項1之裝置，其中該第1密封構件及該第2密封構件之每一個，具有較高之屏障性。
  18. 如請求項17之裝置，其中該第1密封構件及該第2密封構件之每一個，具有較高之氧氣屏障性。
  19. 如請求項17之裝置，其中該第1密封構件及該第2密封構件之每一個，具有較高之水蒸氣屏障性。
  20. 一種裝置之製造方法，其包括第1密封構件、第2密封構件、第1電路構件及第2電路構件，其特徵在於： 其包括： 準備工序，準備該第1密封構件、該第2密封構件、該第1電路構件及該第2電路構件，其中，該第1密封構件係包括作為基座之由薄膜所組成之第1薄膜，在該第1薄膜設有空氣閥，在該第1密封構件及該第2密封構件之至少一者，設有凹凸部，該第1電路構件係包括第1接點，該第2電路構件係包括第2接點； 配置工序，以該第1密封構件、該第1電路構件、該第2電路構件及該第2密封構件之順序，彼此重疊，其中，使該第1接點與該第2接點相向，使該凹凸部相向於該第1電路構件及該第2電路構件之至少一者，而且，以該凹凸部覆蓋對應於該第1接點及該第2接點之至少一者之既定領域； 密封工序，密封該第1電路構件及該第2電路構件，於形成在該裝置之內部空間的內部，其中，該內部空間係被該第1密封構件與該第2密封構件所包圍，去除該空氣閥以遮斷與該裝置的外部之相通；以及 抽真空工序，使用該空氣閥以抽真空該內部空間，使該第1接點與該第2接點彼此接觸。
TW110136992A 2020-12-11 2021-10-05 裝置以及裝置之製造方法 TWI781782B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-205499 2020-12-11
JP2020205499A JP2022092661A (ja) 2020-12-11 2020-12-11 デバイス及びデバイスの製造方法

Publications (2)

Publication Number Publication Date
TW202224120A true TW202224120A (zh) 2022-06-16
TWI781782B TWI781782B (zh) 2022-10-21

Family

ID=78598699

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110136992A TWI781782B (zh) 2020-12-11 2021-10-05 裝置以及裝置之製造方法

Country Status (6)

Country Link
US (1) US11792949B2 (zh)
EP (1) EP4013197B1 (zh)
JP (1) JP2022092661A (zh)
KR (1) KR102606997B1 (zh)
CN (1) CN114630537B (zh)
TW (1) TWI781782B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11800643B2 (en) * 2021-04-05 2023-10-24 Japan Aviation Electronics Industry, Limited Device having closed space between overlapping sealing members
JP2022159909A (ja) 2021-04-05 2022-10-18 日本航空電子工業株式会社 デバイス

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3910008A (en) 1974-08-20 1975-10-07 Svenska Manufacturing Corp Vacuum packaging
US4933042A (en) * 1986-09-26 1990-06-12 General Electric Company Method for packaging integrated circuit chips employing a polymer film overlay layer
US5776278A (en) * 1992-06-17 1998-07-07 Micron Communications, Inc. Method of manufacturing an enclosed transceiver
US5285619A (en) * 1992-10-06 1994-02-15 Williams International Corporation Self tooling, molded electronics packaging
US5605547A (en) 1995-03-27 1997-02-25 Micron Technology, Inc. Method and apparatus for mounting a component to a substrate using an anisotropic adhesive, a compressive cover film, and a conveyor
JP3341833B2 (ja) 2000-02-21 2002-11-05 株式会社サントク 真空保管袋
JP3537400B2 (ja) 2000-03-17 2004-06-14 松下電器産業株式会社 半導体内蔵モジュール及びその製造方法
JP2003258413A (ja) 2002-03-06 2003-09-12 Nikkiso Co Ltd 回路素子の実装装置および実装方法
JP3789438B2 (ja) 2003-03-03 2006-06-21 Ｎｅｃラミリオンエナジー株式会社 フィルム外装電池
JP3859645B2 (ja) * 2004-01-16 2006-12-20 Ｎｅｃラミリオンエナジー株式会社 フィルム外装電気デバイス
CN201545294U (zh) 2009-12-17 2010-08-11 邢德龙 纹路导气膜压缩袋
JP6851131B2 (ja) * 2013-12-04 2021-03-31 株式会社半導体エネルギー研究所 可撓性を有する二次電池
TWI660471B (zh) * 2017-10-06 2019-05-21 財團法人工業技術研究院 晶片封裝
KR102073295B1 (ko) * 2018-06-22 2020-02-04 삼성전자주식회사 반도체 패키지
JP7274477B2 (ja) * 2018-06-27 2023-05-16 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び半導体装置の製造方法
TWI762052B (zh) * 2019-03-26 2022-04-21 新加坡商Ｐｅｐ創新私人有限公司 封裝方法、面板組件以及晶圓封裝體
JP2022159909A (ja) * 2021-04-05 2022-10-18 日本航空電子工業株式会社 デバイス
US11800643B2 (en) * 2021-04-05 2023-10-24 Japan Aviation Electronics Industry, Limited Device having closed space between overlapping sealing members

Also Published As

Publication number Publication date
JP2022092661A (ja) 2022-06-23
US20220192043A1 (en) 2022-06-16
CN114630537A (zh) 2022-06-14
TWI781782B (zh) 2022-10-21
US11792949B2 (en) 2023-10-17
KR20220083566A (ko) 2022-06-20
EP4013197B1 (en) 2023-07-12
KR102606997B1 (ko) 2023-11-29
CN114630537B (zh) 2024-04-30
EP4013197A1 (en) 2022-06-15

Similar Documents

Publication Publication Date Title
TW202224120A (zh) 裝置以及裝置之製造方法
TWI680575B (zh) 可撓式顯示裝置及其製造方法
JP3641122B2 (ja) 半導体発光素子、半導体発光モジュール、およびこれらの製造方法
CN104218188B (zh) 显示装置及其制造方法
KR100484109B1 (ko) 기판 제조방법, 이 기판제조방법을 이용한 유기 전계발광표시장치의 제조방법 및 유기 전계 발광 표시장치
JP2011131309A (ja) 半導体パッケージの製造方法
JP5849091B2 (ja) 大面積可撓性ｏｌｅｄ光源
KR20120029396A (ko) 밀폐 전기 패키지
EP4081002A1 (en) Device comprising a circuit member sealed by a film
KR20010041993A (ko) 용접 밀봉된 전지들을 위한 패키징 물질
EP4081003A1 (en) Device comprising a circuit member sealed by a film
CN110034028B (zh) 芯片封装方法和芯片封装结构
KR102495771B1 (ko) 디바이스 및 디바이스의 제조 방법
JP2022159982A (ja) デバイス
CN114079020A (zh) 显示屏及其封装方法、终端
TWI774184B (zh) 可薄型化半導體裝置及其製造方法
KR20050046951A (ko) 유기발광소자를 포함하는 휴대용 플렉시블 디스플레이 및그 제조 방법
JP2003174046A (ja) 半導体パッケージおよびその製造方法
JP2023113372A (ja) デバイス
WO2023188849A1 (ja) 半導体装置
KR20160066369A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
JPS63183423A (ja) 液晶表示装置
CN114479705A (zh) 晶圆贴合膜及其制造方法
CN117156658A (zh) 保护膜、电路板组件及其制备方法、显示模组
JPH10223805A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent