TW202224039A - 半導體裝置及其接合方法 - Google Patents

Abstract

一種接合方法包括:提供第一半導體結構，第一半導體結構具有第一基板、第一金屬特徵及絕緣層，第一金屬特徵設置於第一基板上，且絕緣層設置於第一金屬特徵上，其中絕緣層具有開口，開口露出第一金屬特徵；提供第二半導體結構，第二半導體結構具有第二基板及第二金屬特徵，其中第二金屬特徵位於第二基板下方；第一半導體結構接觸第二半導體結構，使得第二金屬特徵位於絕緣層的開口內；以及對第二金屬特徵執行電鍍製程，使得第二金屬特徵延伸並接觸第一金屬特徵。

Description

半導體裝置及其接合方法

本發明涉及一種接合方法，特別適用於半導體結構的接合方法。

隨著科技的發展與進步，對於電子產品和其零件的尺寸和效能要求越來越嚴苛，半導體裝置的尺寸及功率也變得越來越重要。

由於三維積體電路將多顆晶片進行三維空間垂直整合，以因應半導體製程受到電子及材料的物理極限，因此三維積體電路的領域變得相當受到重視。然而，在晶片堆疊時，各個結構或元件堆疊上的準確度也變得相當重要。

因此，如何能有效且準確地將不同晶片相互堆疊並結合便成為半導體領域亟欲投注資源與精力研究的目標。

有鑑於此，本發明之一目的在於提出一種可解決上述問題的半導體裝置的接合方法。

所述的接合方法包括:提供第一半導體結構，第一半導體結構具有第一基板、第一金屬特徵及絕緣層，第一金屬特徵設置於第一基板上，且絕緣層設置於第一金屬特徵上，其中絕緣層具有開口，開口露出第一金屬特徵；提供第二半導體結構，第二半導體結構具有第二基板及第二金屬特徵，其中第二金屬特徵位於第二基板下方；第一半導體結構接觸第二半導體結構，使得第二金屬特徵位於絕緣層的開口內；以及對第二金屬特徵執行電鍍製程，使得第二金屬特徵延伸並接觸第一金屬特徵。

在本發明的一個或多個實施方式中，第二基板具有金屬柱，金屬柱從該第二基板上方露出並電性連接第二金屬特徵，進而形成用於該電鍍製程的導電路徑。

在本發明的一個或多個實施方式中，第一半導體結構更包括第一介電層及導電線，第一介電層設置於第一基板及絕緣層之間，其中導電線位於第一介電層內並且接觸第一金屬特徵。

在本發明的一個或多個實施方式中，第二半導體結構更包括第二介電層及金屬導線，第二介電層設置於第二基板及第二金屬特徵之間，且金屬導線位於第二介電層內並接觸金屬柱及該第二金屬特徵。

在本發明的一個或多個實施方式中，第二半導體結構的金屬柱、金屬導線及第二金屬特徵包括相同的金屬材料。

在本發明的一個或多個實施方式中，接合方法更包括：從第二基板上方執行平坦化製程，使得金屬柱露出於第二基板；在第二基板上形成第三介電層，第三介電層具有暴露金屬柱的通孔；以及填充通孔以形成接觸窗，其中接觸窗連接金屬柱。

在本發明的另一目係提供一種便於接合的半導體裝置。

半導體裝置包括第一半導體結構及第二半導體結構。第一半導體結構包括第一基板、第一金屬特徵及絕緣層，其中第一金屬特徵設置於第一基板上，且絕緣層設置於第一金屬特徵上，其中絕緣層具有開口，開口露出第一金屬特徵。第二半導體結構包括第二基板及第二金屬特徵，第二金屬特徵位於第一基板下方，且第二基板具有金屬柱，金屬柱經由金屬導線連接第二金屬特徵，其中絕緣層的開口用以容置第二金屬特徵。

在本發明的一個或多個實施方式中，絕緣層的開口的容置空間大於或等於第二金屬特徵。

在本發明的一個或多個實施方式中，第二半導體結構更包括第二介電層及第三介電層，其中第二基板位於第二介電層及第三介電層之間。

在本發明的一個或多個實施方式中，第二半導體結構更包括晶種層，晶種層的一部分位於第三介電層內並接觸金屬柱。

綜上所述，本發明的半導體裝置包括第一半導體結構及第二半導體結構，第一半導體構具有複數個開口，而複數個開口露出複數個第一金屬特徵，而第二半導體結構具有複數個第二金屬特徵，第二金屬特徵及開口相互對應設置，因此當第一半導體結構與第二半導體結構相抵時，第二金屬特徵能輕易地對準開口並被置入於開口。藉此本發明的第一半導體結構及第二半導體結構具有優異的相互對位功能，以便於對第一半導體結構及第二半導體結構進一步執行接合製程。

以上所述僅係用以闡述本發明所欲解決的問題、解決問題的技術手段、及其產生的功效等等，本發明之具體細節將在下文的實施方式及相關圖式中詳細介紹。

本發明可以以許多不同的形式實施。代表性實施例在附圖中示出，並且將在本文中詳細描述。本公開包含原理的示例或說明，並且本公開的態樣將不受限於所示的實施例。

此外，相對用語(例如是「上」或「下」、「頂部」或「底部」、「左側」或「右側」)可用於描述圖式中元件之間的關係。可理解的是，除了圖式中所描繪的關係外，相對用語涵蓋裝置的其他關係。舉例而言，如果翻轉一個圖式中的裝置，被描述為在其他元素「下方」的元件，將位於其他元件的「上方」。因此根據圖式中的結構關係，所例示的用詞「下方」也可以解釋為「上方」和「下方」。類似地，若圖式中的裝置翻轉，元件被描述為在其他元件「下方」或「之下」時，也將被解釋為在其他元件「上方」和「之上」。類似地，相對用語如「下方」或「之下」也能解釋為在元件的「上方」或「之上」。

請參考第1圖。第1圖為根據本發明一些實施方式中半導體裝置的接合方法100的流程圖。接合方法100包括步驟110，步驟110為提供第一半導體結構，其中第一半導體結構具有第一基板、第一金屬特徵及絕緣層。第一金屬特徵設置於第一基板上，且絕緣層設置於第一金屬特徵上，其中絕緣層具有開口，開口露出第一金屬特徵。此外，接合方法100更包括步驟130，步驟130為提供第二半導體結構，其中第二半導體結構具有第二基板及第二金屬特徵。第二金屬特徵位於第二基板下方，且第二基板具有金屬柱，金屬柱經由金屬導線連接第二金屬特徵。此外，步驟110及步驟130並沒有先後順序，實際上能依照需求自由地更換步驟110及步驟130的執行順序，甚至是同時執行步驟110及步驟130，本發明並不以此為限。此外，接合方法100包括步驟150，步驟150為將第一半導體結構接觸第二半導體結構，使得第二金屬特徵位於絕緣層的開口內。此外，接合方法100包括步驟170，步驟170為對第二金屬特徵執行電鍍製程，使得第二金屬特徵延伸並接觸第一金屬特徵。

在本發明的一些實施方式中，接合方法100更包括：步驟161、步驟163及步驟165。具體而言，步驟161為從第二基板上方執行平坦化製程，使得金屬柱露出於第二基板。在步驟161之後執行步驟163，步驟163為在第二基板上形成第三介電層，第三介電層具有暴露金屬柱的通孔。在步驟163之後執行步驟165，步驟165為填充通孔以形成接觸窗，其中接觸窗連接金屬柱。步驟161、步驟163及步驟165可以是執行於步驟150之後而步驟170之前，但也可以是在執行於其他適合的時機，本發明並不以此為限。

請參考第1圖及第2圖，第2圖可表示為第1圖中接合方法100的步驟110及步驟130的示意性剖面圖。在本發明的一些實施方式中，提供第一半導體結構200及第二半導體結構300a。第一半導體結構200包括第一基板210、複數個第一金屬特徵231及絕緣層250，其中第一金屬特徵231設置於第一基板210上，且絕緣層250設置於第一基板210及第一金屬特徵231上，其中絕緣層250具有複數個開口251，開口251露出第一金屬特徵231。第二半導體結構300a包括第二基板310及複數個第二金屬特徵331，第二金屬特徵331位於第二基板310下方。當第一半導體結構200與第二半導體結構300a相抵並接觸時，由於第二金屬特徵331的體積會小於開口251的容置空間，因此複數個第二金屬特徵331可以輕易地對準複數開口251並被分別置於複數開口251內，以便進一步進行接合製程。

具體而言，第一基板210及第二基板310可以包含摻雜或未摻雜的半導體材料(諸如矽)，或者絕緣體上半導體(SOI)基板的有源層。第一基板210及第二基板310可以包含其他半導體材料，諸如鍺；化合物半導體，包括碳化矽、砷化鎵、磷化鎵、氮化鎵、磷化銦、砷化銦及/或銻化銦；合金半導體，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP；或其組合。亦可以使用其他基板，諸如多層或梯度基板。積體電路元件可以形成在第一基板210及第二基板310中，積體電路元件包括電晶體(例如，互補金氧半導體(CMOS)電晶體)、電阻器、電容器、二極體等。

在本發明的一些實施方式中，第一半導體結構200更包括第一介電層270及導電線271，第一介電層270設置於第一基板210上，且第一介電層270是位於第一基板210及絕緣層250之間，其中導電線271位於第一介電層270內(亦即第一介電層270圍繞導電線271) ，導電線271延伸穿過第一介電層270且導電線271接觸第一金屬特徵231。在本發明的一些實施方式中，導電線271的上下相反兩側分別接觸第一金屬特徵231及第一基板210，但本發明不以此為限。

第二半導體結構300a更包括第二介電層370及金屬導線371，第二介電層370設置於第二基板310下，且第二介電層370位於第二基板310及第二金屬特徵331之間，金屬導線371是設置於第二介電層370內並延伸穿過第二介電層370。第二半導體結構300a的第二基板310內具有金屬柱311，金屬柱311經由金屬導線371連接第二金屬特徵331，亦即金屬導線371的上下兩側分別接觸金屬柱311及第二金屬特徵331，金屬柱311電性連接第二金屬特徵331以形成用於電鍍製程的導電路徑，但本發明並不以此為限。

具體而言，第一金屬特徵231、導電線271、金屬柱311、第二金屬特徵331及金屬導線371可包括鎢、鋁、銅、鈦、鉭或其他適合的金屬材料。在本發明的一些實施方式中，第二半導體結構300a的金屬柱311、金屬導線371及第二金屬特徵331包括相同的金屬材料，例如是銅或銅合金，但本發明並不以此為限。此外，第一金屬特徵231、導電線271、金屬柱311、第二金屬特徵331及金屬導線371可以藉由化學氣相沉積(CVD)、物理氣相沉積(PVD)、鍍敷(例如，電鍍製程或無電鍍敷製程)並搭配合適的光微影和蝕刻製程所形成，本發明並不以此為限。第一介電層270及第二介電層370可例如為金屬間介電層，且第一介電層270及第二介電層370包括介電材料，例如氧化矽、氮化矽、碳化矽、氧氮化矽等。

請同時參考第1圖及第3圖，第3圖可表示為第1圖中接合方法100的步驟150的示意性剖面圖。在步驟150中，第一半導體結構200接觸第二半導體結構300a，可施予壓力使第一半導體結構200的絕緣層250的上表面250S相抵於第二半導體結構300a的第二介電層370的下表面370S(請參考第2圖)，藉此複數個第二金屬特徵331分別位於絕緣層250的複數個開口251內。由第3圖可知，開口251的容置空間大於或等於第二金屬特徵331，其中開口251的深度251D大於或等於第二金屬特徵331的高度331H，而開口251的寬度251W大於或等於第二金屬特徵331的寬度331W。藉此，當第一半導體結構200接觸第二半導體結構300a時，第二金屬特徵331可輕易地對準開口251並被開口251所容納。

請參考第4圖。第4圖可用於代表步驟161，步驟161是從第二半導體結構300a的第二基板310上方執行平坦化製程進而形成第二半導體結構300b，其中第二半導體結構300b的金屬柱311露出於第二基板310。具體而言，平坦化製程可例如為化學機械研磨製程，但本發明並不以此為限。

請參考第5圖及第6圖。第5圖及第6圖可代表步驟163，步驟163為在第二基板310上形成第三介電層380，第三介電層380具有暴露金屬柱311的通孔381。步驟163包含在第二半導體結構300b的第二基板310上形成第三介電層380進而形成第二半導體結構300c。接著，在第二半導體結構300c的第三介電層380中形成通孔381以得到第二半導體結構300d，其中第三介電層380的通孔381暴露金屬柱311，以便於從金屬柱311的上方執行電鍍製程。具體而言，可經由旋塗、可流動化學氣相沉積(FCVD)或其他適合的沉積方法形成第三介電層380。此外，可以利用光微影及其他適合的乾蝕刻製程在第三介電層380上形成通孔381，本發明並不以此為限。

請參考第7圖至第9圖。第7圖至第9圖可用於代表步驟165，其中步驟165包含填充通孔381以形成接觸窗390，其中接觸窗390接觸金屬柱311。具體而言，形成接觸窗390包括：在通孔381的表面形成晶種層391；在晶種層391上形成填充通孔381的金屬層393；以及部分地移除金屬層393，進而形成接觸窗390。應注意的是，在第8圖、第9圖及其對應的實施方式中，為便於理解晶種層391為示意性標出，實際上可能受製程作用而一體成形於接觸窗390和金屬層393並成為其一部分。

在第7圖中，在第二半導體結構300d的第三介電層380及通孔381的表面上共形地形成晶種層391，以獲得第二半導體結構300e，其中晶種層391部分接觸金屬柱311。具體而言，晶種層391是以原子層沉積製程所製程，且晶種層391包括相同於金屬柱311的金屬材料，但本發明並不以此為限。

在第8圖中，在第二半導體結構300e的晶種層391上形成金屬層393，以獲得第二半導體結構300f。具體而言，是經由晶種層391形成金屬層393，因此晶種層391與金屬層393具有相同的金屬材料。此外，金屬層393位於第三介電層380上並填充通孔381。金屬層393可經由適合的電鍍製程所形成，例如是將晶種層391泡在電鍍液(例如是銅電鍍液)之中以進行電鍍製程，但本發明並不以此為限。

在本發明的一些實施方式中，也可以同時將第一半導體結構200及第二半導體結構300e(請參考第7圖)泡在電鍍液(例如是銅電鍍液)之中，進而對第二金屬特徵331及晶種層391進行電鍍製程，第二金屬特徵331經由電鍍而成長、延伸並形成第二金屬特徵331’，其中第二金屬特徵331’接觸第一金屬特徵231並填充開口251(請參考第7圖)，以得到第二半導體結構300f。因此，可以在一個電鍍製程中可同時形成第二金屬特徵331’及金屬層393。接著，可以選擇執行混合接合(hybrid bonding)、熔融接合(fusion bonding)、直接接合(direct bonding)、電介質接和(dielectric bonding)、金屬接合(metal bonding)或其他適合的技術來結合第一半導體結構200及第二半導體結構300e，本發明並不以此為限。

在第9圖中，對第二半導體結構300f的晶種層391及金屬層393執行平坦化製程以形成具有接觸窗390的第二半導體結構300g，其中第三介電層380的表面在平坦化製程後會露出於晶種層391的一部分。具體而言，平坦化製程可例如為化學機械研磨製程並可搭配終點偵測，本發明並不以此為限。

在本發明的另一目係提供一種便於接合的半導體裝置。以第7圖為例，半導體裝置包括便於接合的第一半導體結構200及第二半導體結構300e。第一半導體結構200包括第一基板210、複數個第一金屬特徵231及絕緣層250，其中第一金屬特徵231設置於第一基板210上，且絕緣層250設置於第一金屬特徵231上，其中絕緣層250具有複數個開口251，開口251露出第一金屬特徵231。第二半導體結構300e包括第二基板310及複數個第二金屬特徵331，第二金屬特徵331位於第二基板310下方。第二基板310具有金屬柱311，且金屬柱311位於第二基板310內並延伸穿過第二基板310。除此之外，金屬柱311經由金屬導線371連接第二金屬特徵331，其中金屬導線371的上下兩側分別連接金屬柱311及第二金屬特徵331。此外，絕緣層250的複數個開口251是對應於複數個第二金屬特徵331所設置，因此開口251係用以容置第二金屬特徵331。具體而言，複數個開口251和複數個第二金屬特徵331具有對應的排列方式，以便於開口251榮智第二金屬特徵331。在第7圖中，第一半導體結構200及第二半導體結構300e相抵，複數個第二金屬特徵331分別位於複數個開口251內。

具體而言，第一半導體結構200更包括第一介電層270及導電線271，第一介電層270設置於第一基板210上，且第一介電層270是位於第一基板210及絕緣層250之間，其中導電線271位於第一介電層270內(亦即第一介電層270圍繞導電線271)並延伸穿過第一介電層270。在本發明的一些實施方式中，導電線271的上下兩側分別接觸第一金屬特徵231及第一基板210，進而形成用於電鍍第二金屬特徵331的導電路徑。

除此之外，第二半導體結構300a更包括第二介電層370，第二介電層370設置於第二基板310下，且第二介電層370位於第二基板310及第二金屬特徵331之間，其中金屬導線371是設置於第二介電層370內並延伸穿過第二介電層370。

在本發明的一個或多個實施方式中，絕緣層250的開口251的容置空間大於或等於第二金屬特徵331，其中開口251的寬度大於或等於第二金屬特徵331的寬度，而開口251的深度大於或等於第二金屬特徵331的高度(可參考第3圖)。藉此，當第一半導體結構200及第二半導體結構300e相抵時，絕緣層250的開口251可以和第二介電層370共同形成密閉空間以容納第二金屬特徵331。具體而言，第二金屬特徵331可以為柱體，例如為圓柱體、矩形柱體或其他多邊形柱體，但第二金屬特徵331也可以是其他的立體形狀，例如為三角形或球形等，本發明並不以此為限。

在本發明的一個或多個實施方式中，第二半導體結構300e包括第二介電層370及第三介電層380，其中第二介電層370位於第二基板310下方，第三介電層380位於第二基板310上方。換言之，第二基板310的上下兩側分別設置第二介電層370及第三介電層380。第三介電層380具有複數個通孔381，複數個通孔381分別暴露複數個金屬柱311。此外，第二半導體結構300e更具有晶種層391，晶種層391被形成於第三介電層380上，其中晶種層391的一部分位於第三介電層380內並接觸金屬柱311。可以將晶種層391泡在電鍍液中進而利用電鍍製程在晶種層391上方形成金屬層393，而同時經由電鍍製程讓第二金屬特徵331成長並形成為接觸第一金屬特徵231的第二金屬特徵331’，以得到第8圖中的第二半導體結構300f。

接著，可利用平坦化製程部分移除第二半導體結構300f的晶種層391及金屬層393，進而形成第9圖中具有接觸窗390的第二半導體結構300f，其中接觸窗390是設置於第三介電層380內並且接觸金屬柱311。

綜上所述，本發明的半導體裝置包括第一半導體結構及第二半導體結構，第一半導體構具有複數個開口，而複數個開口露出複數個第一金屬特徵，而第二半導體結構具有複數個第二金屬特徵，第二金屬特徵及開口相互對應設置，因此當第一半導體結構與第二半導體結構相抵時，第二金屬特徵能輕易地對準開口並被置入於開口。藉此本發明的第一半導體結構及第二半導體結構具有優異的對位功能功能，以便於對第一半導體結構及第二半導體結構進一步執行接合製程。

本發明不同實施方式已描述如上，應可理解的是不同實施方式僅作為實例來呈現，而不作為限定。在不脫離本發明的精神和範圍下，可根據本文的揭露對本揭露的實施方式做許多更動。因此，本發明的廣度和範圍不應受上述描述的實施例所限制。

100:接合方法 110, 130, 150, 161, 163, 165, 170:步驟 200:第一半導體結構 210:第一基板 231:第一金屬特徵 250:絕緣層 250S:上表面 251:開口 270:第一介電層 271:導電線 300a, 300b, 300c, 300d:第二半導體結構 300e, 300f, 300g:第二半導體結構 310:第二基板 311:金屬柱 331, 331’:第二金屬特徵 370:第二介電層 370S:下表面 371:金屬導線 380:第三介電層 381:通孔 390:接觸窗 391:晶種層 393:金屬層

為描述獲得本發明上述或其它的優點和特徵，將通過參考其具體實施方式對上述簡要描述的原理進行更具體的闡釋，而具體實施方式被展現在附圖中。這些附圖僅例示性地描述本發明，因此不被認為是對範圍的限制。通過附圖，本發明的原理會被清楚解釋，且附加的特徵和細節將被完整描述，其中： 第1圖為根據本發明一些實施方式中半導體裝置的接合方法流程圖；以及 第2圖至第9圖可表示為第1圖中結合方法的各個步驟的示意性剖面圖。

國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無

200:第一半導體結構

210:第一基板

231:第一金屬特徵

250:絕緣層

250S:上表面

251:開口

270:第一介電層

271:導電線

300a:第二半導體結構

310:第二基板

311:金屬柱

331:第二金屬特徵

370:第二介電層

370S:下表面

371:金屬導線

Claims (10)

1. 一種半導體裝置的接合方法，包括： 提供第一半導體結構，該第一半導體結構具有第一基板、第一金屬特徵及絕緣層，其中該第一金屬特徵設置於該第一基板上，且該絕緣層設置於該第一金屬特徵上，其中該絕緣層具有開口，該開口露出該第一金屬特徵； 提供第二半導體結構，該第二半導體結構具有第二基板及第二金屬特徵，該第二金屬特徵位於該第二基板下方； 將該第一半導體結構接觸該第二半導體結構，使得該第二金屬特徵位於該絕緣層的該開口內；以及 對該第二金屬特徵執行電鍍製程，使得該第二金屬特徵延伸並接觸該第一金屬特徵。
2. 如請求項1所述之接合方法，其中該第二基板具有金屬柱，該金屬柱從該第二基板上方露出並電性連接該第二金屬特徵，進而形成用於該電鍍製程的導電路徑。
3. 如請求項1所述之接合方法，其中該第一半導體結構更包括第一介電層及導電線，該第一介電層設置於該第一基板及該絕緣層之間，其中該導電線位於該第一介電層內並且接觸該第一金屬特徵。
4. 如請求項2所述之接合方法，其中該第二半導體結構更包括第二介電層及金屬導線，該第二介電層設置於該第二基板及該第二金屬特徵之間，且該金屬導線位於該第二介電層內並接觸該金屬柱及該第二金屬特徵。
5. 如請求項2所述之接合方法，其中該第二半導體結構的該金屬柱、該金屬導線及該第二金屬特徵包括相同的金屬材料。
6. 如請求項2所述之接合方法，更包括： 從該第二基板上方執行平坦化製程，使得該金屬柱露出於該第二基板； 在該第二基板上形成第三介電層，該第三介電層具有通孔，該通孔暴露該金屬柱；以及 填充該通孔以形成接觸窗，其中該接觸窗連接該金屬柱。
7. 一種半導體裝置，包括： 第一半導體結構，包括第一基板、第一金屬特徵及絕緣層，其中該第一金屬特徵設置於該第一基板上，且該絕緣層設置於該第一金屬特徵上，其中該絕緣層具有開口，該開口暴露該第一金屬特徵；以及 第二半導體結構，包括第二基板及第二金屬特徵，該第二金屬特徵位於該第一基板下方，且該第二基板具有金屬柱，該金屬柱經由金屬導線連接該第二金屬特徵，其中該絕緣層的該開口用以容置該第二金屬特徵。
8. 如請求項7所述之半導體裝置，其中該絕緣層的該開口的容置空間大於或等於該第二金屬特徵的體積。
9. 如請求項7所述之半導體裝置，其中該第二半導體結構更包括第二介電層及第三介電層，其中該基板位於該第二介電層及該第三介電層之間。
10. 如請求項9所述之半導體裝置，其中該第二半導體結構更包括晶種層，該晶種層的一部分位於該第三介電層內並接觸該金屬柱。

Images