TW202335196A - 晶圓鍵合結構及其製作方法 - Google Patents
晶圓鍵合結構及其製作方法 Download PDFInfo
- Publication number
- TW202335196A TW202335196A TW111105833A TW111105833A TW202335196A TW 202335196 A TW202335196 A TW 202335196A TW 111105833 A TW111105833 A TW 111105833A TW 111105833 A TW111105833 A TW 111105833A TW 202335196 A TW202335196 A TW 202335196A
- Authority
- TW
- Taiwan
- Prior art keywords
- barrier layer
- metal barrier
- layer
- groove
- metal
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 230000004888 barrier function Effects 0.000 claims abstract description 232
- 229910052751 metal Inorganic materials 0.000 claims abstract description 140
- 239000002184 metal Substances 0.000 claims abstract description 140
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 239000000463 material Substances 0.000 claims description 89
- 238000000034 method Methods 0.000 claims description 39
- 230000008569 process Effects 0.000 claims description 27
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 21
- 229910052715 tantalum Inorganic materials 0.000 claims description 19
- 229910052802 copper Inorganic materials 0.000 claims description 16
- 239000010949 copper Substances 0.000 claims description 16
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 13
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical group [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- 239000002131 composite material Substances 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 27
- 238000005516 engineering process Methods 0.000 description 15
- 238000005240 physical vapour deposition Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- 238000013461 design Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 6
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 5
- 229910001431 copper ion Inorganic materials 0.000 description 5
- 238000003032 molecular docking Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000011109 contamination Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Landscapes
- Recrystallisation Techniques (AREA)
- Wire Bonding (AREA)
Abstract
本發明提出了一種晶圓鍵合結構，其包含一基底、一凹槽形成在該基底上、一鍵合墊位於該凹槽中、以及一第一金屬阻障層、一第二金屬阻障層、與一介電阻障層，依序形成在該鍵合墊的側壁與該凹槽的內側壁之間，並且該第一金屬阻障層更形成在該鍵合墊的底面與該凹槽的底面之間，其中該第一金屬阻障層的厚度小於該第二金屬阻障層的厚度，並且該第一金屬阻障層的厚度小於該介電阻障層的厚度。
Description
本發明與一種晶圓鍵合結構有關，更具體言之，其係關於一種具有多層阻障層的晶圓鍵合結構及其製作方法。
互連(interconnect)結構是晶片之間的溝通橋梁，從傳統的打線接合(wire bonding)、覆晶封裝(flip chip package)、微凸塊(µbump)，到穿矽孔(through silicon via, TSV)、重佈線層(redistribution layer, RDL)、矽橋晶片(silicon bridge chip)等技術，互連結構與技術亦隨著晶片效能的持續提升與元件尺寸的不斷微縮而演進。然而，隨著半導體元件尺寸的不斷微縮，儘管要開發更小的技術節點在技術上可行，但是已經不再具有成本效益。對此，多晶片堆疊技術作為一種解決方案被業界提出，如現今正在積極發展的2.5D~3D先進封裝技術。
通常，2.5D~3D晶片堆疊之實現得益於成熟的穿矽孔(TSV)技術。然而，一般穿矽孔的體積較大，限制了其在高密度架構的擴展性。此外，用金屬填充穿矽孔的製程相當複雜，需要大量的專業技術。故此，目前業界推出了混合鍵合(hybrid bonding)技術，例如目前業界已實現將CMOS影像感測器晶圓與影像感測處理器晶圓透過銅質的混合鍵合件接合在一起，實現了多點直接連接以及進一步提升畫素密度的功效。與現有的堆疊/鍵合方法相比，混合鍵合技術可以進一步縮小鍵合間距，以提供更多的I/O數、更高的帶寬以及更低的功耗。
儘管混合鍵合技術有良好的發展前景，現今的混合鍵合技術仍有不少難題有待突破。例如，當鍵合間距小於一定尺度時（如＜5µm），鍵合件之間容易產生明顯的對位偏移(overlay shift)，如此會導致鍵合件中的銅質擴散到所鄰接的氧化矽基材中的銅汙染問題。
有鑑於上述習知技術所遇到的對位與汙染問題，本發明於此提供了一種新穎的晶圓鍵合結構，其特點在於銅質鍵合件周圍有多層材質的阻障層，可同時在對位偏移發生時起到避免鍵合件中銅質擴散到所鄰接的基材中以及維持所需接觸面積之功效。
本發明的其一面向在於提供一種晶圓鍵合結構，其包含一基底、一凹槽形成在該基底上、一鍵合墊位於該凹槽中、以及一第一金屬阻障層、一第二金屬阻障層與一介電阻障層依序形成在該鍵合墊的側壁與該凹槽的內側壁之間，並且該第一金屬阻障層更形成在該鍵合墊的底面與該凹槽的底面之間，其中該第一金屬阻障層的厚度小於該第二金屬阻障層的厚度，並且該第一金屬阻障層的厚度小於該介電阻障層的厚度。
本發明的另一面向在於提供一種晶圓鍵合結構的製作方法，其步驟包含提供一基底、在該基底上形成一凹槽、在該凹槽的內側壁上形成一介電阻障層、在該介電阻障層的內側壁上形成一第二金屬阻障層、在該第二金屬阻障層的內側壁上以及該凹槽的底面上形成一第一金屬阻障層、以及在該第一金屬阻障層上形成一鍵合墊，其中該第一金屬阻障層的厚度小於該第二金屬阻障層的厚度，並且該第一金屬阻障層的厚度小於該介電阻障層的厚度。
本發明的這類目的與其他目的在閱者讀過下文中以多種圖示與繪圖來描述的較佳實施例之細節說明後應可變得更為明瞭顯見。
現在下文將詳細說明本發明的示例性實施例，其會參照附圖示出所描述之特徵以便閱者理解並實現技術效果。閱者將可理解文中之描述僅透過例示之方式來進行，而非意欲要限制本案。本案的各種實施例和實施例中彼此不衝突的各種特徵可以以各種方式來加以組合或重新設置。在不脫離本發明的精神與範疇的情況下，對本案的修改、等同物或改進對於本領域技術人員來說是可以理解的，並且旨在包含在本案的範圍內。
閱者應能容易理解，本案中的「在…上」、「在…之上」和「在…上方」的含義應當以廣義的方式來解讀，以使得「在…上」不僅表示「直接在」某物「上」而且還包括在某物「上」且其間有居間特徵或層的含義，並且「在…之上」或「在…上方」不僅表示「在」某物「之上」或「上方」的含義，而且還可以包括其「在」某物「之上」或「上方」且其間沒有居間特徵或層（即，直接在某物上）的含義。此外，諸如「在…之下」、「在…下方」、「下部」、「在…之上」、「上部」等空間相關術語在本文中為了描述方便可以用於描述一個元件或特徵與另一個或多個元件或特徵的關係，如在附圖中示出的。
如本文中使用的，術語「基底」是指向其上增加後續材料的材料。可以對基底自身進行圖案化。增加在基底的頂部上的材料可以被圖案化或可以保持不被圖案化。此外，基底可以包括廣泛的半導體材料，例如矽、鍺、砷化鎵、磷化銦等。或者，基底可以由諸如玻璃、塑膠或藍寶石晶圓的非導電材料製成。
如本文中使用的，術語「層」是指包括具有厚度的區域的材料部分。層可以在下方或上方結構的整體之上延伸，或者可以具有小於下方或上方結構範圍的範圍。此外，層可以是厚度小於連續結構的厚度的均質或非均質連續結構的區域。例如，層可以位於在連續結構的頂表面和底表面之間或在頂表面和底表面處的任何水平面對之間。層可以水準、豎直和/或沿傾斜表面延伸。基底可以是層，其中可以包括一個或多個層，和/或可以在其上、其上方和/或其下方具有一個或多個層。層可以包括多個層。例如，互連層可以包括一個或多個導體和接觸層（其中形成觸點、互連線和/或通孔）和一個或多個介電層。
閱者通常可以至少部分地從上下文中的用法理解術語。例如，至少部分地取決於上下文，本文所使用的術語「一或多個」可以用於以單數意義描述任何特徵、結構或特性，或者可以用於以複數意義描述特徵、結構或特性的組合。類似地，至少部分地取決於上下文，諸如「一」、「一個」、「該」或「所述」之類的術語同樣可以被理解為傳達單數用法或者傳達複數用法。另外，術語「基於」可以被理解為不一定旨在傳達排他性的因素集合，而是可以允許存在不一定明確地描述的額外因素，這同樣至少部分地取決於上下文。
閱者更能了解到，當「包含」與/或「含有」等詞用於本說明書時，其明定了所陳述特徵、區域、整體、步驟、操作、要素以及/或部件的存在，但並不排除一或多個其他的特徵、區域、整體、步驟、操作、要素、部件以及/或其組合的存在或添加的可能性。
現在下文的較佳實施例將根據第1~7圖的截面示意圖來說明本發明中晶圓鍵合結構的製作方法的步驟流程。
請參照第1圖，首先在流程一開始，提供一半導體基底100做為半導體結構的製作基礎。在本發明實施例中，基底100較佳為一晶圓，例如其上已完成半導體後段製程(BEOL)之矽晶圓，其內部具有半導體元件、多層金屬互連層以及金屬間介電層等，圖中的基底100可視為該晶圓上最頂層的一介電層或鈍化層，其材質可為氧化矽，但不限於此。為了圖示簡明以及避免混淆本發明重點之故，其他的基底部件將不在圖示中示出。復參照第1圖。進行一光刻製程移除部分的基底100，以在基底100上形成一凹槽104，作為形成鍵合墊的空間。如圖所示，凹槽104的底面會露出基底100中已預先形成的一導孔件(via)102，且凹槽104的底面積較佳大於導孔件102的頂面積。
請參照第2圖。在凹槽104形成後，接著在凹槽104與基底100的表面形成一層共形的介電阻障材料層106。在本發明實施例中，介電阻障材料層106的材質可為氮化矽或是碳氮化矽，較佳為氮化矽，其可以電漿輔助化學氣相沉積(PECVD)製程形成。氮化矽材質的介電層對銅離子有擴散阻障的效果，其可做為後續所要形成的鍵合墊的阻障層。
請參照第3圖。在介電阻障材料層106形成後，接著進行一異向性的回蝕刻製程移除水平面上的介電阻障材料層106，僅餘留下凹槽104的內側壁上的介電阻障層107，並裸露出凹槽104的底面以及導孔件102。
請參照第4圖。在凹槽104內側壁上形成介電阻障層107後，接著在凹槽104、基底100以及介電阻障層107的表面形成一層共形的金屬阻障材料層108。在本發明實施例中，金屬阻障材料層108的材質可較佳為鉭或是氮化鉭，其可以物理氣相沉積(PVD)製程形成。鉭或是氮化鉭材質的金屬阻障層對銅離子有擴散阻障的效果，其也可做為後續所要形成的鍵合墊的阻障層。
請參照第5圖。在金屬阻障材料層108形成後，同樣地，接著進行一異向性的回蝕刻製程移除水平面上的金屬阻障材料層108，僅餘留下介電阻障層107內側壁上的金屬阻障層109，並裸露出凹槽104的底面以及導孔件102。
請參照第6圖。在介電阻障層107內側壁上形成金屬阻障層109後，接著在凹槽104、基底100、介電阻障層107以及金屬阻障層109的表面形成另一層共形的金屬阻障材料層110。金屬阻障材料層110的材質可為鉭、氮化鉭或是氮化鉭/鉭複合層，其可以物理氣相沉積(PVD)製程形成。鉭及/或氮化鉭材質的金屬阻障材料層110同樣可作為後續所要形成的鍵合墊的阻障層，然而須注意在本發明實施例中，前述所形成的介電阻障層107的厚度或是金屬阻障層109的厚度至少為該金屬阻障材料層110的厚度的六倍。例如在一實施例中，介電阻障層107或是金屬阻障層109的厚度為0.16µm，而金屬阻障材料層110的厚度可為0.02µm。這是因為較厚的介電阻障層107以及金屬阻障層109在本發明中的作用是為了減輕鍵合墊在對接發生對位偏移(overlay shift)時所帶來的不良影響，其在後續實施例中將會進一步說明。
復參照第6圖。在金屬阻障材料層110形成後，接著在金屬阻障材料層110上形成一鍵合墊材料層112。在本發明實施例中，其鍵合墊材料層112的材質較佳為銅，其可透過先以PVD製程在金屬阻障材料層110的表面上形成一層銅晶種層，接著再以電鍍製程在該銅晶種層上形成鍵合墊材料層112的方式來形成，如此，鍵合墊材料層112會完全填滿凹槽104。
請參照第7圖。在金屬阻障材料層110以及鍵合墊材料層112形成後，接著進行一化學機械平坦化(CMP)製程移除凹槽104外的金屬阻障材料層110以及鍵合墊材料層112，如此形成位於凹槽104中的鍵合墊113以及金屬阻障層111。
從第7圖中可以看，在本發明實施例中，最終所形成的晶圓鍵合結構由內而外依序包含一銅質的鍵合墊113、一鉭或氮化鉭材質的（第一）金屬阻障層111、一鉭材質的（第二）金屬阻障層109以及一氮化矽材質的介電阻障層107，其中金屬阻障層111位於鍵合墊113的側壁上以及鍵合墊113的底面與凹槽的底面之間，其內外兩面分別與導孔件102以及鍵合墊113直接連接。金屬阻障層109與介電阻障層107則以側壁型態位於外側。須注意在本發明實施例中，儘管金屬阻障層111與金屬阻障層109材質相近且都作為金屬阻障層，外側的金屬阻障層109的厚度遠大於內側的金屬阻障層111的厚度（至少為其六倍）。同樣地，外側的介電阻障層107的厚度遠大於內側的金屬阻障層111的厚度（至少為其六倍）。這樣多層不同材質且不同厚度的阻障層結構設計係有別於習知技術中單層薄鉭金屬阻障層之設計，其功效將於後續實施例中說明。
現在下文將根據第8~11圖的截面示意圖來說明本發明另一實施例中晶圓鍵合結構的製作方法的步驟流程。
請參照第8圖。於前述實施例不同的是，此實施例中在介電阻障材料層206形成後不會先進行回蝕刻製程，而是依序在凹槽204上形成共形的介電阻障材料層206以及金屬阻障材料層208。同樣地，介電阻障材料層106的材質較佳為氮化矽，其可以電漿輔助化學氣相沉積(PECVD)製程形成。金屬阻障材料層208的材質可較佳為鉭，其可以物理氣相沉積(PVD)製程形成。
請參照第9圖。在介電阻障材料層206以及金屬阻障材料層208形成後，接著進行一異向性的回蝕刻製程移除水平面上的金屬阻障材料層208，僅餘留下介電阻障層206內側壁上的（第二）金屬阻障層209，並裸露出凹槽204底面的介電阻障材料層206。
請參照第10圖。在金屬阻障層209形成後，接著再進行另一異向性的回蝕刻製程移除水平面上未被金屬阻障層209覆蓋的介電阻障材料層206，僅餘留下凹槽204內側壁以及底面上的介電阻障層207，並裸露出部分凹槽204底面與導孔件202。從第10圖中可以看到，以此方式形成的介電阻障層207在截面圖中會呈現L形，其具有一向內延伸的水平部位207a，而金屬阻障層209位於則位於該水平部位207a上而未接觸基底200。須注意金屬阻障層209的高度可能高於、低於或與介電阻障層207的高度齊平，不以此為限。
請參照第11圖。在介電阻障層207與金屬阻障層209形成後，接著在凹槽204中形成另一（第一）金屬阻障層211以及鍵合墊213。金屬阻障層211與鍵合墊213的材質與形成方式與前述實施例相同，金屬阻障層211的材質可為鉭、氮化鉭或是氮化鉭/鉭複合層，其可以PVD製程形成。鍵合墊213的材質較佳為銅，其可透過先以PVD製程在金屬阻障層211的表面上形成一層銅晶種層再以電鍍製程在該銅晶種層上形成鍵合墊的方式來形成。介電阻障層207位在凹槽204底面上向鍵合墊213延伸的水平部位207a會與金屬阻障層211接觸。
從第11圖中可以看到，在本發明實施例中，最終所形成的晶圓鍵合結構由內而外依序包含一銅質的鍵合墊213、一鉭或氮化鉭材質的（第一）金屬阻障層211、一鉭材質的（第二）金屬阻障層209以及一氮化矽材質且截面呈L形的介電阻障層207，其中金屬阻障層211位於鍵合墊213的側壁上以及鍵合墊213的底面與凹槽的底面之間，其內外兩面分別與導孔件202以及鍵合墊213直接連接。金屬阻障層209與介電阻障層107則以側壁型態位於外側，且金屬阻障層209位於介電阻障層207的水平部位207a上，且水平部位207a向內部延伸而與金屬阻障層211接觸。須注意在本發明實施例中，同樣地，儘管金屬阻障層211與金屬阻障層209材質相近，外側的金屬阻障層209的厚度遠大於內側的金屬阻障層211的厚度（至少為其六倍）。同樣地，外側的介電阻障層207的厚度遠大於內側的金屬阻障層211的厚度（至少為其六倍）。這樣多層不同材質且不同厚度的阻障層結構設計係有別於習知技術中單層薄鉭金屬阻障層之設計，其功效將於後續實施例中說明。
最後請參照第12圖，其為根據本發明實施例中兩個晶圓鍵合結構對接的截面示意圖。在目前的實作中，混合鍵合(hybrid bonding)技術的對接精度大約只有0.3µm，所以當混合鍵合件的節距尺寸小於5µm以下時，不可避免地鍵合件之間容易產生明顯的對位偏移(overlay shift)。從第12圖中可以看到，根據本發明的晶圓鍵合結構，由於對位偏移之故，原本該與對應的鍵合墊213b接觸的部分鍵合墊213a會與鍵合墊213b周圍的金屬阻障層211以及金屬阻障層209接觸，反之亦然。這樣的晶圓鍵合結構設計所能帶來的優點如下：
(1)首先，在習知技術中，由於傳統的鍵合墊周圍僅有一層薄的阻障層，故偏移後的鍵合墊有部分會直接與對向的氧化矽材質基底接觸而使得鍵合墊的銅離子擴散到對向基底中，造成可靠度問題。相較之下，本發明晶圓鍵合結構的周圍設計了金屬阻障層209與介電阻障層207兩層厚阻障層，偏移後的鍵合墊部位最多只會與對向基底中的該兩層阻障層接觸，銅離子仍會受到阻障而不會進入對向基底內造成可靠度問題。
(2)其次，對位偏移後的鍵合墊由於預定的導電接觸面積會減少，容易造成元件的電性變化與可靠度問題。本發明的晶圓鍵合結構由於在外側設置了一層厚的鉭質或氮化鉭金屬阻障層209，偏移後的鍵合墊部位仍會與對向基底中的金屬阻障層209接觸。鉭或氮化鉭材料的導電率雖不及銅來得高，但仍可維持不錯的導電自由路徑。如此，當有嚴重的對位偏移情況發生時，接觸電阻也不會因為導電面積的減少而大幅增加，維持元件的電性表現與可靠度。
(3)再者，有別於習知技術中的鍵合墊周圍僅設有一層薄的阻障層，本發明晶圓鍵合結構周圍設置了多層阻障層，即第一金屬阻障層211、第二金屬阻障層209以及介電阻障層207，且這些阻障層的材質是按照熱膨脹係數(CTE)的大小依序設置的。例如，位於中心的鍵合墊的銅材料的熱膨脹係數約為17ppm/°C，第一金屬阻障層211與第二金屬阻障層209的鉭材料的熱膨脹係數約為6.3ppm/°C，介電阻障層207的氮化矽材料的熱膨脹係數約為3ppm/°C，而周圍基底200的氧化矽材料的熱膨脹係數約為1ppm/°C，如此可以看出本發明的晶圓鍵合結構的熱膨脹係數是從中心往周圍遞減的。這樣的熱膨脹係數梯度設計可以有效避免製程中熱循環所造成的應力或層結構剝離問題。
(4)最後，關於本發明第二實施例中的L形介電阻障層207設計，其優點除了可以在垂直基底的方向也提供熱膨脹係數梯度特徵以外，非晶態、氮化矽材質的介電阻障層207的水平部位207a阻擋在金屬阻障層209與基底200之間可以避免鍵合墊213a, 213b的銅離子有可能沿著金屬阻障層209中鉭質的柱狀結晶態晶界路徑擴散到基底200的可能性，進一步改善其阻障功效。
從上述實施例可知，本發明所提出的晶圓鍵合結構具有多層的阻障層特徵，其設計成具有特定的相對厚度與材質，可以在鍵合過程發生對位偏移時起到維持阻障效果、避免接觸電阻大幅上升、以及避免熱應力過於集中的功效，是為一兼具新穎性與進步性之發明。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100:基底
102:導孔件
104:凹槽
106:介電阻障材料層
107:介電阻障層
108:（第二）金屬阻障材料層
109:（第二）金屬阻障層
110:（第一）金屬阻障材料層
111:（第一）金屬阻障層
112:鍵合墊材料層
113:鍵合墊
200:基底
202:導孔件
204:凹槽
206:介電阻障材料層
207:介電阻障層
207a:水平部位
208:（第二）金屬阻障材料層
209:（第二）金屬阻障層
211:（第一）金屬阻障層
213, 213a, 213b:鍵合墊
本說明書含有附圖併於文中構成了本說明書之一部分，俾使閱者對本發明實施例有進一步的瞭解。該些圖示係描繪了本發明一些實施例並連同本文描述一起說明了其原理。在該些圖示中：
第1圖至第7圖為根據本發明較佳實施例中一種晶圓鍵合結構的製作方法流程的截面示意圖；
第8圖至第11圖為根據本發明另一實施例中一種晶圓鍵合結構的製作方法流程的截面示意圖；以及
第12圖為根據本發明實施例中兩個晶圓鍵合結構對接的截面示意圖。
須注意本說明書中的所有圖示皆為圖例性質，為了清楚與方便圖示說明之故，圖示中的各部件在尺寸與比例上可能會被誇大或縮小地呈現，一般而言，圖中相同的參考符號會用來標示修改後或不同實施例中對應或類似的元件特徵。
100:基底
102:導孔件
107:介電阻障層
109:(第二)金屬阻障層
111:(第一)金屬阻障層
113:鍵合墊
Claims (14)
- 一種晶圓鍵合結構，包含： 一基底； 一凹槽，形成在該基底上； 一鍵合墊，位於該凹槽中；以及 一第一金屬阻障層、一第二金屬阻障層、與一介電阻障層，依序形成在該鍵合墊的側壁與該凹槽的內側壁之間，並且該第一金屬阻障層更形成在該鍵合墊的底面與該凹槽的底面之間，其中該第一金屬阻障層的厚度小於該第二金屬阻障層的厚度，並且該第一金屬阻障層的厚度小於該介電阻障層的厚度。
- 如申請專利範圍第1項所述之晶圓鍵合結構，更包含一導孔件位於該凹槽下方的該基底中，該導孔件與該鍵合墊分別接觸該第一金屬阻障層的內外兩面。
- 如申請專利範圍第1項所述之晶圓鍵合結構，其中該介電阻障層在該凹槽底面上具有一向該鍵合墊延伸的水平部位，該水平部位與該第一金屬阻障層接觸，並且該第二金屬阻障層位於該水平部位上而未接觸該基底。
- 如申請專利範圍第1項所述之晶圓鍵合結構，其中該第二金屬阻障層的厚度至少為該第一金屬阻障層的厚度的六倍。
- 如申請專利範圍第1項所述之晶圓鍵合結構，其中該介電阻障層的厚度至少為該第一金屬阻障層的厚度的六倍。
- 如申請專利範圍第1項所述之晶圓鍵合結構，其中該鍵合墊的材料為銅。
- 如申請專利範圍第1項所述之晶圓鍵合結構，其中該第一金屬阻障層的材料為氮化鉭、鉭或是氮化鉭/鉭複合層。
- 如申請專利範圍第1項所述之晶圓鍵合結構，其中該第二金屬阻障層的材料為鉭。
- 如申請專利範圍第1項所述之晶圓鍵合結構，其中該介電阻障層的材料為氮化矽或碳氮化矽。
- 一種晶圓鍵合結構的製作方法，包含： 提供一基底； 在該基底上形成一凹槽； 在該凹槽的內側壁上形成一介電阻障層； 在該介電阻障層的內側壁上形成一第二金屬阻障層； 在該第二金屬阻障層的內側壁上以及該凹槽的底面上形成一第一金屬阻障層；以及 在該第一金屬阻障層上形成一鍵合墊，其中該第一金屬阻障層的厚度小於該第二金屬阻障層的厚度，並且該第一金屬阻障層的厚度小於該介電阻障層的厚度。
- 如申請專利範圍第10項所述之晶圓鍵合結構的製作方法，其中在該凹槽的內側壁上形成該介電阻障層的步驟包含： 在該基底以及該凹槽的表面上形成一共形的介電阻障材料層；以及 進行一異向性蝕刻製程移除水平面上的該介電阻障材料層，餘留下該凹槽的內側壁上該介電阻障層。
- 如申請專利範圍第10項所述之晶圓鍵合結構的製作方法，其中在該介電阻障層的內側壁上形成該第二金屬阻障層的步驟包含： 在該基底以及該介電阻障層的表面上形成一共形的第二金屬阻障材料層；以及 進行一異向性蝕刻製程移除水平面上的該第二金屬阻障材料層，餘留下該介電阻障層的內側壁上該第二金屬阻障層。
- 如申請專利範圍第10項所述之晶圓鍵合結構的製作方法，其中在該第二金屬阻障層的內側壁上以及該凹槽的底面上形成該第一金屬阻障層以及在該第一金屬阻障層上形成該鍵合墊的步驟包含： 在該基底、該介電阻障層以及該第二金屬阻障層的表面上形成一共形的第一金屬阻障材料層； 在該第一金屬阻障材料層上形成一鍵合墊材料層，其中該鍵合墊材料層填滿該凹槽；以及 進行一化學機械平坦化製程移除該凹槽外的該鍵合墊材料層以及該第一金屬阻障材料層，餘留下該凹槽內的該第一金屬阻障層以及該鍵合墊。
- 如申請專利範圍第10項所述之晶圓鍵合結構的製作方法，其中在該凹槽的內側壁上形成該介電阻障層以及在該介電阻障層的內側壁上形成該第二金屬阻障層的步驟包含： 在該基底以及該凹槽的表面上形成一共形的介電阻障材料層； 在該介電阻障材料層的表面上形成一共形的第二金屬阻障材料層； 進行一第一異向性蝕刻製程移除水平面上的該第二金屬阻障材料層，餘留下該介電阻障材料層的內側壁上該第二金屬阻障層；以及 進行一第二異向性蝕刻製程移除水平面上未被該第二金屬阻障層覆蓋的該介電阻障材料層，餘留下該凹槽的內側壁上以及底面上的該介電阻障層。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW111105833A TWI787086B (zh) | 2022-02-17 | 2022-02-17 | 晶圓鍵合結構及其製作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW111105833A TWI787086B (zh) | 2022-02-17 | 2022-02-17 | 晶圓鍵合結構及其製作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI787086B TWI787086B (zh) | 2022-12-11 |
| TW202335196A true TW202335196A (zh) | 2023-09-01 |
Family
ID=85795070
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111105833A TWI787086B (zh) | 2022-02-17 | 2022-02-17 | 晶圓鍵合結構及其製作方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI787086B (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9142517B2 (en) * | 2012-06-05 | 2015-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Hybrid bonding mechanisms for semiconductor wafers |
| US9691733B1 (en) * | 2016-07-28 | 2017-06-27 | United Microelectronics Corp. | Bonded semiconductor structure and method for forming the same |
| US11404307B2 (en) * | 2019-09-27 | 2022-08-02 | Intel Corporation | Interconnect structures and methods of fabrication |
| US11444039B2 (en) * | 2020-05-29 | 2022-09-13 | Sandisk Technologies Llc | Semiconductor die including diffusion barrier layers embedding bonding pads and methods of forming the same |
| KR20210151569A (ko) * | 2020-06-05 | 2021-12-14 | 삼성전자주식회사 | 반도체 장치 및 이를 포함하는 반도체 패키지 |
-
2022
- 2022-02-17 TW TW111105833A patent/TWI787086B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| TWI787086B (zh) | 2022-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8592932B2 (en) | Apparatus and methods for constructing semiconductor chip packages with silicon space transformer carriers | |
| KR100721353B1 (ko) | 칩 삽입형 매개기판의 구조와 제조 방법, 이를 이용한 이종칩의 웨이퍼 레벨 적층 구조 및 패키지 구조 | |
| US11887841B2 (en) | Semiconductor packages | |
| TWI705546B (zh) | 三維積體電路結構及其製造方法 | |
| US20130187275A1 (en) | Semiconductor device and fabrication process thereof | |
| WO2024021356A1 (zh) | 高深宽比tsv电联通结构及其制造方法 | |
| US9899314B2 (en) | Semiconductor substrate and fabrication method thereof | |
| TWI833154B (zh) | 具有重分佈結構的半導體元件 | |
| TWI787086B (zh) | 晶圓鍵合結構及其製作方法 | |
| US11688667B2 (en) | Semiconductor package including a pad pattern | |
| CN114762103A (zh) | 一种芯片堆叠结构及其制作方法 | |
| WO2023133970A1 (zh) | 半导体结构及其制造方法 | |
| TWI794043B (zh) | 具有重分佈結構的半導體元件 | |
| TWI817434B (zh) | 具有串接導通孔的光學半導體元件 | |
| TWI817390B (zh) | 具有複合中介結構的光學半導體元件 | |
| TWI833176B (zh) | 具有實現晶粒內連接之積體通孔的光學半導體元件 | |
| TWI803207B (zh) | 具有重分佈結構的半導體元件 | |
| TWI822153B (zh) | 封裝結構及其形成方法 | |
| TWI773400B (zh) | 半導體元件及其製造方法 | |
| TWI829426B (zh) | 多層堆疊晶圓接合結構及其製作方法 | |
| US11842979B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR101346485B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| WO2023010259A1 (zh) | 芯片堆叠结构及其制作方法、芯片封装结构、电子设备 | |
| TW202221877A (zh) | 具有掩埋金屬焊墊的半導體元件及其製造方法 | |
| KR20230155970A (ko) | 패키징된 반도체 디바이스 및 그 형성 방법 |