TW202219966A - 感測放大器以及非揮發性記憶體的操作方法 - Google Patents

感測放大器以及非揮發性記憶體的操作方法 Download PDF

Info

Publication number
TW202219966A
TW202219966A TW110107942A TW110107942A TW202219966A TW 202219966 A TW202219966 A TW 202219966A TW 110107942 A TW110107942 A TW 110107942A TW 110107942 A TW110107942 A TW 110107942A TW 202219966 A TW202219966 A TW 202219966A
Authority
TW
Taiwan
Prior art keywords
transistor
coupled
voltage
circuit
terminal
Prior art date
Application number
TW110107942A
Other languages
English (en)
Other versions
TWI753792B (zh
Inventor
林谷峰
池育德
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Application granted granted Critical
Publication of TWI753792B publication Critical patent/TWI753792B/zh
Publication of TW202219966A publication Critical patent/TW202219966A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26—Accessing multiple arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Abstract

一種感測放大器包括具有偏移補償的電壓比較器、第一箝位裝置及第二箝位裝置。電壓比較器分別耦合至位元線及參考位元線，且被配置成對第一輸入電壓及第二輸入電壓進行比較以輸出感測訊號。第一箝位電路及第二箝位電路分別修整對應於位元線的電壓及對應於參考位元線的電壓，以使對應於參考位元線的電壓與對應於位元線的電壓匹配。

Description

感測放大器以及非揮發性記憶體的操作方法
積體電路（integrated circuit，IC）中的電子組件（例如，電晶體、二極體、電阻器、電容器等）的積體密度的提高源自於縮小半導體製程節點，此需要減少在半導體製程節點中開發的電子電路的操作電壓及電流消耗。因此，期望記憶體積體電路的存取速度變得更快。舉例而言，一些記憶體具有非常小的讀取窗口，此需要低偏移感測放大器來達成成功的讀取操作。
由於不可避免的製程變化，在感測放大器電路中經常存在組件之間的失配（mismatch）或偏移（offset）。根據現有方法，感測放大器在實際讀取操作之前經歷偏移取樣或抵消階段（offset sampling or cancelling stage），以抵消感測放大器電路的失配。另外，偏移補償感測放大器可能無法抵消參考單元（reference cell）的變化，參考單元常常用於讀取路徑設計中且會遭受製程變化。
以下揭露內容提供用於實施所提供標的的不同特徵的諸多不同實施例或實例。以下闡述組件及佈置的具體實例以簡化本揭露。當然，該些僅為實例且不旨在進行限制。舉例而言，在以下說明中，將第一特徵形成於第二特徵之上或第二特徵上可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且亦可包括其中在第一特徵與第二特徵之間可形成有附加特徵、進而使得第一特徵與第二特徵可能不直接接觸的實施例。另外，本揭露可在各種實例中重複使用參考編號及/或字母。此種重複使用是出於簡單及清晰的目的，且本身並不表示所論述的各種實施例及/或配置之間的關係。
此外，為易於說明，本文中可能使用例如「在…之下（beneath）」、「在…下方（below）」、「下部的（lower）」、「在…上方（above）」、「上部的（upper）」等空間相對性用語來闡述圖中所示的一個元件或特徵與另一（其他）元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的定向外亦囊括裝置在使用或操作中的不同定向。設備可具有其他定向（旋轉90度或處於其他定向），且本文中所使用的空間相對性描述語可同樣相應地進行解釋。除非另有明確闡述，否則例如「貼合的（attached）」、「黏著的（affixed）」、「連接的（connected）」及「內連的（interconnected）」等用語指代其中各結構直接地或藉由中間結構（intervening structure）間接地固定或貼合至彼此的關係、以及可移動的或剛性的兩種貼合或關係。
參照圖1，非揮發性記憶體100包括記憶體陣列110及感測放大器120。記憶體陣列110包括位於字元線與位元線之間的交叉區域中的多個記憶體單元。記憶體陣列110可更包括至少一個參考記憶體單元。記憶體陣列110的記憶體單元包括耦合至位元線BL及字元線WL的記憶體單元112以及耦合至參考字元線RWL及參考位元線RBL的參考記憶體單元114。感測放大器120分別藉由位元線BL及參考位元線RBL耦合至記憶體單元112及參考記憶體單元114。
感測放大器120被配置成執行讀取操作或感測操作，以感測儲存於記憶體單元112中的資料的值。舉例而言，感測放大器120可將儲存於記憶體單元112中的資料與參考值（例如，參考記憶體單元114的參考資料）進行比較，以輸出指示儲存於記憶體單元112中的資料的值的感測訊號。
參照圖2，感測放大器120包括電壓比較器121（偏移補償電壓比較器）、第一箝位電路122及第二箝位電路123。理論上，由於第一箝位電路122的電路結構與第二箝位電路123的電路結構相同，因此此兩個箝位電路122與123具有相同的臨限電壓Vth。並且，理論上，若位元線BL上的電阻器R BL與參考位元線RBL上的電阻器R RBL相同且電流I BL與I RBL相同（即，位元線BL的電壓V BL與參考位元線RBL的電壓V RBL匹配），則電壓比較器121可檢測到由第一箝位電路122提供的電壓與由第二箝位電路123提供的電壓相同。但是，依據用於製造電晶體的半導體製造製程，每一電晶體的物理特性可能略微不同，因此在第一箝位電路122中的電晶體（即，金屬氧化物半導體場效電晶體（metal-oxide-semiconductor field-effect transistor，MOS））的臨限電壓Vth與第二箝位電路123中的MOS的臨限電壓Vth之間可能出現失配。
為補償第一箝位電路122中的MOS的臨限電壓Vth與第二箝位電路123中的MOS的臨限電壓Vth的失配，第一箝位電路122及第二箝位電路123中的至少一者具有用於使第一箝位電路122中的MOS的臨限電壓Vth與第二箝位電路123中的MOS的臨限電壓Vth匹配的修整校正功能（例如，可修整）。因此，在本揭露的實施例中，由修整電路122及123提供的位元線BL的電壓V BL與參考位元線RBL的電壓V RBL藉由具有修整校正功能的第一箝位電路122及第二箝位電路123中的所述至少一者進行匹配。第一箝位電路122及第二箝位電路123中的至少一者的修整校正功能可由控制器140控制。具有修整校正功能的第一箝位電路122及第二箝位電路123中的所述至少一者意指第一箝位電路122、第二箝位電路123或者第一箝位電路122與第二箝位電路123二者均具有修整校正功能。
舉例而言，在記憶體單元處於複位情況（即，電流I BL為低）的同時，對應於位元線BL的電壓（例如，V BL）與對應於參考位元線RBL的電壓（例如，V RBL）可由第一箝位電路或/及第二箝位電路修整成相同的電壓位準。詳言之，具有修整校正功能的第一箝位電路122及第二箝位電路123（例如，可修整箝位電路122及/或123）具有主分支電路及多個修整分支電路。每一修整分支電路具有電流路徑及開關，所述開關用於導通或不導通所述電流路徑且由控制器140控制。控制器140控制修整分支電路中的一定數目的開關，且感測對應於位元線BL的電壓V BL與對應於參考位元線RBL的電壓V RBL是否相同，以將電壓V BL與V RBL修整成相同的電壓位準。對應於V BL的位元線電流I BL與對應於V RBL的參考位元線電流I RBL之間的變化可由電壓比較器121記錄，電壓比較器121可輸出位元線電流I BL與參考位元線電流I RBL之間的差。應理解，比較器121亦可用於量測位元線BL與參考位元線RBL的電壓差，而不是電流差。感測放大器120更包括控制器140。控制器140可耦合至電壓比較器121、第一箝位電路122及第二箝位電路123來控制通往電壓比較器121、第一箝位電路122及第二箝位電路123的開關，以實施電壓比較器121、第一箝位電路122及第二箝位電路123的功能。
參照圖2及圖3A，感測放大器220包括電壓比較器221、第一箝位電路222及第二箝位電路223。電壓比較器221是本揭露實施例的圖2中的電壓比較器121的一個實例，第一箝位電路222是本揭露實施例的圖2中的第一箝位電路122的一個實例，且第二箝位電路223是本揭露實施例的圖2中的第二箝位電路123的一個實例。電壓比較器221藉由感測放大器220的第一輸入/輸出（input/output，I/O）節點ION1及第二輸入/輸出節點ION2耦合至位元線BL及參考位元線RBL。感測放大器被配置成對第一輸入電壓與第二輸入電壓（經由第一輸入/輸出節點ION1及第二輸入/輸出節點ION2輸入）進行比較，以輸出感測訊號（自第一輸入/輸出節點ION1及第二輸入/輸出節點ION2輸出）。
第一箝位電路222耦合於第一輸入/輸出節點ION1與位元線BL之間。第一箝位電路222被配置成修整對應於位元線的電壓（V BL）。第二箝位電路223耦合於第二輸入/輸出節點ION2與參考位元線RBL之間。第二箝位電路223被配置成修整對應於參考位元線的電壓（V RBL）。詳言之，具有修整校正功能的第一箝位電路222及第二箝位電路223（例如，可修整箝位電路222及/或223）包括主分支電路及多個修整分支電路。每一修整分支電路具有電流路徑及開關，每一開關用於導通或不導通電流路徑且由圖2中的控制器140控制。圖2中的控制器140控制修整分支電路中的一定數目的開關，且感測對應於位元線BL的電壓V BL與對應於參考位元線RBL的電壓V RBL是否相同，以將電壓V BL與V RBL修整成相同的電壓位準。
在本揭露的實施例中，對應於感測訊號的第一輸出電壓與第二輸出電壓之間的差值大於第一輸入電壓與第二輸入電壓之間的差值。此外，第一輸入電壓經由第一輸入/輸出節點ION1輸入至電壓比較器，第二輸入電壓經由第二輸入/輸出節點ION2輸入至電壓比較器，第一輸出電壓經由第一輸入/輸出節點ION1自電壓比較器輸出，且第二輸出電壓經由第二輸入/輸出節點ION2自電壓比較器輸出。
在本揭露的實施例中，電壓比較器221包括第一電路310及第二電路320，其中第一電路及第二電路耦合至第一輸入/輸出節點ION1及第二輸入/輸出節點ION2。
第一電路310包括第一電晶體M1、第二電晶體M2及第三電晶體M3，其中第一電晶體M1的第一端子及第二電晶體M2的第一端子耦合至第一參考電壓位準（例如，V DD），第一電晶體M1的控制端子、第二電晶體M2的控制端子及第三電晶體M3的控制端子被耦合成接收預充電訊號PREB，第一電晶體M1的第二端子及第三電晶體M3的第二端子耦合至位於第一輸入/輸出節點ION1、第一電晶體M1及第三電晶體M3之間的連接節點，且第二電晶體M2的第二端子及第三電晶體M3的第一端子耦合至位於第二輸入/輸出節點ION2、第二電晶體M2及第三電晶體M3之間的又一連接節點。
第二電路320包括第四電晶體M4、第五電晶體M5、一對第一p型電晶體PM1與PM2、一對第一n型電晶體NM1與NM2、一對第二p型電晶體PM3與PM4以及一對第二n型電晶體NM3與NM4。所述一對第一p型電晶體PM1與PM2以及所述一對第一n型電晶體NM1與NM2形成第三電路321。所述一對第二p型電晶體PM3與PM4以及所述一對第二n型電晶體NM3與NM4形成第四電路322。第三電路321交叉耦合至第四電路322，且第三電路321及第四電路322的輸出分別耦合至第一輸入/輸出節點ION1及第二輸入/輸出節點ION2。
更詳言之，第四電晶體M4耦合至第三電路321及第四電路322，其中第四電晶體M4的第一端子耦合至第一參考電壓位準（例如，V DD），第四電晶體M4的第二端子耦合至位於第四電晶體M4、第三電路321及第四電路322之間的連接節點，且第四電晶體M4的控制端子被耦合成接收第一賦能訊號EN1。
此外，第五電晶體M5耦合至第三電路321及第四電路322，其中第五電晶體M5的第一端子耦合至位於第五電晶體M5、第三電路321及第四電路322之間的連接節點。第五電晶體M5的第二端子耦合至第二參考電壓位準（例如，接地），且第五電晶體M5的控制端子被耦合成接收第二賦能訊號EN2。
此外，在本揭露的實施例中，如圖3A中所示，開關SW1至SW3耦合於第三電路321與第一輸入/輸出節點ION1之間，且開關SW4至SW6耦合於第四電路322與第二輸入/輸出節點ION2之間。開關SW1至SW6可由控制訊號SWEN開啟（接通）/關斷（斷開），且開關SW1至SW6可被開啟（接通）以將第二電路320電性耦合至位元線BL及參考位元線RBL。
在圖3A中的本揭露的實施例中，第二電路320被稱為具有偏移補償功能的電壓比較器，其中對應於感測訊號的相同電壓差所需的偏移被減小。舉例而言，當開關SW1至SW6被開啟以連接其兩個端子時，經由第一輸入/輸出節點ION1輸入的第一輸入電壓及經由第二輸入/輸出節點ION2輸入的第二輸入電壓由連接至開關SW1至SW6的電晶體PM1至PM4及NM1至NM4的端子接收。並且，當開關SW1至SW6關斷以將其兩個端子斷開連接時，第三電路321及第四電路322藉由使用第一電路310、電晶體M4及M5以及賦能訊號PREB、EN1及EN2來使經由第一輸入/輸出節點ION1輸出的第一輸出電壓與經由第二輸入/輸出節點ION2輸出的第二輸出電壓之間的電壓差加倍。因此，在第一輸入電壓與第二輸入電壓（經由第一輸入/輸出節點ION1及第二輸入/輸出節點ION2輸入）之間的電壓差為5毫伏（mV）的情況下，第一輸出電壓與第二輸出電壓（經由第一輸入/輸出節點ION1及第二輸入/輸出節點ION2輸出）之間的所獲得電壓差將為10毫伏，而由電壓比較器的第二電路的電路結構（圖3B中所示）輸出的電壓差為5毫伏。
圖3B中的電路結構是電壓比較器。詳言之，在第一週期中，賦能訊號EN1及EN2被賦能，以藉由電晶體M4及M5將電晶體PM1、PM2、NM1及NM2的源極端子連接至VDD/VSS。在第二週期中，開關SW1及SW2被開啟（即，開關SW1及SW2連接至其兩個端子），且經由第一輸入/輸出節點ION1的第一輸入電壓與經由第二輸入/輸出節點ION2的第二輸入電壓之間的輸入電壓差被輸入至電晶體PM1、PM2、NM1及NM2，以向第一輸入/輸出節點ION1及第二輸入/輸出節點ION2產生輸出電壓。即，圖3B中的電路結構的偏移補償功能可能小於圖3A及圖3C中的電壓比較器320的偏移補償功能。由於電壓比較器320的更佳的偏移補償功能，因此更容易確定由第一箝位電路122/222提供的電壓與由第二箝位電路123/223提供的電壓之間的電壓差。因此，由於容易確定由第一箝位電路提供的電壓與由第二箝位電路提供的電壓之間的電壓差，因此發生讀取干擾的風險將降低。並且，由於電壓比較器121/221對於確定由第一箝位電路提供的電壓與由第二箝位電路提供的電壓之間的電壓差而言是靈敏的，因此第一箝位電路122/222及第二箝位電路123/223不需要具有大量的修整分支電路，因此修整電路的修整範圍及面積費用（即，第一箝位電路122/222及第二箝位電路123/223）將對應地減少。
在又一實施例中，圖3B中的電壓比較器的電路結構包括一對第一p型電晶體PM1與PM2、一對第一n型電晶體NM1與NM2、第四電晶體M4、第五電晶體M5以及開關SW1至SW2。舉例而言，在經由第一輸入/輸出節點ION1及第二輸入/輸出節點ION2輸入第一輸入電壓與第二輸入電壓之間的電壓差（例如，
Figure 02_image001
）且輸入第一賦能訊號EN1及第二賦能訊號EN2以開啟第四電晶體M4及第五電晶體M5之後，p型電晶體PM1及PM2的源極端子由第四電晶體M4上拉，且n型電晶體NM1及NM2的源極端子由第五電晶體M5下拉。此外，在觸發第一賦能訊號EN1/第二賦能訊號EN2之後，來自電晶體PM1、PM2、NM1及NM2的正回饋被激活。因此，圖3B中的電壓比較器的偏移將為4.6毫伏。即，圖3B中的電路結構的偏移補償功能可能小於圖3A及圖3C中的電壓比較器320的偏移補償功能。
在又一實施例中，圖3A所示第二電路320可藉由用電容器代替電晶體來進一步改善。具體而言，參照圖3C，第二電路320包括第四電晶體M4、第五電晶體M5、p型電晶體PM1至PM5、n型電晶體NM1至NM5、電容器C1至C4，其中電容器C1及C3例如代替圖3A中的第二電路320的p型電晶體PM1及PM3，且電容器C2及C4例如代替圖3A中的第二電路320的n型電晶體NM2及NM4。p型電晶體PM1及n型電晶體NM1形成第三電路。p型電晶體PM2及n型電晶體NM2形成第四電路。第三電路交叉耦合至第四電路，且第三電路及第四電路的輸出分別耦合至第一輸入/輸出節點ION1及第二輸入/輸出節點ION2。p型電晶體PM3至PM5形成第五電路，且n型電晶體NM3至NM5形成第六電路。
更詳言之，在第五電路中，p型電晶體PM3的第一端子及p型電晶體PM5的第一端子耦合至第一參考電壓位準（例如，V DD），p型電晶體PM3至PM5的控制端子被耦合成接收第一預先確定訊號，p型電晶體PM3的第二端子及p型電晶體PM4的第二端子耦合至位於第一輸入/輸出節點ION1、電容器C1及p型電晶體PM1的第一端子之間的連接節點，且p型電晶體PM5的第二端子及p型電晶體PM4的第一端子耦合至位於第二輸入/輸出節點ION2、電容器C3及p型電晶體PM2之間的又一連接節點。
第四電晶體M4耦合至第三電路、第四電路及第五電路，其中第四電晶體M4的第一端子耦合至第一參考電壓位準（例如，V DD），第四電晶體M4的第二端子耦合至位於電容器C1與電容器C3之間的連接節點，且第四電晶體M4的控制端子被耦合成接收第一賦能訊號EN1。
此外，第五電晶體M5耦合至第三電路、第四電路及第六電路，其中第五電晶體M5的第一端子耦合至位於電容器C2與電容器C4之間的連接節點。第五電晶體M5的第二端子耦合至第二參考電壓位準（例如，接地），且第五電晶體M5的控制端子被耦合成接收第二賦能訊號EN2。
此外，在第六電路中，n型電晶體NM3的第二端子及n型電晶體NM5的第二端子耦合至第二參考電壓位準（例如，接地），n型電晶體NM3至NM5的控制端子被耦合成接收第二預先確定訊號，n型電晶體NM3的第一端子及n型電晶體NM4的第二端子耦合至位於第一輸入/輸出節點ION1、電容器C2及n型電晶體NM1的第二端子之間的連接節點，且n型電晶體NM5的第一端子及n型電晶體NM4的第一端子耦合至位於第二輸入/輸出節點ION2、電容器C4及n型電晶體NM2之間的又一連接節點。
另外，如圖3C中所示，開關SW1至SW3耦合於第三電路與第一輸入/輸出節點ION1之間，且開關SW4至SW6耦合於第四電路與第二輸入/輸出節點ION2之間。開關SW1至SW6可由控制訊號SWEN開啟（接通）/關斷（斷開），且開關SW1至SW6可被開啟（接通）以將第二電路320電性耦合至位元線BL及參考位元線RBL。
在本揭露的實施例中，第二電路320可被稱為偏移補償電路，其中對應於感測訊號的相同電壓差所需的偏移被進一步減小。舉例而言，在經由第一輸入/輸出節點ION1及第二輸入/輸出節點ION2輸入第一輸入電壓與第二輸入電壓之間的電壓差（例如，
Figure 02_image001
）且輸入第一賦能訊號EN1及第二賦能訊號EN2以開啟第四電晶體M4及第五電晶體M5之後，p型電晶體PM1及PM2的源極端子由第四電晶體M4經由電容器C1及C3上拉，且n型電晶體NM1及NM2的源極端子由第五電晶體M5經由電容器C2及C4下拉。此外，在觸發第一賦能訊號EN1/第二賦能訊號EN2之後，來自電晶體PM1、PM2、NM1及NM2的正回饋被激活，以擴大輸入電壓差（例如，
Figure 02_image001
），以經由第一輸入/輸出節點ION1及第二輸入/輸出節點ION2輸出更大的電壓差。此外，提供第一賦能延遲訊號EN1D及第二賦能延遲訊號EN2D，以向電晶體PM1、PM2、NM1及NM2的源極端子供應VDD/VSS，以產生軌至軌（rail-to-rail）之間的輸出電壓差。
以下闡述本揭露實施例中的圖3C所示電壓比較器320的操作。在第一週期中，賦能訊號EN1及EN2被賦能，以藉由電晶體M4及M5以及電容器C1至C4將電晶體PM1、PM2、NM1及NM2的源極端子連接至VDD/VSS。在第一週期期間，開關SW1至SW6被關斷（即，開關SW1及SW2斷開其兩個端子），且賦能訊號EN1D及ED2D被去能。在第二週期中，開關SW1至SW6被開啟（即，開關SW1及SW2連接至其兩個端子），賦能訊號EN1、EN2、EN1D及EN2D被去能，且經由第一輸入/輸出節點ION1的第一輸入電壓與經由第二輸入/輸出節點ION2的第二輸入電壓之間的輸入電壓差被輸入至電晶體PM1、PM2、NM1及NM2。在第三週期中，第一賦能延遲訊號EN1D及第二賦能延遲訊號EN2D被賦能，開關SW1至SW6被開啟（即，開關SW1及SW2連接至其兩個端子），且賦能訊號EN1及EN2被去能，且由電容器C1至C4及電晶體PM1至PM5及NM1至NM5向第一輸入/輸出節點ION1及第二輸入/輸出節點ION2產生輸出電壓。換言之，電容器C1至C4及電晶體PM1至PM5及NM1至NM5的電路結構形成具有電荷幫浦功能的結構，且經由第一輸入/輸出節點ION1輸出的第一輸出電壓與經由第二輸入/輸出節點ION2輸出的第二輸出電壓之間的輸出電壓差藉由第一週期至第三週期加倍。在實施例中，合意的偏移將進一步減小8%（例如，介於3.8 mV/σ至3.5 mV/σ）。即，圖3B中的電路結構的偏移補償功能可能小於圖3C中的電壓比較器320的偏移補償功能。
在本揭露的一些實施例中，電容器用於儲存對應於輸入電壓差的電荷，且儲存於所述電容器中的所述電荷將被放電以消除感測時期（sensing phase）期間的裝置失配。詳言之，在第一賦能訊號EN1/第二賦能訊號EN2未被觸發（即，第一賦能訊號EN1/第二賦能訊號EN2被去能）以便保持電容器C1至C4的兩個端子的電壓的同時，電容器C1至C4儲存對應於輸入電壓差的電荷。並且，在第一賦能訊號EN1/第二賦能訊號EN2被觸發（即，第一賦能訊號EN1/第二賦能訊號EN2被賦能）的同時，儲存於電容器C1至C4中的電荷將被放電，以消除感測時期期間的裝置失配。
參照圖3D，在實施例中，第二電路320包括第四電晶體M4、第五電晶體M5、p型電晶體PM1及PM2、n型電晶體NM1及NM2、電容器C1及C2以及開關SW1至SW8。電容器C1、p型電晶體PM1及n型電晶體NM1形成第三電路321。電容器C2、p型電晶體PM2及n型電晶體NM2形成第四電路322。第三電路藉由開關SW7及SW8交叉耦合至第四電路，且第三電路及第四電路的輸出分別耦合至第一輸入/輸出節點ION1及第二輸入/輸出節點ION2。
更詳言之，第四電晶體M4耦合至第三電路321及第四電路322，其中第四電晶體M4的第一端子耦合至第一參考電壓位準（例如，V DD），第四電晶體M4的第二端子耦合至位於第四電晶體M4、第三電路321及第四電路322之間的連接節點，且第四電晶體M4的控制端子被耦合成接收第一賦能訊號EN1。此外，第五電晶體M5耦合至第三電路321及第四電路322，其中第五電晶體M5的第一端子耦合至位於第五電晶體M5、第三電路321及第四電路322之間的連接節點。第五電晶體M5的第二端子耦合至第二參考電壓位準（例如，接地），且第五電晶體M5的控制端子被耦合成接收第二賦能訊號EN2。
電容器C1的第一端子藉由開關SW8耦合至位於p型電晶體PM2與n型電晶體NM2之間的第一連接節點，且電容器C1的第二端子藉由開關SW2耦合至位於p型電晶體PM1與n型電晶體NM1之間的第二連接節點，且耦合至n型電晶體NM1的控制端子。電容器C2的第一端子藉由開關SW7耦合至位於p型電晶體PM1與n型電晶體NM1之間的第二連接節點，電容器C2的第二端子藉由開關SW5耦合至位於p型電晶體PM2與n型電晶體NM2之間的第一連接節點，且耦合至n型電晶體NM2的控制端子。
開關SW1耦合於第一輸入/輸出節點ION1與第二連接節點之間，且開關SW4耦合於第二輸入/輸出節點ION2與第一連接節點之間。另外，開關SW3耦合於第二參考電壓位準（例如，接地）與電容器C1的第一端子之間，且開關SW6耦合於第二參考電壓位準（例如，接地）與電容器C2的第一端子之間。
以下闡述圖3D中的電路結構的操作。在第一週期中，賦能訊號EN1及EN2被賦能，以藉由電晶體M4及M5將電晶體PM1、PM2、NM1及NM2的源極端子連接至VDD/VSS，且開關SW2至SW3及SW5至SW8被開啟。在第二週期中，開關SW1及SW4被開啟（即，開關SW1及SW2連接至其兩個端子），且經由第一輸入/輸出節點ION1的第一輸入電壓與經由第二輸入/輸出節點ION2的第二輸入電壓之間的輸入電壓差被輸入至電晶體PM1、PM2、NM1及NM2，以向第一輸入/輸出節點ION1及第二輸入/輸出節點ION2產生輸出電壓。在第二週期期間，開關SW2至SW3及SW5至SW8被開啟。在第三週期中，開關SW2至SW3及SW5至SW8被關斷，開關SW1及SW4被開啟，且賦能訊號EN1及EN2被去能，且由電容器C1至C4及電晶體PM1至PM5及NM1至NM5向第一輸入/輸出節點ION1及第二輸入/輸出節點ION2產生輸出電壓。換言之，電容器C1至C2及電晶體PM1至PM2及NM1至NM2的電路結構形成具有電荷幫浦功能的結構，且經由第一輸入/輸出節點ION1輸出的第一輸出電壓與經由第二輸入/輸出節點ION2輸出的第二輸出電壓之間的輸出電壓差藉由第一週期至第三週期加倍。
參照圖3E，在又一實施例中，第二電路320包括p型電晶體PM1及PM2、n型電晶體NM1及NM2、電容器C1以及開關SW1至SW10。電容器C1、p型電晶體PM1及n型電晶體NM1形成第三電路321。p型電晶體PM2及n型電晶體NM2形成第四電路322。第三電路藉由開關SW7及SW8交叉耦合至第四電路，且第三電路及第四電路的輸出分別耦合至第一輸入/輸出節點ION1及第二輸入/輸出節點ION2。
更詳言之，開關SW1耦合至第三電路321及第四電路322，其中開關SW1的第一端子耦合至第一參考電壓位準（例如，V DD），開關SW1的第二端子耦合至位於第三電路321（p型電晶體PM1）與第四電路322（p型電晶體PM2）之間的連接節點。此外，開關SW2耦合至第三電路321及第四電路322，其中開關SW2的第二端子耦合至第二參考電壓位準（例如，接地），開關SW2的第一端子耦合至位於第三電路321（n型電晶體NM1）與第四電路322（n型電晶體NM2）之間的連接節點。
電容器C1的第一端子藉由開關SW7耦合至位於p型電晶體PM2與n型電晶體NM2之間的第一連接節點，且電容器C1的第二端子耦合至位於p型電晶體PM1、n型電晶體NM1及開關SW9之間的連接節點。
開關SW3耦合於第一輸入/輸出節點ION1與第二連接節點之間，且開關SW4耦合於第二輸入/輸出節點ION2與第一連接節點之間。另外，開關SW5耦合於第二參考電壓位準（例如，接地）與第二連接節點之間，且開關SW6耦合於第二參考電壓位準（例如，接地）與第一連接節點之間。
另外，開關SW10耦合於第一連接節點與位於p型電晶體PM2的控制端子和n型電晶體NM2的控制端子之間的連接節點之間；並且開關SW9耦合於第二連接節點與位於p型電晶體PM1的控制端子和n型電晶體NM1的控制端子之間的連接節點之間。
在圖3E中，第二電路320更包括p型電晶體PM3及PM4、n型電晶體NM3至NM5、參考電流產生器、電阻器R AP1、R AP2及R P。參考電流產生器的輸出節點耦合至p型電晶體PM3及PM4的控制端子。p型電晶體PM3及PM4根據由參考電流產生器的輸出節點產生的偏壓V bias_R分別產生I read及2I read。第一輸入/輸出節點ION1耦合至第三開關SW3的一個節點以及位元線BL，且第二輸入/輸出節點ION2耦合至第四開關SW4的一個節點以及參考位元線RBL。n型電晶體NM3至NM5的控制端子耦合至字元線WL。n型電晶體NM3的汲極端子藉由電阻器R AP1耦合至位元線BL，且n型電晶體NM3的源極端子藉由十一開關SW11耦合至接地端子。n型電晶體NM4的汲極端子藉由電阻器R AP2耦合至參考位元線RBL，且n型電晶體NM4的源極端子耦合至接地端子。n型電晶體NM5的汲極端子藉由電阻器R P耦合至參考位元線RBL，且n型電晶體NM5的源極端子耦合至接地端子。
以下闡述本揭露實施例中的圖3E所示電壓比較器320的操作。在第一週期中，開關SW1至SW2及SW5至SW6被開啟，以將電晶體PM1、PM2、NM1及NM2的源極端子連接至VDD/VSS。在第一週期期間，開關SW3至SW4及SW7至SW10被開啟。在第二週期中，參考電流產生器產生偏壓V bias_R，以根據偏壓V bias_R分別產生電流I read及2I read，以產生經由第一輸入/輸出節點ION1及第二輸入/輸出節點ION2輸入的第一輸入電壓及第二輸入電壓。在第二週期期間，開關SW7至SW10仍然被開啟。在第三週期中，開關SW7至SW10被關斷，且開關SW3至SW4被開啟。在第三週期期間，由於電容器C1的兩個端子之間存在電壓差，因此根據電容器C1的所述電壓差，經由輸入/輸出節點ION1的第一輸出電壓與經由輸入/輸出節點ION2的第二輸出電壓之間的差值被排除，進而使得更容易確定位元線BL與參考位元線RBL的電壓差。
如圖3A中所示，可修整箝位電路中的每一者可具有主分支電路及多個修整分支電路。每一修整分支電路具有電流路徑及開關，每一開關用於導通或不導通電流路徑且由圖2中的控制器140控制。圖2中的控制器140控制修整分支電路中的一定數目的開關，且感測對應於位元線BL的電壓V BL與對應於參考位元線RBL的V RBL是否相同，以將電壓V BL與V RBL修整成相同的電壓位準。
舉例而言，參照圖4A，第一箝位電路222包括第一主分支電路MB1及多個第一修整分支電路TB1(1)-TB1(N)。第一主分支電路MB1包括具有第一端子、第二端子及控制端子的第一主電晶體MT1以及第一主開關MS1。第一主電晶體MT1的第一端子耦合至位於第一輸入/輸出節點ION1與第一箝位電路222之間的第一連接節點N1，且第一主電晶體MT1的控制端子被耦合成接收箝位電壓（V clamp）。第一主開關MS1耦合於第一主電晶體MT1的第二端子與位元線BL之間，其中第一主開關MS1被接通以將位元線BL電性耦合至第一主電晶體MT1，且第一主開關MS1被斷開以將位元線BL與第一主電晶體MT1電性隔離。
第一修整分支電路TB1(1)-TB1(N)中的每一者包括具有第一端子、第二端子及控制端子的第一修整電晶體TT1以及第一修整開關TS1。第一修整電晶體TT1的第一端子耦合至第一連接節點N1，且第一修整電晶體TT1的控制端子被耦合成接收箝位電壓（V clamp）。第一修整開關TS1耦合於第一修整電晶體TT1的第二端子與位於第一主開關MS1和位元線BL之間的第二連接節點N2之間，其中第一修整開關TS1被接通以將位元線BL電性耦合至第一修整電晶體TT1，且第一修整開關TS1被斷開以將位元線BL與第一修整電晶體TT1電性隔離。
相似地，參照圖4B，第二箝位電路223包括第二主分支電路MB2及多個第二修整分支電路TB2(1)-TB2(N)。第二主分支電路MB2包括具有第一端子、第二端子及控制端子的第二主電晶體MT2以及第二主開關MS2。第二主電晶體MT2的第一端子耦合至位於第二輸入/輸出節點ION2與第二箝位電路223之間的第一連接節點N1，且第二主電晶體MT2的控制端子被耦合成接收箝位電壓（V clamp）。第二主開關MS2耦合於第二主電晶體MT2的第二端子與參考位元線RBL之間，其中第二主開關MS2被接通以將參考位元線RBL電性耦合至第二主電晶體MT2，且第二主開關MS2被斷開以將位元線BL與第二主電晶體MT2電性隔離。
第二修整分支電路TB2(1)-TB2(N)中的每一者包括具有第一端子、第二端子及控制端子的第二修整電晶體TT2以及第二修整開關TS2。第二修整電晶體TT2的第一端子耦合至第一連接節點N1，且第二修整電晶體TT2的控制端子被耦合成接收箝位電壓（V clamp）。第二修整開關TS2耦合於第二修整電晶體TT2的第二端子與位於第二主開關MS2和參考位元線RBL之間的第二連接節點N2之間，其中第二修整開關TS2被接通以將參考位元線RBL電性耦合至第二修整電晶體TT2，且第二修整開關TS2被斷開以將參考位元線RBL與第二修整電晶體TT2電性隔離。
應提及，在本揭露的實施例中，N代表修整分支電路的總數量，且P是代表開啟的修整分支電路的預先確定數量的預設值。在本揭露的一個實施例中，P可被設定成「8」，且N可被設定成「16」。換言之，第一箝位電路222中最初開啟的第一修整分支電路的數量是8，即第一修整分支電路TB1(1)-TB1(8)被開啟；第二箝位電路223中最初開啟的第二修整分支電路的數量是8，即第二修整分支電路TB2(1)-TB2(8)被開啟。實施本揭露實施例者可將P及N設定成其他數字。舉例而言，P可被設定成數字「1」至「16」中的一者，且N可被設定成「16」。在其他實施例中，P可被設定成數字「1」至「32」中的一者，且N可被設定成「32」。
在實施例中，第一主分支電路MB1可不包括第一主開關MS1，且第二主分支電路MB2可不包括第二主開關MS2。換言之，在此實施例中，第一主電晶體MT1/第二主電晶體MT2的第二端子耦合至第二連接節點N2。
在所述實施例中，對應於位元線BL的電壓（例如，V BL）是藉由開啟或關斷第一修整開關TS1 1-TS1 N中的一或多者來修整，且對應於位元線BL的經修整的電壓與第一箝位電路222的當前開啟的第一修整開關的總數目成比例。此外，對應於參考位元線RBL的電壓（例如，V RBL）是藉由開啟或關斷第二修整開關TS2 1-TS2 N中的一或多者來修整，且對應於參考位元線RBL的經修整的電壓與第二箝位電路223的當前開啟的第二修整開關的總數目成比例。在所述實施例中，圖2中的控制器140可感測自第一輸入/輸出節點ION1及第二輸入/輸出節點ION2輸出的感測訊號，以控制圖4A及圖4B中的第一修整開關TS1 1-TS1 N及第二修整開關TS2 1-TS2 N來根據感測訊號調整/修整第一輸入/輸出節點ION1及第二輸入/輸出節點ION2上的電壓。在所述實施例中，圖2中的控制器140可使用逐步精細調整方案（step-by-step fine adjustment scenario）或二元逼近精細調整方案（binary approximation fine adjustment scenario）來判斷第二修整開關TS2 1-TS2 N是被開啟還是被關斷，換言之，確定所述數目的第二修整開關TS2 1-TS2 N被開啟且其他第二修整開關TS2 1-TS2 N被關斷。
重新參照圖3A，感測放大器220更包括第一電阻器R BL及第二電阻器R RBL。第一電阻器R BL耦合於第一箝位電路222與位元線BL之間，且第二電阻器R RBL耦合於第二箝位電路223與參考位元線RBL之間。第一電阻器R BL可為圖1中的記憶體單元112的等效電阻，且第二電阻器R RBL可為圖1中的參考記憶體單元114的等效電阻。
參照圖5及圖6，在本揭露的實施例中，感測放大器120包括具有修整校正功能的電壓比較器124（例如，可修整電壓比較器）及具有減小偏移功能的箝位裝置125（例如，偏移補償箝位裝置）。更具體而言，感測放大器120包括電壓比較器124及箝位裝置125。電壓比較器124耦合至位元線BL及參考位元線RBL，且被配置成對第一輸入電壓與第二輸入電壓進行比較以輸出感測訊號。箝位裝置125耦合於電壓比較器124、位元線BL及參考位元線RBL之間。感測放大器120更包括控制器140。控制器140可耦合至電壓比較器124及箝位裝置125來控制通往電壓比較器124及箝位裝置125的開關，以實施電壓比較器124及箝位裝置125的功能。詳言之，電壓比較器124的一個實例是圖6中的電壓比較器524，且在第一修整分支電路及第二修整分支電路中存在多個開關。圖2中的控制器140可使用逐步精細調整方案或二元逼近精細調整方案來判斷第一修整分支電路中的每一者及第二修整分支電路中的每一者是被開啟還是被關斷。
此外，參照圖5，電壓比較器124被進一步配置成修整對應於位元線BL的第一電壓V 1以及修整對應於參考位元線RBL的第二電壓V 2，且箝位裝置125被配置成根據輸入至箝位裝置125的偏壓V bias提供第一箝位電壓及第二箝位電壓。詳言之，箝位裝置125需要參考電壓以根據偏壓V bias來知曉位元線BL上的電壓與參考位元線RBL上的電壓是否具有偏移電壓差，以實施偏移補償功能。第一輸入電壓及第二輸入電壓分別被輸入至第一輸入/輸出節點及第二輸入/輸出節點，且對應於感測訊號的第一輸出電壓及第二輸出電壓分別自感測放大器120的第一輸入/輸出節點及第二輸入/輸出節點輸出。
在本揭露的實施例中，電壓比較器524包括：第一電路610、第二電路620及第三電路630。第二電路620藉由第一輸入/輸出節點ION1、第二輸入/輸出節點ION2、第一連接節點CN1及第二連接節點CN2交叉耦合至第三電路630。
第一電路包括第一電晶體M1、第二電晶體M2及第三電晶體M3。第一電晶體M1的第一端子及第二電晶體M2的第一端子耦合至第一參考電壓位準（例如，V DD），第一電晶體M1的控制端子、第二電晶體M2的控制端子及第三電晶體M3的控制端子被耦合成接收預充電訊號PREB，第一電晶體M1的第二端子及第三電晶體M3的第二端子耦合至位於第一節點N1、第一電晶體M1及第三電晶體M3之間的連接節點，且第二電晶體M2的第二端子及第三電晶體M3的第一端子耦合至位於第二節點N2、第二電晶體M2及第三電晶體M3之間的又一連接節點。
第二電路620包括第四電晶體M4、第一主分支電路（如圖6中所指示，n型電晶體）；以及多個第一修整分支電路。第四電晶體M4的第一端子耦合至第一參考電壓位準，第四電晶體M4的控制端子耦合至第一節點N1，且第四電晶體M4的第二端子藉由第一輸入/輸出節點ION1耦合至第一主分支電路。第一修整分支電路的第二端子藉由第三節點N3耦合至第一主分支電路的第二端子，第一修整分支電路的控制端子耦合至第一主分支電路的n型電晶體的控制端子。
第三電路630包括第五電晶體M5、第二主分支電路（如圖6中所指示，第三電路630中的n型電晶體）；以及多個第二修整分支電路。第五電晶體M5的第一端子耦合至第一參考電壓位準，第五電晶體M5的控制端子耦合至第二節點N2，且第五電晶體M5的第二端子藉由第二輸入/輸出節點ION2耦合至第二主分支電路。第二修整分支電路的第二端子藉由第四節點N4耦合至第二主分支電路的第二端子，第二修整分支電路的控制端子耦合至第二主分支電路的n型電晶體的控制端子。
應提及，電壓比較器524的第二電路620與第三電路630二者均具有修整電路（例如，第一修整分支電路及第二修整分支電路），但本揭露不限於此。舉例而言，在另一實施例中，僅第二電路620或僅第三電路630可具有修整電路。換言之，在另一實施例中，電壓比較器524可僅藉由具有修整電路的第二電路620或第三電路630來提供修整校正功能。以下參照圖7A及圖7B闡述修整電路的細節。
參照圖7A，第二電路620的第一主分支電路MB1包括第一主電晶體MT1，其中第一主電晶體MT1的第一端子耦合至第一輸入/輸出節點ION1，第一主電晶體MT1的控制端子耦合至位於第一節點N1與第二輸入/輸出節點ION2之間的第一連接節點CN1，且第一主電晶體MT1的第二端子耦合至第三節點N3。
第一修整分支電路TB1(1)-TB1(M)中的每一者包括第一修整開關TS1及第一修整電晶體TT1，其中第一修整電晶體TT1的第一端子耦合至第一修整開關TS1，第一修整電晶體TT1的控制端子耦合至第一連接節點CN1，且第一修整電晶體TT1的第二端子耦合至第三節點N3。
第一修整開關TS1耦合於第一修整電晶體TT1的第一端子與第一參考電壓位準（例如，V DD）之間，其中第一修整開關TS1被接通以將第一參考電壓位準電性耦合至第一修整電晶體TT1，且第一修整開關TS1被斷開以將第一參考電壓位準與第一修整電晶體TT1電性隔離。對應於第三節點N3的電壓是藉由開啟或關斷第一修整開關TS1中的一或多者來修整，且對應於第三節點N3的經修整的電壓與第二電路620的當前開啟的第一修整開關TS1的總數目成比例。
相似地，參照圖7B，第三電路630的第二主分支電路MB2包括第二主電晶體MT2，其中第二主電晶體MT2的第一端子耦合至第二輸入/輸出節點ION2，第二主電晶體MT2的控制端子耦合至位於第二節點N2與第一輸入/輸出節點ION1之間的第二連接節點CN2，且第二主電晶體MT2的第二端子耦合至第四節點N4。
第二修整分支電路TB2(1)-TB2(M)中的每一者包括第二修整開關TS2及第二修整電晶體TT2，其中第二修整電晶體TT2的第一端子耦合至第二修整開關TS2，第二修整電晶體TT2的控制端子耦合至第二連接節點CN2，且第二修整電晶體TT2的第二端子耦合至第四節點N4。
第二修整開關TS2耦合於第二修整電晶體TT2的第一端子與第一參考電壓位準（例如，V DD）之間，其中第二修整開關TS2被接通以將第一參考電壓位準電性耦合至第二修整電晶體TT2，且第二修整開關TS2被斷開以將第一參考電壓位準與第二修整電晶體TT2電性隔離。對應於第四節點N4的電壓是藉由開啟或關斷第二修整開關TS2中的一或多者來修整，且對應於第四節點N4的經修整的電壓與第三電路630的當前開啟的第二修整開關TS2的總數目成比例。
應提及，在本揭露的實施例中，M代表修整分支電路的總數量，且Q是代表開啟的修整分支電路的預先確定數量的預設值。在一個實施例中，Q可被設定成「4」，且M可被設定成「8」。換言之，第二電路620中最初開啟的第一修整分支電路的數量是4，即第一修整分支電路TB1(1)-TB1(4)被開啟；第三電路630中最初開啟的第二修整分支電路的數量是4，即第二修整分支電路TB2(1)-TB2(4)被開啟。實施本揭露實施例者可將Q及M設定成其他數字。舉例而言，Q可被設定成數字「1」至「8」中的一者，且M可被設定成「8」。在其他實施例中，Q可被設定成數字「1」至「16」中的一者，且M可被設定成「16」。
在所述實施例中，對應於位元線BL的電壓（例如，對應於第三節點N3的電壓）是藉由開啟或關斷第一修整開關TS1 1-TS1 N中的一或多者來修整，且對應於位元線BL的經修整的電壓與第二電路620的第一修整分支電路TB1(1)-TB1(M)的當前開啟的第一修整開關的總數目成比例。此外，對應於參考位元線RBL的電壓（例如，對應於第四節點N4的電壓）是藉由開啟或關斷第二修整開關TS2 1-TS2 N中的一或多者來修整，且對應於參考位元線RBL的經修整的電壓與第三電路630的第二修整分支電路TB2(1)-TB2(M)的當前開啟的第二修整開關的總數目成比例。
應注意，由於箝位裝置525利用逐步精細調整方案或二元逼近精細調整方案提供減小偏移功能來補償由圖5中的控制器140控制的電晶體NM1與電晶體NM2之間的失配，因此所需的修整步階（step）/範圍可減小。因此，圖6中的可修整電壓比較器中的修整分支電路的總數量（即，M）可被設定成小於圖3A中的可修整箝位電路中的修整分支電路的總數量（即，N）的值；並且圖6中的可修整電壓比較器中初始開啟的修整分支電路的數量（即，Q）可被設定成小於圖3A中的可修整箝位電路中初始開啟的修整分支電路的數量（即，P）的值。
參照圖6及圖8A，箝位裝置525包括第一箝位電路640、第二箝位電路650及運算放大器OP。第一箝位電路640耦合於電壓比較器524與位元線BL之間。第二箝位電路650耦合於電壓比較器524與參考位元線RBL之間。
運算放大器OP具有輸出端子、第一輸入端子及第二輸入端子，其中輸出端子耦合至位於第一箝位電路640與第二箝位電路650之間的連接節點，第一輸入端子被耦合成接收偏壓（例如，V bias），且第二輸入端子耦合至位於第一箝位電路640與第二箝位電路650之間的又一連接節點。
第一箝位電路640包括第一電晶體NM1、第一開關SW1、第二開關SW2及第一電容器C1。第一電晶體NM1的第一端子耦合至第二電路620的第三節點N3，第一電晶體NM1的控制端子耦合至位於第一開關SW1與第一電容器C1的第一端子之間的第一連接節點，其中第一電容器C1的第二端子耦合至第二參考電壓位準（例如，接地GND）。第一開關SW1耦合於第一連接節點CN1與位於第一箝位電路640和第二箝位電路650之間的連接節點之間，其中第一開關SW1被接通以將連接節點電性耦合至第一電晶體NM1及第一電容器C1，且第一開關SW1被斷開以將連接節點與第一電晶體NM1及第一電容器C1電性隔離。
第二開關SW2耦合於第一電晶體NM1的第二端子與位於第一箝位電路640和第二箝位電路650之間的所述又一連接節點之間，其中第二開關SW2被接通以將所述又一連接節點電性耦合至第一電晶體NM1，且第二開關SW2被斷開以將所述又一連接節點與第一電晶體電性隔離。第一電容器C1被配置成儲存對應於第一電晶體NM1的控制端子的電壓的電荷。
第二箝位電路650包括第二電晶體NM2、第三開關SW3、第四開關SW4及第二電容器C2。第二電晶體NM2的第一端子耦合至第三電路630的第四節點N4，第二電晶體NM2的控制端子耦合至位於第三開關SW3與第二電容器C2的第一端子之間的第二連接節點CN2，且第二電容器C2的第二端子耦合至第二參考電壓位準（例如，接地GND）。第三開關SW3耦合於第二連接節點CN2與位於第一箝位電路640和第二箝位電路650之間的連接節點之間，其中第三開關SW3被接通以將連接節點電性耦合至第二電晶體NM2及第二電容器C2，且第三開關SW3被斷開以將連接節點與第二電晶體NM2及第二電容器C2電性隔離。
第四開關SW4耦合於第二電晶體NM2的第二端子與位於第一箝位電路640和第二箝位電路650之間的所述又一連接節點之間，其中第四開關SW4被接通以將所述又一連接節點電性耦合至第二電晶體NM2，且第四開關SW4被斷開以將所述又一連接節點與第二電晶體NM2電性隔離。第二電容器C2被配置成儲存對應於第二電晶體C2的控制端子的電壓的電荷。圖8B中的步驟S810至S850中闡述本揭露實施例中的圖8A所示電壓比較器的操作。
以下闡述本揭露實施例中的圖7A及圖7B所示電壓比較器的操作。以圖7A為例，圖7A中的第二電路620包括具有電晶體M4及MT1的主分支電路及多個第一修整分支電路。每一第一修整分支電路具有經由每一第一修整電晶體TT1 1至TT1 M及第一修整開關TS1 1至TS1 M的電流路徑。每一第一修整開關TS1 1至TS1 M用於導通或不導通電流路徑且由圖5中的控制器140控制。圖5中的控制器140控制修整分支電路中的一定數目的開關，且感測對應於位元線BL的電壓V BL與對應於參考位元線RBL的V RBL是否相同，以將電壓V BL與V RBL修整成相同的電壓位準。圖5中的控制器140可使用逐步精細調整方案或二元逼近精細調整方案來確定所述數目的第一修整開關TS1 1至TS1 M被關斷且其他第一修整開關TS1 1至TS1 M被接通。並且，圖7B中的第三電路630包括具有電晶體M5及MT2的主分支電路以及多個第二修整分支電路。每一第二修整分支電路具有經由每一第二修整電晶體TT2 1至TT2 M及第二修整開關TS2 1至TS2 M的電流路徑。每一第二修整開關TS2 1至TS2 M用於導通或不導通電流路徑且由圖5中的控制器140控制。圖7B中的第三電路630的操作可與圖7A中的第二電路620相同。
圖8B示出根據本揭露一些實施例的由圖8A中的偏移補償箝位裝置對箝位電壓進行充電的流程圖。在執行用於根據圖8A中的V BL及V RBL對箝位電壓進行充電的箝位裝置525的偏移補償功能的同時，可由圖5中的控制器140實施圖8B所示流程圖的步驟。圖5中的控制器140可由處理器、積體電路、微控制器（micro-controller，MCU）或其他類型的控制電路模組來實施。參照圖8A及圖8B，在步驟S810中，藉由控制訊號SE1（例如，處於高位準）開啟箝位裝置525的第一箝位電路640的第一開關SW1及第二開關SW2，且藉由控制訊號SE2（例如，處於低位準）關斷箝位裝置525的第二箝位電路650的第三開關SW3及第四開關SW4，以對第一箝位電路640的第一電容器C1進行充電。當運算放大器OP進入穩定狀態時，第一電容器C1將被充電至第一箝位電壓V clamp1。即，在位元線BL上的電壓大於偏壓V BL的同時，運算放大器OP進入穩定狀態。
在步驟S820中，因應於確定出運算放大器OP進入穩定狀態，確定出對第一電容器C1的充電完成，其中當運算放大器OP進入穩定狀態時，輸入至運算放大器OP中的偏壓V bias等於第一箝位電路640的第一電晶體NM1的第二端子的電壓（例如V BL）。換言之，因應於運算放大器OP在開啟第一開關SW1與第二開關SW2二者且關斷第三開關SW3與第四開關SW4二者之後進入穩定狀態，在第三連接節點CN3處自圖6所示第一電阻器R BL獲得的電壓等於偏壓V bias，且對應於第一電晶體NM1的控制端子的電壓（例如，V clamp1）的電荷被儲存於第一電容器C1中。
在步驟S830中，藉由控制訊號SE1（例如，處於低位準）關斷第一箝位電路640的第一開關SW1及第二開關SW2，且藉由控制訊號SE2（例如，處於高位準）開啟第二箝位電路650的第三開關SW3及第四開關SW4，以對第二箝位電路650的第二電容器C2進行充電。當運算放大器OP進入又一穩定狀態時，電容器C2將被充電至第二箝位電壓V clamp2。即，在參考位元線RBL上的電壓大於偏壓V BL的同時，運算放大器OP進入所述又一穩定狀態。
在步驟S840中，因應於確定出運算放大器OP進入又一穩定狀態，確定出對第二電容器的充電完成，其中當運算放大器OP進入所述又一穩定狀態時，輸入至運算放大器OP的偏壓V bias等於第二箝位電路650的第二電晶體NM2的第二端子的電壓（例如，V RBL）。換言之，因應於運算放大器OP在關斷第一開關SW1與第二開關SW2二者且開啟第三開關SW3與第四開關SW4二者之後進入又一穩定狀態，在第四連接節點CN4處自圖6所示第二電阻器R RBL獲得的電壓等於偏壓V bias，且對應於第二電晶體NM2的控制端子的電壓（例如，V clamp2）的電荷被儲存於第二電容器C2中。
換言之，在步驟S810-S840之後，藉由電容器C1及C2獲得第一箝位電壓V clamp1及第二箝位電壓V clamp2，且對應於n型電晶體NM1及NM2的第二端子（即，第三連接節點CN3與第四連接節點CN4）的電壓將相同（例如，V bias），同時第一箝位電壓V clamp1及第二箝位電壓V clamp2被提供至n型電晶體NM1及NM2的控制端子，以消除由於不可避免的製程變化而導致的n型電晶體NM1與NM2之間的失配的影響。
應注意，偏壓V bias的值是根據記憶體單元的類型而預先確定。舉例而言，對於磁阻式隨機存取記憶體（Magnetoresistive Random Access Memory，MRAM），可將偏壓V bias設定在200毫伏左右；對於電阻式隨機存取記憶體（Resistive random-access memory，RRAM），可將偏壓V bias設定在300毫伏左右。若將偏壓V bias的值設定成較合適位準高得多的值（例如，對於MRAM為400毫伏，或者對於RRAM為600毫伏），則發生讀取干擾現象的可能性將增加很多。
圖8C示出根據本揭露一些實施例的藉由圖8A中的偏移補償箝位裝置對箝位電壓進行放電的流程圖。在執行用於根據圖8A中的V BL及V RBL對箝位電壓進行放電的箝位裝置525的偏移補償功能的同時，可由圖5中的控制器140實施圖8C所示流程圖的步驟。參照圖8A及圖8C，在步驟S850中，藉由控制訊號SE1及SE2關斷第一開關、第二開關、第三開關及第四開關。
接下來，在步驟S860中，藉由對第一箝位電路640的第一電容器C1進行放電，由第一電容器C1向第一箝位電路640的第一電晶體NM1的控制端子提供第一箝位電壓V clamp1；並且在步驟S870中，藉由對第二箝位電路650的第二電容器C2進行放電，向第二箝位電路650的第二電晶體NM2的控制端子提供第二箝位電壓V clamp2。
接下來，在步驟S880中，獲得分別對應於位元線BL及參考位元線RBL的相同的位元線電壓V BL與參考位元線電壓V RBL，以減小第一箝位電路640（例如，第一電晶體NM1）與第二箝位電路650（例如，第二電晶體NM2）的失配的影響。具體而言，由於第一箝位電壓V clamp1及第二箝位電壓V clamp2由第一電晶體NM1及第二電晶體NM2的控制端子接收，因此第一電晶體NM1及第二電晶體NM2保持接通，且第一電晶體NM1及第二電晶體NM2的第二端子處的電壓（例如，V BL與V RBL）將相同（例如，與偏壓V bias相同）。
圖9示出根據本揭露一些實施例的藉由修整分支來調整箝位裝置大小的示意圖。參照圖9及圖4A（或圖4B），建議曲線代表修整步階/範圍與所提供可修整箝位裝置的箝位裝置大小之間的關係。中間箝位大小「100%」是箝位裝置（例如，第一箝位電路/第二箝位電路）的預設大小，其對應於「100%」修整步階（例如，8個修整分支電路被開啟）。箝位裝置大小代表第一箝位電路/第二箝位電路的電晶體的寬度與長度的比率的總大小。修整分支電路的所有電晶體的裝置大小是預先確定的且是不同的。
此外，如由圖9中的箭頭所指示，開啟更多修整分支將增加箝位裝置大小，且開啟更少修整分支電路將減小箝位裝置大小。每一修整步階可能影響預設位元線電壓或預設參考位元線電壓的1.3%。
舉例而言，若需要減小第二箝位電路223的參考位元線電壓V RBL來補償第一箝位電路222的失配，則將開啟的第二修整開關的數量自8（預設開啟的第二修整開關的數量）調整至7（例如，在關斷第二修整開關TS1 8之後，第一修整開關TS1 1-TS1 7當前被開啟，且將參考位元線電壓V RBL減小至原始100%參考位元線電壓V RBL的98.7%。同時，將第二箝位電路的箝位裝置大小減小至原始箝位裝置大小（100%）的92%左右。在本揭露的實施例中，所建議曲線的公式是： y = 55.258x 3-140.46x 2+121.81x-35.609
y代表箝位裝置大小，且x代表相較於對應於位元線或參考位元線的原始100%電壓（例如，V BL或V RBL）的期望百分數。舉例而言，假定x等於1.013（開啟的修整分支電路的總數量自8調整至9，期望修整電壓是100%電壓的101.3%（100%+1.3%））。根據以上公式，箝位裝置大小（y）將被調整為原始100%箝位裝置大小的109%。
應注意，在本揭露的實施例中，修整步階中的每一者的間隔是原始電壓的1.3%，但本發明不限於此。舉例而言，在另一實施例中，可根據所建議曲線的公式將修整步階中的每一者的間隔設定成其他值。此外，將會將一個可修整箝位電路的修整分支電路的總數量增加至大於16的值（例如，如由虛線所示）。
重新參照圖6，感測放大器520更包括第一電阻器R BL及第二電阻器R RBL。第一電阻器R BL耦合於位元線BL與位於第二開關SW2和第一電晶體NM1的第二端子之間的第三連接節點CN3之間。第二電阻器R RBL耦合於參考位元線RBL與位於第四開關SW4和第二電晶體NM2的第二端子之間的第四連接節點CN4之間。此外，在開啟第一開關SW1與第二開關SW2二者且關斷第三開關SW3與第四開關SW4二者之後，獲得對應於位元線BL的第一電阻器R BL的電壓（例如，V BL）；以及在開啟第三開關SW3與第四開關SW4二者且關斷第一開關SW1與第二開關SW2二者之後，獲得對應於參考位元線RBL的第二電阻器R RBL的電壓（例如，V RBL）。此外，當關斷開關SW1-SW4時，獲得等於偏壓V bias的電壓V BL及電壓V RBL。
參照圖10，在本揭露的實施例中，感測放大器120包括偏移補償及可修整電壓比較器126（例如，所述電壓比較器具有偏移補償功能及修整校正功能）、第一箝位電路127及第二箝位電路128。第一箝位電路127及第二箝位電路128可例如為圖3A中具有主分支電路的箝位電路，且第一箝位電路127及第二箝位電路128不具有圖3A中的所述多個修整分支電路。感測放大器120更包括控制器140。控制器140可耦合至偏移補償及可修整電壓比較器126來控制通往偏移補償及可修整電壓比較器126的開關，以實施偏移補償及可修整電壓比較器126的功能。
參照圖11，在本揭露的實施例中，感測放大器120包括傳統電壓比較器129以及偏移補償及可修整箝位裝置130（例如，所述箝位裝置具有偏移補償功能及修整校正功能）。感測放大器120更包括控制器140。控制器140可耦合至偏移補償及可修整箝位裝置130來控制通往偏移補償及可修整箝位裝置130的開關，以實施偏移補償及可修整箝位裝置130的功能。
基於前述實施例，所提供的具有偏移補償功能及修整校正功能的感測放大器以及使用所述感測放大器的非揮發性記憶體能夠減小補償對應於位元線及參考位元線的電晶體的失配所需的調整偏移，以及修整對應於位元線及參考位元線的電壓以補償對應於所述位元線及所述參考位元線的電晶體的失配。此外，由於所提供偏移補償箝位裝置，對應於可修整電壓比較器的修整步階/範圍的總大小可減小。因此，對記憶體單元執行的感測操作（讀取操作）的效率及精度將藉由所提供的感測放大器來改善。
在本揭露的一些實施例中，提供一種感測放大器。所述感測放大器包括具有偏移補償的電壓比較器、第一箝位電路及第二箝位電路。具有偏移補償的電壓比較器分別藉由感測放大器的第一輸入/輸出節點及第二輸入/輸出節點耦合至位元線及參考位元線，且被配置成對第一輸入電壓與第二輸入電壓進行比較以輸出感測訊號。第一箝位電路耦合於第一輸入/輸出節點與位元線之間。第二箝位電路耦合於第二輸入/輸出節點與參考位元線之間。第一箝位電路及第二箝位電路分別修整對應於位元線的電壓及對應於參考位元線的電壓，以使對應於參考位元線的電壓與對應於位元線的電壓匹配。
在本揭露的一些實施例中，提供一種感測放大器。所述又一感測放大器包括電壓比較器及箝位電路。電壓比較器耦合至位元線及參考位元線，且被配置成對第一輸入電壓及第二輸入電壓進行比較以輸出感測訊號。箝位電路耦合於電壓比較器、位元線及參考位元線之間。電壓比較器及箝位電路中的一者具有偏移補償。電壓比較器被進一步配置成修整對應於位元線的電壓及對應於參考位元線的電壓，以使對應於參考位元線的電壓與對應於位元線的電壓匹配。
在本揭露的一些實施例中，提供一種非揮發性記憶體的操作方法。所述非揮發性記憶體包括記憶體陣列及感測放大器，其中所述感測放大器包括具有偏移補償的電壓比較器、第一箝位電路及第二箝位電路，所述第一箝位電路耦合於感測放大器的第一輸入/輸出節點與位元線之間，且所述第二箝位電路耦合於感測放大器的第二輸入/輸出節點與參考位元線之間。所述操作方法包括以下步驟：由電壓比較器對分別經由感測放大器的第一輸入/輸出節點及第二輸入/輸出節點的第一輸入電壓與第二輸入電壓進行比較，以輸出感測訊號；以及由第一箝位電路及第二箝位電路分別修整對應於位元線的電壓及對應於參考位元線的電壓，以使對應於參考位元線的電壓與對應於位元線的電壓匹配。
在本揭露的一些實施例中，提供一種非揮發性記憶體的操作方法。所述非揮發性記憶體包括記憶體陣列及感測放大器。所述感測放大器包括電壓比較器及箝位電路，所述箝位電路與所述感測放大器的第一輸入/輸出節點、位元線、所述感測放大器的第二輸入/輸出節點以及參考位元線耦合，且所述電壓比較器及所述箝位電路中的一者具有偏移補償。所述操作方法包括以下步驟：由電壓比較器對分別經由感測放大器的第一輸入/輸出節點及第二輸入/輸出節點的第一輸入電壓與第二輸入電壓進行比較，以輸出感測訊號；以及由電壓比較器分別修整對應於位元線的電壓及對應於參考位元線的電壓，以使對應於參考位元線的電壓與對應於位元線的電壓匹配。
以上概述了若干實施例的特徵，以使熟習此項技術者可更佳地理解本揭露的各態樣。熟習此項技術者應理解，他們可容易地使用本揭露作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的及/或達成與本文中所介紹的實施例相同的優點。熟習此項技術者亦應認識到，此種等效構造並不背離本揭露的精神及範圍，且他們可在不背離本揭露的精神及範圍的條件下在本文中作出各種改變、替代及變更。
100:非揮發性記憶體 110:記憶體陣列 112:記憶體單元 114:參考記憶體單元 120、220、520:感測放大器 121、124、221、524:電壓比較器 122:修整電路/可修整箝位電路/箝位電路/第一箝位電路 123:修整電路/可修整箝位電路/箝位電路/第二箝位電路 125、525:箝位裝置 126:偏移補償及可修整電壓比較器 127、640:第一箝位電路 128、650:第二箝位電路 129:傳統電壓比較器 130:偏移補償及可修整箝位裝置 140:控制器 222:可修整箝位電路/第一箝位電路 223:可修整箝位電路/第二箝位電路 310、610:第一電路 320:第二電路/電壓比較器 321、630:第三電路 322:第四電路 620:第二電路 BL:位元線 C1:電容器/第一電容器 C2:電容器/第二電容器 C3、C4:電容器 CN1:第一連接節點 CN2:第二連接節點 CN3:第三連接節點 CN4:第四連接節點 EN1:賦能訊號/第一賦能訊號 EN1D:賦能訊號/第一賦能延遲訊號 EN2:賦能訊號/第二賦能訊號 EN2D:賦能訊號/第二賦能延遲訊號 GND:接地 I BL:電流/位元線電流 I RBL:電流/參考位元線電流 I read、2I read :電流 ION1:輸入/輸出節點/第一輸入/輸出節點 ION2:輸入/輸出節點/第二輸入/輸出節點 M1:第一電晶體 M2:第二電晶體 M3:第三電晶體 M4:電晶體/第四電晶體 M5:電晶體/第五電晶體 MB1:第一主分支電路 MB2:第二主分支電路 MS1:第一主開關 MS2:第二主開關 MT1:電晶體/第一主電晶體 MT2:電晶體/第二主電晶體 N1:第一節點/第一連接節點 N2:第二節點/第二連接節點 N3:第三節點 N4:第四節點 NM1:電晶體/第一電晶體/n型電晶體/第一n型電晶體 NM2:電晶體/第二電晶體/n型電晶體/第一n型電晶體 NM3、NM4:電晶體/n型電晶體/第二n型電晶體 NM5:電晶體/n型電晶體 OP:運算放大器 PM1、PM2:電晶體/p型電晶體/第一p型電晶體 PM3、PM4:電晶體/p型電晶體/第二p型電晶體 PM5:p型電晶體 PREB:預充電訊號/賦能訊號 R AP1、R AP2、R P:電阻器 R BL:電阻器/第一電阻器 R RBL:電阻器/第二電阻器 RBL:參考位元線 RWL:參考字元線 S810、S820、S830、S840、S850、S860、S870、S880:步驟 SE1、SE2:控制訊號 SW1:開關/第一開關 SW2:開關/第二開關 SW3:開關/第三開關 SW4:開關/第四開關 SW5、SW6、SW7、SW8、SW9、SW10:開關 SW11:十一開關 SWEN:控制訊號 TB1(1)、TB1(M)、TB1(N)、TB1(P)、TB1(P+1)、TB1(Q)、TB1(Q+1):第一修整分支電路 TB2(1)、TB2(M)、TB2(N)、TB2(P)、TB2(P+1)、TB2(Q)、TB2(Q+1):第二修整分支電路 TS1 1、TS1 M、TS1 N、TS1 P、TS1 P+1、TS1 Q、TS1 Q+1:第一修整開關 TS2 1、TS2 M、TS2 N、TS2 P、TS2 P+1、TS2 Q、TS2 Q+1:第二修整開關 TT1 1、TT1 M、TT1 N、TT1 P、TT1 P+1、TT1 Q、TT1 Q+1:第一修整電晶體 TT2 1、TT2 M、TT2 N、TT2 P、TT2 P+1、TT2 Q、TT2 Q+1:第二修整電晶體 V 1:第一電壓 V 2:第二電壓 V bias、V bias_R:偏壓 V BL:電壓/偏壓/位元線電壓 V clamp:箝位電壓 V clamp1:第一箝位電壓 V clamp2:第二箝位電壓 V DD:第一參考電壓位準 V RBL:電壓/參考位元線電壓 WL:字元線
藉由結合附圖閱讀以下詳細說明，會最佳地理解本揭露的各態樣。應注意，根據工業中的標準慣例，各種特徵並非按比例繪製。事實上，為論述清晰起見，可任意增大或減小各種特徵的尺寸。 圖1示出根據本揭露一些實施例的具有感測放大器的非揮發性記憶體的示意圖。 圖2示出根據本揭露一些實施例的感測放大器的示意方塊圖。 圖3A示出根據本揭露一些實施例的感測放大器的示意圖。 圖3B示出根據一個實施例的感測放大器的電壓比較器的電路。 圖3C示出根據本揭露一些實施例的感測放大器的電壓比較器的示例性電路。 圖3D示出根據本揭露一些實施例的感測放大器的電壓比較器的示例性電路。 圖3E示出根據本揭露一些實施例的感測放大器的電壓比較器的示例性電路。 圖4A示出根據本揭露一些實施例的可修整第一箝位電路的示意圖。 圖4B示出根據本揭露一些實施例的可修整第二箝位電路的示意圖。 圖5示出根據本揭露一些實施例的感測放大器的示意方塊圖。 圖6示出根據本揭露一些實施例的感測放大器的示意圖。 圖7A示出根據本揭露一些實施例的可修整電壓比較器的示例性電路。 圖7B示出根據本揭露一些實施例的可修整電壓比較器的示例性電路。 圖8A示出根據本揭露一些實施例的偏移補償箝位裝置的示意圖。 圖8B示出根據本揭露一些實施例的由圖8A中的偏移補償箝位裝置對箝位電壓進行充電的流程圖。 圖8C示出根據本揭露一些實施例的由圖8A中的偏移補償箝位裝置對箝位電壓進行放電的流程圖。 圖9示出根據本揭露一些實施例的由修整分支來調整箝位裝置大小的示意圖。 圖10示出根據本揭露一些實施例的具有偏移補償及可修整電壓比較器的感測放大器的示意方塊圖。 圖11示出根據本揭露一些實施例的具有偏移補償及可修整箝位裝置的感測放大器的示意方塊圖。
120:感測放大器
121:電壓比較器
122:修整電路/可修整箝位電路/箝位電路/第一箝位電路
123:修整電路/可修整箝位電路/箝位電路/第二箝位電路
140:控制器
BL:位元線
IBL:電流/位元線電流
IRBL:電流/參考位元線電流
RBL:電阻器/第一電阻器
RRBL:電阻器/第二電阻器
RBL:參考位元線
VBL:電壓/偏壓/位元線電壓
VDD:第一參考電壓位準
VRBL:電壓/參考位元線電壓

Claims (20)

  1. 一種感測放大器，包括： 電壓比較器，具有偏移補償，分別藉由所述感測放大器的第一輸入/輸出節點及第二輸入/輸出節點耦合至位元線及參考位元線，且被配置成對第一輸入電壓與第二輸入電壓進行比較以輸出感測訊號； 第一箝位電路，耦合於所述第一輸入/輸出節點與所述位元線之間；以及 第二箝位電路，耦合於所述第二輸入/輸出節點與所述參考位元線之間， 其中所述第一箝位電路及所述第二箝位電路分別修整對應於所述位元線的電壓及對應於所述參考位元線的電壓，以使對應於所述參考位元線的所述電壓與對應於所述位元線的所述電壓匹配。
  2. 如請求項1所述的感測放大器，其中所述第一箝位電路包括第一主分支電路及多個第一修整分支電路， 其中所述第一主分支電路包括： 第一主電晶體，具有第一端子、第二端子及控制端子，其中所述第一主電晶體的所述第一端子耦合至位於所述第一輸入/輸出節點與所述第一箝位電路之間的第一連接節點，且所述第一主電晶體的所述控制端子被耦合成接收箝位電壓；以及 第一主開關，耦合於所述第一主電晶體的所述第二端子與所述位元線之間，其中所述第一主開關被接通以將所述位元線電性耦合至所述第一主電晶體，且所述第一主開關被斷開以將所述位元線與所述第一主電晶體電性隔離，且 所述多個第一修整分支電路中的每一者包括： 第一修整電晶體，具有第一端子、第二端子及控制端子，其中所述第一修整電晶體的所述第一端子耦合至所述第一連接節點，且所述第一修整電晶體的所述控制端子被耦合成接收所述箝位電壓；以及 第一修整開關，耦合於所述第一修整電晶體的所述第二端子與位於所述第一主開關和所述位元線之間的第二連接節點之間，其中所述第一修整開關被接通以將所述位元線電性耦合至所述第一修整電晶體，且所述第一修整開關被斷開以將所述位元線與所述第一修整電晶體電性隔離。
  3. 如請求項2所述的感測放大器，其中所述第二箝位電路包括第二主分支電路及多個第二修整分支電路， 其中所述第二主分支電路包括： 第二主電晶體，具有第一端子、第二端子及控制端子，其中所述第二主電晶體的所述第一端子耦合至位於所述第二輸入/輸出節點與所述第二箝位電路之間的第一連接節點，且所述第二主電晶體的所述控制端子被耦合成接收箝位電壓；以及 第二主開關，耦合於所述第二主電晶體的所述第二端子與所述參考位元線之間，其中所述第二主開關被接通以將所述參考位元線電性耦合至所述第二主電晶體，且所述第二主開關被斷開以將所述參考位元線與所述第二主電晶體電性隔離，且， 所述多個第二修整分支電路中的每一者包括： 第二修整電晶體，具有第一端子、第二端子及控制端子，其中所述第二修整電晶體的所述第一端子耦合至所述第一連接節點，且所述第二修整電晶體的所述控制端子被耦合成接收所述箝位電壓；以及 第二修整開關，耦合於所述第二修整電晶體的所述第二端子與位於所述第二主開關和所述參考位元線之間的第二連接節點之間，其中所述第二修整開關被接通以將所述參考位元線電性耦合至所述第二修整電晶體，且所述第二修整開關被斷開以將所述參考位元線與所述第二修整電晶體電性隔離。
  4. 如請求項3所述的感測放大器，其中對應於所述位元線的所述電壓是藉由開啟或關斷所述第一修整開關中的一或多者來修整，且對應於所述位元線的經修整的所述電壓與所述第一箝位電路的當前開啟的第一修整開關的總數目成比例，且， 對應於所述參考位元線的所述電壓是藉由開啟或關斷所述第二修整開關中的一或多者來修整，且對應於所述參考位元線的經修整的所述電壓與所述第二箝位電路的當前開啟的第二修整開關的總數目成比例。
  5. 如請求項1所述的感測放大器，所述電壓比較器包括： 第一電路；以及 第二電路，其中所述第一電路及所述第二電路耦合至所述第一輸入/輸出節點及所述第二輸入/輸出節點， 其中所述第一電路包括： 第一電晶體、第二電晶體及第三電晶體， 其中 所述第一電晶體的第一端子及所述第二電晶體的第一端子耦合至第一參考電壓位準， 所述第一電晶體的控制端子、所述第二電晶體的控制端子及所述第三電晶體的控制端子被耦合成接收預充電訊號， 所述第一電晶體的第二端子及所述第三電晶體的第二端子耦合至位於所述第一輸入/輸出節點、所述第一電晶體及所述第三電晶體之間的連接節點，且 所述第二電晶體的第二端子及所述第三電晶體的第一端子耦合至位於所述第二輸入/輸出節點、所述第二電晶體及所述第三電晶體之間的又一連接節點。
  6. 如請求項5所述的感測放大器，其中所述電壓比較器的所述第二電路包括： 第四電晶體、第五電晶體、一對第一p型電晶體、一對第一n型電晶體、一對第二p型電晶體及一對第二n型電晶體， 其中所述一對第一p型電晶體及所述一對第一n型電晶體形成第三電路， 所述一對第二p型電晶體及所述一對第二n型電晶體形成第四電路， 所述第三電路交叉耦合至所述第四電路，且， 所述第三電路及所述第四電路的輸出耦合至所述第一輸入/輸出節點及所述第二輸入/輸出節點， 其中所述第四電晶體耦合至所述第三電路及所述第四電路，其中所述第四電晶體的第一端子耦合至所述第一參考電壓位準， 所述第四電晶體的第二端子耦合至位於所述第四電晶體、所述第三電路及所述第四電路之間的連接節點，且， 所述第四電晶體的控制端子被耦合成接收第一賦能訊號， 其中所述第五電晶體耦合至所述第三電路及所述第四電路，其中 所述第五電晶體的第一端子耦合至位於所述第五電晶體、所述第三電路及所述第四電路之間的連接節點， 所述第五電晶體的第二端子耦合至第二參考電壓位準，且 所述第五電晶體的控制端子被耦合成接收第二賦能訊號。
  7. 如請求項1所述的感測放大器，其中對應於所述感測訊號的第一輸出電壓與第二輸出電壓之間的差大於所述第一輸入電壓與所述第二輸入電壓之間的差， 其中所述第一輸入電壓經由所述第一輸入/輸出節點輸入至所述電壓比較器，所述第二輸入電壓經由所述第二輸入/輸出節點輸入至所述電壓比較器，所述第一輸出電壓經由所述第一輸入/輸出節點自所述電壓比較器輸出，且所述第二輸出電壓經由所述第二輸入/輸出節點自所述電壓比較器輸出， 且所述感測放大器更包括： 第一電阻器，耦合於所述第一箝位電路與所述位元線之間；以及 第二電阻器，耦合於所述第二箝位電路與所述參考位元線之間。
  8. 一種感測放大器，包括： 電壓比較器，耦合至位元線及參考位元線，且被配置成對第一輸入電壓與第二輸入電壓進行比較以輸出感測訊號；以及 箝位電路，耦合於所述電壓比較器、所述位元線及所述參考位元線之間， 其中所述電壓比較器及所述箝位電路中的一者具有偏移補償， 其中所述電壓比較器被進一步配置成修整對應於所述位元線的電壓及對應於所述參考位元線的電壓，以使對應於所述參考位元線的所述電壓與對應於所述位元線的所述電壓匹配。
  9. 如請求項8所述的感測放大器，其中所述電壓比較器包括： 第一電路； 第二電路；以及 第三電路，其中所述第二電路藉由第一輸入/輸出節點及第二輸入/輸出節點交叉耦合至所述第三電路， 其中所述第一電路包括： 第一電晶體、第二電晶體及第三電晶體， 其中所述第一電晶體的第一端子及所述第二電晶體的第一端子耦合至第一參考電壓位準， 所述第一電晶體的控制端子、所述第二電晶體的控制端子及所述第三電晶體的控制端子被耦合成接收預充電訊號， 所述第一電晶體的第二端子及所述第三電晶體的第二端子耦合至位於第一節點、所述第一電晶體及所述第三電晶體之間的連接節點，且， 所述第二電晶體的第二端子及所述第三電晶體的第一端子耦合至位於第二節點、所述第二電晶體及所述第三電晶體之間的又一連接節點。
  10. 如請求項9所述的感測放大器，其中所述第二電路包括： 第四電晶體； 第一主分支電路；以及 多個第一修整分支電路， 其中所述第四電晶體的第一端子耦合至所述第一參考電壓位準， 所述第四電晶體的控制端子耦合至所述第一節點，且 所述第四電晶體的第二端子藉由所述第一輸入/輸出節點耦合至所述第一主分支電路， 其中所述多個第一修整分支電路藉由第三節點耦合至所述第一主分支電路。
  11. 如請求項10所述的感測放大器，其中所述第一主分支電路包括： 第一主電晶體，其中所述第一主電晶體的第一端子耦合至所述第一輸入/輸出節點，所述第一主電晶體的控制端子耦合至位於所述第一節點與所述第二輸入/輸出節點之間的第一連接節點，且所述第一主電晶體的第二端子耦合至所述第三節點，且， 所述多個第一修整分支電路中的每一者包括： 第一修整開關；以及 第一修整電晶體，其中所述第一修整電晶體的第一端子耦合至所述第一修整開關，所述第一修整電晶體的控制端子耦合至所述第一連接節點，且所述第一修整電晶體的第二端子耦合至所述第三節點， 其中所述第一修整開關耦合於所述第一修整電晶體的所述第一端子與所述第一參考電壓位準之間，其中所述第一修整開關被接通以將所述第一參考電壓位準電性耦合至所述第一修整電晶體，且所述第一修整開關被斷開以將所述第一參考電壓位準與所述第一修整電晶體電性隔離， 其中對應於所述第三節點的電壓是藉由開啟或關斷所述第一修整開關中的一或多者來修整，且對應於所述第三節點的經修整的所述電壓與所述第三電路的當前開啟的第一修整開關的總數目成比例。
  12. 如請求項9所述的感測放大器，其中所述第三電路包括： 第五電晶體； 第二主分支電路；以及 多個第二修整分支電路， 其中所述第五電晶體的第一端子耦合至所述第一參考電壓位準， 所述第五電晶體的控制端子耦合至所述第二節點，且 所述第五電晶體的第二端子藉由所述第二輸入/輸出節點耦合至所述第二主分支電路， 其中所述多個第二修整分支電路藉由第四節點耦合至所述第二主分支電路。
  13. 如請求項12所述的感測放大器，其中所述第二主分支電路包括： 第二主電晶體，其中所述第二主電晶體的第一端子耦合至所述第二輸入/輸出節點，所述第二主電晶體的控制端子耦合至位於所述第二節點與所述第一輸入/輸出節點之間的第二連接節點，且所述第二主電晶體的第二端子耦合至所述第四節點，且， 所述多個第二修整分支電路中的每一者包括： 第二修整開關；以及 第二修整電晶體，其中所述第二修整電晶體的第一端子耦合至所述第二修整開關，所述第二修整電晶體的控制端子耦合至所述第二連接節點，且所述第二修整電晶體的第二端子耦合至所述第四節點， 其中所述第二修整開關耦合於所述第二修整電晶體的所述第一端子與所述第一參考電壓位準之間，其中所述第二修整開關被接通以將所述第一參考電壓位準電性耦合至所述第二修整電晶體，且所述第二修整開關被斷開以將所述第一參考電壓位準與所述第二修整電晶體電性隔離， 其中對應於所述第四節點的電壓是藉由開啟或關斷所述第二修整開關中的一或多者來修整，且對應於所述第四節點的經修整的所述電壓與所述第三電路的當前開啟的第二修整開關的總數目成比例。
  14. 如請求項9所述的感測放大器，其中所述箝位電路包括： 第一箝位電路，耦合於所述電壓比較器與所述位元線之間； 第二箝位電路，耦合於所述電壓比較器與所述參考位元線之間；以及 運算放大器，具有輸出端子、第一輸入端子及第二輸入端子，其中所述輸出端子耦合至位於所述第一箝位電路與所述第二箝位電路之間的連接節點，所述第一輸入端子被耦合成接收偏壓，且所述第二輸入端子耦合至位於所述第一箝位電路與所述第二箝位電路之間的又一連接節點。
  15. 如請求項14所述的感測放大器，其中所述第一箝位電路包括第一電晶體、第一開關、第二開關及第一電容器， 其中所述第一電晶體的第一端子耦合至所述第二電路的第三節點，所述第一電晶體的控制端子耦合至位於所述第一開關與所述第一電容器的第一端子之間的第一連接節點， 所述第一電容器的第二端子耦合至第二參考電壓位準， 所述第一開關耦合於所述第一連接節點與位於所述第一箝位電路和所述第二箝位電路之間的所述連接節點之間，其中所述第一開關被接通以將所述連接節點電性耦合至所述第一電晶體及所述第一電容器，且所述第一開關被斷開以將所述連接節點與所述第一電晶體及所述第一電容器電性隔離， 所述第二開關耦合於所述第一電晶體的第二端子與位於所述第一箝位電路和所述第二箝位電路之間的所述又一連接節點之間，其中所述第二開關被接通以將所述又一連接節點電性耦合至所述第一電晶體，且所述第二開關被斷開以將所述又一連接節點與所述第一電晶體電性隔離，且 所述第一電容器被配置成儲存對應於所述第一電晶體的所述控制端子的電壓的電荷。
  16. 如請求項15所述的感測放大器，其中所述第二箝位電路包括第二電晶體、第三開關、第四開關及第二電容器， 其中所述第二電晶體的第一端子耦合至所述第三電路的第四節點，所述第二電晶體的控制端子耦合至位於所述第三開關與所述第二電容器的第一端子之間的第二連接節點， 所述第二電容器的第二端子耦合至所述第二參考電壓位準， 所述第三開關耦合於所述第二連接節點與位於所述第一箝位電路和所述第二箝位電路之間的所述連接節點之間，其中所述第三開關被接通以將所述連接節點電性耦合至所述第二電晶體及所述第二電容器，且所述第三開關被斷開以將所述連接節點與所述第二電晶體及所述第二電容器電性隔離， 所述第四開關耦合於所述第二電晶體的第二端子與位於所述第一箝位電路和所述第二箝位電路之間的所述又一連接節點之間，其中所述第四開關被接通以將所述又一連接節點電性耦合至所述第二電晶體，且所述第四開關被斷開以將所述又一連接節點與所述第二電晶體電性隔離，且 所述第二電容器被配置成儲存對應於所述第二電晶體的所述控制端子的電壓的電荷。
  17. 如請求項16所述的感測放大器，更包括： 第一電阻器，耦合於所述位元線與位於所述第二開關和所述第一電晶體的所述第二端子之間的第三連接節點之間；以及 第二電阻器，耦合於所述參考位元線與位於所述第四開關和所述第二電晶體的所述第二端子之間的第四連接節點之間， 其中在開啟所述第一開關與所述第二開關二者以及關斷所述第三開關與所述第四開關二者之後，獲得對應於所述位元線的所述第一電阻器的電壓，且 在開啟所述第三開關與所述第四開關二者以及關斷所述第一開關與所述第二開關二者之後，獲得對應於所述參考位元線的所述第二電阻器的電壓。
  18. 如請求項17所述的感測放大器，其中 因應於所述運算放大器在開啟所述第一開關與所述第二開關二者以及關斷所述第三開關與所述第四開關二者之後進入穩定狀態，所獲得的所述第一電阻器的所述電壓等於所述偏壓，且對應於所述第一電晶體的所述控制端子的所述電壓的所述電荷被儲存於所述第一電容器中， 因應於所述運算放大器在關斷所述第一開關與所述第二開關二者且開啟所述第三開關與所述第四開關二者之後進入又一穩定狀態，所獲得的所述第二電阻器的所述電壓等於所述偏壓，且對應於所述第二電晶體的所述控制端子的所述電壓的所述電荷被儲存於所述第二電容器中，且， 在一起關斷所述第一開關、所述第二開關、所述第三開關及所述第四開關之後，所述第一電容器將所儲存的所述電荷放電至所述第一電晶體的所述控制端子以向所述第一電晶體的所述控制端子提供所述第一箝位電壓，且所述第二電容器將所儲存的所述電荷放電至所述第二電晶體的所述控制端子以向所述第二電晶體的所述控制端子提供所述第二箝位電壓，進而使得所述第一電阻器的所述電壓及所述第二電阻器的所述電壓與所述偏壓相同。
  19. 一種非揮發性記憶體的操作方法，所述非揮發性記憶體包括記憶體陣列及感測放大器，其中所述感測放大器包括具有偏移補償的電壓比較器、第一箝位電路及第二箝位電路，所述第一箝位電路耦合於所述感測放大器的第一輸入/輸出節點與位元線之間，且所述第二箝位電路耦合於所述感測放大器的第二輸入/輸出節點與參考位元線之間， 其中所述操作方法包括： 由所述電壓比較器對分別經由所述感測放大器的所述第一輸入/輸出節點及所述第二輸入/輸出節點的第一輸入電壓與第二輸入電壓進行比較，以輸出感測訊號；以及 由所述第一箝位電路及所述第二箝位電路分別修整對應於所述位元線的電壓及對應於所述參考位元線的電壓，以使對應於所述參考位元線的所述電壓與對應於所述位元線的所述電壓匹配。
  20. 一種非揮發性記憶體的操作方法，所述非揮發性記憶體包括記憶體陣列及感測放大器，其中所述感測放大器包括電壓比較器及箝位電路，所述箝位電路與所述感測放大器的第一輸入/輸出節點、位元線、所述感測放大器的第二輸入/輸出節點及參考位元線耦合，且所述電壓比較器及所述箝位電路中的一者具有偏移補償， 其中所述操作方法包括： 由所述電壓比較器對分別經由所述感測放大器的所述第一輸入/輸出節點及所述第二輸入/輸出節點的第一輸入電壓與第二輸入電壓進行比較，以輸出感測訊號；以及 由所述電壓比較器分別修整對應於所述位元線的電壓及對應於所述參考位元線的電壓，以使對應於所述參考位元線的所述電壓與對應於所述位元線的所述電壓匹配。
TW110107942A 2020-11-13 2021-03-05 感測放大器以及非揮發性記憶體的操作方法 TWI753792B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/096,966 2020-11-13
US17/096,966 US11380371B2 (en) 2020-11-13 2020-11-13 Sense amplifier and operating method for non-volatile memory with reduced need on adjusting offset to compensate the mismatch

Publications (2)

Publication Number Publication Date
TWI753792B TWI753792B (zh) 2022-01-21
TW202219966A true TW202219966A (zh) 2022-05-16

Family

ID=80359375

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110107942A TWI753792B (zh) 2020-11-13 2021-03-05 感測放大器以及非揮發性記憶體的操作方法

Country Status (5)

Country Link
US (2) US11380371B2 (zh)
KR (1) KR102553620B1 (zh)
CN (1) CN114121059A (zh)
DE (1) DE102020130963B4 (zh)
TW (1) TWI753792B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11380371B2 (en) * 2020-11-13 2022-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Sense amplifier and operating method for non-volatile memory with reduced need on adjusting offset to compensate the mismatch
US11856114B2 (en) * 2021-02-12 2023-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Device signature based on trim and redundancy information
CN115955221B (zh) * 2023-03-14 2023-07-21 昂赛微电子（上海）有限公司 高侧电压比较电路及其控制方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0740307B1 (en) 1995-04-28 2001-12-12 STMicroelectronics S.r.l. Sense amplifier circuit for semiconductor memory devices
WO2004095464A1 (ja) 2003-04-21 2004-11-04 Nec Corporation データの読み出し方法が改善された磁気ランダムアクセスメモリ
US7239537B2 (en) 2005-01-12 2007-07-03 International Business Machines Corporation Method and apparatus for current sense amplifier calibration in MRAM devices
US8295112B2 (en) * 2009-03-31 2012-10-23 Taiwan Semiconductor Manufacturing Company, Ltd. Sense amplifiers and exemplary applications
KR101053525B1 (ko) * 2009-06-30 2011-08-03 주식회사 하이닉스반도체 감지 증폭기 및 이를 이용한 반도체 집적회로
US8693273B2 (en) * 2012-01-06 2014-04-08 Headway Technologies, Inc. Reference averaging for MRAM sense amplifiers
KR101998076B1 (ko) * 2012-05-30 2019-07-09 삼성전자 주식회사 집적 회로 및 이를 포함하는 장치들
US9140747B2 (en) 2013-07-22 2015-09-22 Qualcomm Incorporated Sense amplifier offset voltage reduction
US20160078915A1 (en) * 2014-09-11 2016-03-17 Akira Katayama Resistance change memory
US9601165B1 (en) * 2015-09-24 2017-03-21 Intel IP Corporation Sense amplifier
KR20180044582A (ko) * 2016-10-24 2018-05-03 에스케이하이닉스 주식회사 전자 장치
US9875774B1 (en) * 2016-11-29 2018-01-23 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and method of operating same
KR102424285B1 (ko) * 2018-02-01 2022-07-25 에스케이하이닉스 주식회사 멀티 레벨 센싱 회로 및 이를 포함하는 반도체 장치
US10755780B2 (en) 2018-03-16 2020-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Memory sense amplifier with precharge
US10957366B2 (en) 2018-05-24 2021-03-23 Taiwan Semiconductor Manufacturing Co., Ltd. Circuits and methods for compensating a mismatch in a sense amplifier
CN110610738B (zh) * 2018-06-15 2023-08-18 硅存储技术公司 用于闪存存储器系统的改进的感测放大器
US10658022B1 (en) 2019-02-13 2020-05-19 International Business Machines Corporation High gain sense amplifier with offset cancellation for magnetoresistive random access memory
US10726897B1 (en) 2019-05-14 2020-07-28 International Business Machines Corporation Trimming MRAM sense amp with offset cancellation
US11380371B2 (en) * 2020-11-13 2022-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Sense amplifier and operating method for non-volatile memory with reduced need on adjusting offset to compensate the mismatch

Also Published As

Publication number Publication date
US11380371B2 (en) 2022-07-05
TWI753792B (zh) 2022-01-21
CN114121059A (zh) 2022-03-01
KR20220065638A (ko) 2022-05-20
US20220157351A1 (en) 2022-05-19
DE102020130963B4 (de) 2022-12-15
US11688436B2 (en) 2023-06-27
KR102553620B1 (ko) 2023-07-07
US20220293141A1 (en) 2022-09-15
DE102020130963A1 (de) 2022-05-19

Similar Documents

Publication Publication Date Title
TWI753792B (zh) 感測放大器以及非揮發性記憶體的操作方法
US9563213B2 (en) On chip ZQ calibration resistor trimming
KR101196167B1 (ko) 선충전 회로를 갖춘 ｍｒａｍ 센스 증폭기 및 센싱 방법
JP4657438B2 (ja) 演算増幅器
JP3512332B2 (ja) 内部電圧発生回路
US10678284B2 (en) Apparatuses and methods for temperature independent current generations
US11373690B2 (en) Circuits and methods for compensating a mismatch in a sense amplifier
JP4031447B2 (ja) オフセット調整可能な差動増幅器
US9958887B2 (en) Device having internal voltage generating circuit
US20070274138A1 (en) Reference voltage generating circuit
US9443569B2 (en) Driver for a semiconductor memory and method thereof
US8588021B2 (en) Sense amplifier apparatus and methods
JP2001523034A (ja) 各セルが複数レベルの記憶状態を有するフローティングゲート記憶装置のためのセンサ回路
US7787321B2 (en) High performance sense amplifier and method thereof for memory system
US6906957B2 (en) Sensing circuitry for reading and verifying the contents of electrically programmable and erasable non-volatile memory cells, useful in low supply-voltage technologies
CN107958688B (zh) 非易失性存储装置的感测电路及方法
CN109346118B (zh) 用于sonos单元的灵敏放大器电路
CN114596895A (zh) 记忆体装置、记忆体系统以及记忆体装置的操作方法
CN109411004B (zh) 用于控制非易失性存储器中的读电流的装置和过程
US8169845B2 (en) Apparatus and methods for sense amplifiers
JP2014026680A (ja) 電流補償回路及び半導体記憶装置。
JP7146114B2 (ja) 読み取り時間を短縮することができるメモリシステム
CN117746946A (zh) Rram读取电路以及rram读取电路的读取方法
JP2007157255A (ja) 強誘電体メモリ装置および電子機器
JP2004342197A (ja) メモリセル回路及びそれに使われるデータ書込みとデータ読取り方法