TW202218203A - 用於壓電應用的沉積方法及設備 - Google Patents

用於壓電應用的沉積方法及設備 Download PDF

Info

Publication number
TW202218203A
TW202218203A TW110130844A TW110130844A TW202218203A TW 202218203 A TW202218203 A TW 202218203A TW 110130844 A TW110130844 A TW 110130844A TW 110130844 A TW110130844 A TW 110130844A TW 202218203 A TW202218203 A TW 202218203A
Authority
TW
Taiwan
Prior art keywords
layer
piezoelectric
piezoelectric material
substrate
device stack
Prior art date
Application number
TW110130844A
Other languages
English (en)
Inventor
阿比耶特拉克斯曼 桑吉
維賈伊班 夏爾馬
薛原
安庫 卡丹
巴拉特瓦杰 萊瑪克里斯南
悠岱 派
奈里許 帕蒂爾
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202218203A publication Critical patent/TW202218203A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/076—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by vapour phase deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/05—Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
    • H10N30/057—Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes by stacking bulk piezoelectric or electrostrictive bodies and electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/079—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing using intermediate layers, e.g. for growth control
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/09—Forming piezoelectric or electrostrictive materials
    • H10N30/093—Forming inorganic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H10N30/706—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings characterised by the underlying bases, e.g. substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H10N30/706—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings characterised by the underlying bases, e.g. substrates
    • H10N30/708—Intermediate layers, e.g. barrier, adhesion or growth control buffer layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H10N30/8548—Lead-based oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H10N30/8548—Lead-based oxides
    • H10N30/8554—Lead-zirconium titanate [PZT] based
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/877—Conductive materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Physical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本文揭示的實施例係關於在壓電應用中用於在基板上沉積均勻層的方法及設備。在某些實施例中，從其中心到邊緣具有均勻厚度的超薄種晶層沉積在基板上。在某些實施例中，與隨後形成的壓電材料層的晶體結構緊密匹配的模板層沉積在基板上。種晶層及模板層的均勻厚度及定向繼而促使壓電材料的生長並實現了改良的結晶度及壓電特性。

Description

用於壓電應用的沉積方法及設備
本揭示案的實施例一般係關於壓電裝置。更具體而言，本文揭示的實施例係關於壓電裝置及為壓電裝置沉積膜的方法。
在半導體處理中，物理氣相沉積(physical vapor deposition; PVD)（例如濺射）用於原子級的材料轉移，以在基板上沉積薄膜或塗層。在PVD期間，具有源材料的靶被從處理室內的電漿產生的離子轟擊。靶被轟擊導致源材料從靶向正在處理的基板濺射（例如噴射）。在一些實例中，濺射的源材料可藉由施加偏壓而朝向基板加速。到達基板表面後，源材料可與基板的另一材料反應，以在其上形成薄膜或塗層。
PVD製程可用於形成薄膜壓電材料，該等材料在施加機械應力時積累電荷。壓電材料常用於諸如陀螺感測器、噴墨列印頭及其他微機電系統(microelectromechanical systems; MEMS)裝置之類的裝置中的感測器及傳感器，包括行動電話及其他無線電子裝置的聲學諧振器。弛豫鐵電體，且尤其是弛豫PT材料係一種壓電材料，由於其獨特的自由能量圖景而展現出極高的壓電性。為了實現該等特殊的壓電特性，弛豫PT薄膜必須生長成具有均勻的鈣鈦礦相結構及＜001＞晶體定向（例如，(001)或(002)定向）。然而，由於與＜001＞定向相關的窄生長窗口，且材料經歷各種相變，化學計量及/或溫度甚至經歷最輕微的變化，用習用PVD製程生長此種弛豫PT型材料是極其複雜的。
因此，本領域需要的是改進的壓電裝置堆疊及藉由PVD形成壓電裝置堆疊的方法。
本揭示案一般係關於壓電裝置。更具體而言，本文揭示的實施例係關於壓電裝置及沉積用於壓電裝置的薄膜的方法。
本揭示案一般係關於壓電裝置。更具體而言，本文揭示的實施例係關於壓電裝置及為壓電裝置沉積膜的方法。
習知由於金屬薄膜從其中心到邊緣的不均勻性，金屬薄膜的大尺度沉積具有挑戰性。在涉及濺射的沉積製程中（例如，物理氣相沉積或「PVD」），基板上膜層中原子排列的差異可能導致在隨後沉積的膜層中形成錐形缺陷、堆疊缺陷及其他表面缺陷。對於壓電裝置堆疊而言，此種缺陷可能導致壓電耦接弱化及所產生裝置的次優壓電特性。
藉由本文揭示的方法，可在各種類型的沉積膜（如壓電材料）中實現沉積薄膜特性的改良。本文揭示的方法實現具有改良的厚度及晶向均勻性的種晶及模板膜層沉積，此可使用x射線繞射(x-ray diffraction; XRD)技術來研究。在某些實例中，具有從其中心到邊緣的均勻厚度的超薄種晶層沉積在基板上。在某些實例中，與隨後形成的壓電材料層的晶體結構緊密匹配的模板層沉積在基板上。該等層的晶向及厚度的改良均勻性進而促使壓電材料在該等層上的生長實現改良的結晶度，且因此具有優異的壓電特性。
第1圖是群集工具100的示意性平面圖。群集工具100的一個實例是來自加州聖克拉拉的應用材料公司的Endura®系統。應當理解，下文描述的群集工具100是示例性的群集工具，而包括來自其他製造商的群集工具在內的其他群集工具可與本案描述的壓電裝置堆疊一起使用，或者被修改以形成本案所述壓電裝置堆疊。
群集工具100包括工廠介面104、裝載平台140、第一移送室124及第二移送室128。複數個晶匣112或前開式統一晶匣(front opening unified pod; FOUP)設置在工廠介面104上，並被配置成接收複數個基板（在第2圖中顯示為201）用於處理。基板201可具有從約100 mm到約750 mm範圍內的直徑，並且可由多種材料形成，包括矽(Si)、碳化矽(SiC)或塗覆碳化矽的石墨。在一個實例中，基板201包括矽材料，並且具有約1000 cm 2或更大的表面積。在另一個實例中，基板201的表面積可是約2000 cm 2或更大，並且約4000 cm 2或更大。在處理之前，基板201由工廠介面機器人120從晶匣112移除，並且被轉移到裝載平台140（即，裝載閘）。一旦在群集工具100中完成基板處理，被處理的基板201可返回到其各自的晶匣112中。
第一移送室124是主框架172的一部分，並且容納在中心設置的第一移送機器人132。第一移送機器人132被配置成在裝載平台140與複數個第一處理室160（第1圖中示出了160a-d）及/或直通室162之間移動基板201。藉由使用設置在每個第一處理室160與直通室162及第一移送室124之間的狹縫閥（未示出），第一移送室124可選擇性地與第一處理室160及直通室162中每一者隔離。
每個裝載平台140藉由狹縫閥選擇性地與第一移送室124隔離，並藉由真空門（未示出）與工廠介面104的內部區域116隔離。在此種配置中，工廠介面104中的工廠介面機器人120被配置成將基板201從晶匣112移動到裝載平台140，裝載平台140可被密封並被抽空至期望壓力以用於將基板201轉移到第一移送室124。一旦達到期望的壓力，第一移送機器人132可隨即藉由形成在第一移送室124與裝載平台140之間的狹縫閥開口（未示出）接近基板201。
第一處理室160可包括用於在基板201上形成薄層膜堆疊的任何合適類型的處理室。在某些實施例中，第一處理腔室160中一或更多者包括定向腔室，該等定向腔室設置在裝載平台140附近，並用於在群集工具100內以期望的旋轉方向對準基板201。在一些實施例中，定向室可包括熱源，如燈或產生紅外線的輻射加熱器，該熱源適於將基板201加熱到期望的溫度。定向室可進一步在真空條件下加壓，以確保在其他下游室中處理之前，從基板201的表面去除任何不期望的水或其他污染物。
在一些實施例中，第一處理室160進一步包括一或更多個適於清潔基板201的表面的預清潔室。預清潔室可藉由使用清潔製程來清潔基板201的表面，該清潔製程包括將基板201的表面曝露於射頻(radio frequency; RF)產生的電漿及/或一或更多種預清潔氣體組合物，該等預清潔氣體組合物包括載氣（例如氬、氦、氪）及/或反應氣體（例如氫）。在一些實施例中，預清潔室適於執行可包括非選擇性濺射蝕刻製程的製程。
在某些實施例中，第一處理室160中一或更多者被配置成藉由冷卻基板201、加熱基板201、蝕刻基板201及/或在基板201的表面上沉積一或更多層來處理第一處理室中的基板201。在某些實施例中，沉積製程可包括濺射沉積製程（即，PVD沉積製程）。在某些配置中，一或更多個處理室160進一步被配置為退火基板201。
第一移送室124及第二移送室128藉由直通室162彼此耦接。在一些配置中，第一移送室124可被抽真空至中等低壓，例如低於約1毫托(mTorr)。第二移送室128可被抽空至更低壓力，例如1微托或更低。因此，第一及第二移送室124、128至少保持在中等真空級別，以防止污染物在移送室124、128與群集工具100的其他模組之間轉移。
類似於第一移送室124，第二移送室128是主框架172的一部分，並且容納在中心設置的第二移送機器人136。第二移送機器人136被配置成在複數個第二處理室170及/或直通室162中的每一者之間移動基板201。藉由使用設置在每個第二處理室170與直通室162與第二移送室128之間的狹縫閥（未示出），第二移送室128可選擇性地與第二處理室170及直通室162中每一者隔離。
在某些實施例中，第二處理室170中一或更多者被配置成藉由冷卻基板201、加熱基板201、蝕刻基板201及/或在基板201的表面上沉積一或更多層來處理第二處理室中的基板201。在某些實施例中，沉積製程可包括濺射沉積製程（即，PVD沉積製程）。在某些配置中，第二處理室170中一或更多者進一步被配置為退火基板201。
第2圖是可用作第一及/或第二處理室160、170的處理室200的平面圖。處理室200是適於在第1圖所示的群集工具中在基板201上沉積薄膜層的PVD室。應當理解，本案描述的處理室200是示例性的室，並且其他PVD室，包括來自其他製造商的PVD室，可與本揭示案的態樣一起使用或被修改以實現本揭示案的態樣。
如第2圖所示，處理室200包括由腔室主體205界定的處理容積202。處理體積202具有可操作來支撐基板201的靶210及基座204。基座204藉由連接到升舉系統（未示出）的桿206耦接到處理容積202並可移動地設置在處理容積202中，該升舉系統在升高的處理位置與降低的位置之間移動基座204，此有助於基板201穿過腔室主體205中的開口208轉移進出處理室200。
靶210藉由靶開關226連接到電源212，如DC電源、射頻電源、AC電源、脈衝DC電源或脈衝射頻電源。在沉積製程中，靶210可藉由提供脈衝DC功率的脈衝DC電源而被負偏壓。濺射氣體流量控制器218，如質量流量控制(mass flow control; MFC)裝置，設置在濺射氣體源214與處理容積202之間，以控制濺射氣體從濺射氣體源214至處理容積202的流量。反應氣體流量控制器220，如MFC裝置，設置在反應氣體源216與處理容積202之間，以控制反應氣體從反應氣體源216到處理容積202的流量。
基座204連接到基座開關230，當接合時，基座開關230將基座204連接到電源234，如DC電源、射頻電源、AC電源、脈衝DC電源及脈衝射頻電源。在沉積製程中，基座204可藉由提供射頻功率的電源234而被負偏壓。在某些實施例中，處理室200可操作以使靶210及基座204獨立偏壓。控制器207耦接到處理室200，並且被配置為在處理期間控制處理室200的各態樣，例如連接目標開關226與連接基座開關230。
第3A圖是在第1圖中揭示的群集工具內產生的示例性膜堆疊300的側視圖。膜堆疊300包括基板201、第一種晶層304、底部電極層306、第二種晶層308、壓電材料層312及頂部電極層314。大體上，膜堆疊300的層厚度高度均勻。例如，每層的厚度都在層的整個側向長度上具有約+/-10%的增量（例如，厚度不均勻性），如約+/-5%的增量。
在一些實例中，基板201是具有晶體定向＜001＞（例如，(001)或(002)）的200 mm矽(Si)基板。基板201可由具有適當晶格結構的其他金屬形成，包括但不限於多晶鉬(Mo)、氧化鍶釕(SrRuO 3, SRO)、氧化鑭鎳(LaNiO 3, LNO)、錳酸鑭鍶(LaSrMnO 3, LSMO)及釕酸鈣(CaRuO 3)。在某些實施例中，熱氧化物層302生長在基板201的表面上，如矽或氧化矽(SiO x)層。例如，熱氧化物層302可由二氧化矽(SiO 2)形成。熱氧化物層302可具有約10 nm至約1000 nm之間的厚度，如約15 nm至約750 nm之間，例如約20 nm至約500 nm之間。在某些實施例中，熱氧化物層302的厚度在約25 nm與約200 nm之間，如在約50 nm與約150 nm之間。例如，熱氧化物層302的厚度可在約75 nm與約125 nm之間，如約100 nm。
第一種晶層304可直接形成在基板201的表面上或者熱氧化物層302的表面上。第一種晶層304支援底部電極層306的生長，底部電極層306沉積在第一種晶層304的表面上，並且可充當裝置的底部電極。底部電極層306的合適材料的實例包括鉑(Pt)、SrRuO 3、LaNiO 3、CaRuO 3、LaSrMnO 3等。在某些實例中，第一種晶層304由具有＜001＞定向（例如(001)或(002)）的氧化鈦(TiO x)形成，如二氧化鈦(TiO 2)，並且底部電極層306由具有＜111＞定向的Pt形成。高度定向的Pt ＜111＞層對於形成均勻的第二種晶層308至關重要，此又支援具有高度定向控制的壓電材料層312的形成。因此，形成TiO 2的第一種晶層304可支援僅具有＜111＞定向的Pt底部電極層306的生長。
請注意，底部電極層306及種晶層304、308的定向可藉由以下來偵測及確認:x射線繞射(X-ray diffraction; XRD)分析，如2θ-ω掃描，及橫剖面的高解析度透射電子顯微鏡(high-resolution transmission electron microscopy; HRTEM)。本揭示案的發明人已經發現，藉由利用本案描述的方法，只有對應於底部電極層306的＜111＞定向的峰可用2θ-ω掃描來偵測，並且該等峰展現出超過每秒10000次計數(cps)的高強度。結果表明，底部電極層306及第一種晶層304是高度定向的。
在某些實施例中，第一種晶層304的厚度在約10 nm與約50 nm之間，如在約20 nm與約30 nm之間，如約25 nm。在某些實施例中，底部電極層306的厚度在約50 nm與約200 nm之間，如在約75 nm與約175 nm之間，如在約100 nm與約150 nm之間，例如約125 nm。
第二種晶層308沉積在底部電極層306上，並且可由任何合適的超薄金屬膜形成。在某些實施例中，第二種晶層308由PT或鈦(Ti)形成。在某些實施例中，第二種晶層308由與第一種晶層304相同或不同的材料形成。第二種晶層308具有在約0.5 nm與約5 nm之間的均勻厚度，如在約1 nm與約3 nm之間，此藉由橫剖面HRTEM得到確認。例如，第二種晶層308具有在約1.5 nm與約2.5 nm之間的均勻厚度，如約2 nm。如上所述，高度均勻的薄種晶層實現了後續裝置層的均勻，並允許改良製程整合。
壓電材料層312沉積在第二種晶層308上，並且由任何合適的壓電材料形成。在某些實施例中，壓電材料層312由包含鈧摻雜的氮化鋁(ScAlN)或氮化鋁的一或更多層形成。在某些實施例中，壓電材料層312由包含氮化鈦(TiN)、氮化鉿(HfN)或氮化矽(Si xN y)中的任何一種或其組合的一或更多層形成。在一些實例中，壓電材料層312由弛豫鈦酸鉛(PT)型材料形成，如鈮酸鎂鉛-鈦酸鉛(PMN-PT)及鈮酸銦鉛-鈮酸鎂鉛-鈦酸鉛(PIN-PMN-PT)。壓電材料層312的厚度可在約500 nm與約2000 nm之間，如在約750 nm與約1500 nm之間，如約1000 nm。
頂部電極層314沉積在壓電材料層312上，並且可充當成品裝置的頂部電極。在某些實例中，頂部電極層314由與底部電極層306相同或不同的材料形成。例如，頂部電極層314可由具有＜111＞定向的Pt形成。在某些實例中，頂部電極層314的厚度在約30 nm與約200 nm之間，如在約50 nm與約150 nm之間，例如約100 nm。
第3B圖是在第1圖中揭示的群集工具內產生的另一示例性膜堆疊301的側視圖。如參考膜堆疊300所述，膜堆疊301的層在厚度上高度均勻。例如，每層的厚度在該層的整個側向長度上具有約+/-10%的增量（例如，方差），如約+/-5%的增量。膜堆疊301包括上文參照第3A圖描述的層，並且進一步包括模板層310。模板層310可直接沉積在底部電極層306或第二種晶層308的表面上，及壓電材料層312下方。
當壓電材料層312由弛豫PT型壓電材料形成時，模板層310的形成是有益的，弛豫PT型壓電材料是一類複合氧化物材料，由於獨特的自由能量圖景而展示出異常高的壓電性。當弛豫PT型材料以＜001＞定向形成時，該等壓電特性得到增強。因此，在壓電材料層312由弛豫PT型壓電材料（如PMN-PT）形成的實例中，模板層310可由定向為＜001＞的鈣鈦礦PZT膜形成。PZT具有與弛豫PT型壓電材料的晶體結構緊密匹配的晶體結構，且因此，PZT模板層310可降低其上具有＜001＞定向的弛豫PT型壓電材料層312的生長的成核能量，從而導致異質磊晶的立方體對立方體型晶體生長。此種類型的生長提供了改良的結晶度，當藉由XRD分析時，如2θ-ω掃描，＜001＞峰值強度增加了五倍（例如5x）。更高的XRD強度對於獲得大幅改良的壓電特性至關重要。此外，由於PZT本身是壓電材料，增加PZT模板層310的厚度不會不利地影響弛豫PT型壓電材料層312的機電特性或回應。在一些實例中，模板層310的厚度在約10 nm與約200 nm之間，如在約25 nm與約175 nm之間，在約50 nm與約150 nm之間，在約75 nm與約125 nm之間，如約100 nm。
第4圖是繪示產生膜堆疊300及301的方法400的流程圖。為了便於解釋，將參考第1圖的群集工具100來描述第4圖。然而，應當注意，除了第1圖的群集工具100之外的群集工具可與方法400結合使用。
在方塊402，基板201被載入至群集工具100中並被預處理。基板201可具有或不具有熱氧化物層，如熱氧化物層302，熱氧化物層在載入群集工具100之前已經形成在基板201上。在某些實施例中，基板由工廠介面機器人120之一者載入到裝載平台140中，且隨後由第一移送機器人132穿過第一移送室124送到定向室、預清潔室及/或其他第一處理室160。如上所述，第一移送室124中的壓力(P)可為約1微托。因此，群集工具100的壓力保持在真空狀態。
在預處理期間，基板201可曝露於在第一處理室160之一者中執行的脫氣製程。視情況，基板201的表面曝露於電漿以預清潔基板201的表面，此步驟可在執行脫氣製程之前或之後進行。例如，基板201的表面可在轉移到另一第一或第二處理室160、170以沉積第一種晶層304之前，在預清潔室中被預清潔（例如，用反應性氣體（例如，H 2）或非反應性氣體（例如，氬、氖、氦）離子及/或氣體自由基（例如，蝕刻）轟擊）。在沉積第一種晶層304之前預清潔基板201的表面可減少當第一種晶層304沉積在基板201上時第一種晶層304中的表面缺陷。可在方塊402期間執行的其他製程亦可包括加熱、保持基板201的移入溫度或冷卻基板201。在方塊402的預處理之後，基板201可被轉移到一或更多個處理室160、170，以在基板上形成膜堆疊300或301的各個層，處理室160、170可包括處理室200中所示的部件。
在方塊404，在基板201上形成第一種晶層304。在某些實施例中，藉由PVD及/或退火及氧化製程在基板201上形成第一種晶層304。例如，晶態的薄鈦膜可在室溫下藉由PVD沉積，隨後將鈦膜曝露於退火及氧化製程以形成TiO 2層。
在方塊406，在處理室160、170之一者中的第一種晶層304上形成底部電極層306。例如，底部電極層306可藉由在諸如處理室200的PVD室中執行的PVD製程沉積在第一種晶層304上。在某些實施例中，PVD製程在約37℃與約600℃之間執行，如在約400℃與約600℃之間，且如在約500℃下。在某些實施例中，在PVD製程期間，藉由提供功率位準在約400瓦與約1000瓦之間（如在約600瓦與約800瓦之間）的DC功率的脈衝或連續電源，對PVD腔室中的靶材施加負偏壓。在可與本文所述的其他實施例相結合的某些實施例中，在PVD製程期間，氬氣流速在約20 sccm約60 sccm之間，如在約30 sccm與約50 sccm之間，且PVD室內的壓力在約4毫托與約25毫托之間，如在約10毫托與約20毫托之間。
如上所述，在某些實施例中，底部電極層306由具有＜111＞定向的Pt形成，因此支援隨後形成高度定向的壓電材料層312。在進一步的實施例中，Pt底部電極層306沉積在TiO 2第一種晶層304上。
在方塊408，第二種晶層308形成在底部電極層306上。類似於第一種晶層304，第二種晶層308可藉由在室溫下經由PVD沉積薄鈦層，並隨後退火鈦層以形成TiO 2層來形成。在其他實例中，第二種晶層308由不同的材料及/或藉由不同的製程形成。第二種晶層308具有在約0.5 nm與約5 nm之間的均勻厚度，如在約1 nm與約3 nm之間，如約2 nm，且具有均勻的＜001＞定向。具有共形晶體定向的高度均勻薄種晶層實現了後續裝置層中的均勻性，並且有助於形成具有優異壓電特性的壓電材料層。
隨後在方塊410，模板層310可視情況沉積在第二種晶層308上，如膜堆疊301所示。模板層可由具有＜001＞定向的鈣鈦礦PZT膜形成，該模板層藉由PVD製程在約500℃至約750℃的溫度（如約650℃）及約5毫托至約25毫托的壓力（如約18毫托至約20毫托）下沉積。在某些實施例中，在PVD製程期間，藉由提供功率位準在約1000瓦與約2500瓦之間，如在約1200瓦與約2000瓦之間的射頻功率的脈衝或連續電源，對PVD腔室中的靶材施加負偏壓。在可與本文所述的其他實施例相結合的某些實施例中，在PVD製程期間，氬氣流速在約20 sccm與約60 sccm之間，如在約30 sccm與約50 sccm之間，而氧氣流率在約0 sccm與約20 sccm之間，如在約5 sccm與約15 sccm之間。
上述沉積製程導致模板層310具有約10 nm與約200 nm之間範圍的均勻厚度，如約50 nm與約150 nm之間，及如約100 nm。如前所述，模板層310可由具有與壓電材料層312特性相似的壓電材料形成，且因此，形成更厚的模板層310不會對膜堆疊的壓電特性產生不利影響。
在方塊412，壓電材料層312例如藉由與形成模板層310的製程大體相似的PVD製程形成。在某些實施例中，PVD室中的靶材由提供功率位準在約1000瓦與約2500瓦之間，如在約1200瓦與約2000瓦之間的射頻功率的脈衝或連續電源施加負偏壓。在可與本文所述的其他實施例相結合的某些實施例中，在PVD製程期間，氬氣流率在約20 sccm與約60 sccm之間，如在約30 sccm與約50 sccm之間，而氧氣流率在約0 sccm與約20 sccm之間，且如在約5 sccm與約15 sccm之間。
在某些實施例中，壓電材料層312直接形成在第二種晶層308上，此在膜堆疊300中所示。在某些其他實施例中，壓電材料層312沉積在模板層310上，如膜堆疊301中所示。當壓電材料層312由弛豫PT型材料形成時，如鉛PMN-PT或PIN-PMN-PT，在模板層310上形成壓電材料層312是特別有益的。在此種實例中，模板層310可形成有與弛豫PT型材料的晶體結構緊密匹配的晶體結構，從而有助於具有＜001＞定向及優異壓電特性的壓電材料層312的均勻異質磊晶生長。
在形成壓電材料層312之後，在方塊414，在膜堆疊300或301上形成頂部電極層314。類似於底部電極層306，頂部電極層314可由藉由PVD製程沉積在壓電材料層312上的Pt形成，該製程在約300℃與約600℃之間的溫度下進行，如約500℃下。在某些實施例中，在PVD製程期間，藉由提供功率位準在約400瓦與約1000瓦之間（如在約600瓦與約800瓦之間）的DC功率的脈衝或連續電源對PVD腔室中的靶材施加負偏壓。在可與本案描述的其他實施例相結合的某些實施例中，在PVD製程期間，氬氣流率在約20 sccm與約60 sccm之間，如在約30 sccm與約50 sccm之間，且PVD室內的壓力在約4毫托與約25毫托之間，如在約10毫托與約20毫托之間。
在方塊402-414已經完成，並且形成膜堆疊300或301之後，基板201可經由第一及/或第二移送機器人132、136及工廠介面機器人120中之一者返回到工廠介面104。
第5圖是控制器500的示意性平面圖，該控制器500可在方法400的執行期間向第1-2圖所繪示的處理室中任何一者提供指令。
可選的顯示單元501可耦接到控制器500。控制器500包括彼此耦接的處理器504、記憶體508及支援電路512。控制器500可裝設在群集工具100上，或者在替代實例中，控制器500可裝設在第2圖中的處理室或遠端設備（未示出）上。
顯示單元501包括輸入控制單元，如電源、時鐘、快取記憶體、輸入/輸出(input/output; I/O)電路，該輸入控制單元耦接到顯示單元501的各種部件以便於其控制。處理器504可為任何形式的通用微處理器或通用中央處理單元(central processing unit; CPU)中的一者，上述各者中的每一者皆可用在工業環境中，如可程式化邏輯控制器(programmable logic controller; PLC)中。
記憶體508包括至少一個非暫時性電腦可讀媒體，且可為一或更多個容易獲得的記憶體，如隨機存取記憶體(random access memory; RAM)、唯讀記憶體(read only memory; ROM)或任何其他形式的本端或遠端數位儲存器。記憶體508包含指令，當該記憶體由處理器504（例如，中央處理單元(central processing unit; CPU)、數位信號處理器(digital signal processor; DSP)、特殊應用積體電路(application-specific integrated circuit; ASIC))執行時，有助於在第1-2圖所示的處理室的任何一者內進行操作及處理。記憶體508中的指令具有程式產品的形式，如實現本揭示案方法的程式。程式產品的程式碼可符合多種不同程式化語言中的任何一種。說明性的電腦可讀儲存媒體包括但不限於：(i)不可寫儲存媒體（例如，電腦內的唯讀記憶體元件，如可由CD-ROM驅動器讀取的CD-ROM光碟、快閃記憶體、ROM晶片或任何類型的固態非揮發性半導體記憶體），資訊永久儲存在該儲存媒體上；及(ii)可寫儲存媒體（例如，軟碟驅動器中的軟碟或硬碟驅動器，或任何類型的固態隨機存取半導體記憶體），在其上儲存可更改資訊。此種電腦可讀儲存媒體在攜帶指導本案所述方法的功能的電腦可讀指令時，係本揭示案的實例。記憶體508中的程式碼可由處理器504執行，以便在裝置中執行各種處理方法，如執行關於第4圖描述的一或更多個方法步驟，以使用第1圖所示的群集工具100中的各種處理室及支撐部件來產生膜堆疊300或301。
在一個實例中，控制器500可被實現為儲存在電腦可讀儲存媒體（例如508）上的程式產品以供與電腦系統（未示出）一起使用。程式產品的程式定義了本案描述的本揭示案功能。
第6A圖示出了根據本發明的實施例，形成在TiO x種晶層上的PMN-PT壓電材料層602及形成在PZT模板層上的PMN-PT壓電材料層604的x射線繞射(x-ray diffraction; XRD)讀數的對比。壓電材料層602、604是上述壓電材料層312的實例。第6A圖的縱軸表示基於任意單位(a.u.)的相對強度，而橫軸表示以度(°)為單位的2θ尺度。兩個XRD讀數皆顯示強(001)及(002)峰值，表明壓電材料層具有高度均勻的＜001＞晶體定向。此外，燒綠石、氧化鉛(PbO)及(111)在壓電材料層602、604中每一者皆被不同程度地抑制。燒綠石及Pbo是寄生相，會使壓電效能降級，因此需要對其進行抑制。
第6B圖示出了第6A圖中的XRD強度值，作為期望峰與不期望峰的比率。特定而言，條610表示(002)峰值強度與(111)峰值強度的比率，而條620表示(002)峰值強度與PbO或燒綠石峰值強度的最大值的比率。如圖所示，壓電材料層602表現出較高的(002)/最大（PbO，燒綠石）強度比率，而壓電材料層604表現出明顯更大的(002)/(111)強度比率。
總之，可藉由本文揭示的方法形成具有高度均勻的厚度及晶體定向的壓電薄膜。在某些實例中，藉由從中心到邊緣具有均勻厚度的超薄TiO x種晶層的沉積來促進高度均勻的壓電膜。在某些實例中，藉由沉積與隨後形成的壓電膜的晶體結構緊密匹配的模板壓電層，促進了高度均勻的壓電膜。壓電膜均勻性的提高產生了優異的壓電特性，從而實現對所產生裝置的壓電效能的改良。
儘管前述針對本揭示案的實施例，但是在不脫離本揭示案的基本範疇的情況下，可設計本揭示案的其他及更多實施例，且本揭示案的範疇由所附專利申請範圍確定。
001:定向 002:定向 100:群集工具 104:工廠介面 111:定向 112:晶匣 116:內部區域 120:工廠介面機器人 124:第一移送室 128:第二移送室 132:第一移送機器人 136:第二移送機器人 140:裝載平台 160a:第一處理腔室 160b:第一處理腔室 160c:第一處理腔室 160d:第一處理腔室 162:直通室 170a:第二處理室 170b:第二處理室 170c:第二處理室 170d:第二處理室 172:主框架 200:處理室 201:基板 202:處理體積 204:基座 205:腔室主體 206:桿 207:控制器 208:開口 210:靶 212:電源 214:濺射氣體源 216:反應氣體源 218:濺射氣體流量控制器 220:反應氣體流量控制器 226:靶開關 230:基座開關 234:電源 300:膜堆疊 301:膜堆疊 302:熱氧化物層 304:第一種晶層 306:底部電極層 308:第二種晶層 310:模板層 312:壓電材料層 314:頂部電極層 400:方法 402:步驟 404:步驟 406:步驟 408:步驟 410:步驟 412:步驟 414:步驟 500:控制器 501:顯示單元 504:處理器 508:記憶體 512:支援電路 602:壓電材料層 604:壓電材料層 610:條 620:條
為了能夠詳細理解本揭示案的上述特徵，可參考實施例對以上簡要概述的揭示內容進行更具體的描述，其中一些實施例在附圖中示出。然而，應當注意，附圖僅示出了示例性實施例，因此不應被認為是對本案範疇的限制，並且可允許其他同等有效的實施例。
第1圖是根據本文描述的實施例的群集工具的平面圖，該群集工具適於藉由使用一或更多個處理室在基板上沉積薄膜層。
第2圖是根據本案描述實施例的第1圖所示的群集工具中的處理室的橫剖面側視圖，該處理室適於在基板上沉積薄膜層。
第3A圖是根據本案描述的實施例在第1圖所示的群集工具內產生的示例性膜堆疊的側視圖。
第3B圖是根據本案描述的實施例在第1圖所示的群集工具內產生的示例性薄膜堆疊的側視圖。
第4圖是繪示根據本文所述實施例的產生第3A及3B圖所示膜堆疊的示例性方法的流程圖。
第5圖是根據本案描述的實施例的控制器的平面圖，該控制器可向第1-3圖中繪示的處理室中任何一者提供指令。
第6A圖是根據本案描述的實施例，藉由第4圖中描述的方法形成的壓電膜的x射線繞射(x-ray diffraction;XRD)資料圖。
第6B圖是根據本文描述的實施例，藉由第4圖所示的方法形成的壓電膜的x射線繞射(x-ray diffraction; XRD)資料圖。
為了便於理解，儘可能使用相同的元件符號來表示附圖中相同的元件。可設想一個實施例的元件及特徵可有益地結合至其他實施例中，而無需進一步敘述。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
400:方法
402:步驟
404:步驟
406:步驟
408:步驟
410:步驟
412:步驟
414:步驟

Claims (20)

  1. 一種壓電裝置堆疊，包括： 一基板，包含一熱氧化層； 一第一種晶層，形成在該熱氧化物層上，該第一種晶層包含鈦(Ti)； 一底部電極層，形成在該第一種晶層上； 一第二種晶層，該第二種晶層包含鈦(Ti)，並且具有約0.5 nm與約5 nm之間的一厚度，及+/-10%的一厚度不均勻性；及 一壓電材料層，形成在該第二種晶層上，該壓電材料層包括一壓電材料。
  2. 如請求項1所述的壓電裝置堆疊，其中該壓電材料是一弛豫鈦酸鉛(PT)型材料。
  3. 如請求項2所述的壓電裝置堆疊，其中該弛豫PT型材料包括鈮酸鎂鉛-PT (PMN-PT)或鈮酸銦鉛-鈮酸鎂鉛-PT (PIN-PMN-PT)。
  4. 如請求項3所述的壓電裝置堆疊，進一步包括： 一模板層，形成在該第二種晶層上方及該壓電材料層下方，該模板層具有與該壓電材料層的一晶體結構大體相同的一晶體結構。
  5. 如請求項4所述的壓電裝置堆疊，其中該模板層包括鈣鈦礦鋯鈦酸鉛(PZT)。
  6. 如請求項4所述的壓電裝置堆疊，其中該模板層的一厚度在約10 nm與約200 nm之間。
  7. 如請求項4所述的壓電裝置堆疊，其中該模板層及該壓電材料層具有＜001＞的一定向。
  8. 如請求項1所述的壓電裝置堆疊，其中該第一種晶層包括二氧化鈦。
  9. 如請求項1所述的壓電裝置堆疊，其中該第二種晶層包括具有＜001＞的一定向的二氧化鈦。
  10. 如請求項1所述的壓電裝置堆疊，其中該底部電極由具有＜111＞的一定向的鉑(Pt)形成。
  11. 一種壓電裝置堆疊，包括： 一基板，包含一熱氧化層； 一第一氧化鈦(TiO x)種晶層，設置在該熱氧化物層上； 一第一鉑(PT)電極層，設置在該第一TiO x種晶層上； 一第二TiO x種晶層，設置在該第一PT電極層上，該第二TiO x種晶層具有約0.5 nm與約5 nm之間的一厚度，及+/-10%的一厚度不均勻性； 一鈣鈦礦鋯鈦酸鉛(PZT)模板層，設置在第二TiO x種晶層上；及 一弛豫鈦酸鉛(PT)型壓電材料層，設置在該PZT模板層上。
  12. 如請求項11所述的壓電裝置堆疊，其中該弛豫PT型壓電材料層包括鈮酸鎂鉛-PT (PMN-PT)或鈮酸銦鉛-鈮酸鎂鉛-PT(PIN-PMN-PT)。
  13. 一種形成一壓電裝置堆疊的方法，包括以下步驟： 在一基板上形成一種晶層，包括以下步驟： 藉由物理氣相沉積(PVD)在該基板上沉積一鈦(Ti)膜；及 將該鈦膜曝露於一退火製程以形成二氧化鈦(TiO 2)，該種晶層具有約0.5 nm與約5 nm之間的一厚度，及+/- 10%的一厚度不均勻性；以及 在該種晶層上形成一壓電材料層，其中該壓電材料藉由PVD沉積。
  14. 如請求項13所述的方法，其中該種晶層具有約2 nm的一厚度。
  15. 如請求項13所述的方法，其中該壓電材料層直接沉積在該種晶層上。
  16. 如請求項13所述的方法，其中該壓電材料層沉積在形成於該種晶層之上的一模板層上。
  17. 如請求項16所述的方法，其中該模板層具有與該壓電材料層的一晶體結構大體相同的一晶體結構。
  18. 如請求項17所述的方法，其中該模板層包括鈣鈦礦鋯鈦酸鉛(PZT)。
  19. 如請求項16所述的方法，其中該壓電材料是一弛豫鈦酸鉛(PT)類型的材料。
  20. 如請求項19所述的方法，其中該弛豫PT型材料包括鈮酸鎂鉛-PT (PMN-PT)或鈮酸銦鉛-鈮酸鎂鉛-PT (PIN-PMN-PT)。
TW110130844A 2020-08-24 2021-08-20 用於壓電應用的沉積方法及設備 TW202218203A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/CN2020/110838 WO2022040869A1 (en) 2020-08-24 2020-08-24 Deposition methods and apparatus for piezoelectric applications
WOPCT/CN2020/110838 2020-08-24

Publications (1)

Publication Number Publication Date
TW202218203A true TW202218203A (zh) 2022-05-01

Family

ID=80354301

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110130844A TW202218203A (zh) 2020-08-24 2021-08-20 用於壓電應用的沉積方法及設備

Country Status (7)

Country Link
US (1) US20230320223A1 (zh)
EP (1) EP4200917A4 (zh)
JP (1) JP2023538635A (zh)
KR (1) KR20230051775A (zh)
CN (1) CN116195383A (zh)
TW (1) TW202218203A (zh)
WO (1) WO2022040869A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023201615A1 (en) * 2022-04-21 2023-10-26 Applied Materials, Inc. Methods for reducing surface defects in active film layers

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4367654B2 (ja) * 2006-08-30 2009-11-18 セイコーエプソン株式会社 圧電素子及び液体噴射ヘッド
DE112008002199B4 (de) * 2007-08-14 2021-10-14 Avago Technologies International Sales Pte. Limited Verfahren zum Bilden einer Multilayer-Elektrode, welche unter einer piezoelektrischen Schicht liegt, und entsprechende Struktur
JP5710153B2 (ja) * 2010-05-11 2015-04-30 日本信号株式会社 圧電素子の製造方法
US10266936B2 (en) * 2011-10-17 2019-04-23 The United States Of America As Represented By The Secretary Of The Army Process for making lead zirconate titanate (PZT) layers and/or platinum electrodes and products thereof
JP6281629B2 (ja) * 2014-02-19 2018-02-21 コニカミノルタ株式会社 圧電薄膜付き基板、圧電アクチュエータ、インクジェットヘッド、インクジェットプリンタおよび強誘電体薄膜の製造方法
JP6318682B2 (ja) * 2014-02-19 2018-05-09 セイコーエプソン株式会社 圧電アクチュエーター、及び液体噴射ヘッド
JP6504336B2 (ja) * 2014-10-17 2019-04-24 セイコーエプソン株式会社 圧電素子及びその製造方法並びに圧電素子応用デバイス
CN108183163A (zh) * 2018-01-08 2018-06-19 杭州士兰微电子股份有限公司 一种超声波传感器的制造方法
CN112864304A (zh) * 2019-11-12 2021-05-28 应用材料公司 具有pmnpt层的压电装置的制造
CN111130490A (zh) * 2019-12-09 2020-05-08 诺思(天津)微系统有限责任公司 电极具有空隙层的体声波谐振器及制造方法、滤波器及电子设备

Also Published As

Publication number Publication date
JP2023538635A (ja) 2023-09-08
US20230320223A1 (en) 2023-10-05
EP4200917A4 (en) 2024-06-12
EP4200917A1 (en) 2023-06-28
KR20230051775A (ko) 2023-04-18
CN116195383A (zh) 2023-05-30
WO2022040869A1 (en) 2022-03-03

Similar Documents

Publication Publication Date Title
US6730575B2 (en) Methods of forming perovskite-type material and capacitor dielectric having perovskite-type crystalline structure
KR102245729B1 (ko) 에피택셜 성장 이전에 기판 표면을 사전 세정하기 위한 방법 및 장치
TWI755922B (zh) 具有pmnpt層的壓電裝置之製造
JP5015134B2 (ja) 基板から酸化物を除去する方法
JP4250834B2 (ja) 触媒スパッタリングによる薄膜形成方法
JP6596634B2 (ja) 強誘電体セラミックス、電子部品及び強誘電体セラミックスの製造方法
US20030203123A1 (en) System and method for metal induced crystallization of polycrystalline thin film transistors
TW202218203A (zh) 用於壓電應用的沉積方法及設備
TWI754503B (zh) 用於沉積壓電材料的方法及裝置
US20230032638A1 (en) Physical vapor deposition of piezoelectric films
TW202239733A (zh) 壓電膜之沉積
JP4937771B2 (ja) 成膜方法及びキャパシタ形成方法
JP2001332514A (ja) 配向性金属薄膜の成膜方法及び配向性金属薄膜を有する機能素子
JPH10275896A (ja) メモリ素子
TWI845907B (zh) 使用濺射蝕刻以中止厚膜中結晶發生的pvd二氧化鈦形成
KR102551020B1 (ko) 두꺼운 막들에서 결정화의 개시를 중단하기 위해 스퍼터 식각을 사용하는 pvd 이산화티타늄 형성
Zhang et al. Pulsed laser deposited lead zirconate titanate thin films for micro actuators
JP2022027215A (ja) ハードマスク及びハードマスクの製造方法
JP6082577B2 (ja) タングステン配線層の形成方法