TW202217926A - 具有減少的界面應變的氮化矽膜 - Google Patents

具有減少的界面應變的氮化矽膜 Download PDF

Info

Publication number
TW202217926A
TW202217926A TW110127996A TW110127996A TW202217926A TW 202217926 A TW202217926 A TW 202217926A TW 110127996 A TW110127996 A TW 110127996A TW 110127996 A TW110127996 A TW 110127996A TW 202217926 A TW202217926 A TW 202217926A
Authority
TW
Taiwan
Prior art keywords
silicon nitride
nitride layer
gaps
silicon
wafer
Prior art date
Application number
TW110127996A
Other languages
English (en)
Inventor
勇 梁
安 梅爾尼丘克
Original Assignee
美商匹西量子公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商匹西量子公司 filed Critical 美商匹西量子公司
Publication of TW202217926A publication Critical patent/TW202217926A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

在一些實施例中，方法包括將第一氮化矽層沉積在半導體晶圓的頂表面上，以及在第一氮化矽層中形成一個或更多個第一間隙。一個或更多個第一間隙能緩解在第一氮化矽層中所形成的應力。將第一填充材料沉積在第一氮化矽層上，並將第一氮化矽層平坦化。將第二氮化矽層橫跨第一氮化矽層沉積，以及在第二氮化矽層中形成一個或更多個第二間隙。一個或更多個第二間隙能緩解在第二氮化矽層中所形成的應力。將第二填充材料橫跨第二氮化矽層沉積，並將第二氮化矽層平坦化。

Description

具有減少的界面應變的氮化矽膜
本揭示內容是關於具有減少的界面應變的氮化矽膜。本申請案根據專利法主張2020年7月31日申請的第63/059,742號的美國臨時申請案「薄膜氮化矽中的應變緩解(STRAIN RELIEF IN THIN FILM SILICON NITRIDE)」以及2021年7月15日申請的第17/377,135號的美國非臨時申請案「具有減少的界面應變的氮化矽膜(SILICON NITRIDE FILMS HAVING REDUCED INTERFACIAL STRAIN)」的優先權利益，就所有目的而言，將上述文件全文以引用方式併入本文中。
當今有各式各樣能施加至半導體晶圓的膜。這些膜中的一些具有與晶圓不同的熱膨脹係數(CTE)，特別是當施加至大型晶圓(例如：300 mm)時會脫層或斷裂。還有，某些沉積的膜由於其沉積方法而本質上具有應力，這會進一步加劇膜與晶圓之間的黏著性議題。需要沉積具有與晶圓失配之CTE的膜的新方法。
本揭示內容的一些實施例是關於在晶圓上沉積膜的方法，在晶圓上，膜具有與晶圓不同的CTE。在一些實施例中，方法包含提供矽晶圓以及將氮化矽層的第一部分沉積在矽晶圓上。沿著一個或更多個切割道將氮化矽層的第一部分的第一區選擇性移除，以在氮化矽層的第一部分的區域之間定義一個或更多個第一間隙。將第一填充材料沉積至氮化矽層的第一部分上並沉積入一個或更多個第一間隙內。將氮化矽層的第一部分的頂表面平坦化，使得一個或更多個第一間隙內的第一填充材料與氮化矽層的第一部分的頂表面共平面。沉積氮化矽層的第二部分，使得氮化矽層的第二部分橫跨氮化矽層的第一部分以及橫跨安置在一個或更多個第一間隙內的第一填充材料延伸。沿著切割道中的一個或更多個切割道將氮化矽層的第二部分的第二區移除，以在氮化矽層的第二部分的區域之間定義一個或更多個第二間隙。將第二填充材料沉積至氮化矽層的第二部分上並沉積入一個或更多個第二間隙內。將氮化矽層的第二部分的頂表面平坦化，使得一個或更多個第二間隙內的第二填充材料與氮化矽層的第二部分的頂表面共平面。將一個或更多個附加層沉積在氮化矽層的第二部分的頂表面上，以及在一個或更多個附加層上形成一個或更多個光學裝置。
在一些實施例中，一個或更多個切割道包括一群組的切割道，沿著該些切割道定義一個或更多個第一間隙及一個或更多個第二間隙。在各式實施例中，群組包括在一個或更多個切割道的各切割道之間的重複性間隔。在一些實施例中，一個或更多個切割道包括一群組的切割道，該些切割道無間隙。在各式實施例中，使用切割鋸或蝕刻製程來選擇性移除一個或更多個第一區及第二區。在一些實施例中，矽晶圓包含絕緣體上矽系列的層。
在一些實施例中，方法包含將第一氮化矽層沉積在半導體晶圓的頂表面上，以及在第一氮化矽層中形成一個或更多個第一間隙。將第一填充材料沉積在第一氮化矽層上，並將第一氮化矽層平坦化。將第二氮化矽層橫跨第一氮化矽層沉積，以及在第二氮化矽層中形成一個或更多個第二間隙。將第二填充材料橫跨第二氮化矽層沉積，並將第二氮化矽層平坦化。
在一些實施例中，半導體晶圓包含矽晶圓。在各式實施例中，使用切割鋸或蝕刻製程形成一個或更多個第一間隙及一個或更多個第二間隙。在一些實施例中，沿一個或更多個切割道形成一個或更多個第一間隙及一個或更多個第二間隙。在各式實施例中，一個或更多個切割道包括一群組的切割道，沿著該些切割道形成一個或更多個第一間隙及一個或更多個第二間隙。在一些實施例中，群組包括在一個或更多個切割道的各切割道之間的重複性間隔。
在各式實施例中，一個或更多個切割道包括一群組的切割道，該些切割道無間隙。在一些實施例中，在橫跨半導體晶圓所定義的半導體晶粒的一個或更多個主動區內形成一個或更多個第一間隙及一個或更多個第二間隙。在各式實施例中，第一填充材料及第二填充材料包含可流動二氧化矽。在一些實施例中，半導體晶圓包含絕緣體上矽系列的層。在各式實施例中，方法進一步包含將一個或更多個附加層沉積在第二氮化矽層上，以及在一個或更多個附加層上形成一個或更多個光學裝置。
在一些實施例中，晶圓包含矽層及矽層上的氮化矽層，其中該氮化矽層定義在氮化矽層的多個區之間的一個或更多個間隙。將二氧化矽沉積在一個或更多個間隙內，且該二氧化矽具有與氮化矽層的頂表面共平面的頂表面。在各式實施例中，晶圓包含絕緣體上矽系列的層。在一些實施例中，晶圓進一步包含藉由切割道隔開的晶粒區陣列。在各式實施例中，沿著切割道中的一個或更多個切割道定義一個或更多個間隙。在一些實施例中，在晶粒區中的一個或更多個晶粒區內定義一個或更多個間隙。
在一些實施例中，以包含下列步驟的方法製造晶圓，該些步驟為：將第一氮化矽層沉積在半導體晶圓的頂表面上；以及在第一氮化矽層中形成一個或更多個第一間隙。將第一填充材料沉積在第一氮化矽層上，並將第一氮化矽層平坦化。將第二氮化矽層橫跨第一氮化矽層沉積，以及在第二氮化矽層中形成一個或更多個第二間隙。將第二填充材料橫跨第二氮化矽層沉積，並將第二氮化矽層平坦化。
經由本發明獲得優於習知技術的諸多益處。舉例而言，本發明實施例提供在包括300毫米的任何尺寸晶圓上沉積CTE失配膜的能力。在大型晶圓區域上方沉積CTE失配膜能提高產能並降低成本。結合下文及附圖更加詳細說明發明的這些與其他實施例以及其諸多優點與特徵。
為更加瞭解本揭示內容的本質及優勢，應參考以下詳述及附圖。然而，應理解圖式中的各圖式僅供說明之目的，且不作為定義本案揭示內容範圍之限定。還有，作為通則，且除非與說明顯然相反，在不同圖式中的元件使用相同的參考號，該些元件在功能或目的上通常相同或至少相似。
本文所揭示的技術大體而言是關於具有至少一沉積層的半導體晶圓，該至少一沉積層具有與大塊晶圓材料失配的熱膨脹係數(CTE)。更明確而言，本文所揭示的技術是關於在矽晶圓上形成具有減少之應變的一個或更多個氮化矽層的方法。本文說明各式發明性實施例，包括方法、製程、系統、裝置等等。
為更好地領會依據本揭示內容在半導體晶圓上沉積CTE失配層的特徵及態樣，依據本揭示內容的實施例，藉由討論在300毫米矽晶圓上沉積氮化矽膜的一個特定實作，在以下章節中提供揭示內容的進一步脈絡。這些實施例僅為解說之目的，可在其他類型的沉積層、不同組成的半導體晶圓及/或不同尺寸(例如：直徑)的半導體晶圓中應用其他實施例。舉例而言，可將揭示內容的實施例與任何半導體晶圓使用，該半導體晶圓能受益自沉積具有與大塊晶圓材料失配的熱膨脹係數(CTE)的層。在一些例子中，由於在大型晶圓(例如300 mm及以上)上形成CTE失配層的難度，揭示內容的實施例特別適於使用在相對大型晶圓，然而本文所揭示之實施例絕不限於任何半導體晶圓的尺寸或配置。
圖1描繪依據揭示內容的一些實施例，半導體晶圓100的等角說明性透視圖。如圖1所示，半導體晶圓100包括將沿著虛線所示的切割道110單粒化的複數個單顆晶粒105。晶圓100可包括如下更詳述之氮化矽的層或其他膜。
圖2繪示依據揭示內容的實施例，與在圖1的矽晶圓100上形成氮化矽層的方法200相關的步驟。圖3A～3J繪示依據圖2所述之方法200，沿著圖1中所示之切割道110的截面A-A簡化連續視圖。如下更詳細的說明，方法200描述涉及在氮化矽沉積步驟中-之間選擇性移除部分氮化矽層的製程，這導致氮化矽層與矽之間的應變減少。
在圖2的步驟205中，提供適當半導體晶圓。在一些實施例中，晶圓可為矽，然而在其他實施例中，晶圓可為絕緣體上矽(SOI)、矽與一個或更多個預沉積層、鍺、矽鍺、砷化鎵、碳化矽、氮化鎵、CVD鑽石或任何其他種類半導體或介電材料。在一些實施例中，晶圓可為任何合適的直徑，包括但不限定於任何共同標準，例如150、200、 300、450毫米。在一些實施例中，本文所揭示的技術有利於一般具有較大直徑的晶圓，因為膜應變隨距離變大而增加，然而本文所揭示的技術不限定於任何特定晶圓尺寸，因為膜應變亦由材料之間的CTE失配所決定。
參照圖3A，繪示穿過晶圓100的切割道110(見圖1)的截面。此特定截面顯示出部分的第一晶粒305a以及部分的第二晶粒305b。第一晶粒305a具有第一晶粒框架310a，以及第二晶粒305b具有第二晶粒框架310b。第一晶粒框架310a以及第二晶粒框架310b各自為圍繞每個各自晶粒周邊的非主動區，該非主動區為單粒化操作、晶圓製造計量結構的位置及/或其他特徵提供預定的退縮。
切割道110繪示於第一晶粒框架310a與第二晶粒框架310b之間，並且典型為任何能適用寬度之切割刀片的「鋸口」寬度。在一些實施例中，切割道110的寬度介於10微米至500微米之間，然而在其他實施例中，切割道介於50微米至100微米之間。在一些實施例中，晶圓100的厚度介於0.1毫米至10毫米之間，然而在其他實施例中，晶圓的厚度介於0.5毫米至1毫米之間，以及在進一步的實施例中，晶圓的厚度為大約0.7毫米。
在圖2的步驟210中，使用任何適當的沉積技術將氮化矽層沉積在晶圓上。參照圖3B，在晶圓100的頂表面320上形成第一氮化矽層315。在一些實施例中，在晶圓100的底表面330上形成同步的氮化矽底層325，以防止由於各側上不等的應力所造成的晶圓曲折。在一些實施例中，可使用加熱爐沉積技術來沉積同步雙側氮化矽塗層，然而在其他實施例中，例如當使用物理氣相沉積(PVD)或化學氣相沉積(CVD)製程時，僅可沉積第一氮化矽層315。可使用任何合適的沉積技術在晶圓100上沉積第一氮化矽層315。在一些實施例中，第一氮化矽層315的厚度介於50奈米至1000奈米，然而在其他實施例中，第一氮化矽層的厚度介於100奈米至300奈米，以及在進一步的實施例中，第一氮化矽層的厚度大約200奈米。
在圖2的步驟215中，將部分的第一氮化矽層315 選擇性移除。參照圖3C，移除第一氮化矽層315的第一部分335a及第二部分335b。在此實施例中，第一部分335a直接在第一晶粒框架310a上方，以及第二部分335b直接在第二晶粒框架310b上方，然而在其他實施例中，可移除在不同位置中部分的氮化矽層。在一些實施例中，可使用設置在第一氮化矽層315的深度或更深處的半導體晶圓切割鋸各自將第一部分335a及第二部分335b移除。然而，在其他實施例中，可使用任何類型的濕式或乾式蝕刻製程、雷射剝蝕製程或其他合適的製程各自將第一部分335a及第二部分335b移除。在一些實施例中，第一部分335a及第二部分335b的寬度各自介於10微米至500微米之間，然而在其他實施例中，寬度介於50微米至100微米之間，以及在一個實施例中，寬度為大約70微米。在此特定實施例中，沿著在各晶粒105之間存在的每個切割道110(見圖1)將第一氮化矽層315的帶移除，然而在其他實施例中，可在每多隔一個晶粒、每第三個晶粒、每第四個晶粒或每第五個晶粒或在任何其他合適之間隔處之間移除帶。
如受益於此揭示內容的本技術領域中具有通常知識者所領會，選擇性移除第一氮化矽層315的帶減少CTE失配層之間，例如第一氮化矽層315與矽晶圓100之間，增長的應力累積。亦將領會定向為相互垂直關係的帶將減輕橫跨整個晶圓表面的應力。在CTE失配相對大的一些實施例中，可減少移除材料帶之間的間隔，然而在具有較低CTE失配的實施例中，可增加帶之間的間隔。還有，在一些實施例中，位在鄰近晶圓中央的帶之間的間隔可大於在晶圓邊緣處的間隔，因為晶圓應變會自晶圓中央(例如：中立軸)累積。在更進一步的實施例中，帶可不與切割道對準且可安置於晶圓上的其他合適位置處，例如與在各晶粒上所形成的特徵幾何形狀對準。
在圖2的步驟220中，將填充材料沉積在第一氮化矽層上。參照圖3D，將填充材料340沉積在第一氮化矽層315上。在一些實施例中，填充材料340可為所謂的能在相對低溫(例如：大約400°C)下流動的可流動二氧化矽，然而在其他實施例中，其可為在相對較高溫(例如：600～650°C)下流動的「高品質」二氧化矽材料。可使用任何合適的二氧化矽或其他填充材料，例如磷矽酸鹽玻璃(PSG)或硼磷矽酸鹽玻璃(PBSG)，來各自地填充第一部分335a及第二部分335b。
在圖2的步驟225中，將晶圓平坦化。參照圖3E，將晶圓100平坦化以移除過量的填充材料340，以使填充材料與第一氮化矽層315共平面。在將氮化矽底層325 (見圖3B)沉積在晶圓100的底表面330上的一些實施例中，也能在平坦化製程期間將底層移除。在一些實施例中，能使用化學機械拋光(CMP)執行平坦化，然而能使用任何其他合適製程，舉例而言，例如濕式或乾式蝕刻。可在氮化矽沉積與二氧化矽沉積之間運用改善沉積之氮化矽膜品質的可選熱處理步驟。或者，可在二氧化矽沉積製程之後或平坦化步驟之後運用熱處理步驟。
取決於氮化矽層315所欲之最終厚度，可經由迴圈230重複沉積、選擇性移除及平坦化之步驟(例如：步驟210至225)。在此實施例中，將這些步驟重複第二次，然而，可將步驟重複任何合適的次數。
在圖2步驟210的第一重複中，使用任何合適的沉積技術將氮化矽第二層沉積在晶圓上。參照圖3F，在第一氮化矽層315上形成第二氮化矽層345。在沉積製程期間，第一氮化矽層315能結合至第二氮化矽層345上。在一些實施例中，在沉積第二氮化矽層345之前執行第一氮化矽層315之適當清潔與表面製備。在進一步的實施例中，可在沉積第二氮化矽層345之後執行熱處理或退火製程，以將第二氮化矽層結合至第一氮化矽層315。部分的第二氮化矽層345在各自沉積於第一部分335a及第二部分335b中的填充材料340上方延伸。如圖3F中所示，在此實施例中，在沉積第二氮化矽層345期間沉積第二氮化矽底層355，以使晶圓100上的應力均等。
在圖2的步驟215中，移除部分的第二氮化矽層345。參照圖3G，將第二氮化矽層345的第一部分350a及第二部分350b移除到足以暴露填充材料340的深度。
在圖2的步驟220中，將填充材料沉積在第二氮化矽層上。參照圖3H，將第二層填充材料375沉積在第二氮化矽層345上。第二層填充材料375可與第一層填充材料340使用相同的材料。
在圖2的步驟225中，將晶圓平坦化。參照圖3I，將晶圓100平坦化以移除過量第二層填充材料375，以使填充材料與第二氮化矽層345共平面。在將第二氮化矽底層355沉積在晶圓100的底表面330上的一些實施例中，可在平坦化製程期間將第二底層移除。
在此特定實施例中，第一氮化矽層315及第二氮化矽層345各自形成厚度大約400奈米的均質氮化矽層360。在其他實施例中，均質氮化矽層的厚度可介於200奈米至2000奈米之間，以及在一些實施例中，厚度介於400奈米至1000奈米之間，取決於沉積的數量及各沉積的厚度。如上述，可重複任何次數的迴圈230。可在製造製程期間執行一個或更多個退火步驟，以穩定並緩解如圖3I中各自的第一氮化矽層315及第二氮化矽層345所示的一個或更多個氮化矽層中的應力。可使用任何適當的退火溫度、時長及氛圍，以及在一個實施例中，退火溫度介於800°C至1200°C之間。
在圖2的步驟235中，在均質氮化矽層上形成一個或更多個裝置。參照圖3J，在此特定實施例中，在均質氮化矽層360頂上形成兩個附加層365及367，以及在該兩個附加層上形成裝置結構370。在其他實施例中，可在均質氮化矽層360上形成附加層及/或裝置結構的不同配置。
將理解方法200係說明性，且變化及修改為可能。可將敘明為順序的步驟並行執行，可將步驟的順序變化，以及可將步驟修改、組合、添加或省略。舉例而言，雖然如在各晶粒之間(例如：在晶粒框架區域中)說明應力緩解特徵，但在其他實施例中，亦可或者替代地於各晶粒內形成應力緩解特徵。舉例而言，可將各晶粒分開成兩個、三個、四個或更多個分開的區段，該些區段具有形成在各區段之間的應力緩解特徵。以下說明一些製程變體的範例。
圖4A～4D說明與在半導體基板上沉積膜的方法相關的步驟，該方法類似於圖2中說明的方法200，然而，如下更加詳述，在此實施例中，在尚未運用氮化矽沉積及填充/平坦化製程之前，將溝槽形成於晶圓中。更明確而言，如圖4A所示，將複數個溝槽405形成於矽晶圓415的頂表面410中。在一些實施例中，能使用切割鋸、光微影蝕刻製程或其他合適的製程來形成溝槽405。如上述，在一些實施例中，可將溝槽405在晶粒框架區域(見圖3A及相關討論)中沿著各切割道的任一側以垂直排列來形成，然而在其他實施例中，可將溝槽形成在其他合適位置處。
在圖4B中，將第一氮化矽層420沉積在晶圓415的頂表面410上，氮化矽層亦沉積在溝槽405內。在一些實施例中，能使用溝槽405緩解氮化矽層420與晶圓415之間的應變，因此能沉積具有增加之厚度及/或減少之應變的氮化矽層。在圖4C中，使用切割鋸、濕式或乾式蝕刻製程或者其他合適的製程將部分的氮化矽層420自溝槽405移除。在圖4D中，將第二氮化矽層425沉積在第一氮化矽層420上，形成均質氮化矽層。可重複氮化矽沉積及移除製程，以形成任何合適厚度的氮化矽層。在一些實施例中，可在製程中運用一個或更多個退火製程，以緩解氮化矽層內的應力及/或改善層之間的結合。在一些實施例中，溝槽405的存在可足以緩解沉積的氮化矽膜中的應變，因此能在一個沉積步驟中生長合適厚度的氮化矽層。
將理解圖4A～4D所示的製程係說明性，且變化及修改為可能。可將敘明為順序的步驟並行執行，可將步驟的順序變化，以及可將步驟修改、組合、添加或省略。
圖5A～5D說明與在半導體基板上沉積膜的方法相關的步驟，該方法類似於圖2中說明的方法200，然而，在此實施例中，晶圓為絕緣體上矽(SOI)配置，在尚未運用氮化矽沉積及填充/平坦化製程之前，將溝槽形成於SOI晶圓中。更明確而言，如圖5A所示，SOI晶圓500包括矽底層505、二氧化矽中間層510以及矽頂層515，然而，其他實施例可使用不同材料及/或配置的晶圓。將複數個溝槽520形成在SOI晶圓500的頂表面525中。在一些實施例中，能使用切割鋸、濕式或乾式蝕刻製程或其他合適的製程來形成溝槽。如上述，在一些實施例中，可將溝槽520在晶粒框架區域(見圖3A及相關討論)中沿著各切割道的任一側以垂直排列來形成，然而在其他實施例中，可將溝槽形成在其他合適位置處。
在圖5B中，將第一氮化矽層530沉積在SOI晶圓500的頂表面525上，氮化矽層亦覆蓋溝槽520。在一些實施例中，能使用溝槽520緩解氮化矽層530與SOI晶圓500之間的應變，因此能沉積具有增加之厚度的氮化矽層。在圖5C中，使用切割鋸、濕式或乾式蝕刻製程或者其他合適的製程將部分的氮化矽層530自溝槽520移除。在圖5D中，將第二氮化矽層535沉積在第一氮化矽層530上，形成均質氮化矽層。可重複氮化矽沉積及移除製程，以形成任何合適厚度的氮化矽層。在一些實施例中，可在製程中運用一個或更多個退火製程，以緩解氮化矽層內的應力及/或改善層之間的結合。在一些實施例中，溝槽520的存在可足以緩解沉積的氮化矽膜中的應變，因此可在一個沉積步驟中生長合適厚度的氮化矽層。
將理解圖5A～5D所示的製程係說明性且變化及修改為可能。可將敘明為順序的步驟並行執行，可將步驟的順序變化，以及可將步驟修改、組合、添加或省略。
圖6A～6D說明與在半導體基板上沉積膜的方法相關的步驟，該方法類似於圖2中說明的方法200，然而，在此實施例中，在尚未運用氮化矽沉積及填充/平坦化製程之前，將溝槽形成於晶圓中。更明確而言，如圖6A所示，將二氧化矽層600沉積在矽晶圓610的頂表面605上，然後將溝槽615形成在晶圓的頂表面中。在一些實施例中，能使用切割鋸、濕式或乾式蝕刻製程或其他合適的製程來形成溝槽615。如上述，在一些實施例中，可將溝槽615在晶粒框架區域(見圖3A及相關討論)中沿著各切割道的任一側以垂直排列來形成，然而在其他實施例中，可將溝槽形成在其他合適位置處。
在圖6B中，將第一氮化矽層620沉積在二氧化矽層600上，氮化矽層亦覆蓋溝槽615。在一些實施例中，能使用二氧化矽層600緩解在矽晶圓610與第一氮化矽層620之間的應變。在一個實施例中，配置二氧化矽層600以在暴露於超過650°C的溫度時具有減少的彈性模數。在一個實施例中，二氧化矽層600由可流動氧化物、HPD氧化物、TEOS、熱氧化物或任何其他合適製程形成。在一些實施例中，能使用溝槽615緩解第一氮化矽層620與矽晶圓610之間的應變，因此能沉積相對較大厚度的氮化矽層。在圖6C中，使用切割鋸、濕式或乾式蝕刻製程或者其他合適的製程將部分的第一氮化矽層620自溝槽615移除。在圖6D中，將第二氮化矽層625沉積在第一氮化矽層620上，形成具有增加之厚度的均質氮化矽層。可重複氮化矽沉積及移除製程，以形成任何合適厚度的氮化矽層。在一些實施例中，可在製程中運用一個或更多個退火製程，以緩解氮化矽層內的應力及/或改善層之間的結合。在一些實施例中，溝槽615的存在可足以緩解沉積的氮化矽膜中的應變，因此可在一個沉積步驟中生長合適厚度的氮化矽層。
將理解圖6A～6D所示的製程係說明性且變化及修改為可能。可將敘明為順序的步驟並行執行，可將步驟的順序變化，以及可將步驟修改、組合、添加或省略。
圖7A～7D說明與在半導體基板上沉積膜的方法相關的步驟，該方法類似於圖2中說明的方法200，然而，在此實施例中，晶圓為SOI配置，首先沉積二氧化矽層，在尚未運用氮化矽沉積及填充/平坦化製程之前，將溝槽形成於晶圓中。更明確而言，如圖7A所示，SOI晶圓700包括矽底層705、二氧化矽中間層710以及矽頂層715，然而，其他實施例可使用不同材料及/或配置的晶圓。將沉積的二氧化矽層720形成在SOI晶圓700的頂表面725上，然後將複數個溝槽730形成在SOI晶圓700的頂表面725中。在一些實施例中，能使用切割鋸、濕式或乾式蝕刻製程或其他合適的製程來形成溝槽730。如上述，在一些實施例中，可將溝槽730在晶粒框架區域(見圖3A及相關討論)中沿著各切割道的任一側以垂直排列來形成，然而在其他實施例中，可將溝槽形成在其他合適位置處。
在圖7B中，將第一氮化矽層735沉積在沉積的二氧化矽層720上，第一氮化矽層亦覆蓋溝槽730。在一些實施例中，能使用沉積的二氧化矽層720緩解在SOI晶圓700與第一氮化矽層735之間的應變。在一些實施例中，配置沉積的二氧化矽層720以在暴露於超過650°C的溫度時具有減少的彈性模數。在一些實施例中，沉積的二氧化矽層720由可流動氧化物、HPD氧化物、TEOS、熱氧化物或任何其他合適製程形成。在各式實施例中，能使用溝槽730緩解第一氮化矽層735與SOI晶圓700之間的應變，因此能沉積具有增加之厚度的氮化矽層。
在圖7C中，使用切割鋸、濕式或乾式蝕刻製程或者其他合適的製程將部分的第一氮化矽層735自溝槽730移除。在圖7D中，將第二氮化矽層740沉積在第一氮化矽層735上，形成均質氮化矽層。可重複氮化矽沉積及移除製程，以形成任何合適厚度的氮化矽層。在一些實施例中，可在製程中運用一個或更多個退火製程，以緩解氮化矽層內的應力及/或改善層之間的結合。在一些實施例中，溝槽730的存在可足以緩解沉積的氮化矽膜中的應變，因此可在一個沉積步驟中生長合適厚度的氮化矽層。
將理解圖7A～7D所示的製程係說明性且變化及修改為可能。可將敘明為順序的步驟並行執行，可將步驟的順序變化，以及可將步驟修改、組合、添加或省略。
圖8A～8D說明與在半導體基板上沉積膜的方法相關的步驟，該方法類似於圖2中說明的方法200，然而，在此實施例中，晶圓為SOI配置。更明確而言，如圖8A所示，SOI晶圓800包括矽底層805、二氧化矽中間層810以及矽頂層815，然而，其他實施例可使用不同材料及/或配置的晶圓。將第一氮化矽層820沉積在SOI晶圓800的頂表面825上。可選地，可在氮化矽層之前首先沉積二氧化矽層(未圖示於8A)。在圖8B中，將複數個溝槽830形成在晶圓的頂表面中。在一些實施例中，能使用切割鋸、濕式或乾式蝕刻製程或其他合適的製程來形成溝槽。如上述，在一些實施例中，可將溝槽830在晶粒框架區域(見圖3A及相關討論)中沿著各切割道的任一側以垂直排列來形成，然而在其他實施例中，可將溝槽形成在其他合適位置處。
在圖8C中，使用可為二氧化矽的填充材料835來填充溝槽830，接著能使用例如CMP製程將SOI晶圓800平坦化。在圖8D中，將第二氮化矽層840沉積在第一氮化矽層820上，形成均質氮化矽層。可重複氮化矽沉積及移除製程，以形成任何合適厚度的氮化矽層。在一些實施例中，可在製程中運用一個或更多個退火製程，以緩解氮化矽層內的應力及/或改善層之間的結合。在一些實施例中，溝槽830的存在可足以緩解沉積的氮化矽膜中的應變，因此可在一個沉積步驟中生長合適厚度的氮化矽層。
將理解圖8A～8D所示的製程係說明性且變化及修改為可能。可將敘明為順序的步驟並行執行，可將步驟的順序變化，以及可將步驟修改、組合、添加或省略。
圖9A～9F說明能用來在晶圓上形成氮化矽層的實施例的順序步驟。與先前的實施例相較，在圖9A～9F 中，在此實施例中，如下更詳細的解釋，氮化矽層沉積在被移除的晶圓表面處，以及氮化矽層亦沉積在被保留的下層上。
如圖9A所示，所提供的晶圓900具有在頂表面910中形成的一個或更多個凹陷區905。能以濕式或乾式蝕刻製程或任何其他合適的製程形成凹陷區905。晶圓900可為矽、SOI或任何其他配置，其中的一些於上文中更加詳細說明。在進一步的實施例中，晶圓900可包括頂表面上的四乙氧基矽烷(TEOS)層，凹陷區905形成在該頂表面中。
在圖9B中，沉積氮化矽層915，氮化矽層915被分配為上層915a及下層915b (例如：形成於凹陷中)。在一些實施例中，能使用PVD製程，使得少許或沒有氮化矽沉積在一個或更多個凹陷區905的側壁上。在其他實施例中，能使用任何合適的沉積製程。藉由沉積拆開成上層915a及下層915b (例如，氮化矽層為不連續)的氮化矽層915，能減少氮化矽層與晶圓900之間的應變。在一些實施例中，氮化矽層915的厚度可為大約800奈米。
在圖9C中，能使用例如二氧化矽的犧牲氧化物層920來覆蓋包括氮化矽的上層915a及下層915b的整個晶圓頂表面。在圖9D中，可將晶圓頂表面以例如CMP進行研磨，並將犧牲氧化物層920自氮化矽的上層915a的頂表面移除。在圖9E中，可將氮化矽的上層移除。在一些實施例中，可以熱磷酸或其他合適的製程執行移除。在圖9F中，可用例如CMP將晶圓頂表面進行研磨，暴露現與晶圓其他部分共平面的氮化矽下層。如上述，然後能將附加層及/或裝置形成在氮化矽上。
將理解圖9A～9F所示的製程係說明性且變化及修改為可能。可將敘明為順序的步驟並行執行，可將步驟的順序變化，以及可將步驟修改、組合、添加或省略。
在進一步的實施例中，可使用碳化矽選擇性沉積來圖案化氮化矽層生長。更明確而言，碳化矽上的氮化矽生長顯著地比在例如矽或二氧化矽的其他表面上緩慢。在此實施例中，以碳化矽覆蓋不期望為氮化矽的區域。舉例而言，在一個實施例中，在氧化矽及/或矽上生長的氮化矽層為大約100奈米，以及在碳化矽區域上對應的生長為大約10～20奈米。若需要較大厚度的氮化矽，能將沉積在碳化矽上的氮化矽移除並重複生長製程。
如受益於此揭示內容的本技術領域中具有通常知識者所理解，可使用其他材料代替上述的範例材料。舉例而言，在一些實施例中，能使用其他介電質來圍繞氮化矽，例如但不限定於二氧化矽、氧化鋁、氮氧化矽、碳化矽、碳氧化矽(SiOC)或碳氮氧化矽(SiOCN)。在代替氮化矽的其他範例中，其他合適的材料為例如矽、SiON或SiOCN。
為求簡潔，未說明包括清潔、乾燥、退火等等的各種製程步驟，但該些製程步驟對受益於此揭示內容的本技術領域中具有通常知識者而言為顯而易見且在本揭示內容的範圍內。
在前述說明書中，關於能因實施而異的數種具體細節已於揭示內容的實施例進行說明。據此，說明書及圖式係被認為說明而非限定。揭示內容範圍的唯一及專用指標以及申請人欲作為揭示內容範圍之物，係為得自此申請案的申請專利範圍集的字面及等效物範疇，在包括任何後續訂正的此類申請專利範圍發布的具體形式中。可將特定實施例的具體細節以任何合適的方法，在不背離揭示內容之實施例的精神與範疇下進行組合。
此外，例如在圖中所說明的，可使用空間相關用語，例如「底」或「頂」等等來說明元件及/或特徵與另一個元件及/或特徵的關係。將瞭解，空間相關用語欲包含在圖中繪示的定向之外的在使用及/或操作中裝置的不同定向。舉例而言，若將圖中的裝置翻轉，可接著將描述為「底」表面的元件定向為在其他元件或特徵「上方」。可以它法將裝置定向(例如：旋轉90度或其他定向)，並且據此詮釋本文使用的空間相對描述詞。
100:晶圓 105:晶粒 110:切割道 200:方法 205,210,215,220,225,235:步驟 230:迴圈 305a:第一晶粒 305b:第二晶粒 310a:第一晶粒框架 310b:第二晶粒框架 315:第一氮化矽層 320:頂表面 325:氮化矽底層 330:底表面 335a:第一部分 335b:第二部分 340:填充材料 345:第二氮化矽層 350a:第一部分 350b:第二部分 355: 第二氮化矽底層 360:均質氮化矽層 365,367: 附加層 370:裝置結構 375:第二層填充材料 405:溝槽 410:頂表面 415:晶圓 420:氮化矽層 425:第二氮化矽層 500:SOI晶圓 505:矽底層 510:二氧化矽中間層 515:矽頂層 520:溝槽 525:頂表面 530:氮化矽層 535:第二氮化矽層 600:二氧化矽層 605:頂表面 610:矽晶圓 615:溝槽 620:第一氮化矽層 625:第二氮化矽層 700:SOI晶圓 705:矽底層 710:二氧化矽中間層 715:矽頂層 720:二氧化矽層 725:頂表面 730:溝槽 735:第一氮化矽層 740:第二氮化矽層 800:SOI晶圓 805:矽底層 810:二氧化矽中間層 815:矽頂層 820:第一氮化矽層 825:頂表面 830:溝槽 835:填充材料 840:第二氮化矽層 900:晶圓 905:凹陷區 910:頂表面 915a:上層 915b:下層 920:犧牲氧化物層
圖1為依據揭示內容之實施例的半導體晶圓等角視圖；
圖2為依據揭示內容之實施例在圖1繪示的矽晶圓上形成CTE失配層的方法；
圖3A～3J繪示依據圖2所述之方法在圖1中所示晶圓的簡化連續截面視圖；
圖4A～4D繪示依據揭示內容之實施例，與在半導體基板上沉積CTE失配膜之方法相關的步驟；
圖5A～5D繪示依據揭示內容之實施例，與在SOI半導體基板上沉積CTE失配膜之方法相關的步驟；
圖6A～6D繪示依據揭示內容之實施例，與在包括預成形溝槽的半導體基板上沉積CTE失配膜之方法相關的步驟；
圖7A～7D繪示依據揭示內容之實施例，與在SOI半導體基板上沉積膜之方法相關的步驟；
圖8A～8D繪示依據揭示內容之實施例，與在SOI半導體基板上沉積膜之方法相關的步驟；以及
圖9A～9F繪示依據揭示內容之實施例，與在半導體基板上沉積膜之方法相關的步驟，該基板包括在兩個分開之層處形成的膜。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
200:方法
205,210,215,220,225,235:步驟

Claims (22)

  1. 一種方法，包含下列步驟： 提供一矽晶圓； 將一氮化矽層的一第一部分沉積到該矽晶圓上； 沿著一個或更多個切割道將該氮化矽層的該第一部分的第一區選擇性移除，以在該氮化矽層的該第一部分的區域之間定義一個或更多個第一間隙； 將一第一填充材料沉積至該氮化矽層的該第一部分上並沉積入該一個或更多個第一間隙內； 將該氮化矽層的該第一部分的一頂表面平坦化，使得該一個或更多個第一間隙內的該第一填充材料與該氮化矽層的該第一部分的該頂表面共平面； 沉積該氮化矽層的一第二部分，使得該氮化矽層的該第二部分橫跨該氮化矽層的該第一部分以及橫跨安置在該一個或更多個第一間隙內的該第一填充材料延伸； 沿著該等切割道中的該一個或更多個切割道將該氮化矽層的該第二部分的第二區選擇性移除，以在該氮化矽層的該第二部分的區域之間定義一個或更多個第二間隙； 將一第二填充材料沉積至該氮化矽層的該第二部分上並沉積入該一個或更多個第二間隙內； 將該氮化矽層的該第二部分的一頂表面平坦化，使得該一個或更多個第二間隙內的該第二填充材料與該氮化矽層的該第二部分的該頂表面共平面； 在該氮化矽層的該第二部分的該頂表面上形成一個或更多個附加層；以及 在該一個或更多個附加層上形成一個或更多個光學裝置。
  2. 如請求項1所述之方法，其中該一個或更多個切割道包括一群組的切割道，沿著該些切割道定義一個或更多個第一間隙及一個或更多個第二間隙。
  3. 如請求項2所述之方法，其中該群組包括在該一個或更多個切割道的各切割道之間的一重複性間隔。
  4. 如請求項1所述之方法，其中該一個或更多個切割道包括一群組的切割道，該些切割道無間隙。
  5. 如請求項1所述之方法，其中使用一切割鋸或一蝕刻製程來選擇性移除該一個或更多個第一區及該一個或更多個第二區。
  6. 如請求項1所述之方法，其中該矽晶圓包含一絕緣體上矽系列的層。
  7. 一種方法，包含以下步驟： 將一第一氮化矽層沉積在一半導體晶圓的一頂表面上； 在該第一氮化矽層中形成一個或更多個第一間隙； 將一第一填充材料沉積在該第一氮化矽層上； 將該第一氮化矽層平坦化； 將一第二氮化矽層橫跨該第一氮化矽層沉積； 在該第二氮化矽層中形成一個或更多個第二間隙； 將該第二填充材料橫跨該第二氮化矽層沉積；以及 將該第二氮化矽層平坦化。
  8. 如請求項7所述之方法，其中該半導體晶圓包含一矽晶圓。
  9. 如請求項7所述之方法，其中使用一切割鋸或一蝕刻製程形成該一個或更多個第一間隙及該一個或更多個第二間隙。
  10. 如請求項7所述之方法，其中沿一個或更多個切割道形成該一個或更多個第一間隙及該一個或更多個第二間隙。
  11. 如請求項10所述之方法，其中該一個或更多個切割道包括一群組的切割道，沿著該些切割道形成該一個或更多個第一間隙及該一個或更多個第二間隙。
  12. 如請求項11所述之方法，其中該群組包括在該一個或更多個切割道的各切割道之間的重複性間隔。
  13. 如請求項10所述之方法，其中該一個或更多個切割道包括一群組的切割道，該些切割道無間隙。
  14. 如請求項7所述之方法，其中在橫跨該半導體晶圓所定義的半導體晶粒的一個或更多個主動區內形成該一個或更多個第一間隙及該一個或更多個第二間隙。
  15. 如請求項7所述之方法，其中該第一填充材料及該第二填充材料包含可流動二氧化矽。
  16. 如請求項7所述之方法，其中該半導體晶圓包含一絕緣體上矽系列的層。
  17. 如請求項7所述之方法，進一步包含將一個或更多個附加層沉積在該第二氮化矽層上，以及將一個或更多個光學裝置形成在該一個或更多個附加層上。
  18. 一種晶圓，包含： 一矽層； 一氮化矽層，在該矽層上，其中該氮化矽層定義在該氮化矽層的多個區之間的一個或更多個間隙； 二氧化矽，沉積在該一個或更多個間隙內並具有與該氮化矽層的一頂表面共平面的一頂表面。
  19. 如請求項18所述之晶圓，其中該晶圓包含一絕緣體上矽系列的層。
  20. 如請求項18所述之晶圓，進一步包含藉由切割道隔開的一晶粒區陣列。
  21. 如請求項20所述之晶圓，其中沿著該等切割道中的一個或更多個切割道定義該一個或更多個間隙。
  22. 如請求項20所述之晶圓，其中在該等晶粒區中的一個或更多個晶粒區內定義該一個或更多個間隙。
TW110127996A 2020-07-31 2021-07-30 具有減少的界面應變的氮化矽膜 TW202217926A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063059742P 2020-07-31 2020-07-31
US63/059,742 2020-07-31
US17/377,135 2021-07-15
US17/377,135 US20220037145A1 (en) 2020-07-31 2021-07-15 Silicon nitride films having reduced interfacial strain

Publications (1)

Publication Number Publication Date
TW202217926A true TW202217926A (zh) 2022-05-01

Family

ID=80004621

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110127996A TW202217926A (zh) 2020-07-31 2021-07-30 具有減少的界面應變的氮化矽膜

Country Status (5)

Country Link
US (1) US20220037145A1 (zh)
EP (1) EP4189726A1 (zh)
CN (1) CN116195030A (zh)
TW (1) TW202217926A (zh)
WO (1) WO2022026470A1 (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0476951A (ja) * 1990-07-18 1992-03-11 Fujitsu Ltd 半導体装置の製造方法および半導体装置
JP4434606B2 (ja) * 2003-03-27 2010-03-17 株式会社東芝 半導体装置、半導体装置の製造方法
US7435661B2 (en) * 2006-01-27 2008-10-14 Atmel Corporation Polish stop and sealing layer for manufacture of semiconductor devices with deep trench isolation
DE102008044984A1 (de) * 2008-08-29 2010-07-15 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit Verspannungsrelaxationsspalte zur Verbesserung der Chipgehäusewechselwirkungsstabilität
US8703550B2 (en) * 2012-06-18 2014-04-22 International Business Machines Corporation Dual shallow trench isolation liner for preventing electrical shorts
US8859433B2 (en) * 2013-03-11 2014-10-14 International Business Machines Corporation DSA grapho-epitaxy process with etch stop material
US9412662B2 (en) * 2014-01-28 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and approach to prevent thin wafer crack
EP3467567B1 (en) * 2016-05-27 2024-02-07 Hamamatsu Photonics K.K. Production method for fabry-perot interference filter
CA3117783C (en) * 2018-10-26 2024-03-19 Psiquantum, Corp. Isolation of waveguide-integrated detectors using a back end of line process

Also Published As

Publication number Publication date
US20220037145A1 (en) 2022-02-03
EP4189726A1 (en) 2023-06-07
WO2022026470A1 (en) 2022-02-03
CN116195030A (zh) 2023-05-30

Similar Documents

Publication Publication Date Title
US10483169B2 (en) FinFET cut-last process using oxide trench fill
CN103578927B (zh) 包含自背表面研磨的半导体器件制造方法及半导体器件
US8148203B2 (en) Technique for stable processing of thin/fragile substrates
US11177306B2 (en) Support structure for integrated circuitry
US20080179710A1 (en) Semiconductor wafer with improved crack protection
JPH1174229A (ja) 半導体装置
CN103377912A (zh) 浅沟槽隔离化学机械平坦化方法
JP3676502B2 (ja) 半導体素子の素子分離膜の形成方法
CN107591407A (zh) 一种3d nand存储器及其制造方法
TW202217926A (zh) 具有減少的界面應變的氮化矽膜
US6165869A (en) Method to avoid dishing in forming trenches for shallow trench isolation
JP2000031262A (ja) 半導体装置及びシャロ―・トレンチ・アイソレ―ションの形成方法
KR100301530B1 (ko) 반도체소자의 층간 절연막 형성방법
JPS6038831A (ja) 半導体装置およびその製造方法
US11817400B2 (en) Barium titanate films having reduced interfacial strain
TW202004920A (zh) 具有金屬閘極的半導體裝置及其形成方法
US20060157776A1 (en) System and method for contact module processing
TWI847486B (zh) 半導體裝置及其製造方法
US11830824B2 (en) Edge protection on semiconductor substrates
JPH07297193A (ja) 集積回路平坦化方法
US20010053583A1 (en) Shallow trench isolation formation process using a sacrificial layer
JP2016207973A (ja) 半導体装置の製造方法
JPH1022378A (ja) 張り合わせ誘電体分離基板の製造方法
JPH02125441A (ja) 誘電体分離型半導体装置の製造方法
KR20070003060A (ko) 반도체소자의 트렌치 소자분리막 형성 방법