TW202217090A - 單晶矽的晶體塊 - Google Patents
單晶矽的晶體塊 Download PDFInfo
- Publication number
- TW202217090A TW202217090A TW110125874A TW110125874A TW202217090A TW 202217090 A TW202217090 A TW 202217090A TW 110125874 A TW110125874 A TW 110125874A TW 110125874 A TW110125874 A TW 110125874A TW 202217090 A TW202217090 A TW 202217090A
- Authority
- TW
- Taiwan
- Prior art keywords
- crystal
- less
- semiconductor wafers
- crystal block
- silicon
- Prior art date
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/18—Epitaxial-layer growth characterised by the substrate
- C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
- C30B33/08—Etching
- C30B33/10—Etching in solutions or melts
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/9501—Semiconductor wafers
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
- C30B15/10—Crucibles or containers for supporting the melt
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- General Physics & Mathematics (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
用於製造半導體晶圓的單晶矽的晶體塊,其具有不小於8公分且不大於50 公分的長度,以及不小於280毫米且不大於320毫米的直徑,其中由該晶體塊製造的半導體晶圓之不含尺寸不大於30微米的微孔(pinhole)的部分係大於96.2%。
Description
本發明係關於一種特別適用於由矽製造半導體晶圓的單晶矽。
單晶半導體晶圓是現代電子學的基礎。在所述的半導體晶圓上製造元件的期間,它們經歷具有目前高度複雜的塗佈步驟的熱操作。
半導體晶圓,特別是矽半導體晶圓,係通常藉由首先用懸浮區熔法(FZ)或切克勞斯基法(CZ)提拉單晶棒來製造。將相應地生產出的棒藉由適合該目的之鋸(例如線鋸、內徑鋸、或帶鋸)來分成晶體塊,然後通常用線鋸或內徑鋸將這些塊加工成半導體晶圓。
在進一步的機械、化學-機械、及/或化學步驟之後,可視需要藉由CVD來施加層。
然後,使如此生產的這些半導體晶圓能夠用於進一步的元件加工。
適當的品質保證要求分析技術的密集部署,其決定所實施的製造步驟的成功或失敗。因此,通常在一些情況下,在單獨的處理步驟之後使用不同的測量技術,以便一方面監控生產過程,並另一方面淘汰被認為不可用的半導體晶圓。這裡,通常僅使用一種單一測量方法或一種測量參數的結果來評估半導體晶圓。
當根據切克勞斯基法(CZ法)從保持在石英坩堝中的熔體提拉單晶時,坩堝材料形成間隙氧的來源,該間隙氧併入到單晶中以及從該單晶獲得的半導體晶圓中。藉由例如壓力調節和提拉設備的氬氣流的調節,或者藉由在單晶的提拉過程中協調坩堝旋轉和籽晶旋轉,或者藉由在熔體上施加磁場,或者藉由這些措施的組合,能夠非常精確地控制所併入的間隙氧的濃度。一般而言,在藉由CZ法生產的晶體中所測量到的間隙氧濃度不少於5×10
16個原子/立方公分(新ASTM)。
間隙氧在BMD(塊體微缺陷)的發展中很重要。BMD是在熱處理過程中由BMD晶種的生長而形成的氧析出物。它們作為內部吸雜劑(internal getter),換句話說充當雜質的能量匯(energy sink),因此原則上是一個優點。一個例外是它們存在於意圖放置電子元件的位置。為了避免在這些位置形成BMD,可在半導體晶圓上沉積磊晶層,並將電子元件設置在磊晶層中。
坩堝通常由含有二氧化矽的材料(例如石英)組成。通常將多晶矽的塊及/或顆粒裝入坩堝中,藉由設置在坩堝周圍的側面加熱器和設置在坩堝下方的底部加熱器將多晶矽的塊及/或顆粒熔化。在熔體的熱穩定階段之後,將單晶籽晶浸入熔體中並提拉。在該過程中,矽在被熔體潤濕的籽晶末端結晶。結晶速率主要受提拉晶種的速度(晶體提拉速度)和熔化的矽進行結晶處的界面溫度影響。經由適當控制這些參數,首先提拉稱為「縮頸」的部分以消除差排,然後是單晶的錐形部分,最後是單晶的圓柱部分,隨後從該圓柱形部分切下半導體晶圓。
例如,如US-5 954 873 A中所述,在拉晶過程中調節相應的操作參數,以在晶體中實現缺陷的徑向均勻分佈。
WO 98/45508 A1是描述如何由實驗確定提拉速度v的時間曲線許多出版物之一,以便如下方式控制提拉速度v:使得在單晶生長期間比值v/G實際上保持不變,且單晶能夠在預定區域生長。此外,描述用於表徵和區分Pv區與Pi區的檢測方法。
坩堝材料中釋放的氣態夾雜物、圍繞塊及/或顆粒的氣體、在熔體中形成的氧化矽、及擴散到熔體中的氣體都被認為是在單晶中形成空腔的可能原因,這些空腔被稱為「微孔(pinhole)」缺陷(不要與COP混淆)。當氣泡到達生長中的單晶與熔體之間的界面時,產生這些空腔,且單晶在這些空腔周圍結晶。如果當半導體晶圓被切片時分割平面與空腔相交,則所得到的半導體晶圓具有圓形的凹陷或孔,其直徑通常可達到幾微米到幾毫米。包含這種空腔的半導體晶圓不能用作基板晶圓用於生產電子元件。
在錠料塊中形成的微孔的濃度可藉由例如掃描超音波法來測量,例如在DE 102 006032431 A1中描述的方法。該方法檢測直徑約50微米及以上的微孔。使用這種方法,在每種情況下確定微孔的精確尺寸受到相對較大的測量誤差阻礙。
US-9665931 A1描述一種用於確定半導體晶圓中之微孔的濃度和相應尺寸的相應方法。該方法允許以高精確度描述微孔的尺寸。
為了能夠精確地測量錠料塊中之微孔的尺寸,根據先前技術,如根據DE 102 006 032431 A1對待測量的錠料塊進行測量,並儲存所發現的微孔的座標。
隨後將包含相應微孔的區域切成半導體晶圓,並藉由US-9665931 A1中描述的方法進行分析。因此,可以這種方式以數個百分率的測量準確度確定所發現的微孔的尺寸。
淘汰半導體晶圓的理由在於,如果僅當半導體晶圓在元件加工中進行處理時才檢測到半導體晶圓的不合適或有缺陷的性質,則會產生相當的成本。相反地,如果材料被錯誤地歸類為不適合使用,則不可避免地會對半導體晶圓的製造商造成經濟損失。
存在可能影響半導體晶圓的不同缺陷。取決於元件加工,缺陷類型及其外觀(外觀的位置和形式)會決定就元件加工而言,缺陷將被歸類為有害的或者不是非常重要的。
例如,半導體晶圓內部(即,遠離表面)中可能存在微孔,而對於元件加工沒有任何可觀察到的後果。另一方面,如果微孔位於表面上或表面附近,則微孔確實會在元件加工中產生有害影響。
US 2008 / 0032429 A1處理這個問題並描述一種測量方法的技術,該技術在出現缺陷時準備半導體晶圓上之缺陷區的額外圖像,並使用該等額外圖像來指明該區域內的缺陷類型。因此,曾被系統識別出的缺陷會藉由在相同測量儀器上的另一測量資料而再次被測量,並相應地做出證實或證偽判定。這必然增加分析工作,並因此增加成本。
在US 2008 / 0163140 A1中,在識別缺陷之後,儲存半導體晶圓上之缺陷的座標,並以目標方式對缺陷進行第二測量方法。該測量步驟之目的是明確地識別缺陷類型。在此,同樣因應用另外的測量方法而提高成本。
在先前技術中描述的這二種方法一旦發現缺陷,就能夠證實或證偽缺陷。這被稱為缺陷複查。這二種技術都旨在一旦檢測到缺陷,就以目標方式使用額外實施的測量來明確地識別該缺陷。
這種額外測量的背景是,在目前標準基礎上使用的測量技術只能有限地提供合適的分類。
每種額外的測量技術首先產生成本,其次可能導致半導體晶圓的變化(例如,污染)。這些變化進而使得無法在元件加工中使用如此分析的半導體晶圓。因此,這些技術不能用於半導體晶圓的大規模生產。
關於如何抑制拉晶過程中之微孔的形成,也已經公開了一系列的提議。這些提議中有許多係將焦點放在改進坩堝材料的性質上。
還有一些提議(例如EP 247 1980 A1)優化坩堝的填充(furnishing),以因此防止對坩堝的損壞,從而防止在熔體中形成氣泡並因此在單晶中形成微孔。
其它提議集中於在塊及/或顆粒熔化期間抑制或消除微孔。例如,US 2011/304081 A1推薦一種管理坩堝的溫和方法,藉由對所使用的加熱器進行適當的隨時間調整之功率分配,從而降低晶體中出現的微孔之密度。
為了達成所提拉的晶體的所欲(缺陷)性質,必須以固定比例相應地調整加熱功率的分佈。這與例如DE10 339 792 A1中提出的方法相矛盾。於是,使用該方法不可能同時實現二個目的(低微孔濃度和所欲的缺陷性質)。
JP-5009097 A2描述一種製備單晶矽的方法,其中在多晶矽熔化期間,將晶體提拉單元中的壓力降低到5至60毫巴的壓力,而在拉晶期間,該壓力為100毫巴或更高。
US 2011/214603 A1描述一種用於生產單晶矽的技術,其中在熔化期間將加熱器的功率設置得比在隨後的拉晶中更高。此外,熔化過程中的壓力設定在30毫巴或更低,這低於隨後的拉晶中的壓力。
發明人已經認識到表面上無缺陷的半導體材料包含相對高濃度的微孔。先前技術中描述的技術能夠解決部分問題,但是已證實根據先前技術製造的半導體晶圓在元件製造期間仍然具有非常高的故障可能性。
發明人還認識到先前技術中描述的技術具有另外的缺點。特別而言,已經注意到,所提拉的單晶具有升高之程度的碳和鐵雜質。
發明人還認識到,採用先前技術中提出的方法,不可能藉由切克勞斯基法製備不僅具有非常低密度之大微孔且具有非常低程度之鐵和碳污染、同時還具有所欲缺陷性質(無缺陷)的單晶。
本發明之目的是提供不具有上述缺點的矽晶體和由該矽晶體製備的半導體晶圓。
該目的係藉由一種用於製造半導體晶圓的單晶矽的晶體塊來實現,該晶體塊具有不少於8公分且不大於50公分的長度,以及不少於280毫米且不大於320毫米的直徑,其中由該晶體塊製造的半導體晶圓之不含尺寸不大於30微米的微孔的部分大於95%。
該目的進一步藉由附屬請求項中描述的方法和產品實現。與上文闡述的本發明方法之實施態樣相關而報導的特徵可相應地轉換至本發明產品。相反地,對於上述本發明產品之實施態樣所報導的特徵,可相應地轉換至本發明方法。本發明實施態樣的這些和其他特徵在圖式和申請專利範圍的描述中得以闡明。各個特徵可單獨地或組合地作為本發明的實施態樣實現。另外,它們可描述可獨立保護的有利構型。
術語的定義
MWS(多線鋸)是指藉由鋸線從晶體塊同時切割半導體晶圓。該方法的一般性描述在WO18149631 A1中給出。
ENG(邊緣切口研磨)是指用於邊緣圓化的方法,其在DE102013212850 A1中被一般性地再現。
CMP(化學機械拋光)是指其中使用未黏結的磨料和合適的化學試劑,在半導體晶圓的一側上進行磨蝕性拋光的拋光。進一步的細節係描述於例如DE 10 2008 045 534 B4中。
雙面拋光(DSP)是來自化學-機械加工步驟(CMP)之群組的方法。半導體晶圓的DSP加工係例如在US 2003/054650 A1中描述,以及在DE 100 07 390 A1中描述適用於該目的之裝置。DSP包括使用鹼的化學蝕刻和使用未黏結之磨料的機械蝕刻,該未黏結之磨料分散在水介質中,並透過拋光布與半導體晶圓接觸,該拋光布不含與半導體晶圓接觸的硬物質;以這種方式,在壓力和相互運動下從半導體晶圓磨蝕材料。
CVD 代表化學氣相沉積,且係一般性地描述於WO19020387 A1 中。
DDG (雙面研磨)是一種使用載體(例如,研磨盤)中的黏結磨料進行機械磨蝕的技術。該方法在DE 10 2017 215 705 A1中進行說明性地描述。
蝕刻是指化學地或鹼誘導地進行半導體的磨蝕。該方法在US7829467 B2中進行說明性地描述。
邊緣圓化(邊緣圓化)是指半導體晶圓邊緣的機械圓化。
邊緣拋光(邊緣拋光)是指半導體晶圓邊緣的拋光。
電阻測量(電阻)是指測量單晶矽的電阻。為此目的,較佳的是稱為四點測量的測量技術,儘管也可使用其他技術。
光散射被理解為是指如下測量技術,例如MO6、MO4、LLS、IR-LST(局部光散射)。利用這種技術,用光束掃描分析物件(即矽晶圓)並使用檢測器記錄在表面上或體積內的不規則處散射的光及/或反射的光。在散射光的情況下,所使用的術語是暗場檢查;反射光的檢測被稱為光場測量(也參見SEMI標準M52)。
使用紅外去極化(SIRD),使用紅外光束掃描半導體晶圓。在該掃描中,以空間解析度記錄反射或透射的雷射的極化不均勻性,以便確定材料中可能的局部應力。
在超音波測量(超音波)的情況下,樣品被超音波透射(trans-irradiate)。在聲波撞擊不規則物處,發生反射,且被檢測到。這裡的樣品也同樣地被掃描。結合波的傳播時間之測量,能夠精確地確定不規則物的局部位置。
少數電荷載子的壽命測量(壽命):根據對晶體缺陷和雜質的脈衝回應(參考:SEMI 標準 MF1535),確定所產生的自由電荷載子進入費米能以下之狀態的再結合壽命。
少數電荷載子的自由路徑長度(自由路徑長度)的測量:這是從壽命和自由擴散常數(物理常數,參考:SEMI標準MF391)計算。
局部幾何形狀的測量(局部幾何形狀):對於這種技術,樣品平坦度及/或厚度的局部變化是藉由電容測量、干涉術、或三角測量確定(也參見 SEMI 標準 M49)。
顯微鏡(電子顯微鏡、可見光波長範圍內的光學顯微鏡):顯微鏡用於在相應的製造步驟後對矽晶圓的特定區域進行常規監測。這些區域特別包括邊緣區域、切口區域、雷射標記區域、以及晶圓處理系統與放置系統的接觸點。
質譜和X射線螢光是通常用於識別(在某些情況下使用局部解析度)矽中的外來原子並確定這些原子的濃度。
FTIR可用於確定層(例如磊晶層或氧化物層)的厚度,還可以藉由光譜分析確定如O、C、H、及N之外來原子的濃度。
LLS(局部光散射)識別藉由光散射在晶圓表面識別出的光散射點。
在每種情況下,藉由切克勞斯基法從坩堝提拉多個晶體。測量少數電荷載子(SPV)的平均自由路徑長度以及非差排晶體的長度。晶體的非差排部分的長度係相對於理論上可獲得的總長度表示。
在拉晶過程中,使用先前技術中已知的方法以生產無缺陷的晶體。這原則上可使用CUSP磁場、使用水平磁場或使用移動磁場來實現。此外,為此目的還適當地設定晶體旋轉和坩堝旋轉。
少數電荷載子的特徵平均自由路徑長度係相對於所測量的最大自由路徑長度來表示。這一統計在下文中係用作針對可能存在於晶體中並破壞隨後在矽上製造的元件的可能之雜質的品質標準。理論上,也可使用其它統計來衡量晶體的品質。其例子是藉由μPCD進行的壽命測量,或者藉由ICP-MS對所得矽進行化學分析。本領域技術人員可使用多種合適的方法。
發明人已經將上述測量技術確定為是適當的技術,且尤其是容易獲得的技術。
矽中的碳濃度係藉由氣體熔融分析來測量,其例如描述於DE 1020 14217514 A1中。作為替代方案,也可使用FTIR。
鐵的濃度係使用ICPMS(電感耦合電漿-質譜)方法測定。也可藉由有適當校準而進行的NAA (中子活化分析)來測量。
使用帶鋸將每個提拉的單晶錠分成錠塊,然後切割成晶圓,並檢查晶圓的微孔、缺陷特性、及雜質(碳、鐵)。
發明人已經認識到,如果使用坩堝藉由切克勞斯基法連續提拉多個晶體,則使用根據先前技術製造的坩堝具有明顯的缺點。隨著拉晶過程的持續時間增加,拉晶也顯得更加困難。
如果使用如先前技術所述之由天然獲得的SiO
2製得且其內部塗佈有含鋇組分的坩堝提拉晶體,則發現晶體的無差排部分的長度保持很高,但是平均自由路徑長度明顯有相當大的下降。相應地,平均自由路徑長度平均落在初始值的70%。因此,使用坩堝無法生產出品質始終如一的晶體。
如果使用,如現先前術所述之由天然獲得的SiO
2製得且其內部塗佈有含鋇組分坩堝提拉晶體,則發現在所測量的自由路徑長度中,散射大幅增加。
例如,即使在最佳條件下,晶體也顯示平均自由路徑長度平均小 10%。這種品質的晶體不足以用於半導體產業。由此獲得的晶體的無差排部分的長度也表現出不可接受的散射,這將導致相應的經濟損失。
發明人首先確定坩堝材料為測得缺陷的原因,並進行大量實驗以消除該缺陷。
由現有技術可知,β-方矽石具有比石英更高的熔化溫度。還已知,存在有特定結晶促進劑係有時有利於β-方矽石的生成。
另一個已知的事實是,由合成獲得的SiO
2所製成的石英坩堝與由天然獲得的SiO
2所製成的石英坩堝具有不同的性質。
發明人驚奇地發現,具有在內部有形成表面之熔凝二氧化矽內層(其中內層具有結晶促進劑)的熔凝二氧化矽坩堝在多次從坩堝中拉晶方面而言表現出正面的性能,特別是當距離表面一個距離處合成獲得的SiO
2濃度C大於距離表面另一距離處合成獲得的SiO
2濃度時。
在此作為結晶促進劑具有特別佳之效果的物質包括鋇和鍶,其中鋇是特別佳。
發明人還認識到,當與表面的距離少於0.4毫米時,如果合成獲得的SiO
2濃度C大於90%則是有利的。
進一步的實驗出乎意料地顯示,如果使合成獲得的SiO
2濃度作為距離d的函數滿足如下的關係,則在晶體的品質(SPV)和無差排部分的長度方面都具有優點:
C [%] <= 100 - (d [毫米] – 0.25) x 30,以及
C [%] >= 100 - (d [毫米] + 0.25) x 80。
發明人經由進一步的實驗成功地稍微縮小範圍,並發現如果使合成獲得的SiO
2濃度作為距離d的函數滿足如下的關係,則在晶體的品質(SPV)和無差排部分的長度方面都具有優點:
C [%] <= 100 - (d [毫米] + 0.1) x 80,以及
C [%] >= 100 - (d [毫米]- 0.05) x 36。
在此特別佳的是,晶體促進劑的濃度以矽計為少於1 ppba且大於0.05 ppba。
隨後將使用前文所描述的坩堝材料製備的單晶加工成半導體晶圓。
發明人在此發現,必須修改將晶體塊加工成半導體晶圓的加工,以便提供對有害的微孔更好地檢測,並因此能夠更有效和快速地優化相應的總體措施。
在相應的製造步驟之後,通常進行測量,這導致半導體晶圓被淘汰或被批准用於下一個加工步驟。
該方法藉由如下來修改:在半導體晶圓生產的各自製造步驟之後進行測量,以及使用顯然適合這些測量的測量方法,以及將結果存儲在資料庫中。在此,與測量結果無關,各自半導體晶圓總是被批准用於下一個預期的製造步驟。在本文中,測量結果被認為是可能的異常或缺陷的本質、該異常或缺陷的局部座標、所使用的測量方法(包括細節)、以及製造步驟的本質。
發明人已經認識到,在所進行的所有製造步驟之後的全部測量結果及其相關測量導致在實質上改善的材料評估。
相對於在每個製造步驟之後對各自測量結果進行資料評估,該技術被證明是非常有利的。在不同加工步驟之後的測量資料之組合使得可以更高的精度指出缺陷的起源、以及由此導致的缺陷的本質、以及缺陷在半導體晶圓上或半導體晶圓中的位置。因此,可優化缺陷識別的品質以及半導體晶圓對於元件加工之適合性的相關評估。
用超音波測量對所製備的晶體塊進行分析,並儲存結果(晶體中可能的不規則物的座標)。隨後藉由MWS將晶體塊切割成半導體晶圓,而不考慮已經獲得的結果。隨後對所得的半導體晶圓進行IR測量,並再次以空間解析度儲存這些測量的結果。
在 IR 測量顯示異常的位置處,如先前技術中所建議作為二次測量的額外控制措施是缺陷檢查,以更高的解析度進行進一步的 IR 測量。使用這些資料以獲得對異常的評估,如先前技術中所提出。然而,與先前技術相比,表現出可能有害之缺陷的半導體晶圓並沒有被丟棄,而是經歷接續的製造步驟。對於隨後的步驟也採用相同的原理。最後,以這種方式獲得的額外資料被用作本發明技術的後續驗證的資料基礎。
在雙面拋光(DSP)之後,對所獲得的半導體晶圓進行IR測量,並再次以空間解析度儲存資料。
在藉由CMP對半導體晶圓進行進一步處理之後,對半導體晶圓進行SIRD測量,並以空間解析度儲存來自SIRD測量的資料。此外,在CMP之後,半導體晶圓經歷正面和背面的光散射測量,並以空間解析度儲存所得資料。
藉由CVD處理進一步加工以這種方式獲得的一些半導體晶圓,然後藉由光散射測量在正面和背面上分析,將所有資料再次以空間解析度儲存。
所使用的製造步驟的概述,以及與這些步驟相關的測量,係示於表1。
表 1
編號 | 製造步驟 | 製造步驟之後的測量 |
1 | 拉晶 | 超音波測量: 晶體中的不規則物的檢測 |
2 | MWS | IR測量 矽晶圓上/內的不規則物的檢測 |
3 | DSP | IR測量 矽晶圓上/內的不規則物的檢測及和部分分類 |
4 | CMP | SIRD測量 |
5 | CMP | 在正面、背面、及邊緣上的光散射測量 矽晶圓上/內的不規則物的檢測及部分分類 |
最後,對所有測量結果進行綜合評價。
這裡,令人驚訝的是,發明人確定相應發現的微孔的最小尺寸為約7微米。還發現,所發現的微孔的最大尺寸為 30微米。
或者,雖然時間稍長且因此非較佳,但也可藉由紅外顯微術(例如,在透射中使用SIRD)針對微孔發生對所獲得的半導體晶圓進行分析。在這種情況下,所測量到的微孔的最小尺寸同樣為7微米。
從總體結果來看,發明人確定,儘管採用優化的坩堝材料,但微孔在相當大的程度上仍然意味著晶體塊的半導體晶圓中不適合元件加工的比例約為 3.8%。圖3在A列中示出半導體晶圓之沒有測量出微孔的部分(大約96.2%)。所測得的鐵污染少於1.0×10
10個原子/立方公分,較佳少於5.0×10
9個原子/立方公分,所發現的碳污染不大於7×10
14個原子/立方公分,較佳不大於5.5×10
14個原子/立方公分。藉由使用的提拉方法,可確定氧氣濃度不少於 1 x 10
17個原子/立方公分,較佳不少於3 x 10
17個原子/立方公分,且不超過7 x 10
17個原子/立方公分,較佳不超過6 x 10
17個原子/立方公分(新 ASTM)。電阻被設置為 1毫歐姆-公分(mohmcm)與1歐姆-公分(ohmcm)之間。
晶體塊中,來自所製造的半導體晶圓之部分的所有半導體晶圓具有其中矽間隙佔優勢的區域P
i以及其中矽空位佔優勢的區域P
v。區域P
v的面積與區域P
i的面積之和大於半導體晶圓面積的95%,較佳大於99%。區域P
v的面積少於該半導體晶圓面積的10%。
使用改進的坩堝材料,然後改進坩堝中多晶矽的填充和熔化。
已證實,使用具有以質量計之比表面積平均少於2平方公分/克的矽是有利的。
非常特別佳的是,該坩堝在與坩堝壁距離小於5公分且大於2公分處設置有質量比表面積小於1平方公分/克的多晶矽。坩堝容積的其餘部分設置有質量比表面積大於1平方公分/克且少於5平方公分/克的多晶矽。最終結果在圖3的E列中示出。大約98%的晶圓沒有微孔。因此,這種措施也提高了產率。
當多晶矽熔化時,在拉晶設備中建立的壓力較佳不大於10 mbar。同時,較佳地,將通過拉晶設備的吹掃氣體(purging gas)的總流速f設置為使得其大於流速f[公升/小時]乘以160。
圖1在此示出由壓力P和流速f構成的較佳區域。
非常特別佳的是,將通過拉晶設備的吹掃氣體的總流速f設置為使得其大於流速f[公升/小時]乘以400,特別佳為乘以720。在這種情況下設定的壓力較佳不大於10毫巴。
一般而言,將流速f保持盡可能高且同時給予壓力盡可能低是有利的。對於給定壓力的最大流速僅取決於泵功率。
在熔化期間使用的吹掃氣體包括選自氣體氬、氦、氮、或其組合的氣體。較佳使用純度大於99.99體積%的氬氣。
圖3的列C顯示該措施的結果。超過99%的晶圓沒有微孔。
在另一實施態樣中,一旦第一多晶矽變成液體,就增加壓力(並因此也增加吹掃氣體的流速)。在這種情況下,壓力增加為4毫巴,較佳為8毫巴,非常佳為12毫巴。
在此用相機觀察熔化操作,該相機使用合適的數位影像處理技術來確定第一矽變成液體的時間點。
發明人已經認識到,能夠確定所分析之圖像資料的亮度顯著增加的時間點可能與從固體到液體的相變開始時的時間點非常有效地相關。
例如,圖2繪出亮度對時間的圖。已經發現,較佳在區域(201)與(202)之間的時間內,應該增加壓力以便在微孔密度和碳與鐵的濃度方面達成進一步的正面效果。
圖3中的D列顯示用上述本發明方法獲得的晶體的結果。在這種情況下,超過99.8%的晶圓沒有微孔。
在另外的實施態樣中,具有超過1 ppba的氯含量的多晶矽被用於填充。
發明人在此已經認識到,令人驚訝的是,儘管技術人員假設在高溫下氯會不可避免地使得鐵從設備中被釋放並污染矽,但使用氯含量大於 1 ppba 的多晶矽對鐵污染具有進一步的正面影響。以這種方式獲得的Fe污染測定為少於5.0×10
9個原子/立方公分。
101、102、201、202、203:區域
圖 1 示出惰性氣體的流速f [公升/小時] 與設備壓力 p [毫巴] 之間的函數關係。對於熔化的矽s,對於壓力與流速之間的比率,由區域(102)標識的區域代表較佳範圍,由區域(101)標識的區域代表特別佳的範圍。
技術人員理解,單位公升/小時( l/h)指標準公升/小時,換言之,指氣體在標準壓力下每單位時間具有的體積。
圖2示出在加熱矽s期間,由相機測量的亮度的典型時間曲線,在每種情況下都以相對單位表示亮度值 b。區域(201)代表矽仍然是固體的區域,而區域(203)代表矽已經完全是液體的區域。區域(202)代表矽仍有固體以及已經部分是液體的區域。
圖 3 中的縱坐標以百分比示出由晶體塊製備且沒有微孔的半導體晶圓的比率。此處的指示符號 A 到 E 代表不同的實驗條件,稍後將對其進行解釋。
Claims (9)
- 一種用於製造半導體晶圓的單晶矽的晶體塊, 其具有不小於8公分且不大於50公分的長度以及不小於280毫米且不大於320毫米的直徑, 其中, 在將該晶體塊在線鋸中切割成適用於半導體產業的半導體晶圓之後,採用透射的紅外去極化測量(SIRD)量測時,所製造的半導體晶圓之不含尺寸不超過30微米且大於7微米的微孔(pinhole)的部分係大於98%。
- 一種用於製造半導體晶圓的單晶矽的晶體塊, 其具有不小於8公分且不大於50公分的長度以及不小於280毫米且不大於320毫米的直徑, 其中, 由該單晶矽的晶體塊製造的半導體晶圓之不含尺寸不超過30微米的微孔的部分係大於96.2%。
- 如請求項1所述的晶體塊,其中, 該晶體塊包含不少於1×10 17個原子/立方公分且不超過7×10 17個原子/立方公分(新ASTM)的間隙氧。
- 如請求項1至3中任一項所述的晶體塊,其中, 來自所製造的半導體晶圓之該部分的所有半導體晶圓具有其中矽間隙佔優勢的區域P i以及其中矽空位佔優勢的區域P v。
- 如請求項4所述的晶體塊,其中, 該區域P v的面積與該區域P i的面積之和大於半導體晶圓面積的95%。
- 如請求項5所述的晶體塊,其中該區域P v的面積少於該半導體晶圓面積的10%。
- 如請求項1至3中任一項所述的晶體塊,其中, 碳(C)雜質少於7×10 14個原子/立方公分,同時鐵(Fe)雜質少於1.0×10 10個原子/立方公分。
- 如請求項1至3中任一項所述的晶體塊,其中, 在所有該半導體晶圓上測得的電阻不小於1毫歐姆-公分(mohmcm)且不大於1歐姆-公分(ohmcm)。
- 一種製造半導體晶圓的方法,其中使用如請求項1至8中任一項所述的晶體塊, 將該晶體塊用線鋸切割成半導體晶圓, 拋光並視需要進行磊晶。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP20185631.7A EP3940124B1 (de) | 2020-07-14 | 2020-07-14 | Kristallstück aus monokristallinem silizium |
EP20185631 | 2020-07-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202217090A true TW202217090A (zh) | 2022-05-01 |
TWI802930B TWI802930B (zh) | 2023-05-21 |
Family
ID=71614723
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW110125874A TWI802930B (zh) | 2020-07-14 | 2021-07-14 | 單晶矽的晶體塊 |
Country Status (8)
Country | Link |
---|---|
US (1) | US20230257906A1 (zh) |
EP (1) | EP3940124B1 (zh) |
JP (1) | JP2023539008A (zh) |
KR (1) | KR20230038277A (zh) |
CN (1) | CN116209792A (zh) |
FI (1) | FI3940124T3 (zh) |
TW (1) | TWI802930B (zh) |
WO (1) | WO2022012936A1 (zh) |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5335273B2 (zh) | 1973-05-29 | 1978-09-26 | ||
JP3085146B2 (ja) | 1995-05-31 | 2000-09-04 | 住友金属工業株式会社 | シリコン単結晶ウェーハおよびその製造方法 |
CN1280455C (zh) | 1997-04-09 | 2006-10-18 | Memc电子材料有限公司 | 低缺陷浓度的硅 |
DE10007390B4 (de) | 1999-03-13 | 2008-11-13 | Peter Wolters Gmbh | Zweischeiben-Poliermaschine, insbesondere zur Bearbeitung von Halbleiterwafern |
DE10132504C1 (de) | 2001-07-05 | 2002-10-10 | Wacker Siltronic Halbleitermat | Verfahren zur beidseitigen Material abtragenden Bearbeitung von Halbleiterscheiben und seine Verwendung |
DE10339792B4 (de) | 2003-03-27 | 2014-02-27 | Siltronic Ag | Verfahren und Vorrichtung zur Herstellung eines Einkristalls aus Silicium |
US7747062B2 (en) | 2005-11-09 | 2010-06-29 | Kla-Tencor Technologies Corp. | Methods, defect review tools, and systems for locating a defect in a defect review process |
CN101437988A (zh) * | 2006-03-03 | 2009-05-20 | 国立大学法人新潟大学 | 通过CZ法生产Si单晶锭料的方法 |
DE102006020823B4 (de) | 2006-05-04 | 2008-04-03 | Siltronic Ag | Verfahren zur Herstellung einer polierten Halbleiterscheibe |
DE102006032431B4 (de) | 2006-06-22 | 2011-12-01 | Siltronic Ag | Verfahren und Vorrichtung zur Detektion von mechanischen Defekten in einem aus Halbleitermaterial bestehenden Stabstück |
US7904845B2 (en) | 2006-12-06 | 2011-03-08 | Kla-Tencor Corp. | Determining locations on a wafer to be reviewed during defect review |
DE102008045534B4 (de) | 2008-09-03 | 2011-12-01 | Siltronic Ag | Verfahren zum Polieren einer Halbleiterscheibe |
JP5480036B2 (ja) | 2010-03-03 | 2014-04-23 | グローバルウェーハズ・ジャパン株式会社 | シリコン単結晶の製造方法 |
DE102010023101B4 (de) | 2010-06-09 | 2016-07-07 | Siltronic Ag | Verfahren zur Herstellung von Halbleiterscheiben aus Silizium |
JP2012140285A (ja) | 2010-12-28 | 2012-07-26 | Siltronic Japan Corp | シリコン単結晶インゴットの製造方法 |
US9317912B2 (en) | 2011-12-28 | 2016-04-19 | Sunedison Semiconductor Limited | Symmetry based air pocket detection methods and systems |
US9376761B2 (en) * | 2012-01-13 | 2016-06-28 | Shin-Etsu Quartz Products Co., Ltd. | Single-crystal silicon pulling silica container and method for producing the same |
WO2013171955A1 (ja) * | 2012-05-16 | 2013-11-21 | 信越石英株式会社 | 単結晶シリコン引き上げ用シリカ容器及びその製造方法 |
DE102013212850A1 (de) | 2013-07-02 | 2013-09-12 | Siltronic Ag | Verfahren zur Politur der Kante einer Halbleiterscheibe |
JP6443969B2 (ja) * | 2014-08-26 | 2018-12-26 | グローバルウェーハズ・ジャパン株式会社 | シリコン単結晶 |
DE102014217514B4 (de) | 2014-09-02 | 2018-07-12 | Siltronic Ag | Bestimmung des Kohlenstoffgehalts in einem Halbleitermaterial |
DE102017202314A1 (de) | 2017-02-14 | 2018-08-16 | Siltronic Ag | Drahtsäge, Drahtführungsrolle und Verfahren zum gleichzeitigen Abtrennen einer Vielzahl von Scheiben von einem Stab |
DE102017212799A1 (de) | 2017-07-26 | 2019-01-31 | Siltronic Ag | Epitaktisch beschichtete Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung |
DE102017215705A1 (de) | 2017-09-06 | 2019-03-07 | Siltronic Ag | Vorrichtung und Verfahren zum doppelseitigen Schleifen von Halbleiterscheiben |
-
2020
- 2020-07-14 EP EP20185631.7A patent/EP3940124B1/de active Active
- 2020-07-14 FI FIEP20185631.7T patent/FI3940124T3/fi not_active Application Discontinuation
-
2021
- 2021-06-30 US US18/015,667 patent/US20230257906A1/en active Pending
- 2021-06-30 KR KR1020237005163A patent/KR20230038277A/ko not_active Application Discontinuation
- 2021-06-30 CN CN202180061160.5A patent/CN116209792A/zh active Pending
- 2021-06-30 JP JP2023502773A patent/JP2023539008A/ja active Pending
- 2021-06-30 WO PCT/EP2021/068061 patent/WO2022012936A1/de active Application Filing
- 2021-07-14 TW TW110125874A patent/TWI802930B/zh active
Also Published As
Publication number | Publication date |
---|---|
EP3940124A1 (de) | 2022-01-19 |
CN116209792A (zh) | 2023-06-02 |
KR20230038277A (ko) | 2023-03-17 |
JP2023539008A (ja) | 2023-09-13 |
US20230257906A1 (en) | 2023-08-17 |
WO2022012936A1 (de) | 2022-01-20 |
FI3940124T3 (fi) | 2024-04-03 |
EP3940124B1 (de) | 2024-01-03 |
TWI802930B (zh) | 2023-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6770721B2 (ja) | シリカガラスルツボ、シリカガラスルツボの製造方法およびシリコン単結晶の引き上げ装置 | |
JP5023900B2 (ja) | エピタキシャルシリコンウェーハ | |
TWI404840B (zh) | 矽晶圓及其製造方法 | |
US7718446B2 (en) | Evaluation method for crystal defect in silicon single crystal wafer | |
US7875116B2 (en) | Silicon single crystal producing method, annealed wafer, and method of producing annealed wafer | |
KR20190015478A (ko) | 실리콘 시료의 탄소 농도 평가 방법, 실리콘 웨이퍼 제조 공정의 평가 방법, 실리콘 웨이퍼의 제조 방법, 실리콘 단결정 잉곳의 제조 방법, 실리콘 단결정 잉곳 및, 실리콘 웨이퍼 | |
KR101790716B1 (ko) | 단결정 인상용 실리카 유리 도가니 및 그 제조 방법 | |
US7288791B2 (en) | Epitaxial wafer and method for manufacturing method | |
TWI802930B (zh) | 單晶矽的晶體塊 | |
JP2008091887A (ja) | エピタキシャルシリコンウェーハおよびその製造方法 | |
EP1557883A1 (en) | Soi wafer and method for manufacturing soi wafer | |
JP6204560B2 (ja) | シリコン単結晶の製造方法 | |
KR102559418B1 (ko) | 석영 유리 도가니와 이것을 이용한 실리콘 단결정의 제조 방법 및 석영 유리 도가니의 적외선 투과율 측정 방법과 제조 방법 | |
JP4092993B2 (ja) | 単結晶育成方法 | |
CN113966414B (zh) | 由硅制备半导体晶片的方法 | |
KR100384680B1 (ko) | 반도체 웨이퍼 결함 검출 방법 | |
TW201917238A (zh) | 由單晶矽製成的半導體晶圓 | |
CN113544817B (zh) | 硅外延晶片的制造方法和硅外延晶片 | |
US20210395097A1 (en) | Polysilicon rod and method for manufacturing polysilicon rod | |
JP2023090154A (ja) | シリコンウェーハ表面の結晶欠陥検出方法 | |
CN117074449A (zh) | 单晶硅轻微间隙原子缺陷的检测方法 | |
JP2008169109A (ja) | 単結晶、単結晶ウエーハ及びエピタキシャルウエーハ |