TW202209929A - 電子機器 - Google Patents

電子機器 Download PDF

Info

Publication number
TW202209929A
TW202209929A TW110115848A TW110115848A TW202209929A TW 202209929 A TW202209929 A TW 202209929A TW 110115848 A TW110115848 A TW 110115848A TW 110115848 A TW110115848 A TW 110115848A TW 202209929 A TW202209929 A TW 202209929A
Authority
TW
Taiwan
Prior art keywords
light
substrate
shielding
pad electrode
film
Prior art date
Application number
TW110115848A
Other languages
English (en)
Inventor
鈴木大輔
増田貴志
佐伯慎一郎
岡本晃一
木村基
浜口雄一
伴野紀之
星光成
高山明典
落合聡一
楠真一郎
明戶誠
野田秀樹
佐甲隆
Original Assignee
日商索尼半導體解決方案公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商索尼半導體解決方案公司 filed Critical 日商索尼半導體解決方案公司
Publication of TW202209929A publication Critical patent/TW202209929A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0239—Combinations of electrical or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/42—Arrays of surface emitting lasers
    • H01S5/423—Arrays of surface emitting lasers having a vertical cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0225—Out-coupling of light
    • H01S5/02253—Out-coupling of light using lenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/0234—Up-side down mountings, e.g. Flip-chip, epi-side down mountings or junction down mountings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/068—Stabilisation of laser output parameters
    • H01S5/06804—Stabilisation of laser output parameters by monitoring an external parameter, e.g. temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]

Abstract

本揭示提供一種可降低錯誤動作之可能性之電子機器。本揭示之電子機器具備：第1基板，其具有驅動電路；第2基板，其具有由上述驅動電路驅動之發光部，安裝於上述第1基板之一面側；及遮光部，其設置於上述第1基板，相對於上述發光部所發出之光而將上述驅動電路之至少一部分遮光。

Description

電子機器
本揭示係關於一種電子機器。
作為半導體雷射之一種，已知有VCSEL(Vertical Cavity Surface Emitting Laser：垂直共振腔面射型雷射)等面發光型雷射(例如參照專利文獻1、2)。一般而言，使用面發光雷射之發光裝置中，將複數個發光元件2維陣列狀設置於基板之正面或背面，於其上配置透鏡。自複數個發光元件出射之光通過透鏡向發光裝置之外側照射。 [先前技術文獻] [專利文獻]
專利文獻1：日本專利特表2004-526194號公報 專利文獻2：日本專利特開2020-20680號公報
[發明所欲解決之問題]
專利文獻2之圖7A中，揭示有於形成有作為驅動部之電路之晶片上，覆晶安裝形成有作為發光部之電路之晶片的構成。該構成之器件中，自發光部出射之光之一部分可能由透鏡之表面反射，入射至驅動部。驅動部具有包含pn接合面之元件(例如雙極電晶體)。當光照射至該等元件時，會產生光伏效應，元件之特性變化，而可能導致驅動部錯誤動作。
本揭示係鑑於此種事況而完成者，其目的在於提供一種可降低錯誤動作之可能性之電子機器。 [解決問題之技術手段]
本揭示之一態樣之電子機器具備：第1基板，其具有驅動電路；第2基板，其具有藉由上述驅動電路驅動之發光部，安裝於上述第1基板之一面側；及遮光部，其設置於上述第1基板，相對於上述發光部所發出之光而將上述驅動電路之至少一部分遮光。
藉此，發光部發出之光(例如紅外線)之一部分由透鏡之表面反射，而朝向驅動電路之一部分(例如偏壓電路)之情形時，該紅外線亦由遮光部遮擋。遮光部可抑制於偏壓電路具有之元件(例如雙極電晶體等)之pn接合面產生光伏效應，可抑制因光伏效應而元件之特性發生變化。藉此，遮光部可降低驅動電路錯誤動作之可能性。
本揭示之另一態樣之電子機器具備：第1基板，其具有驅動電路；第2基板，其具有由上述驅動電路驅動之發光部，安裝於上述第1基板之一面側；及周邊遮光部，其對上述發光部發出之光具有遮光性。上述第1基板具有：導線接合墊電極，其設置於上述第1基板之一面側；及保護膜，其設置於上述第1基板之一面側，形成有露出上述導線接合墊電極之表面之開口部。上述周邊遮光部配置於上述導線接合墊電極之周邊。
藉此，發光部發出之光(例如紅外線)之一部分由透鏡之表面反射，而朝向導線接合電極之周邊之情形時，該紅外線亦由周邊遮光部遮擋。藉此，周邊遮光部可抑制光自導線接合電極之周邊侵入第1基板內。藉此，周邊遮光部可降低驅動電路錯誤動作之可能性。
以下，參照圖式說明本揭示之實施形態1。以下說明所參照之圖式之記載中，對相同或類似部分標註相同或類似符號。但，圖式為模式性者，應留意厚度與平面尺寸之關係、各層之厚度比例等與實際者不同。因此，具體之厚度或尺寸應參照以下之說明而判斷。又，當然，圖式相互間亦包含相互尺寸關係或比例不同之部分。
以下說明中之上下等方向之定義僅係說明之方便起見之定義，並非限定本揭示之技術性思想者。例如，當然，若將對象旋轉90°觀察，則上下轉換成左右而讀，若旋轉180°觀察，則上下反轉而讀。
以下之說明中，有使用X軸方向、Y軸方向及Z軸方向之用語來說明方向之情形。例如，X軸方向及Y軸方向係與LDD基板42之上表面42a平行之方向。將X軸方向及Y軸方向稱為水平方向。Z軸方向係與上表面42a垂直交叉之方向。X軸方向、Y軸方向及Z軸方向互相正交。
＜實施形態1＞ 圖1係顯示本揭示之實施形態1之測距裝置100之構成例之方塊圖。如圖1所示，本揭示之實施形態1之測距裝置100(本揭示之「電子機器」之一例)具備發光裝置1、攝像裝置2、及控制裝置3。測距裝置100將自發光裝置1發出之光照射至被攝體，由攝像裝置2接受由被攝體反射之光，拍攝被攝體，使用自攝像裝置2輸出之圖像信號，由控制裝置3測定(算出)與被攝體相隔之距離。發光裝置1作為攝像裝置2拍攝被攝體用之光源發揮功能。
發光裝置1具備發光部11、驅動電路12、電源電路13、及發光側光學系統14。攝像裝置2具備影像感測器21、圖像處理部22、及攝像側光學系統23。控制裝置3具備測距部31。
發光部11發出用以照射至被攝體之雷射光。發光部11具有VCSEL。例如，發光部11具備2維陣列狀配置之複數個發光元件，各發光元件具有VCSEL構造。自該等發光元件出射之光照射至被攝體。發光元件發出之光例如為紅外線。發光部11設置於被稱為LD(Laser Diode：雷射二極體)晶片41之晶片內。
驅動電路12係驅動發光部11之電性電路。電源電路13係用以產生驅動電路12之電源電壓之電性電路。例如，測距裝置100自從電池(未圖示)供給之輸入電壓藉由電源電路13產生電源電壓，將產生之電源電壓供給至驅動電路12，藉由驅動電路12驅動發光部11。電池可設置於測距裝置100之內部，亦可設置於測距裝置100之外部。又，驅動電路12設置於被稱為LDD(Laser Diode Driver：雷射二極體驅動器)基板42之基板內。
發光側光學系統14具備各種光學元件，經由該等光學元件將來自發光部11之光照射至被攝體。同樣地，攝像側光學系統23具備各種光學元件，經由該等光學元件接受來自被攝體之光。
影像感測器21經由攝像側光學系統23接受來自被攝體之光，藉由光電轉換將該光轉換成電性信號。影像感測器21例如為CCD(Charge Coupled Device：電荷耦合器件)感測器或CMOS(Complementary Metal Oxide Semiconductor：互補金屬氧化物半導體)感測器。影像感測器21將上述電子信號藉由A/D(Analog to Digital：類比轉數位)轉換，自類比信號轉換成數位信號，將作為數位信號之圖像信號輸出至圖像處理部22。又，影像感測器21將訊框同步信號輸出至驅動電路12，驅動電路12基於訊框同步信號，使發光部11於與影像感測器21之訊框週期對應之時序發光。
圖像處理部22對自影像感測器21輸出之圖像信號實施各種圖像處理。圖像處理部22具備例如DSP(Digital Signal Processor：數位信號處理器)等圖像處理之處理器。
控制裝置3控制測距裝置100之各種動作，例如控制發光裝置1之發光動作、或攝像裝置2之攝像動作。控制裝置3具備例如CPU(Central Processing Unit：中央處理單元)、ROM(Read Only Memory：唯讀記憶體)、RAM(Random Access Memory：隨機存取記憶體)等。
測距部31基於自影像感測器21輸出且由圖像處理部22實施圖像處理後之圖像信號，測定與被攝體相隔之距離。測距部31採用例如STL(Structured Light：結構光)方式或ToF(Time of Flight：飛行時間)方式作為測距方式。測距部31亦可進而基於上述圖像信號，按照被攝體之每一部分，測定測距裝置100與被攝體之距離，而特定被攝體之3維形狀。
圖2係顯示本揭示之實施形態1之測距裝置100之構造例之剖視圖。如圖2所示，測距裝置100具備上述LD晶片41(本揭示之「第2基板」之一例)及LDD基板42(本揭示之「第1基板」之一例)、安裝基板43、散熱基板44、修正透鏡保持部45、1個以上之修正透鏡46(本揭示之「透鏡」之一例)、及複數個凸塊電極48。另，圖2中，X軸方向與Y軸方向相當於橫向(水平方向)，Z軸方向相當於縱向(垂直方向)。又，Z軸之箭頭方向相當於上方向，該箭頭方向之反向相當於下方向。
如圖2所示，於安裝基板43上介隔散熱基板44配置有LDD基板42。又，於LDD基板42上配置有LD晶片41。例如，於LDD基板42上覆晶安裝有LD晶片41。安裝基板43例如為印刷基板。於安裝基板43，設有圖1所示之影像感測器21與圖像處理部22。散熱基板44例如為AIN(氮化鋁)基板等陶瓷基板。
修正透鏡保持部45以包圍LD晶片41之方式配置於散熱基板44上，於LD晶片41之上方保持有1個以上修正透鏡46。該等修正透鏡46包含於上述發光側光學系統14中(參照圖1)中。修正透鏡46隔著LD晶片41配置於與LDD基板42對向之位置。自LD晶片41內之發光部11(參照圖1)發出之光入射至該等修正透鏡46被修正後，照射至被攝體(參照圖1)。圖2係顯示保持於修正透鏡保持部45之2個修正透鏡46，作為實施形態1之一例。
複數個凸塊電極48設置於LDD基板42之上表面及LD晶片41之下表面之至少一者，將LDD基板42與LD晶片41電性連接。凸塊電極48例如以金(Au)、鎳(Ni)或鋁(Al)等任意金屬材料構成。
又，於LDD基板42，設有遮光膜50(本揭示之「遮光部」之一例)，其將驅動電路12之至少一部分遮光免受設置於LD晶片41之發光部11發出之光照射。遮光膜50可設置於LDD基板42之上表面42a，亦可設置於LDD基板42之內部。
本揭示之實施形態1中，將於LDD基板42上覆晶安裝包含VCSEL之LD晶片41之構造體稱為VCSEL安裝體40。
圖3係顯示本揭示之實施形態1之驅動電路12之構成例之方塊圖。如圖3所示，驅動電路12具備驅動發光部11(參照圖1)之驅動器電路60、偏壓電路61、CLK(Clock：時脈)電路62、及溫度資訊產生部63。偏壓電路61自從電源電路13供給之電源電壓產生基準電流，將產生之基準電流供給至驅動器電路60。CLK電路62產生用以控制發光部11之發光時序之時脈信號，將產生之時脈信號供給至驅動器電路60。溫度資訊產生部63測定LDD基板42之溫度，產生包含溫度資訊之信號，將產生之信號供給至驅動器電路60。如圖2所示，由於將LD晶片41覆晶安裝於LDD基板42上，故LDD基板42之溫度與LD晶片41之溫度存在關聯。
驅動器電路60基於供給之時脈信號，控制發光部11之發光時序。又，驅動器電路60基於自溫度資訊產生部63供給之信號，修正施加於發光部11之電流值。藉此，驅動器電路60可抑制因溫度引起之發光部11發出之光強度之變動。
(具體例) 接著，針對於LDD基板42上覆晶安裝LD晶片41之VCSEL安裝體40之構造更具體地進行說明。
圖4係顯示本揭示之實施形態1之VCSEL安裝體40之構造例之剖視圖。如圖4所示，VCSEL安裝體40具備LDD基板42、LD晶片41、及將LDD基板42與LD晶片41電性連接之凸塊電極48。LDD基板42具有上表面42a(本揭示之「一面」之一例)與下表面42b，於上表面42a之側經由凸塊電極48覆晶安裝有LD晶片41。
LDD基板42具有例如以Si構成之基板本體421。LDD基板42之上表面42a為基板本體421之上表面，LDD基板42之下表面42b為基板本體421之下表面。於基板本體421，設有驅動器電路60、偏壓電路61、CLK電路62(參照圖3)、及溫度資訊產生部63(參照圖3)。例如，驅動器電路60與偏壓電路61設置於基板本體421之下表面42b側。驅動器電路60與偏壓電路61經由未圖示之配線層(或後述之配線層71至73之至少一部分)互相電性連接。
偏壓電路61具有井層611、設置於井層611之npn型雙極電晶體612、及設置於井層611之pnp型雙極電晶體613。
又，於基板本體421，設有遮光膜50、焊墊電極70、及複數個配線層71至73。例如，遮光膜50與焊墊電極70設置於基板本體421之上表面42a。配線層71至73設置於基板本體421之內部。焊墊電極70位於驅動器電路60之上方，於驅動器電路60與焊墊電極70間設有複數個配線層71至73。驅動器電路60與焊墊電極70經由複數個配線層71至73、及將配線層71至73間於上下方向(Z軸方向)連接之貫通電極(未圖示)而互相電性連接。
遮光膜50以例如鋁(Al)或銅(Cu)等對紅外線具有遮光性之金屬構成。遮光膜50自基板本體421之上表面42a側覆蓋偏壓電路61之全域。遮光膜50可如圖4所示，設置於與焊墊電極70同一層，亦可設置於與焊墊電極70不同之層。將遮光膜50設置於與焊墊電極70同一層之情形時，遮光膜50與焊墊電極70亦可以同一步驟同時形成。
於焊墊電極70上設有凸塊電極48。驅動器電路60經由複數個配線層71至73、焊墊電極70、凸塊電極48，與LD晶片41電性連接。於LD晶片41之上方，配置有修正透鏡46(參照圖2)。
(實施形態1之效果) 如上說明，本揭示之實施形態1之測距裝置100具備：具有驅動電路12之LDD基板42、具有由驅動電路12驅動之發光部11之LD晶片41、及遮光膜50。LD晶片41覆晶安裝於LDD基板42之上表面42a側。遮光膜50設置於LDD基板42，將驅動電路12之至少一部分(例如偏壓電路61)遮光免受發光部10發出之光(例如紅外線)照射。
藉此，發光部10發出之紅外線之一部分由修正透鏡46之表面反射，而朝向偏壓電路61之情形時，該紅外線亦由遮光膜50遮擋。於LDD基板42之上表面42a覆晶安裝LD晶片41，且偏壓電路61之上方未由鑄模樹脂等密封之狀態(即裸露狀態)下，亦由遮光膜50阻擋紅外線向偏壓電路61入射。遮光膜50可抑制偏壓電路61所具有之雙極電晶體612、613等元件之pn接合面處產生光伏效應，可抑制因光伏效應而元件之特性發生變化。藉此，遮光膜50可降低驅動電路12錯誤動作之可能性。
驅動電路12中，尤其以偏壓電路61對光之感度較高，且面積亦較大。因此，本揭示之實施形態1中，尤其較佳為將偏壓電路61遮光。如上所述，偏壓電路61乃產生基準電流，但當紅外線照射於偏壓電路61時，會因光伏效應使得雙極電晶體612、613等元件之特性發生變化，從而基準電流發生變動。若基準電流之變動較大，則驅動電路12易錯誤動作。藉由將偏壓電路61遮光，可抑制基準電流之變動，可降低驅動電路12錯誤動作之可能性。
(變化例1) 上述實施形態1中，顯示如下態樣：於LDD基板42之厚度方向(例如Z軸方向)上，於與偏壓電路61重疊之區域配置遮光膜50，於其以外之區域不配置偏壓電路61。但，本揭示之實施形態1並非限定於此。本揭示之實施形態1中，於Z軸方向上，可於與驅動器電路60(參照圖3)重疊之區域配置遮光膜50，又可於與CLK電路62(參照圖3)重疊之區域配置遮光膜50，亦可於與溫度資訊產生部63(參照圖3)重疊之區域配置遮光膜50。藉此，遮光膜50可阻擋紅外線向驅動器電路60、CLK電路62、溫度資訊產生部63入射。
驅動器電路60、CLK電路62及溫度資訊產生部63皆具有雙極電晶體或MOS電晶體等包含pn接合面之元件，但藉由遮光膜50阻擋紅外線之入射，而可抑制於pn接合面產生光伏效應。藉此，遮光膜50可抑制於驅動器電路60、CLK電路62及溫度資訊產生部63之任一者，因光伏效應而元件之特性發生變化，可降低驅動電路12錯誤動作之可能性。
LDD基板42之上表面42a中，遮光膜50之被覆率宜高為佳。例如，LDD基板42之上表面42a中，除安裝LD晶片41之區域外，遮光膜50之每單位面積之被覆率較佳為50%以上，更佳為65%以上，進而佳為80%以上。遮光膜50亦可以被覆LDD基板42之上表面42a中除安裝LD晶片41之區域外之全體之方式(即，以每單位面積之被覆率為100%之方式)設置。以下之圖5顯示除安裝LD晶片41之區域外，每單位面積之被覆率為100%之例。
圖5係顯示本揭示之實施形態1之變化例1之VCSEL安裝體40A之構成例之剖視圖。如圖5所示，變化例1之VCSEL安裝體40A中，遮光膜50以覆蓋LDD基板42之上表面42a中除安裝LD晶片41之區域外之全體之方式設置。此種構成中，遮光膜50不僅可阻擋紅外線向偏壓電路61入射，亦可阻擋其向驅動器電路60、CLK電路62、溫度資訊產生部63入射。藉此，遮光膜50可進而抑制設置於LDD基板42之各元件之特性因光伏效應而發生變化，可進而降低驅動電路12錯誤動作之可能性。
(變化例2) 本揭示之實施形態1中，除遮光膜50外，配線層71至73之一部分亦可作為遮光部發揮功能。作為遮光部發揮功能之配線層以例如鋁(Al)或銅(Cu)等對紅外線具有遮光性之金屬構成。
圖6係顯示本揭示之實施形態1之變化例2之VCSEL安裝體40B之構成例之剖視圖。如圖6所示，變化例2之VCSEL安裝體40B中，例如配線層71之一部分延設至偏壓電路61之上方。偏壓電路61具有於LDD基板42之厚度方向(例如Z軸方向)上與遮光膜50重疊之第1區域R1、及於Z軸方向上不與遮光膜50重疊之第2區域R2。配線層71覆蓋第2區域R2之至少一部分。配線層71以例如鋁(Al)或銅(Cu)等對紅外線具有遮光性之金屬構成。
根據變化例2之VCSEL安裝體40B，遮光膜50與配線層71在水平方向之位置互相偏離。藉由存在此種位置關係之遮光膜50與配線層71，阻擋紅外線向偏壓電路61入射。因此，與上述實施形態1同樣，可抑制因光伏效應而元件之特性發生變化，可降低驅動電路12錯誤動作之可能性。
(變化例3) 本揭示之實施形態1中，偏壓電路61較佳配置於離開LDD基板42外周之側面42c之位置。圖7係顯示本揭示之實施形態1之變化例3之VCSEL安裝體40C之構成例之剖視圖。如圖7所示，變化例3之VCSEL安裝體40C中，偏壓電路61配置於充分離開LDD基板42外周之側面42c之位置。例如，LDD基板外周之側面42c至偏壓電路61之距離d為500 μm以上。
由修正透鏡46之表面反射之光之一部分可能由修正透鏡保持部45(參照圖2)內側之側面等再反射，而入射至LDD基板42外周之側面42c。但，VCSEL安裝體40C中，由於偏壓電路61配置於充分離開LDD基板42外周之側面42c之位置，故可降低自該側面42c入射之光到達偏壓電路61之可能性。藉此，可進而抑制偏壓電路61之特性因光伏效應而發生變化。
(變化例4A、4B) 本揭示之實施形態1中，亦可於LDD基板42外周之側面42c與驅動電路12(參照圖1)間，設置以遮光性材料構成之貫通層。
圖8A係顯示本揭示之實施形態1之變化例4A之VCSEL安裝體40D之構成例之剖視圖。如圖8A所示，變化例4A之VCSEL安裝體40D中，LDD基板42具有於LDD基板42之厚度方向(例如Z軸方向)，貫通LDD基板42之貫通層51。貫通層51以例如鋁(Al)或銅(Cu)等對紅外線具有遮光性之金屬構成。貫通層51設置於LDD基板42外周之側面42c與偏壓電路61間，例如沿外周之側面42c環狀設置。
如上所述，由修正透鏡46之表面反射之光之一部分可能由修正透鏡保持部45(參照圖2)內側之側面等再反射，而入射至LDD基板42外周之側面42c。但，VCSEL安裝體40D中，由於偏壓電路61由沿外周之側面42c設置之貫通層51遮光，故可降低自側面42c入射之光到達偏壓電路61之可能性。藉此，可進而抑制偏壓電路61之特性因光伏效應而發生變化。
圖8B係顯示本揭示之實施形態1之變化例4B之VCSEL安裝體40E之構成例之剖視圖。如圖8B所示，貫通層51亦可設置複數個而非1個。例如，貫通層51亦可沿外周之側面42c設置2層或3層以上。此種構成中，可進而降低自側面42c入射之光到達偏壓電路61之可能性。
(變化例5A、5B) 上述實施形態1中，已說明遮光膜50以鋁(Al)或銅(Cu)等金屬構成。然而，本揭示之實施形態1並非限定於此。遮光膜50亦可以例如樹脂構成。
圖9A係顯示本揭示之實施形態1之變化例5A之VCSEL安裝體40F之構成例之剖視圖。如圖9A所示，變化例5A之VCSEL安裝體40F具備遮光膜52而取代以金屬構成之遮光膜50。遮光膜52以對紅外線具有遮光性之樹脂構成。此種構成中，遮光膜52亦可阻擋紅外線向偏壓電路61入射，可抑制因光伏效應而元件之特性發生變化。藉此，遮光膜52可降低驅動電路12錯誤動作之可能性。
又，本揭示之實施形態1中，如圖9A所示，LDD基板42與LD晶片41間之間隙亦可由絕緣性樹脂53填充。樹脂53亦可稱為底部填充材。藉由樹脂53，可提高LDD基板42與LD晶片41間之連接可靠性。作為樹脂53，可使用例如環氧樹脂。
變化例5A之VCSEL安裝體40F中，上述樹脂53與遮光膜52亦可具有相同組成。又，上述樹脂53與遮光膜52亦可為以同一步驟同時形成之層。藉此，製造VCSEL安裝體40F時，可削減步驟數，可降低製造成本。
圖9B係顯示本揭示之實施形態1之變化例5B之VCSEL安裝體40G之構成例之剖視圖。如圖9B所示，遮光膜52亦可設置於LDD基板42之上表面42a中除安裝LD晶片41之區域外之全體。若為此種構成，遮光膜52不僅可阻擋紅外線向偏壓電路61入射，亦可阻擋其向CLK電路62或溫度資訊產生部63入射，故可進而降低驅動電路12錯誤動作之可能性。
＜實施形態2＞ 本揭示之實施形態中，LDD基板42亦可具備連接金屬等導線之導線接合墊電極(以下為WB焊墊電極)。於WB焊墊電極上，設置使WB焊墊電極之表面露出之開口部，通過該開口部於WB焊墊電極之表面連接導線。本揭示之實施形態中，遮光膜50不僅覆蓋驅動電路12之上方，亦覆蓋導線接合墊電極之周邊。
圖10係顯示本揭示之實施形態2之VCSEL安裝體140之構造例之俯視圖。如圖10所示，實施形態2之VCSEL安裝體140與圖4所示之VCSEL安裝體40同樣，為於LDD基板42上覆晶安裝包含VCSEL之LD晶片41之構造體。例如，於圖1所示之測距裝置100中，VCSEL安裝體140取代VCSEL安裝體40，介隔散熱基板44配置於安裝基板43上。
如圖10所示，LDD基板42具備：設置於LDD基板42之上表面42a側之複數個WB焊墊電極110(本揭示之「導線接合墊電極」之一例)、及設置於LDD基板42之上表面42a側之保護膜120。WB焊墊電極110係用以連接未圖示之金線等導線之焊墊電極。複數個WB焊墊電極110於自LDD基板42之上表面42a之法線方向(例如Z軸方向)俯視時，設置於LDD基板42之外周部，以沿LDD基板42之外周描繪矩形框之方式以恆定間隔配置。
圖11係將圖10所示之WB焊墊電極110及其周邊部放大顯示之俯視圖。圖12係顯示本揭示之實施形態2之VCSEL安裝體40之構成例之剖視圖。圖12顯示將圖10及圖11所示之俯視圖以A-A’線切斷之剖面。另，將圖11所示之俯視圖以B-B’線切斷之剖面具有與將圖11所示之俯視圖以A-A’線切斷之剖面相同之構成。
如圖11及圖12所示，於保護膜120，設有露出WB焊墊電極110之表面之開口部H120。如圖11所示，自Z軸方向俯視時，開口部H120位於WB焊墊電極110之內側，開口部H120之底面成為WB焊墊電極110之表面。
如圖11及圖12所示，於保護膜120上設有遮光膜50。於遮光膜50亦設有開口部H50。設置於遮光膜50之開口部H50位於WB焊墊電極110之上方，與設置於保護膜120之開口部H120連通。
WB焊墊電極110以例如鋁(Al)或包含Al之Al合金構成。保護膜120包含例如氧化矽膜(SiO2 膜)121、及設置於SiO2 膜121上之氮化矽膜(SiN)122而構成。遮光膜50包含例如鈦(Ti)及設置於Ti上之金(Au)而構成。
如圖12所示，於WB焊墊電極110之下方，設有介隔層間絕緣膜130於Z軸方向積層之複數層(例如7層)配線M1至M7。例如，配線M6、M7為電源線。配線M1至M5為信號線。位於WB焊墊電極110之下方之配線M1至M7亦可為其等之至少一部分未電性連接於電晶體等元件之虛設配線。
實施形態2之VCSEL安裝體140中，不僅驅動電路12之上方，WB焊墊電極110之周邊亦由遮光膜50覆蓋。於發光部發出之光(例如紅外線)之一部分由透鏡之表面反射，而朝向WB焊墊電極110之周邊之情形時，該光(干擾光)亦由遮光膜50遮擋。藉此，遮光膜50可抑制光自WB焊墊電極110之周邊侵入LDD基板42內，可進而降低驅動電路12錯誤動作之可能性。
實施形態2中，遮光膜50中配置於WB焊墊電極110周邊之部位為本揭示之「周邊遮光部」之一例。
＜實施形態3＞ 如實施形態2所說明，於WB焊墊電極110上，設置使WB焊墊電極110之表面露出之開口部H120，通過該開口部H120將導線連接於WB焊墊電極110之表面。由於該開口部H120之側面自遮光膜50露出，故可能成為光侵入LDD基板42內之入口。為降低該可能性，本揭示之實施形態中，亦可由周邊遮光部覆蓋開口部H120之側面。作為此種態樣，說明實施形態3之構成例1至3。
(構成例1) 圖13係顯示本揭示之實施形態3之VCSEL安裝體140A之構成例(構成例1)之剖視圖。如圖13所示，VCSEL安裝體140A中，於開口部H120之周邊塗佈遮光用樹脂210(本揭示之「周邊遮光部」之一例)。
遮光用樹脂210為絕緣性樹脂。又，遮光用樹脂210對發光部11發出之光具有遮光性。例如，遮光用樹脂210為深色或黑色之絕緣性樹脂，對發光部11發出之紅外線具有遮光性。遮光用樹脂210亦可為被稱為黑矩陣之樹脂。
如圖13所示，遮光用樹脂210連續覆蓋遮光膜50上、設置於遮光膜50之開口部H50之側面s2、自遮光膜50下露出之保護膜120上、設置於保護膜120之開口部H120之側面s1、及位於開口部H120之側面s1附近之WB焊墊電極110上。
作為光(干擾光)自開口部H120侵入LDD基板42之入口，列舉WB焊墊電極110與保護膜120之界面端、及開口部H120之側面s1。又，作為干擾光自開口部H50侵入LDD基板42內之入口，列舉保護膜120與遮光膜50之界面端。遮光用樹脂210覆蓋堵塞該等侵入口。
實施形態3之構成例1之VCSEL安裝體140A中，遮光用樹脂210覆蓋開口部H120、H50之側面s1、s2。藉此，遮光用樹脂210可防止干擾光自開口部H120、H50侵入LDD基板42內，可將驅動電路12之至少一部分(例如偏壓電路61)遮光免受該干擾光照射。藉此，遮光用樹脂210可進而降低驅動電路12錯誤動作之可能性。
較佳為遮光用樹脂210覆蓋開口部H120之整個側面s1。藉此，遮光用樹脂210容易遮蔽存在於開口部H120之側面s1等之干擾光之侵入口。
另，實施形態3之構成例1並非限定於上述者。遮光用樹脂210亦可配置成覆蓋開口部H120之側面s1之一部分而非側面s1之全部。例如，遮光用樹脂210亦可以覆蓋開口部H120之側面s1中靠近驅動電路12側之側面，不覆蓋遠離驅動電路12側之側面之方式塗佈。該情形時，與未由遮光用樹脂210覆蓋靠近驅動電路12側之側面之情形相比，有可抑制干擾光侵入驅動電路12之可能性。
(構成例2) 圖14係顯示本揭示之實施形態3之VCSEL安裝體140B之構成例(構成例2)之剖視圖。圖14所示之VCSEL安裝體140B中，WB焊墊電極110於開口部H120之內側具有增加厚度之厚膜部111(本揭示之「周邊遮光部」之一例)。例如，WB焊墊電極110具有位於開口部H120之內側之厚膜部111、及位於開口部H120之外側之其他部位112。厚膜部111與其他部位112以相同材料構成，並一體形成。VCSEL安裝體140B中，WB焊墊電極110之厚膜部111覆蓋堵塞成為干擾光之侵入口之開口部H120之側面s1、及WB焊墊電極110與保護膜120之界面端。
藉此，WB焊墊電極110之厚膜部111可防止干擾光自開口部H120侵入LDD基板42內，可將驅動電路12之至少一部分(例如偏壓電路61)遮光免受該干擾光照射。藉此，厚膜部111可進而降低驅動電路12錯誤動作之可能性。
較佳為厚膜部111覆蓋開口部H120之整個側面s1。藉此，厚膜部111容易遮蔽存在於開口部H120之側面s1等之干擾光之侵入口。
另，實施形態3之構成例2並非限定於上述者。厚膜部111亦可配置成覆蓋開口部H120之側面s1之一部分而非側面s1之全部。例如，厚膜部111亦可以覆蓋開口部H120之側面s1中靠近驅動電路12側之側面，不覆蓋遠離驅動電路12側之側面之方式形成。該情形時，與未由厚膜部111覆蓋靠近驅動電路12側之側面之情形相比，有可抑制干擾光侵入驅動電路12之可能性。
(構成例3) 圖15係顯示本揭示之實施形態3之VCSEL安裝體140C之構成例(構成例3)之剖視圖。圖15所示之VCSEL安裝體140C具備：側壁211，其配置於設置在保護膜120之開口部H120之側面s1；及側壁212，其配置於設置在遮光膜50之開口部H50之側面s2。側壁211、212分別為本揭示之「周邊遮光部」之一例。
側壁211、212以絕緣性樹脂構成。又，側壁211、212對發光部11發出之光具有遮光性。例如，側壁211、212以深色或黑色之樹脂構成，對發光部11發出之紅外線具有遮光性。構成側壁211、212之樹脂亦可以被稱為黑矩陣之樹脂構成。
側壁211、212藉由以下而形成：例如於形成有開口部H120、H50之LDD基板42之上表面42a塗佈絕緣性且深色或黑色之樹脂，將塗佈之樹脂進行蝕刻。
VCSEL安裝體140C中，由側壁211覆蓋堵塞成為干擾光之侵入口之開口部H120之側面s1、及WB焊墊電極110與保護膜120之界面端。同樣地，VCSEL安裝體140C中，由側壁212覆蓋堵塞成為干擾光之侵入口之保護膜120與遮光膜50之界面端。藉此，側壁211、212可防止干擾光自開口部H120、H50侵入LDD基板42內，可將驅動電路12之至少一部分(例如偏壓電路61)遮光免受該干擾光照射。藉此，側壁211、212可進而降低驅動電路12錯誤動作之可能性。
較佳為側壁211覆蓋開口部H120之整個側面s1。藉此，側壁211容易遮蔽存在於開口部H120之側面s1等之干擾光之侵入口。同樣地，較佳為側壁212覆蓋開口部H50之整個側面s2。藉此，側壁211容易遮蔽存在於開口部H50之側面s2附近之干擾光之侵入口。
另，實施形態3之構成例3並非限定於上述者。例如，亦可僅設置側壁211、212之任一者。
又，側壁211亦可配置成覆蓋開口部H120之側面s1之一部分而非側面s1之全部。例如，側壁211亦可以覆蓋開口部H120之側面s1中靠近驅動電路12側之側面，不覆蓋遠離驅動電路12側之側面之方式形成。該情形時，與未由側壁211覆蓋靠近驅動電路12側之側面之情形相比，有可抑制干擾光侵入驅動電路12之可能性。
同樣地，側壁212亦可配置成覆蓋開口部H50之側面s2之一部分而非側面s2之全部。該情形時，側壁212亦可形成為覆蓋開口部H50之側面s2中靠近驅動電路12側之側面，不覆蓋遠離驅動電路12側之側面。該情形時，與未由側壁212覆蓋靠近驅動電路12側之側面之情形相比，有可抑制干擾光侵入驅動電路12之可能性。
＜實施形態4＞ 本揭示之實施形態中，周邊遮光部亦可配置為遮蔽自開口部H120等侵入之干擾光之傳播路徑。作為此種態樣，顯示實施形態4之構成例1至4。
(構成例1) 圖16係顯示本揭示之實施形態4之VCSEL安裝體140D之構成例(構成例1)之剖視圖。圖17係將圖16所示之WB焊墊電極110及其周邊部放大顯示之俯視圖。圖16所示之剖面顯示將圖17所示之俯視圖以A-A’線切斷之剖面。另，將圖17所示之俯視圖以B-B’線切斷之剖面，具有與將圖17所示之俯視圖以A-A’線切斷之剖面相同之構成。
如圖16所示，自開口部H120侵入之干擾光之至少一部分於WB焊墊電極110與保護膜120之界面、或構成保護膜120之SiO2 膜121之膜中傳播。VCSEL安裝體140D中，將不透明構件221(本揭示之「周邊遮光部」之一例)配置於WB焊墊電極110與保護膜120之間，封堵干擾光之傳播路徑。不透明構件221吸收於傳播路徑中傳播而來之干擾光，使其衰減。
不透明構件221例如以氮化鈦(TiN)構成。TiN藉由以CVD(Chemical Vapor Deposition：化學氣相沈積)或濺鍍等半導體製程成膜，且使用光微影技術予以圖案化而形成。
較佳為不透明構件221與SiN膜122接觸。藉此，不透明構件221可於WB焊墊電極110上將SiO2 膜121分斷，可吸收於SiO2 膜121中傳播之干擾光，使之衰減。例如，於WB焊墊電極110上形成不透明構件221後，於LDD基板42上成膜SiO2 膜121，對SiO2 膜121之表面實施CMP(Chemical Mechanical Polishing：化學機械研磨)處理，使不透明構件221之表面露出，其後使SiN膜122成膜，藉此可使不透明構件221與SiN膜122接觸。
實施形態4之VCSEL安裝體140D中，藉由不透明構件221遮蔽干擾光之傳播路徑，可將驅動電路12之至少一部分(例如偏壓電路61)遮光免受干擾光照射。藉此，不透明構件221可進而降低驅動電路12錯誤動作之可能性。 又，如圖17所示，較佳為不透明構件221以自Z軸方向俯視時，自外側包圍開口部H120之方式連續設置。藉此，不透明構件221容易遮蔽干擾光之傳播路徑。
另，實施形態4之構成例1並非限定於上述者。不透明構件221亦可以自軸向剖視時，自外側包圍開口部H120之方式間斷地設置。又，不透明構件221亦可不包圍開口部H120。
圖18係顯示不透明構件221之配置之變化例之俯視圖。如圖18所示，不透明構件221亦可於自Z軸方向俯視時，分別配置於由複數個WB焊墊電極110排列構成之矩形框之內側及外側。即使為此種構成，不透明構件221亦可遮蔽干擾光之傳播路徑。
另，實施形態4之構成例1不限定於上述者。不透明構件221亦可於自Z軸方向俯視時，僅配置於由複數個WB焊墊電極110排列構成之矩形框之內側及外側之一者。例如，不透明構件221亦可僅配置於靠近驅動電路12之側，即矩形框之內側。該情形與將不透明構件221僅配置於矩形框之外側之情相比，有可抑制干擾光傳播至驅動電路12之可能性。
(構成例2) 圖19係顯示本揭示之實施形態4之VCSEL安裝體140E之構成例(構成例2)之剖視圖。圖19所示之VCSEL安裝體140E中，將抗反射膜222(本揭示之「周邊遮光部」之一例)設置於WB焊墊電極110與保護膜120間，堵塞干擾光之傳播路徑。抗反射膜222吸收於WB焊墊電極110與SiN膜122間一面反射一面傳播之干擾光，使之衰減，而抑制干擾光之傳播。
抗反射膜222例如以光阻劑構成。抗反射膜222藉由以CVD或濺鍍等半導體製造程序成膜，使用光微影技術圖案化而形成。
實施形態4之構成例2之VCSEL安裝體140E中，藉由抗反射膜222遮蔽干擾光之傳播路徑，而可將驅動電路12之至少一部分(例如偏壓電路61)遮光免受干擾光照射。藉此，抗反射膜222可進而降低驅動電路12錯誤動作之可能性。
又，較佳為抗反射膜222如圖17所示之不透明構件221般，以自Z軸方向俯視時，自外側包圍開口部H120之方式連續設置。藉此，抗反射膜222容易遮蔽干擾光之傳播路徑。
另，實施形態4之構成例1並非限定於上述者。抗反射膜222亦可以自軸向剖視時，自外側包圍開口部H120之方式間斷地設置。又，抗反射膜222亦可不包圍開口部H120。
又，圖18所示之變化例亦可應用於實施形態4之構成例2。圖18中，亦可將不透明構件221替換為抗反射膜222。亦可於自Z軸方向俯視時，抗反射膜222配置於由複數個WB焊墊電極110構成之矩形框之內側及外側之至少一者。該情形時，抗反射膜222亦可遮蔽干擾光之傳播路徑。
(構成例3) 圖20係顯示本揭示之實施形態4之VCSEL安裝體140F之構成例(構成例3)之剖視圖。圖20右側之圖之右端為LDD基板42之外周端。圖20左側之圖係將設置於LDD基板42之遮光用虛設配線層DML(本揭示之「周邊遮光部」之一例)放大顯示之剖視圖。
如圖20所示，於WB焊墊電極110與LDD基板42之外周端42E間，為防止水分或雜質侵入等而存在保護環GR。保護環GR以配線M1至M7、或形成於與WB焊墊電極110同一層之金屬層構成。構成保護環GR之金屬層為未電性連接於電晶體等元件之虛設配線或虛設電極。
干擾光於WB焊墊電極110與保護膜120之界面、或構成保護膜120之SiO2 膜121之膜中傳播之情形時，該干擾光之至少一部分可能會通過WB焊墊電極110周圍，進而於LDD基板42內傳播。考慮到該可能性，而於VCSEL安裝體140F中，於WB焊墊電極110及其正下方區域之外周配置有遮光用虛設配線層DML。例如，虛設配線層DML配置於WB焊墊電極110及其正下方區域與保護環GR間。虛設配線層DML可配置於WB焊墊電極110及其正下方區域之整個外周，亦可配置於WB焊墊電極110之外周之一部分。
又，遮光用虛設配線層DML為了將干擾光遮光，複數個虛設配線互相積疊而配置。例如，圖20左側之圖中，虛設配線DM7與虛設配線DM6為形成於與電源用配線M7、M6(參照圖12)同一層之金屬配線層。虛設配線DM5、DM4為形成於與信號用配線M5、M4(參照圖12)同一層之金屬配線層。虛設配線DM7、DM6、DM5、DM4不與電晶體等元件電性連接。
Z軸方向上，以虛設配線DM6(本揭示之「第n層虛設配線」之一例)與虛設配線DM7(本揭示之「第n+m層虛設配線」之一例)之配線間空間sp7重疊之方式，虛設配線DM7與虛設配線DM6互相積疊。藉此，干擾光透過虛設配線DM7之配線間空間sp7之情形時，透過配線間空間sp7之光亦由位於其前端之虛設配線DM6反射而衰減。
同樣地，以虛設配線DM4(本揭示之「第n層虛設配線」之一例)與虛設配線DM5(本揭示之「第n+m層虛設配線」之一例)之配線間空間sp5重疊之方式，虛設配線DM5與虛設配線DM4互相積疊。藉此，干擾光透過虛設配線DM5之配線間空間sp5之情形時，透過配線間空間sp5之光亦由位於其前端之虛設配線DM4反射而衰減。
藉此，虛設配線層DML可遮蔽干擾光之傳播路徑。虛設配線層DML可抑制干擾光之傳播，可將驅動電路12之至少一部分(例如偏壓電路61)遮光免受干擾光照射。藉此，虛設配線層DML可進而降低驅動電路12錯誤動作之可能性。
另，積疊之虛設配線較佳如上所述，如虛設配線DM7與虛設配線DM6、或虛設配線DM5與虛設配線DM4般，為於LDD基板42之厚度方向上相鄰之配線彼此。即，上述n+m層之m較佳為1。藉此，可將透過配線間空間之干擾光之衍射抑制為較小，可更有效抑制干擾光之傳播。
又，圖18所示之變化例亦可應用於實施形態4之構成例3。圖18中，亦可將不透明構件221替換為虛設配線層DML。亦可於自Z軸方向俯視時，虛設配線層DML配置於由複數個WB焊墊電極110構成之矩形框之內側及外側之至少一者。該情形時，虛設配線層DML亦可遮蔽干擾光之傳播路徑。
(構成例4) 圖21係顯示本揭示之實施形態4之VCSEL安裝體140G之構成例(構成例4)之剖視圖。如圖21所示，VCSEL安裝體140F中，於WB焊墊電極110及其正下方區域之外周，配置有遮光用溝槽隔離230(本揭示之「周邊遮光部」之一例)。
溝槽隔離230具有設置於層間絕緣膜130之溝槽231、及設置於溝槽231內之埋設材232。埋設材232以例如多晶矽、金屬、低介電常數材料(low-K材)等可吸收或反射干擾光之材料構成。
藉此，溝槽隔離230可遮蔽干擾光之傳播路徑，可抑制干擾光之傳播。由於溝槽隔離230可將驅動電路12之至少一部分(例如偏壓電路61)遮光免受干擾光照射，故可進而降低驅動電路12錯誤動作之可能性。
(其它實施形態) 如上所述，雖已藉由實施形態及變化例記載本揭示，但呈現該揭示之一部分之論述及圖式不應理解為限定本揭示者。本領域技術人員可自該揭示明瞭各種代替實施形態、實施例及運用技術。例如，發光部11發出之光不限定於紅外線。發光部11發出之光亦可為可見光線，又可為紫外線。又，本揭示之遮光部亦可具有遮光膜50與貫通層51之兩者。如此，本技術當然包含此處未記載之各種實施形態等。於不脫離上述實施形態及變化例之主旨之範圍內，可進行構成要件之各種省略、置換及變更中之至少一者。又，本說明書所記載之效果僅為例示而非限定者，又，亦可有其它效果。
另，本揭示亦可採取如下之構成。 (1) 一種電子機器，其具備： 第1基板，其具有驅動電路； 第2基板，其具有由上述驅動電路驅動之發光部，安裝於上述第1基板之一面側；及 遮光部，其設置於上述第1基板，相對於上述發光部所發出之光而將上述驅動電路之至少一部分遮光。 (2) 如上述技術方案(1)之電子機器，其中上述驅動電路具有對上述發光部施加電流的偏壓電路， 上述遮光部將上述偏壓電路相對於上述光而遮光。 (3) 如上述技術方案(1)或(2)之電子機器，其中 上述遮光部具有遮光膜，該遮光膜以對上述光具有遮光性之材料構成，設置於上述第1基板之一面， 上述遮光膜覆蓋上述驅動電路之至少一部分。 (4) 如上述技術方案(3)之電子機器，其中上述遮光膜以覆蓋上述第1基板之一面中除了安裝上述第2基板之區域外之全體之方式設置。 (5) 如上述技術方案(3)之電子機器，其中上述第1基板具有： 配線層，其於上述第1基板之厚度方向上，設置於與上述遮光膜不同之層，以對上述光具有遮光性之材料構成， 上述驅動電路具有： 第1區域，其於上述第1基板之厚度方向上與上述遮光膜重疊；及 第2區域，其於上述第1基板之厚度方向上不與上述遮光膜重疊； 上述配線層覆蓋上述第2區域之至少一部分。 (6) 如上述技術方案(1)至(5)中任一項之電子機器，其中上述第1基板外周之側面至上述驅動電路之距離為500 μm以上。 (7) 如上述技術方案(1)至(6)中任一項之電子機器，其中上述遮光部進而具有： 貫通層，其以對上述光具有遮光性之材料構成，於上述第1基板之厚度方向上貫通上述第1基板。 (8) 如上述技術方案(7)之電子機器，其中上述貫通層沿上述第1基板之外周環狀設置。 (9) 如上述技術方案(1)至(8)中任一項之電子機器，其中上述發光部具有VCSEL。 (10) 如上述技術方案(1)至(9)中任一項之電子機器，其中上述光為紅外線。 (11) 如上述技術方案(1)至(10)中任一項之電子機器，其進而具備透鏡，該透鏡配置於隔著上述第2基板與上述第1基板對向之位置，且入射上述光。 (12) 如上述技術方案(1)至(11)中任一項之電子機器，其中上述第1基板具有： 導線接合墊電極，其設置於上述第1基板之一面側；及 保護膜，其設置於上述第1基板之一面側，形成有露出上述導線接合墊電極之表面之開口部； 上述遮光部具有： 周邊遮光部，其對上述光具有遮光性，配置於上述導線接合墊電極之周邊。 (13) 如上述技術方案(12)之電子機器，其中上述周邊遮光部覆蓋上述開口部之側面。 (14) 如上述技術方案(12)之電子機器，其中上述周邊遮光部配置於上述導線接合墊電極與上述保護膜之間。 (15) 如上述技術方案(12)之電子機器，其中上述周邊遮光部配置於上述導線接合墊電極之外周。 (16) 如上述技術方案(15)之電子機器，其中上述周邊遮光部包含： 虛設配線層，其介隔絕緣膜於上述第1基板之厚度方向上積層有複數個配線， 以上述虛設配線層所含之第n層(n為1以上之整數)虛設配線之配線間空間、與上述虛設配線層所含之第n+m層(m為1以上之整數)虛設配線於上述第1基板之厚度方向上重疊之方式，上述第n層虛設配線與上述第n+m層虛設配線互相積疊。 (17) 如上述技術方案(15)之電子機器，其中上述周邊遮光部具有： 溝槽，其設置於上述第1基板；及 埋設材，其嵌入至上述溝槽。 (18) 一種電子機器，其具備： 第1基板，其具有驅動電路； 第2基板，其具有由上述驅動電路驅動之發光部，安裝於上述第1基板之一面側；及 周邊遮光部，其對上述發光部發出之光具有遮光性；且 上述第1基板具有： 導線接合墊電極，其設置於上述第1基板之一面側；及 保護膜，其設置於上述第1基板之一面側，形成有露出上述導線接合墊電極之表面之開口部； 上述周邊遮光部配置於上述導線接合墊電極之周邊。
1:發光裝置 2:攝像裝置 3:控制裝置 11:發光部 12:驅動電路 13:電源電路 14:發光側光學系統 21:影像感測器 22:圖像處理部 23:攝像側光學系統 31:測距部 40:VCSEL安裝體(構造體) 40A:VCSEL安裝體(構造體) 40B:VCSEL安裝體(構造體) 40C:VCSEL安裝體(構造體) 40D:VCSEL安裝體(構造體) 40E:VCSEL安裝體(構造體) 40F:VCSEL安裝體(構造體) 40G:VCSEL安裝體(構造體) 41:LD晶片 42:LDD基板 42a:上表面 42b:下表面 42c:側面 42E:外周端 43:安裝基板 44:散熱基板 45:修正透鏡保持部 46:修正透鏡 48:凸塊電極 50:遮光膜 51:貫通層 52:遮光膜 53:樹脂 60:驅動器電路 61:偏壓電路 62:CLK電路 63:溫度資訊產生部 70:焊墊電極 71:配線層 72:配線層 73:配線層 100:測距裝置 110:WB焊墊電極 111:厚膜部 112:其他部位 120:保護膜 121:氧化矽膜(SiO2 膜) 122:氮化矽膜(SiN) 130:層間絕緣膜 140:VCSEL安裝體(構造體) 140A:VCSEL安裝體(構造體) 140B:VCSEL安裝體(構造體) 140C:VCSEL安裝體(構造體) 140D:VCSEL安裝體(構造體) 140E:VCSEL安裝體(構造體) 140F:VCSEL安裝體(構造體) 140G:VCSEL安裝體(構造體) 210:遮光用樹脂 211:側壁 212:側壁 221:不透明構件 222:抗反射膜 230:溝槽隔離 231:溝槽 232:埋設材 421:基板本體 611:井層 612:雙極電晶體 613:雙極電晶體 d:距離 DM4:虛設配線 DM5:虛設配線 DM6:虛設配線 DM7:虛設配線 DML:虛設配線層 GR:保護環 H50:開口部 H120:開口部 M1:配線 M2:配線 M3:配線 M4:配線 M5:配線 M6:配線 M7:配線 R1:第1區域 R2:第2區域 s1:側面 s2:側面 sp5:配線間空間 sp7:配線間空間
圖1係顯示本揭示之實施形態1之測距裝置之構成例之方塊圖。 圖2係顯示本揭示之實施形態1之測距裝置之構造例之剖視圖。 圖3係顯示本揭示之實施形態1之驅動電路之構成例之方塊圖。 圖4係顯示本揭示之實施形態1之VCSEL安裝體之構造例之剖視圖。 圖5係顯示本揭示之實施形態1之變化例1之VCSEL安裝體之構成例之剖視圖。 圖6係顯示本揭示之實施形態1之變化例2之VCSEL安裝體之構成例之剖視圖。 圖7係顯示本揭示之實施形態1之變化例3之VCSEL安裝體之構成例之剖視圖。 圖8A係顯示本揭示之實施形態1之變化例4A之VCSEL安裝體之構成例之剖視圖。 圖8B係顯示本揭示之實施形態1之變化例4B之VCSEL安裝體之構成例之剖視圖。 圖9A係顯示本揭示之實施形態1之變化例5A之VCSEL安裝體之構成例之剖視圖。 圖9B係顯示本揭示之實施形態1之變化例5B之VCSEL安裝體之構成例之剖視圖。 圖10係顯示本揭示之實施形態2之VCSEL安裝體之構造例之俯視圖。 圖11係將圖10所示之WB焊墊電極及其周邊部放大顯示之俯視圖。 圖12係顯示本揭示之實施形態2之VCSEL安裝體之構成例之剖視圖。 圖13係顯示本揭示之實施形態3之VCSEL安裝體之構成例1之剖視圖。 圖14係顯示本揭示之實施形態3之VCSEL安裝體之構成例2之剖視圖。 圖15係顯示本揭示之實施形態3之VCSEL安裝體之構成例3之剖視圖。 圖16係顯示本揭示之實施形態4之VCSEL安裝體之構成例1之剖視圖。 圖17係將圖16所示之WB焊墊電極及其周邊部放大顯示之俯視圖。 圖18係顯示不透明構件之配置之變化例之俯視圖。 圖19係顯示本揭示之實施形態4之VCSEL安裝體之構成例2之剖視圖。 圖20係顯示本揭示之實施形態4之VCSEL安裝體之構成例3之剖視圖。 圖21係顯示本揭示之實施形態4之VCSEL安裝體之構成例4之剖視圖。
40:VCSEL安裝體(構造體)
41:LD晶片
42:LDD基板
43:安裝基板
44:散熱基板
45:修正透鏡保持部
46:修正透鏡
48:凸塊電極
50:遮光膜
100:測距裝置

Claims (18)

  1. 一種電子機器，其具備： 第1基板，其具有驅動電路； 第2基板，其具有由上述驅動電路驅動之發光部，安裝於上述第1基板之一面側；及 遮光部，其設置於上述第1基板，相對於上述發光部所發出之光而將上述驅動電路之至少一部分遮光。
  2. 如請求項1之電子機器，其中 上述驅動電路具有對上述發光部施加電流的偏壓電路， 上述遮光部將上述偏壓電路相對於上述光而遮光。
  3. 如請求項1之電子機器，其中 上述遮光部具有遮光膜，該遮光膜以對上述光具有遮光性之材料構成，設置於上述第1基板之一面， 上述遮光膜覆蓋上述驅動電路之至少一部分。
  4. 如請求項3之電子機器，其中上述遮光膜以覆蓋上述第1基板之一面中除了安裝上述第2基板之區域外之全體之方式設置。
  5. 如請求項3之電子機器，其中上述第1基板具有： 配線層，其於上述第1基板之厚度方向上設置於與上述遮光膜不同之層，以對上述光具有遮光性之材料構成， 上述驅動電路具有： 第1區域，其於上述第1基板之厚度方向上與上述遮光膜重疊；及 第2區域，其於上述第1基板之厚度方向上不與上述遮光膜重疊； 上述配線層覆蓋上述第2區域之至少一部分。
  6. 如請求項1之電子機器，其中上述第1基板外周之側面至上述驅動電路之距離為500 μm以上。
  7. 如請求項1之電子機器，其中上述遮光部進而具有： 貫通層，其以對上述光具有遮光性之材料構成，於上述第1基板之厚度方向上貫通上述第1基板。
  8. 如請求項7之電子機器，其中上述貫通層沿上述第1基板之外周環狀設置。
  9. 如請求項1之電子機器，其中上述發光部具有VCSEL。
  10. 如請求項1之電子機器，其中上述光為紅外線。
  11. 如請求項1之電子機器，其進而具備透鏡，該透鏡配置於隔著上述第2基板與上述第1基板對向之位置，且入射上述光。
  12. 如請求項1之電子機器，其中上述第1基板具有： 導線接合墊電極，其設置於上述第1基板之一面側；及 保護膜，其設置於上述第1基板之一面側，形成有露出上述導線接合墊電極之表面之開口部； 上述遮光部具有： 周邊遮光部，其對上述光具有遮光性，配置於上述導線接合墊電極之周邊。
  13. 如請求項12之電子機器，其中上述周邊遮光部覆蓋上述開口部之側面。
  14. 如請求項12之電子機器，其中上述周邊遮光部配置於上述導線接合墊電極與上述保護膜之間。
  15. 如請求項12之電子機器，其中上述周邊遮光部配置於上述導線接合墊電極之外周。
  16. 如請求項15之電子機器，其中上述周邊遮光部包含： 虛設配線層，其介隔絕緣膜於上述第1基板之厚度方向上積層有複數個配線， 以上述虛設配線層所含之第n層(n為1以上之整數)虛設配線之配線間空間、與上述虛設配線層所含之第n+m層(m為1以上之整數)虛設配線於上述第1基板之厚度方向上重疊之方式，上述第n層虛設配線與上述第n+m層虛設配線互相積疊。
  17. 如請求項15之電子機器，其中上述周邊遮光部具有： 溝槽，其設置於上述第1基板；及 埋設材，其嵌入至上述溝槽。
  18. 一種電子機器，其具備： 第1基板，其具有驅動電路； 第2基板，其具有由上述驅動電路驅動之發光部，安裝於上述第1基板之一面側；及 周邊遮光部，其對上述發光部發出之光具有遮光性；且 上述第1基板具有： 導線接合墊電極，其設置於上述第1基板之一面側；及 保護膜，其設置於上述第1基板之一面側，形成有露出上述導線接合墊電極之表面之開口部； 上述周邊遮光部配置於上述導線接合墊電極之周邊。
TW110115848A 2020-05-21 2021-05-03 電子機器 TW202209929A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2020088857 2020-05-21
JP2020-088857 2020-05-21
PCT/JP2021/015492 WO2021235143A1 (ja) 2020-05-21 2021-04-14 電子機器
WOPCT/JP2021/015492 2021-04-14

Publications (1)

Publication Number Publication Date
TW202209929A true TW202209929A (zh) 2022-03-01

Family

ID=78707796

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110115848A TW202209929A (zh) 2020-05-21 2021-05-03 電子機器

Country Status (6)

Country Link
US (1) US20230238771A1 (zh)
EP (1) EP4155663A4 (zh)
JP (1) JPWO2021235143A1 (zh)
CN (1) CN115552745A (zh)
TW (1) TW202209929A (zh)
WO (1) WO2021235143A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6661578B2 (en) 2001-03-02 2003-12-09 Innovative Solutions & Support, Inc. Image display generator for a head-up display
JP5966412B2 (ja) * 2011-04-08 2016-08-10 ソニー株式会社 画素チップ、表示パネル、照明パネル、表示装置および照明装置
US10177127B2 (en) * 2015-09-04 2019-01-08 Hong Kong Beida Jade Bird Display Limited Semiconductor apparatus and method of manufacturing the same
KR102629637B1 (ko) * 2018-04-19 2024-01-30 소니 세미컨덕터 솔루션즈 가부시키가이샤 반도체 레이저 구동 장치 및 그 제조 방법
JP7105612B2 (ja) * 2018-05-21 2022-07-25 シャープ株式会社 画像表示素子およびその形成方法
JP7087703B2 (ja) * 2018-06-13 2022-06-21 富士通株式会社 駆動回路および光モジュール
JP2020020680A (ja) 2018-08-01 2020-02-06 ソニーセミコンダクタソリューションズ株式会社 光源装置、撮像装置、センシングモジュール
JP2020043229A (ja) * 2018-09-11 2020-03-19 ソニーセミコンダクタソリューションズ株式会社 光源装置、センシングモジュール

Also Published As

Publication number Publication date
EP4155663A1 (en) 2023-03-29
WO2021235143A1 (ja) 2021-11-25
JPWO2021235143A1 (zh) 2021-11-25
CN115552745A (zh) 2022-12-30
US20230238771A1 (en) 2023-07-27
EP4155663A4 (en) 2023-11-08

Similar Documents

Publication Publication Date Title
KR102115649B1 (ko) 고체 촬상 장치 및 전자 기기
US8487351B2 (en) Image sensor and image sensing system including the same
EP3525239B1 (en) Photoelectric conversion apparatus and equipment
JP7095723B2 (ja) インターポーザ基板
JP2006128196A (ja) 半導体イメージセンサー・モジュール及びその製造方法
TW202010140A (zh) 光學感測器、光學感測系統及其製造方法
JP2010040672A (ja) 半導体装置およびその製造方法
JP2010251558A (ja) 固体撮像装置
JP2009266862A (ja) 半導体装置
JP2000232235A (ja) 半導体装置
JP5010198B2 (ja) 発光装置
TW202209929A (zh) 電子機器
JP2012124305A (ja) 半導体モジュール
WO2022100443A1 (zh) 光学感测封装体
US11502119B2 (en) Radiation-resistant image sensor package
JP2008113039A (ja) 発光装置の製造方法
JP5044319B2 (ja) 半導体装置
US20220384515A1 (en) Imaging element and imaging device
JP2560846B2 (ja) 光半導体装置
WO2023112409A1 (ja) 光半導体パッケージ及び光半導体パッケージの製造方法
JP7206489B2 (ja) 光学モジュール及び光学式エンコーダ
JPH07335932A (ja) 光学装置
JP5351620B2 (ja) 発光装置
KR20230122573A (ko) 센서 및 이를 이용한 ToF 카메라
JP2000200892A (ja) ホトダイオード内蔵半導体装置