WO2021235143A1 - 電子機器 - Google Patents

電子機器 Download PDF

Info

Publication number
WO2021235143A1
WO2021235143A1 PCT/JP2021/015492 JP2021015492W WO2021235143A1 WO 2021235143 A1 WO2021235143 A1 WO 2021235143A1 JP 2021015492 W JP2021015492 W JP 2021015492W WO 2021235143 A1 WO2021235143 A1 WO 2021235143A1
Authority
WO
WIPO (PCT)
Prior art keywords
light
substrate
electronic device
shielding
drive circuit
Prior art date
Application number
PCT/JP2021/015492
Other languages
English (en)
French (fr)
Inventor
大輔 鈴木
貴志 増田
慎一郎 佐伯
晃一 岡本
基 木村
雄一 浜口
紀之 伴野
光成 星
明典 高山
聡一 落合
真一郎 楠
誠 明戸
秀樹 野田
隆 佐甲
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to JP2022524332A priority Critical patent/JPWO2021235143A1/ja
Priority to EP21808067.9A priority patent/EP4155663A4/en
Priority to US17/998,700 priority patent/US20230238771A1/en
Priority to CN202180030821.8A priority patent/CN115552745A/zh
Priority to TW110115848A priority patent/TW202209929A/zh
Publication of WO2021235143A1 publication Critical patent/WO2021235143A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0239—Combinations of electrical or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/42—Arrays of surface emitting lasers
    • H01S5/423—Arrays of surface emitting lasers having a vertical cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0225—Out-coupling of light
    • H01S5/02253—Out-coupling of light using lenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/0234—Up-side down mountings, e.g. Flip-chip, epi-side down mountings or junction down mountings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/068—Stabilisation of laser output parameters
    • H01S5/06804—Stabilisation of laser output parameters by monitoring an external parameter, e.g. temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]

Definitions

  • This disclosure relates to electronic devices.
  • a surface emitting laser such as a VCSEL (Vertical Cavity Surface Emitting Laser) is known (see, for example, Patent Documents 1 and 2).
  • a plurality of light emitting elements are provided on the front surface or the back surface of a substrate in a two-dimensional array, and a lens is arranged on the two-dimensional array. The light emitted from the plurality of light emitting elements is emitted to the outside of the light emitting device through the lens.
  • FIG. 7A of Patent Document 2 discloses a configuration in which a chip in which a circuit as a light emitting unit is formed is flip-chip mounted on a chip in which a circuit as a drive unit is formed.
  • the drive unit has an element (for example, a bipolar transistor) including a pn junction surface. When light hits these elements, a photovoltaic effect occurs, the characteristics of the elements change, and the drive unit may malfunction.
  • the present disclosure has been made in view of such circumstances, and an object of the present disclosure is to provide an electronic device capable of reducing the possibility of malfunction.
  • the electronic device includes a first substrate having a drive circuit, and a second substrate having a light emitting unit driven by the drive circuit and mounted on one surface side of the first substrate.
  • the first substrate is provided with a light-shielding unit that shields at least a part of the drive circuit from the light emitted by the light-emitting unit.
  • the light-shielding portion can suppress the occurrence of the photovoltaic effect on the pn junction surface of the element (for example, bipolar transistor or the like) of the bias circuit, and suppresses the change in the characteristics of the element due to the photovoltaic effect. be able to. As a result, the light-shielding portion can reduce the possibility that the drive circuit malfunctions.
  • An electronic device has a first substrate having a drive circuit and a second substrate having a light emitting unit driven by the drive circuit and mounted on one surface side of the first substrate. And a peripheral light-shielding portion having a light-shielding property with respect to the light emitted by the light-emitting portion.
  • the first substrate is provided with a wire bonding pad electrode provided on one surface side of the first substrate and an opening provided on one surface side of the first substrate to expose the surface of the wire bonding pad electrode. It has a protective film on which it is formed.
  • the peripheral light-shielding portion is arranged around the wire bonding pad electrode.
  • the peripheral light-shielding portion can suppress light from entering the first substrate from the periphery of the wire bonding electrode. As a result, the peripheral light-shielding portion can reduce the possibility that the drive circuit malfunctions.
  • FIG. 1 is a block diagram showing a configuration example of a distance measuring device according to the first embodiment of the present disclosure.
  • FIG. 2 is a cross-sectional view showing a structural example of the distance measuring device according to the first embodiment of the present disclosure.
  • FIG. 3 is a block diagram showing a configuration example of the drive circuit according to the first embodiment of the present disclosure.
  • FIG. 4 is a cross-sectional view showing a structural example of the VCSEL mounting body according to the first embodiment of the present disclosure.
  • FIG. 5 is a cross-sectional view showing a configuration example of the VCSEL mounting body according to the first modification of the first embodiment of the present disclosure.
  • FIG. 1 is a block diagram showing a configuration example of a distance measuring device according to the first embodiment of the present disclosure.
  • FIG. 2 is a cross-sectional view showing a structural example of the distance measuring device according to the first embodiment of the present disclosure.
  • FIG. 3 is a block diagram showing a configuration example of the drive circuit according to the first embodiment of
  • FIG. 6 is a cross-sectional view showing a configuration example of the VCSEL mounting body according to the second modification of the first embodiment of the present disclosure.
  • FIG. 7 is a cross-sectional view showing a configuration example of the VCSEL mounting body according to the third modification of the first embodiment of the present disclosure.
  • FIG. 8A is a cross-sectional view showing a configuration example of the VCSEL mounting body according to the modified example 4A of the first embodiment of the present disclosure.
  • FIG. 8B is a cross-sectional view showing a configuration example of the VCSEL mounting body according to the modified example 4B of the first embodiment of the present disclosure.
  • FIG. 9A is a cross-sectional view showing a configuration example of the VCSEL mounting body according to the modified example 5A of the first embodiment of the present disclosure.
  • FIG. 9B is a cross-sectional view showing a configuration example of the VCSEL mounting body according to the modified example 5B of the first embodiment of the present disclosure.
  • FIG. 10 is a plan view showing a structural example of the VCSEL mounting body according to the second embodiment of the present disclosure.
  • FIG. 11 is an enlarged plan view of the WB pad electrode shown in FIG. 10 and its peripheral portion.
  • FIG. 12 is a cross-sectional view showing a configuration example of the VCSEL mounting body according to the second embodiment of the present disclosure.
  • FIG. 13 is a cross-sectional view showing a configuration example 1 of the VCSEL mounting body according to the third embodiment of the present disclosure.
  • FIG. 14 is a cross-sectional view showing a configuration example 2 of the VCSEL mounting body according to the third embodiment of the present disclosure.
  • FIG. 15 is a cross-sectional view showing a configuration example 3 of the VCSEL mounting body according to the third embodiment of the present disclosure.
  • FIG. 16 is a cross-sectional view showing a configuration example 1 of the VCSEL mounting body according to the fourth embodiment of the present disclosure.
  • FIG. 17 is an enlarged plan view of the WB pad electrode shown in FIG. 16 and its peripheral portion.
  • FIG. 18 is a plan view showing a modified example of the arrangement of the opaque member.
  • FIG. 19 is a cross-sectional view showing a configuration example 2 of the VCSEL mounting body according to the fourth embodiment of the present disclosure.
  • FIG. 20 is a cross-sectional view showing a configuration example 3 of the VCSEL mounting body according to the fourth embodiment of the present disclosure.
  • FIG. 21 is a cross-sectional view showing a configuration example 4 of the VCSEL mounting body according to the fourth embodiment of the present disclosure.
  • the direction may be explained using the words in the X-axis direction, the Y-axis direction, and the Z-axis direction.
  • the X-axis direction and the Y-axis direction are directions parallel to the upper surface 42a of the LDD substrate 42.
  • the X-axis direction and the Y-axis direction are also referred to as horizontal directions.
  • the Z-axis direction is a direction that intersects the upper surface 42a perpendicularly.
  • the X-axis direction, the Y-axis direction, and the Z-axis direction are orthogonal to each other.
  • FIG. 1 is a block diagram showing a configuration example of the distance measuring device 100 according to the first embodiment of the present disclosure.
  • the distance measuring device 100 (an example of the “electronic device” of the present disclosure) according to the first embodiment of the present disclosure includes a light emitting device 1, an image pickup device 2, and a control device 3.
  • the distance measuring device 100 irradiates the subject with the light emitted from the light emitting device 1, receives the light reflected by the subject by the image pickup device 2, captures the subject, and uses the image signal output from the image pickup device 2.
  • the distance to the subject is measured (calculated) by the control device 3.
  • the light emitting device 1 functions as a light source for the image pickup device 2 to take an image of a subject.
  • the light emitting device 1 includes a light emitting unit 11, a drive circuit 12, a power supply circuit 13, and a light emitting side optical system 14.
  • the image pickup device 2 includes an image sensor 21, an image processing unit 22, and an image pickup side optical system 23.
  • the control device 3 includes a ranging unit 31.
  • the light emitting unit 11 emits a laser beam for irradiating the subject.
  • the light emitting unit 11 has a VCSEL.
  • the light emitting unit 11 includes a plurality of light emitting elements arranged in a two-dimensional array, and each light emitting element has a VCSEL structure. The light emitted from these light emitting elements irradiates the subject. The light emitted by the light emitting element is, for example, infrared rays.
  • the light emitting unit 11 is provided in a chip called an LD (Laser Diode) chip 41.
  • LD Laser Diode
  • the drive circuit 12 is an electric circuit that drives the light emitting unit 11.
  • the power supply circuit 13 is an electric circuit that generates a power supply voltage of the drive circuit 12.
  • the distance measuring device 100 generates a power supply voltage from the input voltage supplied from the battery (not shown) by the power supply circuit 13, supplies the generated power supply voltage to the drive circuit 12, and the light emitting unit 11 by the drive circuit 12.
  • the battery may be provided inside the ranging device 100 or may be provided outside the ranging device 100.
  • the drive circuit 12 is provided in a substrate called an LDD (Laser Diode Driver) substrate 42.
  • the light emitting side optical system 14 includes various optical elements, and irradiates the subject with light from the light emitting unit 11 via these optical elements.
  • the image pickup side optical system 23 includes various optical elements, and receives light from the subject through these optical elements.
  • the image sensor 21 receives light from the subject via the image pickup side optical system 23, and converts this light into an electric signal by photoelectric conversion.
  • the image sensor 21 is, for example, a CCD (Charge Coupled Device) sensor or a CMOS (Complementary Metal Oxide Sensor) sensor.
  • the image sensor 21 converts the above electronic signal from an analog signal to a digital signal by A / D (Analog to Digital) conversion, and outputs an image signal as a digital signal to the image processing unit 22. Further, the image sensor 21 outputs a frame synchronization signal to the drive circuit 12, and the drive circuit 12 causes the light emitting unit 11 to emit light at a timing corresponding to the frame period in the image sensor 21 based on the frame synchronization signal.
  • the image processing unit 22 performs various image processing on the image signal output from the image sensor 21.
  • the image processing unit 22 includes, for example, an image processing processor such as a DSP (Digital Signal Processor).
  • DSP Digital Signal Processor
  • the control device 3 controls various operations of the distance measuring device 100, for example, controlling the light emitting operation of the light emitting device 1 and the imaging operation of the image pickup device 2.
  • the control device 3 includes, for example, a CPU (Central Processing Unit), a ROM (Read Only Memory), a RAM (Random Access Memory), and the like.
  • the distance measuring unit 31 measures the distance to the subject based on the image signal output from the image sensor 21 and processed by the image processing unit 22.
  • the distance measuring unit 31 adopts, for example, an STL (Structured Light) method or a ToF (Time of Light) method.
  • the distance measuring unit 31 may further measure the distance between the distance measuring device 100 and the subject for each portion of the subject based on the above image signal to specify the three-dimensional shape of the subject.
  • FIG. 2 is a cross-sectional view showing a structural example of the distance measuring device 100 according to the first embodiment of the present disclosure.
  • the distance measuring device 100 includes the above-mentioned LD chip 41 (an example of the “second substrate” of the present disclosure), an LDD substrate 42 (an example of the “first substrate” of the present disclosure), and a mounting substrate.
  • a 43, a heat dissipation substrate 44, a correction lens holding portion 45, one or more correction lenses 46 (an example of the “lens” of the present disclosure), and a plurality of bump electrodes 48 are provided.
  • the X-axis direction and the Y-axis direction correspond to the horizontal direction (horizontal direction), and the Z-axis direction corresponds to the vertical direction (vertical direction). Further, the arrow direction of the Z axis corresponds to the upward direction, and the opposite of the arrow direction corresponds to the downward direction.
  • the LDD board 42 is arranged on the mounting board 43 via the heat radiating board 44.
  • the LD chip 41 is arranged on the LDD substrate 42.
  • the LD chip 41 is flip-chip mounted on the LDD substrate 42.
  • the mounting board 43 is, for example, a printed circuit board.
  • the mounting board 43 is provided with the image sensor 21 and the image processing unit 22 shown in FIG.
  • the heat dissipation substrate 44 is, for example, a ceramic substrate such as an AlN (aluminum nitride) substrate.
  • the correction lens holding portion 45 is arranged on the heat radiating substrate 44 so as to surround the LD chip 41, and holds one or more correction lenses 46 above the LD chip 41. These correction lenses 46 are included in the above-mentioned light emitting side optical system 14 (see FIG. 1).
  • the correction lens 46 is arranged at a position facing the LDD substrate 42 with the LD chip 41 interposed therebetween. The light emitted from the light emitting unit 11 (see FIG. 1) in the LD chip 41 is incident on these correction lenses 46 to correct the light, and then irradiates the subject (see FIG. 1).
  • FIG. 2 shows two correction lenses 46 held by the correction lens holding portion 45 as an example of the first embodiment.
  • the plurality of bump electrodes 48 are provided on at least one of the upper surface of the LDD substrate 42 and the lower surface of the LD chip 41, and electrically connect the LDD substrate 42 and the LD chip 41.
  • the bump electrode 48 is made of any metal material such as gold (Au), nickel (Ni) or aluminum (Al).
  • the LDD substrate 42 is provided with a light-shielding film 50 (an example of the “light-shielding unit” of the present disclosure) that shields at least a part of the drive circuit 12 from the light emitted by the light-emitting unit 11 provided on the LD chip 41.
  • the light-shielding film 50 may be provided on the upper surface 42a of the LDD substrate 42, or may be provided inside the LDD substrate 42.
  • a structure in which an LD chip 41 including a VCSEL is flip-chip mounted on an LDD substrate 42 is referred to as a VCSEL mounting body 40.
  • FIG. 3 is a block diagram showing a configuration example of the drive circuit 12 according to the first embodiment of the present disclosure.
  • the drive circuit 12 includes a driver circuit 60 for driving a light emitting unit 11 (see FIG. 1), a bias circuit 61, a CLK circuit 62, and a temperature information generation unit 63.
  • the bias circuit 61 generates a reference current from the power supply voltage supplied from the power supply circuit 13, and supplies the generated reference current to the driver circuit 60.
  • the CLK circuit 62 generates a clock signal for controlling the light emission timing of the light emitting unit 11, and supplies the generated clock signal to the driver circuit 60.
  • the temperature information generation unit 63 measures the temperature of the LDD board 42 to generate a signal including the temperature information, and supplies the generated signal to the driver circuit 60. As shown in FIG. 2, since the LD chip 41 is flip-chip mounted on the LDD substrate 42, the temperature of the LDD substrate 42 correlates with the temperature of the LD chip 41.
  • the driver circuit 60 controls the light emission timing of the light emitting unit 11 based on the supplied clock signal. Further, the driver circuit 60 corrects the current value applied to the light emitting unit 11 based on the signal supplied from the temperature information generation unit 63. As a result, the driver circuit 60 can suppress fluctuations in the intensity of the light emitted by the light emitting unit 11 due to temperature.
  • FIG. 4 is a cross-sectional view showing a structural example of the VCSEL mounting body 40 according to the first embodiment of the present disclosure.
  • the VCSEL mounting body 40 includes an LDD substrate 42, an LD chip 41, and a bump electrode 48 for electrically connecting the LDD substrate 42 and the LD chip 41.
  • the LDD substrate 42 has an upper surface 42a (an example of “one surface” of the present disclosure) and a lower surface 42b, and the LD chip 41 is flip-chip mounted on the upper surface 42a side via a bump electrode 48.
  • the LDD substrate 42 has, for example, a substrate body 421 made of Si.
  • the upper surface 42a of the LDD substrate 42 is the upper surface of the substrate main body 421, and the lower surface 42b of the LDD substrate 42 is the lower surface of the substrate main body 421.
  • the board main body 421 is provided with a driver circuit 60, a bias circuit 61, a CLK circuit 62 (see FIG. 3), and a temperature information generation unit 63 (see FIG. 3).
  • the driver circuit 60 and the bias circuit 61 are provided on the lower surface 42b side of the substrate main body 421.
  • the driver circuit 60 and the bias circuit 61 are electrically connected to each other via a wiring layer (or at least a part of wiring layers 71 to 73 described later) (not shown).
  • the bias circuit 61 includes a well layer 611, an npn-type bipolar transistor 612 provided in the well layer 611, and a pnp-type bipolar transistor 613 provided in the well layer 611.
  • the substrate main body 421 is provided with a light-shielding film 50, a pad electrode 70, and a plurality of wiring layers 71 to 73.
  • the light-shielding film 50 and the pad electrode 70 are provided on the upper surface 42a of the substrate main body 421.
  • the wiring layers 71 to 73 are provided inside the substrate main body 421.
  • the pad electrode 70 is located above the driver circuit 60, and a plurality of wiring layers 71 to 73 are provided between the driver circuit 60 and the pad electrode 70.
  • the driver circuit 60 and the pad electrode 70 are electrically connected to each other via a plurality of wiring layers 71 to 73 and a through electrode (not shown) connecting between the wiring layers 71 to 73 in the vertical direction (Z-axis direction). Is connected.
  • the light-shielding film 50 is made of a metal having a light-shielding property against infrared rays, such as aluminum (Al) or copper (Cu).
  • the light-shielding film 50 covers the entire area of the bias circuit 61 from the upper surface 42a side of the substrate main body 421. As shown in FIG. 4, the light-shielding film 50 may be provided on the same layer as the pad electrode 70, or may be provided on a layer different from the pad electrode 70. When the light-shielding film 50 is provided on the same layer as the pad electrode 70, the light-shielding film 50 and the pad electrode 70 may be formed at the same time in the same step.
  • a bump electrode 48 is provided on the pad electrode 70.
  • the driver circuit 60 is electrically connected to the LD chip 41 via a plurality of wiring layers 71 to 73, a pad electrode 70, and a bump electrode 48.
  • a correction lens 46 (see FIG. 2) is arranged above the LD chip 41.
  • the distance measuring device 100 includes an LDD substrate 42 having a drive circuit 12, an LD chip 41 having a light emitting unit 11 driven by the drive circuit 12, and a light-shielding film 50. And.
  • the LD chip 41 is flip-chip mounted on the upper surface 42a side of the LDD substrate 42.
  • the light-shielding film 50 is provided on the LDD substrate 42 and shields at least a part of the drive circuit 12 (for example, the bias circuit 61) from the light (for example, infrared rays) emitted by the light emitting unit 10.
  • the infrared rays are blocked by the light shielding film 50.
  • the light-shielding film 50 is attached to the bias circuit 61. Interferes with the incidence of infrared rays.
  • the light-shielding film 50 can suppress the occurrence of the photovoltaic effect on the pn junction surface of the elements such as the bipolar transistors 612 and 613 of the bias circuit 61, and the characteristics of the element change due to the photovoltaic effect. It can be suppressed. As a result, the light-shielding film 50 can reduce the possibility that the drive circuit 12 malfunctions.
  • the bias circuit 61 is particularly sensitive to light and has a large area. Therefore, in the first embodiment of the present disclosure, it is particularly preferable to shield the bias circuit 61 from light.
  • the bias circuit 61 generates a reference current, but when the bias circuit 61 is irradiated with infrared rays, the characteristics of the elements such as the bipolar transistors 612 and 613 change due to the photovoltaic effect, and the reference current changes. fluctuate. If the fluctuation of the reference current is large, the drive circuit 12 is likely to malfunction. By shading the bias circuit 61, fluctuations in the reference current can be suppressed, and the possibility of malfunction of the drive circuit 12 can be reduced.
  • the light-shielding film 50 is arranged in a region overlapping the bias circuit 61 in the thickness direction (for example, the Z-axis direction) of the LDD substrate 42, and the bias circuit 61 is not arranged in other regions. showed that.
  • Embodiment 1 of the present disclosure is not limited to this.
  • the light-shielding film 50 may be arranged in the region overlapping the driver circuit 60 (see FIG. 3) in the Z-axis direction, or the light-shielding film may be arranged in the region overlapping the CLK circuit 62 (see FIG. 3).
  • the light-shielding film 50 may be arranged, or the light-shielding film 50 may be arranged in the region overlapping with the temperature information generation unit 63 (see FIG. 3). As a result, the light-shielding film 50 can prevent infrared rays from entering the driver circuit 60, the CLK circuit 62, and the temperature information generation unit 63.
  • the driver circuit 60, the CLK circuit 62, and the temperature information generation unit 63 all have elements such as bipolar transistors and MOS transistors that include a pn junction surface, but the light-shielding film 50 blocks the incident of infrared rays, so that the pn junction surface is present. It is possible to suppress the occurrence of the photovoltaic effect. As a result, the light-shielding film 50 can suppress the change in the characteristics of the element due to the photovoltaic effect in any of the driver circuit 60, the CLK circuit 62, and the temperature information generation unit 63, and the drive circuit 12 is erroneously used. The possibility of operation can be reduced.
  • the upper surface 42a of the LDD substrate 42 has a high coverage with the light-shielding film 50.
  • the coverage per unit area of the light-shielding film 50 is preferably 50% or more, and preferably 65% or more, excluding the region where the LD chip 41 is mounted. More preferably, it is more preferably 80% or more. Even if the light-shielding film 50 is provided so as to cover the entire upper surface 42a of the LDD substrate 42 (that is, the coverage rate per unit area is 100%) except for the area where the LD chip 41 is mounted. good. An example in which the coverage per unit area is 100% excluding the area where the LD chip 41 is mounted is shown in FIG. 5 below.
  • FIG. 5 is a cross-sectional view showing a configuration example of the VCSEL mounting body 40A according to the first modification of the first embodiment of the present disclosure.
  • the light-shielding film 50 is provided so as to cover the entire upper surface 42a of the LDD substrate 42 except for the region where the LD chip 41 is mounted. ..
  • the light-shielding film 50 can prevent not only the bias circuit 61 but also the infrared rays from entering the driver circuit 60, the CLK circuit 62, and the temperature information generation unit 63.
  • the light-shielding film 50 can further suppress changes in the characteristics of each element provided on the LDD substrate 42 due to the photovoltaic effect, further reducing the possibility of malfunction of the drive circuit 12. Can be done.
  • a part of the wiring layers 71 to 73 may function as a light-shielding portion.
  • the wiring layer that functions as a light-shielding portion is made of a metal having a light-shielding property against infrared rays, such as aluminum (Al) or copper (Cu).
  • FIG. 6 is a cross-sectional view showing a configuration example of the VCSEL mounting body 40B according to the second modification of the first embodiment of the present disclosure.
  • a part of the wiring layer 71 extends above the bias circuit 61.
  • the bias circuit 61 has a first region R1 that overlaps with the light-shielding film 50 in the thickness direction (for example, the Z-axis direction) of the LDD substrate 42, and a second region R2 that does not overlap with the light-shielding film 50 in the Z-axis direction.
  • the wiring layer 71 covers at least a part of the second region R2.
  • the wiring layer 71 is made of a metal having a light-shielding property against infrared rays, such as aluminum (Al) or copper (Cu).
  • the positions of the light-shielding film 50 and the wiring layer 71 are displaced from each other in the horizontal direction.
  • the light-shielding film 50 and the wiring layer 71 having such a positional relationship prevent infrared rays from entering the bias circuit 61. Therefore, as in the first embodiment, it is possible to suppress the change in the characteristics of the element due to the photovoltaic effect, and it is possible to reduce the possibility that the drive circuit 12 malfunctions.
  • FIG. 7 is a cross-sectional view showing a configuration example of the VCSEL mounting body 40C according to the third modification of the first embodiment of the present disclosure.
  • the bias circuit 61 is arranged at a position sufficiently distant from the side surface 42c of the outer periphery of the LDD substrate 42.
  • the distance d from the side surface 42c on the outer periphery of the LDD substrate to the bias circuit 61 is 500 ⁇ m or more.
  • a part of the light reflected on the surface of the correction lens 46 may be re-reflected on the inner side surface of the correction lens holding portion 45 (see FIG. 2) and may be incident on the outer peripheral side surface 42c of the LDD substrate 42. ..
  • the bias circuit 61 is arranged at a position sufficiently distant from the side surface 42c on the outer periphery of the LDD substrate 42, so that the light incident from the side surface 42c may reach the bias circuit 61. Can be reduced. This makes it possible to further suppress changes in the characteristics of the bias circuit 61 due to the photovoltaic effect.
  • a through layer made of a light-shielding material may be provided between the side surface 42c of the outer periphery of the LDD substrate 42 and the drive circuit 12 (see FIG. 1).
  • FIG. 8A is a cross-sectional view showing a configuration example of the VCSEL mounting body 40D according to the modified example 4A of the first embodiment of the present disclosure.
  • the LDD substrate 42 has a through layer 51 penetrating the LDD substrate 42 in the thickness direction (for example, the Z-axis direction) of the LDD substrate 42.
  • the penetrating layer 51 is made of a metal having a light-shielding property against infrared rays, such as aluminum (Al) or copper (Cu).
  • the through layer 51 is provided between the outer peripheral side surface 42c of the LDD substrate 42 and the bias circuit 61, and is provided in a ring shape along the outer peripheral side surface 42c, for example.
  • FIG. 8B is a cross-sectional view showing a configuration example of the VCSEL mounting body 40E according to the modified example 4B of the first embodiment of the present disclosure.
  • a plurality of through layers 51 may be provided instead of one.
  • the penetrating layer 51 may be provided in double or triple layers or more along the outer peripheral side surface 42c. With such a configuration, the possibility that the light incident from the side surface 42c reaches the bias circuit 61 can be further reduced.
  • the light-shielding film 50 is made of a metal such as aluminum (Al) or copper (Cu).
  • Al aluminum
  • Cu copper
  • Embodiment 1 of the present disclosure is not limited to this.
  • the light-shielding film 50 may be made of, for example, a resin.
  • FIG. 9A is a cross-sectional view showing a configuration example of the VCSEL mounting body 40F according to the modified example 5A of the first embodiment of the present disclosure.
  • the VCSEL mounting body 40F according to the modified example 5A includes a light-shielding film 52 instead of the light-shielding film 50 made of metal.
  • the light-shielding film 52 is made of a resin having a light-shielding property against infrared rays. Even with such a configuration, the light-shielding film 52 can prevent infrared rays from being incident on the bias circuit 61, and can suppress changes in the characteristics of the element due to the photovoltaic effect. Thereby, the light-shielding film 52 can reduce the possibility that the drive circuit 12 malfunctions.
  • the gap between the LDD substrate 42 and the LD chip 41 may be filled with the insulating resin 53.
  • the resin 53 may be referred to as an underfill material.
  • the resin 53 can increase the reliability of the connection between the LDD substrate 42 and the LD chip 41.
  • an epoxy resin can be used as the resin 53.
  • the resin 53 and the light-shielding film 52 may have the same composition. Further, the resin 53 and the light-shielding film 52 may be layers formed at the same time in the same step. According to this, when manufacturing the VCSEL mounting body 40F, there is a possibility that the number of steps can be reduced, and there is a possibility that the manufacturing cost can be reduced.
  • FIG. 9B is a cross-sectional view showing a configuration example of the VCSEL mounting body 40G according to the modified example 5B of the first embodiment of the present disclosure.
  • the light-shielding film 52 may be provided on the entire upper surface 42a of the LDD substrate 42 except for the region where the LD chip 41 is mounted. With such a configuration, the light-shielding film 52 can prevent not only the bias circuit 61 but also the incident infrared rays on the CLK circuit 62 and the temperature information generation unit 63, so that the drive circuit 12 may malfunction. Can be further reduced.
  • the LDD substrate 42 may include a wire bonding pad electrode (hereinafter, WB pad electrode) to which a wire such as a gold wire is connected.
  • WB pad electrode a wire bonding pad electrode
  • An opening is provided on the WB pad electrode to expose the surface of the WB pad electrode, and a wire is connected to the surface of the WB pad electrode through this opening.
  • the light-shielding film 50 may cover not only the upper part of the drive circuit 12 but also the periphery of the wire bonding pad electrode.
  • FIG. 10 is a plan view showing a structural example of the VCSEL mounting body 140 according to the second embodiment of the present disclosure.
  • the VCSEL mounting body 140 according to the second embodiment is a structure in which the LD chip 41 including the VCSEL is flip-chip mounted on the LDD substrate 42, similarly to the VCSEL mounting body 40 shown in FIG. Is.
  • the VCSEL mounting body 140 is arranged on the mounting board 43 via the heat radiating board 44 instead of the VCSEL mounting body 40.
  • the LDD substrate 42 includes a plurality of WB pad electrodes 110 (an example of the “wire bonding pad electrodes” of the present disclosure) provided on the upper surface 42a side of the LDD substrate 42, and the upper surface 42a of the LDD substrate 42.
  • a protective film 120 provided on the side is provided.
  • the WB pad electrode 110 is a pad electrode for connecting a wire such as a gold wire (not shown).
  • the plurality of WB pad electrodes 110 are provided on the outer peripheral portion of the LDD substrate 42 in a plan view from the normal direction (for example, the Z-axis direction) of the upper surface 42a of the LDD substrate 42, and are provided along the outer peripheral portion of the LDD substrate 42. They are arranged at regular intervals so as to draw a rectangular frame.
  • FIG. 11 is an enlarged plan view of the WB pad electrode 110 shown in FIG. 10 and its peripheral portion.
  • FIG. 12 is a cross-sectional view showing a configuration example of the VCSEL mounting body 40 according to the second embodiment of the present disclosure.
  • FIG. 12 shows a cross section of the plan view shown in FIGS. 10 and 11 cut along the AA'line.
  • the cross section of the plan view shown in FIG. 11 cut along the line BB' has the same configuration as the cross section of the plan view shown in FIG. 11 cut along the line AA'.
  • the protective film 120 is provided with an opening H120 that exposes the surface of the WB pad electrode 110.
  • the opening H120 is located inside the WB pad electrode 110, and the bottom surface of the opening H120 is the surface of the WB pad electrode 110.
  • a light-shielding film 50 is provided on the protective film 120.
  • the light-shielding film 50 is also provided with an opening H50.
  • the opening H50 provided in the light-shielding film 50 is located above the WB pad electrode 110 and communicates with the opening H120 provided in the protective film 120.
  • the WB pad electrode 110 is made of, for example, aluminum (Al) or an Al alloy containing Al.
  • the protective film 120 includes, for example, a silicon oxide film (SiO 2 film) 121 and a silicon nitride film (SiN) 122 provided on the SiO 2 film 121.
  • the light-shielding film 50 is composed of, for example, titanium (Ti) and gold (Au) provided on Ti.
  • a plurality of (for example, 7 layers) wirings M1 to M7 laminated in the Z-axis direction via the interlayer insulating film 130 are provided below the WB pad electrode 110.
  • the wirings M6 and M7 are power supply lines.
  • Wiring M1 to M5 are signal lines.
  • the wirings M1 to M7 located below the WB pad electrode 110 may be dummy wirings in which at least a part thereof is not electrically connected to an element such as a transistor.
  • the light shielding film 50 can suppress light from entering the LDD substrate 42 from the periphery of the WB pad electrode 110, and can further reduce the possibility of malfunction of the drive circuit 12. ..
  • the portion of the light-shielding film 50 arranged around the WB pad electrode 110 is an example of the "peripheral light-shielding portion" of the present disclosure.
  • an opening H120 for exposing the surface of the WB pad electrode 110 is provided on the WB pad electrode 110, and a wire is connected to the surface of the WB pad electrode 110 through the opening H120. .. Since the side surface of the opening H120 is exposed from the light-shielding film 50, it may serve as an entrance for light into the LDD substrate 42. In order to reduce this possibility, in the embodiment of the present disclosure, the side surface of the opening H120 may be covered with a peripheral light-shielding portion. As such an embodiment, Configuration Examples 1 to 3 of the third embodiment will be described.
  • FIG. 13 is a cross-sectional view showing a configuration example (configuration example 1) of the VCSEL mounting body 140A according to the third embodiment of the present disclosure.
  • a light-shielding resin 210 an example of the “peripheral light-shielding portion” of the present disclosure is applied around the opening H120.
  • the light-shielding resin 210 is an insulating resin. Further, the light-shielding resin 210 has a light-shielding property with respect to the light emitted by the light emitting unit 11. For example, the light-shielding resin 210 is a dark-colored or black insulating resin, and has a light-shielding property against infrared rays emitted by the light emitting unit 11.
  • the light-shielding resin 210 may be a resin called a black matrix.
  • the light-shielding resin 210 protects the light-shielding film 50, the side surface s2 of the opening H50 provided in the light-shielding film 50, and the protective film 120 exposed from below the light-shielding film 50.
  • the side surface s1 of the opening H120 provided in the film 120 and the WB pad electrode 110 located in the vicinity of the side surface s1 of the opening H120 are continuously covered.
  • Examples of the entrance of light (turbulent light) from the opening H120 to the LDD substrate 42 include the interface end between the WB pad electrode 110 and the protective film 120 and the side surface s1 of the opening H120. Further, as an entry port for ambient light from the opening H50 into the LDD substrate 42, the interface end between the protective film 120 and the light-shielding film 50 can be mentioned.
  • the light-shielding resin 210 covers and closes these entrances.
  • the light-shielding resin 210 covers the side surfaces s1 and s2 of the openings H120 and H50.
  • the light-shielding resin 210 can prevent the intrusion of ambient light from the openings H120 and H50 into the LDD substrate 42, and at least a part of the drive circuit 12 (for example, the bias circuit 61) can be prevented from the disturbance light. It can be shielded from light. Thereby, the light-shielding resin 210 can further reduce the possibility that the drive circuit 12 malfunctions.
  • the light-shielding resin 210 covers the entire side surface s1 of the opening H120. As a result, the light-shielding resin 210 can easily shield the entrance of the ambient light existing on the side surface s1 or the like of the opening H120.
  • the light-shielding resin 210 may be arranged so as to cover a part of the side surface s1 instead of the entire side surface s1 of the opening H120.
  • the light-shielding resin 210 may be applied so as to cover the side surface of the side surface s1 of the opening H120 on the side closer to the drive circuit 12 and not the side surface on the side farther from the drive circuit 12. In this case, there is a possibility that the intrusion of ambient light into the drive circuit 12 can be suppressed as compared with the case where the side surface on the side close to the drive circuit 12 is not covered with the light-shielding resin 210.
  • FIG. 14 is a cross-sectional view showing a configuration example (configuration example 2) of the VCSEL mounting body 140B according to the third embodiment of the present disclosure.
  • the WB pad electrode 110 has a thick film portion 111 (an example of the “peripheral light-shielding portion” of the present disclosure) having an increased thickness inside the opening H120.
  • the WB pad electrode 110 has a thick film portion 111 located inside the opening H120 and another portion 112 located outside the opening H120.
  • the thick film portion 111 and the other portion 112 are made of the same material and are integrally formed.
  • the thick film portion 111 of the WB pad electrode 110 covers and closes the side surface s1 of the opening H120, which is an entrance for ambient light, and the interface end between the WB pad electrode 110 and the protective film 120. There is.
  • the thick film portion 111 of the WB pad electrode 110 can prevent the intrusion of ambient light from the opening H120 into the LDD substrate 42, and at least a part of the drive circuit 12 (for example, a bias circuit) from the disturbance light. 61) can be shielded from light. Thereby, the thick film portion 111 can further reduce the possibility that the drive circuit 12 malfunctions.
  • the thick film portion 111 covers the entire side surface s1 of the opening H120. As a result, the thick film portion 111 can easily shield the entrance of the ambient light existing on the side surface s1 or the like of the opening H120.
  • the thick film portion 111 may be arranged so as to cover a part of the side surface s1 instead of the entire side surface s1 of the opening H120.
  • the thick film portion 111 may be formed so as to cover the side surface of the side surface s1 of the opening H120 on the side closer to the drive circuit 12 and not to cover the side surface on the side farther from the drive circuit 12. In this case, there is a possibility that the intrusion of ambient light into the drive circuit 12 can be suppressed as compared with the case where the side surface on the side close to the drive circuit 12 is not covered with the thick film portion 111.
  • FIG. 15 is a cross-sectional view showing a configuration example (configuration example 3) of the VCSEL mounting body 140C according to the third embodiment of the present disclosure.
  • the VCSEL mounting body 140C shown in FIG. 15 has a sidewall 211 arranged on the side surface s1 of the opening H120 provided in the protective film 120 and a side arranged on the side surface s2 of the opening H50 provided in the light shielding film 50. It is equipped with a wall 212.
  • the sidewalls 211 and 212 are examples of the "peripheral shading portion" of the present disclosure, respectively.
  • the sidewalls 211 and 212 are made of an insulating resin. Further, the sidewalls 211 and 212 have a light blocking effect with respect to the light emitted by the light emitting unit 11.
  • the sidewalls 211 and 212 are made of a dark-colored or black resin, and have a light-shielding property against infrared rays emitted by the light emitting unit 11.
  • the resin constituting the sidewalls 211 and 212 may be composed of a resin called a black matrix.
  • the sidewalls 211 and 212 are formed, for example, by applying an insulating dark-colored or black resin to the upper surface 42a of the LDD substrate 42 on which the openings H120 and H50 are formed, and etching back the applied resin. ..
  • the sidewall 211 covers and closes the side surface s1 of the opening H120, which is the entrance for ambient light, and the interface end between the WB pad electrode 110 and the protective film 120.
  • the sidewall 212 covers and closes the interface end between the protective film 120 and the light-shielding film 50, which is an entrance for ambient light.
  • the sidewalls 211 and 212 can prevent the disturbance light from entering the LDD substrate 42 from the openings H120 and H50, and at least a part of the drive circuit 12 (for example, the bias circuit 61) from the disturbance light. Can be shielded from light.
  • the sidewalls 211 and 212 can further reduce the possibility that the drive circuit 12 malfunctions.
  • the sidewall 211 covers the entire side surface s1 of the opening H120. This makes it easy for the sidewall 211 to shield the entrance of ambient light existing on the side surface s1 or the like of the opening H120.
  • the sidewall 212 preferably covers the entire side surface s2 of the opening H50. As a result, the sidewall 211 can easily shield the entrance of the ambient light existing in the vicinity of the side surface s2 of the opening H50.
  • configuration example 3 of the third embodiment is not limited to the above.
  • only one of the sidewalls 211 and 212 may be provided.
  • the sidewall 211 may be arranged so as to cover a part of the side surface s1 instead of the entire side surface s1 of the opening H120.
  • the sidewall 211 may be formed so as to cover the side surface of the side surface s1 of the opening H120 on the side closer to the drive circuit 12 and not the side surface on the side farther from the drive circuit 12. In this case, there is a possibility that the intrusion of ambient light into the drive circuit 12 can be suppressed as compared with the case where the side surface on the side close to the drive circuit 12 is not covered with the sidewall 211.
  • the sidewall 212 may be arranged so as to cover a part of the side surface s2 instead of the entire side surface s2 of the opening H50.
  • the sidewall 212 may be formed so as to cover the side surface of the side surface s2 of the opening H50 on the side closer to the drive circuit 12 and not the side surface on the side farther from the drive circuit 12. In this case, there is a possibility that the intrusion of ambient light into the drive circuit 12 can be suppressed as compared with the case where the side surface on the side close to the drive circuit 12 is not covered with the sidewall 212.
  • the peripheral light-shielding portion may be arranged so as to shield the propagation path of the ambient light that has entered through the opening H120 or the like.
  • configuration examples 1 to 4 of the fourth embodiment are shown.
  • FIG. 16 is a cross-sectional view showing a configuration example (configuration example 1) of the VCSEL mounting body 140D according to the fourth embodiment of the present disclosure.
  • FIG. 17 is an enlarged plan view of the WB pad electrode 110 shown in FIG. 16 and its peripheral portion.
  • the cross section shown in FIG. 16 shows a cross section obtained by cutting the plan view shown in FIG. 17 along the AA'line.
  • the cross section of the plan view shown in FIG. 17 cut along the line BB' has the same configuration as the cross section of the plan view shown in FIG. 17 cut along the line AA'.
  • an opaque member 221 (an example of the "peripheral shading portion" of the present disclosure) is arranged between the WB pad electrode 110 and the protective film 120, and blocks the propagation path of ambient light.
  • the opaque member 221 absorbs and attenuates the disturbance light propagating in the propagation path.
  • the opaque member 221 is made of, for example, titanium nitride (TiN).
  • TiN is formed by forming a film by a semiconductor manufacturing process such as CVD (Chemical Vapor Deposition) or sputtering, and patterning it using a photolithography technique.
  • the opaque member 221 is preferably in contact with the SiN film 122.
  • the opaque member 221 can divide the SiO 2 film 121 on the WB pad electrode 110, and can absorb and attenuate the ambient light propagating in the SiO 2 film 121.
  • a SiO 2 film 121 is formed on the LDD substrate 42, and the surface of the SiO 2 film 121 is subjected to CMP treatment to expose the surface of the opaque member 221.
  • the opaque member 221 can be brought into contact with the SiN film 122.
  • the opaque member 221 shields the propagation path of the disturbance light, so that at least a part of the drive circuit 12 (for example, the bias circuit 61) can be shielded from the disturbance light. Thereby, the opaque member 221 can further reduce the possibility that the drive circuit 12 malfunctions. Further, as shown in FIG. 17, it is preferable that the opaque member 221 is continuously provided so as to surround the opening H120 from the outside in a plan view from the Z-axis direction. This makes it easy for the opaque member 221 to shield the propagation path of ambient light.
  • the opaque member 221 may be provided intermittently so as to surround the opening H120 from the outside in a cross-sectional view from the axial direction. Further, the opaque member 221 does not necessarily have to surround the opening H120.
  • FIG. 18 is a plan view showing a modified example of the arrangement of the opaque member 221.
  • the opaque member 221 may be arranged inside and outside a rectangular frame in which a plurality of WB pad electrodes 110 are arranged side by side in a plan view from the Z-axis direction. Even with such a configuration, the opaque member 221 can shield the propagation path of ambient light.
  • the opaque member 221 may be arranged only on one of the inside and the outside of a rectangular frame in which a plurality of WB pad electrodes 110 are arranged side by side in a plan view from the Z-axis direction.
  • the opaque member 221 may be arranged only inside the rectangular frame, which is closer to the drive circuit 12. In this case, there is a possibility that the propagation of ambient light to the drive circuit 12 can be suppressed as compared with the case where the opaque member 221 is arranged only on the outside of the rectangular frame.
  • FIG. 19 is a cross-sectional view showing a configuration example (configuration example 2) of the VCSEL mounting body 140E according to the fourth embodiment of the present disclosure.
  • an antireflection film 222 (an example of the “peripheral shading portion” of the present disclosure) is provided between the WB pad electrode 110 and the protective film 120, and a propagation path of ambient light is provided. Is blocking.
  • the antireflection film 222 absorbs and attenuates the disturbance light propagating while reflecting between the WB pad electrode 110 and the SiN film 122, and suppresses the propagation of the disturbance light.
  • the antireflection film 222 is made of, for example, a photoresist.
  • the antireflection film 222 is formed by forming a film by a semiconductor manufacturing process such as CVD or sputtering and patterning it by using a photolithography technique.
  • the antireflection film 222 shields the propagation path of the disturbance light to shield at least a part of the drive circuit 12 (for example, the bias circuit 61) from the disturbance light. can do. Thereby, the antireflection film 222 can further reduce the possibility that the drive circuit 12 malfunctions.
  • the antireflection film 222 is continuously provided so as to surround the opening H120 from the outside in a plan view from the Z-axis direction as in the opaque member 221 shown in FIG. This makes it easy for the antireflection film 222 to shield the propagation path of ambient light.
  • the antireflection film 222 may be provided intermittently so as to surround the opening H120 from the outside in a cross-sectional view from the axial direction. Further, the antireflection film 222 does not necessarily have to surround the opening H120.
  • the modification shown in FIG. 18 may be applied to the configuration example 2 of the fourth embodiment.
  • the opaque member 221 may be replaced with an antireflection film 222.
  • the antireflection film 222 may be arranged on at least one of the inside and the outside of a rectangular frame composed of a plurality of WB pad electrodes 110 in a plan view from the Z-axis direction. Even in this case, the antireflection film 222 can shield the propagation path of the ambient light.
  • FIG. 20 is a cross-sectional view showing a configuration example (configuration example 3) of the VCSEL mounting body 140F according to the fourth embodiment of the present disclosure.
  • the right end of the figure on the right side of FIG. 20 is the outer peripheral end of the LDD substrate 42.
  • the figure on the left side of FIG. 20 is an enlarged cross-sectional view showing a dummy wiring layer DML for shading provided on the LDD substrate 42 (an example of the “peripheral shading portion” of the present disclosure).
  • a guard ring GR exists between the WB pad electrode 110 and the outer peripheral end 42E of the LDD substrate 42 in order to prevent the intrusion of moisture and impurities.
  • the guard ring GR is composed of wirings M1 to M7 and a metal layer formed on the same layer as the WB pad electrode 110.
  • the metal layer constituting the guard ring GR is a dummy wiring or a dummy electrode that is not electrically connected to an element such as a transistor.
  • a dummy wiring layer DML for shading is arranged on the outer periphery of the WB pad electrode 110 and the region immediately below the WB pad electrode 110.
  • the dummy wiring layer DML is arranged between the WB pad electrode 110, the region immediately below the WB pad electrode 110, and the guard ring GR.
  • the dummy wiring layer DML may be arranged on the entire outer circumference of the WB pad electrode 110 and the region immediately below the WB pad electrode 110, or may be arranged on a part of the outer circumference of the WB pad electrode 110.
  • the dummy wiring DM7 and the dummy wiring DM6 are metal wiring layers formed on the same layer as the power supply wirings M7 and M6 (see FIG. 12).
  • the dummy wirings DM5 and DM4 are metal wiring layers formed on the same layer as the signal wirings M5 and M4 (see FIG. 12).
  • the dummy wirings DM7, DM6, DM5, and DM4 are not electrically connected to an element such as a transistor.
  • the dummy wiring DM6 (an example of the "nth layer dummy wiring" of the present disclosure) overlaps the inter-wiring space sp7 of the dummy wiring DM7 (an example of the "n + m layer dummy wiring” of the present disclosure).
  • the dummy wiring DM7 and the dummy wiring DM6 overlap each other.
  • the light transmitted through the inter-wiring space sp7 is reflected and attenuated by the dummy wiring DM6 located ahead of the dummy wiring DM7.
  • the dummy wiring DM4 overlaps the inter-wiring space sp5 of the dummy wiring DM5 (an example of the "n + m layer dummy wiring” of the present disclosure).
  • the dummy wiring DM5 and the dummy wiring DM4 overlap each other. As a result, even when the ambient light passes through the inter-wiring space sp5 of the dummy wiring DM5, the light transmitted through the inter-wiring space sp5 is reflected by the dummy wiring DM4 located ahead of the dummy wiring DM5 and attenuated.
  • the dummy wiring layer DML can shield the propagation path of the ambient light.
  • the dummy wiring layer DML can suppress the propagation of the disturbance light, and can shield at least a part of the drive circuit 12 (for example, the bias circuit 61) from the disturbance light. Thereby, the dummy wiring layer DML can further reduce the possibility that the drive circuit 12 malfunctions.
  • the dummy wirings to be overlapped are the wirings adjacent to each other in the thickness direction of the LDD board 42, such as the dummy wiring DM7 and the dummy wiring DM6, or the dummy wiring DM5 and the dummy wiring DM4.
  • m in the above n + m layer is 1.
  • the modification shown in FIG. 18 may be applied to the configuration example 3 of the fourth embodiment.
  • the opaque member 221 may be replaced with a dummy wiring layer DML.
  • a dummy wiring layer DML may be arranged on at least one of the inside and the outside of a rectangular frame composed of a plurality of WB pad electrodes 110 in a plan view from the Z-axis direction. Even in this case, the dummy wiring layer DML can shield the propagation path of the ambient light.
  • FIG. 21 is a cross-sectional view showing a configuration example (configuration example 4) of the VCSEL mounting body 140G according to the fourth embodiment of the present disclosure.
  • a trench isolation 230 for shading is arranged on the outer periphery of the WB pad electrode 110 and the region immediately below the WB pad electrode 110. ..
  • the trench isolation 230 has a trench 231 provided in the interlayer insulating film 130 and a buried material 232 provided in the trench 231.
  • the buried material 232 is made of a material that can absorb or reflect ambient light, such as polysilicon, metal, and a low dielectric constant material (low-K material).
  • the trench isolation 230 can shield the propagation path of the disturbance light and suppress the propagation of the disturbance light. Since the trench isolation 230 can shield at least a part of the drive circuit 12 (for example, the bias circuit 61) from ambient light, it is possible to further reduce the possibility of the drive circuit 12 malfunctioning.
  • the light emitted by the light emitting unit 11 is not limited to infrared rays.
  • the light emitted by the light emitting unit 11 may be visible light or ultraviolet light.
  • the light-shielding portion of the present disclosure may have both a light-shielding film 50 and a penetrating layer 51.
  • the present technology includes various embodiments not described here. At least one of the various omissions, substitutions and modifications of the components may be made without departing from the gist of the embodiments and modifications described above. Further, the effects described in the present specification are merely exemplary and not limited, and other effects may be obtained.
  • the present disclosure may also have the following structure.
  • the first board having a drive circuit and A second substrate having a light emitting unit driven by the drive circuit and mounted on one surface side of the first substrate, and a second substrate.
  • An electronic device provided on the first substrate and provided with a light-shielding portion that shields at least a part of the drive circuit from light emitted by the light-emitting portion.
  • the drive circuit has a bias circuit that applies a current to the light emitting unit.
  • the light-shielding portion is It is made of a material having a light-shielding property against light, and has a light-shielding film provided on one surface of the first substrate.
  • the light-shielding film is provided so as to cover the entire one surface of the first substrate except for a region where the second substrate is mounted.
  • the first substrate is It has a wiring layer provided in a layer different from the light-shielding film in the thickness direction of the first substrate and made of a material having a light-shielding property against light.
  • the drive circuit A first region that overlaps with the light-shielding film in the thickness direction of the first substrate, It has a second region that does not overlap with the light-shielding film in the thickness direction of the first substrate.
  • the light-shielding portion is Item 2. The electronic device described.
  • the penetrating layer is provided in a ring shape along the outer circumference of the first substrate.
  • the electronic device according to any one of (1) to (8) above, wherein the light emitting unit has a VCSEL.
  • the electronic device further comprising a lens, which is arranged at a position facing the first substrate with the second substrate interposed therebetween and is incident with the light.
  • the first substrate is The wire bonding pad electrode provided on one surface side of the first substrate and It has a protective film provided on one surface side of the first substrate and having an opening formed to expose the surface of the wire bonding pad electrode.
  • the light-shielding portion is The electronic device according to any one of (1) to (11), which has a light-shielding property with respect to light and has a peripheral light-shielding portion arranged around the wire bonding pad electrode. (13) The electronic device according to (12) above, wherein the peripheral light-shielding portion covers the side surface of the opening. (14) The electronic device according to (12), wherein the peripheral light-shielding portion is arranged between the wire bonding pad electrode and the protective film. (15) The electronic device according to (12), wherein the peripheral light-shielding portion is arranged on the outer periphery of the wire bonding pad electrode.
  • the peripheral light-shielding portion A plurality of wirings include a dummy wiring layer laminated in the thickness direction of the first substrate via an insulating film.
  • the peripheral light-shielding portion The trench provided on the first substrate and The electronic device according to (15) above, which has an embedded material embedded in the trench.
  • the first board having a drive circuit and A second substrate having a light emitting unit driven by the drive circuit and mounted on one surface side of the first substrate, and a second substrate.
  • a peripheral light-shielding portion having a light-shielding property with respect to the light emitted by the light-emitting portion is provided.
  • the first substrate is The wire bonding pad electrode provided on one surface side of the first substrate and It has a protective film provided on one surface side of the first substrate and having an opening formed to expose the surface of the wire bonding pad electrode.
  • the peripheral light-shielding portion is an electronic device arranged around the wire bonding pad electrode.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

誤動作の可能性を低減できるようにした電子機器を提供する。電子機器は、駆動回路を有する第１基板と、前記駆動回路によって駆動される発光部を有し、前記第１基板の一方の面側に実装される第２基板と、前記第１基板に設けられ、前記発光部が発する光から前記駆動回路の少なくとも一部を遮光する遮光部と、を備える。

Description

電子機器
　本開示は、電子機器に関する。
　半導体レーザーの一種として、ＶＣＳＥＬ（Ｖｅｒｔｉｃａｌ　Ｃａｖｉｔｙ　Ｓｕｒｆａｃｅ　Ｅｍｉｔｔｉｎｇ　Ｌａｓｅｒ）等の面発光レーザーが知られている（例えば、特許文献１、２参照）。一般に、面発光レーザーを利用した発光装置では、複数の発光素子が基板の表面又は裏面に２次元アレイ状に設けられ、その上にレンズが配置される。複数の発光素子から出射された光は、レンズを通して発光装置の外側へ照射される。
特表２００４－５２６１９４号公報 特開２０２０－２０６８０号公報
　特許文献２の図７Ａには、駆動部としての回路が形成されたチップ上に、発光部としての回路が形成されたチップがフリップチップ実装された構成が開示されている。この構成のデバイスでは、発光部から出射した光の一部が、レンズの表面で反射して、駆動部に入射する可能性がある。駆動部は、ｐｎ接合面を含む素子（例えば、バイポーラトランジスタ）を有する。これらの素子に光が当たると光起電力効果が生じて、素子の特性が変化し、駆動部が誤動作する可能性がある。
　本開示はこのような事情に鑑みてなされたものであり、誤動作の可能性を低減できるようにした電子機器を提供することを目的とする。
　本開示の一態様に係る電子機器は、駆動回路を有する第１基板と、前記駆動回路によって駆動される発光部を有し、前記第１基板の一方の面側に実装される第２基板と、前記第１基板に設けられ、前記発光部が発する光から前記駆動回路の少なくとも一部を遮光する遮光部と、を備える。
　これによれば、発光部が発する光（例えば、赤外線）の一部が、レンズの表面で反射して、駆動回路の一部（例えば、バイアス回路）に向かう場合でも、この赤外線は遮光部で遮られる。遮光部は、バイアス回路が有する素子（例えば、バイポーラトランジスタ等）のｐｎ接合面で光起電力効果が生じることを抑制することができ、光起電力効果により素子の特性が変化することを抑制することができる。これにより、遮光部は、駆動回路が誤作動する可能性を低減することができる。
　本開示の別の態様に係る電子機器は、駆動回路を有する第１基板と、前記駆動回路によって駆動される発光部を有し、前記第１基板の一方の面側に実装される第２基板と、前記発光部が発する光に対して遮光性を有する周辺遮光部と、を備える。前記第１基板は、前記第１基板の一方の面側に設けられたワイヤーボンディングパッド電極と、前記第１基板の一方の面側に設けられ、前記ワイヤーボンディングパッド電極の表面を露出する開口部が形成された保護膜と、を有する。前記周辺遮光部は、前記ワイヤーボンディングパッド電極の周辺に配置される。
　これによれば、発光部が発する光（例えば、赤外線）の一部が、レンズの表面で反射して、ワイヤーボンディング電極の周辺に向かう場合でも、この赤外線は周辺遮光部で遮られる。これにより、周辺遮光部は、ワイヤーボンディング電極の周辺から第１基板内に光が侵入することを抑制することができる。これにより、周辺遮光部は、駆動回路が誤作動する可能性を低減することができる。
図１は、本開示の実施形態１に係る測距装置の構成例を示すブロック図である。 図２は、本開示の実施形態１に係る測距装置の構造例を示す断面図である。 図３は、本開示の実施形態１に係る駆動回路の構成例を示すブロック図である。 図４は、本開示の実施形態１に係るＶＣＳＥＬ実装体の構造例を示す断面図である。 図５は、本開示の実施形態１の変形例１に係るＶＣＳＥＬ実装体の構成例を示す断面図である。 図６は、本開示の実施形態１の変形例２に係るＶＣＳＥＬ実装体の構成例を示す断面図である。 図７は、本開示の実施形態１の変形例３に係るＶＣＳＥＬ実装体の構成例を示す断面図である。 図８Ａは、本開示の実施形態１の変形例４Ａに係るＶＣＳＥＬ実装体の構成例を示す断面図である。 図８Ｂは、本開示の実施形態１の変形例４Ｂに係るＶＣＳＥＬ実装体の構成例を示す断面図である。 図９Ａは、本開示の実施形態１の変形例５Ａに係るＶＣＳＥＬ実装体の構成例を示す断面図である。 図９Ｂは、本開示の実施形態１の変形例５Ｂに係るＶＣＳＥＬ実装体の構成例を示す断面図である。 図１０は、本開示の実施形態２に係るＶＣＳＥＬ実装体の構造例を示す平面図である。 図１１は、図１０に示したＷＢパッド電極とその周辺部を拡大して示す平面図である。 図１２は、本開示の実施形態２に係るＶＣＳＥＬ実装体の構成例を示す断面図である。 図１３は、本開示の実施形態３に係るＶＣＳＥＬ実装体の構成例１を示す断面図である。 図１４は、本開示の実施形態３に係るＶＣＳＥＬ実装体の構成例２を示す断面図である。 図１５は、本開示の実施形態３に係るＶＣＳＥＬ実装体の構成例３を示す断面図である。 図１６は、本開示の実施形態４に係るＶＣＳＥＬ実装体の構成例１を示す断面図である。 図１７は、図１６に示したＷＢパッド電極とその周辺部を拡大して示す平面図である。 図１８は、不透明部材の配置の変形例を示す平面図である。 図１９は、本開示の実施形態４に係るＶＣＳＥＬ実装体の構成例２を示す断面図である。 図２０は、本開示の実施形態４に係るＶＣＳＥＬ実装体の構成例３を示す断面図である。 図２１は、本開示の実施形態４に係るＶＣＳＥＬ実装体の構成例４を示す断面図である。
　以下において、図面を参照して本開示の実施形態１を説明する。以下の説明で参照する図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
　以下の説明における上下等の方向の定義は、単に説明の便宜上の定義であって、本開示の技術的思想を限定するものではない。例えば、対象を９０°回転して観察すれば上下は左右に変換して読まれ、１８０°回転して観察すれば上下は反転して読まれることは勿論である。
　以下の説明では、Ｘ軸方向、Ｙ軸方向及びＺ軸方向の文言を用いて、方向を説明する場合がある。例えば、Ｘ軸方向及びＹ軸方向は、ＬＤＤ基板４２の上面４２ａに平行な方向である。Ｘ軸方向及びＹ軸方向を水平方向ともいう。Ｚ軸方向は、上面４２ａと垂直に交わる方向である。Ｘ軸方向、Ｙ軸方向及びＺ軸方向は、互いに直交する。
＜実施形態１＞
　図１は、本開示の実施形態１に係る測距装置１００の構成例を示すブロック図である。図１に示すように、本開示の実施形態１に係る測距装置１００（本開示の「電子機器」の一例）は、発光装置１と、撮像装置２と、制御装置３とを備える。測距装置１００は、発光装置１から発光された光を被写体に照射し、被写体で反射した光を撮像装置２により受光して被写体を撮像し、撮像装置２から出力された画像信号を用いて制御装置３により被写体までの距離を測定（算出）する。発光装置１は、撮像装置２が被写体を撮像するための光源として機能する。
　発光装置１は、発光部１１と、駆動回路１２と、電源回路１３と、発光側光学系１４とを備える。撮像装置２は、イメージセンサ２１と、画像処理部２２と、撮像側光学系２３とを備える。制御装置３は、測距部３１を備える。
　発光部１１は、被写体に照射するためのレーザー光を発光する。発光部１１は、ＶＣＳＥＬを有する。例えば、発光部１１は、２次元アレイ状に配置された複数の発光素子を備え、各発光素子がＶＣＳＥＬ構造を有する。これらの発光素子から出射された光が、被写体に照射される。発光素子が発する光は、例えば赤外線である。発光部１１は、ＬＤ（Ｌａｓｅｒ　Ｄｉｏｄｅ）チップ４１と呼ばれるチップ内に設けられている。
　駆動回路１２は、発光部１１を駆動する電気回路である。電源回路１３は、駆動回路１２の電源電圧を生成する電気回路である。例えば、測距装置１００は、バッテリ（図示せず）から供給される入力電圧から電源回路１３により電源電圧を生成し、生成した電源電圧を駆動回路１２に供給し、駆動回路１２により発光部１１を駆動する。バッテリは測距装置１００の内部に設けられていてもよいし、測距装置１００の外部に設けられていてもよい。また、駆動回路１２は、ＬＤＤ（Ｌａｓｅｒ　Ｄｉｏｄｅ　Ｄｒｉｖｅｒ）基板４２と呼ばれる基板内に設けられている。
　発光側光学系１４は、種々の光学素子を備えており、これらの光学素子を介して発光部１１からの光を被写体に照射する。同様に、撮像側光学系２３は、種々の光学素子を備えており、これらの光学素子を介して被写体からの光を受光する。
　イメージセンサ２１は、被写体からの光を撮像側光学系２３を介して受光し、この光を光電変換により電気信号に変換する。イメージセンサ２１は、例えば、ＣＣＤ（Ｃｈａｒｇｅ　Ｃｏｕｐｌｅｄ　Ｄｅｖｉｃｅ）センサまたはＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ　Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）センサである。イメージセンサ２１は、上記の電子信号をＡ／Ｄ（Ａｎａｌｏｇ　ｔｏ　Ｄｉｇｉｔａｌ）変換によりアナログ信号からデジタル信号に変換し、デジタル信号としての画像信号を画像処理部２２に出力する。また、イメージセンサ２１は、フレーム同期信号を駆動回路１２に出力し、駆動回路１２は、フレーム同期信号に基づいて、発光部１１をイメージセンサ２１におけるフレーム周期に応じたタイミングで発光させる。
　画像処理部２２は、イメージセンサ２１から出力された画像信号に対し種々の画像処理を施す。画像処理部２２は例えば、ＤＳＰ（Ｄｉｇｉｔａｌ　Ｓｉｇｎａｌ　Ｐｒｏｃｅｓｓｏｒ）などの画像処理プロセッサを備える。
　制御装置３は、測距装置１００の種々の動作を制御し、例えば、発光装置１の発光動作や、撮像装置２の撮像動作を制御する。制御装置３は、例えば、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）、ＲＯＭ（Ｒｅａｄ　Ｏｎｌｙ　Ｍｅｍｏｒｙ）、ＲＡＭ（Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）などを備える。
　測距部３１は、イメージセンサ２１から出力され、画像処理部２２により画像処理を施された画像信号に基づいて、被写体までの距離を測定する。測距部３１は、測距方式として、例えば、ＳＴＬ（Ｓｔｒｕｃｔｕｒｅｄ　Ｌｉｇｈｔ）方式またはＴｏＦ（Ｔｉｍｅ　ｏｆ　Ｆｌｉｇｈｔ）方式を採用している。測距部３１はさらに、上記の画像信号に基づいて、測距装置１００と被写体との距離を被写体の部分ごとに測定して、被写体の３次元形状を特定してもよい。
　図２は、本開示の実施形態１に係る測距装置１００の構造例を示す断面図である。図２に示すように、測距装置１００は、上述のＬＤチップ４１（本開示の「第２基板」の一例）及びＬＤＤ基板４２（本開示の「第１基板」の一例）と、実装基板４３と、放熱基板４４と、補正レンズ保持部４５と、１つ以上の補正レンズ４６（本開示の「レンズ」の一例）と、複数のバンプ電極４８と、を備える。なお、図２において、Ｘ軸方向とＹ軸方向は横方向（水平方向）に相当し、Ｚ軸方向は縦方向（垂直方向）に相当する。また、Ｚ軸の矢印方向は上方向に相当し、この矢印方向の反対は下方向に相当する。
　図２に示すように、実装基板４３上に放熱基板４４を介してＬＤＤ基板４２が配置されている。また、ＬＤＤ基板４２上にＬＤチップ４１が配置されている。例えば、ＬＤＤ基板４２上にＬＤチップ４１がフリップチップ実装されている。実装基板４３は、例えばプリント基板である。実装基板４３には、図１に示したイメージセンサ２１と画像処理部２２とが設けられている。放熱基板４４は、例えば、ＡｌＮ（窒化アルミニウム）基板などのセラミック基板である。
　補正レンズ保持部４５は、ＬＤチップ４１を囲むように放熱基板４４上に配置されており、ＬＤチップ４１の上方に１つ以上の補正レンズ４６を保持している。これらの補正レンズ４６は、上述の発光側光学系１４（図１参照）に含まれている。補正レンズ４６は、ＬＤチップ４１を挟んでＬＤＤ基板４２と向かい合う位置に配置されている。ＬＤチップ４１内の発光部１１（図１参照）から発光された光は、これらの補正レンズ４６に入射して補正された後、被写体（図１参照）に照射される。図２は、実施形態１の一例として、補正レンズ保持部４５に保持された２つの補正レンズ４６を示している。
　複数のバンプ電極４８は、ＬＤＤ基板４２の上面及びＬＤチップ４１の下面の少なくとも一方に設けられており、ＬＤＤ基板４２とＬＤチップ４１とを電気的に接続している。バンプ電極４８は、例えば、金（Ａｕ）、ニッケル（Ｎｉ）又はアルミニウム（Ａｌ）など、任意の金属材料で構成されている。
　また、ＬＤＤ基板４２には、ＬＤチップ４１に設けられた発光部１１が発する光から駆動回路１２の少なくとも一部を遮光する遮光膜５０（本開示の「遮光部」の一例）が設けられている。遮光膜５０は、ＬＤＤ基板４２の上面４２ａに設けられていてもよいし、ＬＤＤ基板４２の内部に設けられていてもよい。
　本開示の実施形態１では、ＬＤＤ基板４２上にＶＣＳＥＬを含むＬＤチップ４１がフリップチップ実装された構造体を、ＶＣＳＥＬ実装体４０と称する。
　図３は、本開示の実施形態１に係る駆動回路１２の構成例を示すブロック図である。図３に示すように、駆動回路１２は、発光部１１（図１参照）を駆動するドライバ回路６０と、バイアス回路６１と、ＣＬＫ回路６２と、温度情報生成部６３と、を備える。バイアス回路６１は、電源回路１３から供給される電源電圧から基準電流を生成し、生成した基準電流をドライバ回路６０に供給する。ＣＬＫ回路６２は、発光部１１の発光タイミングを制御するためのクロック信号を生成し、生成したクロック信号をドライバ回路６０に供給する。温度情報生成部６３は、ＬＤＤ基板４２の温度を測定して温度情報を含む信号を生成し、生成した信号をドライバ回路６０に供給する。図２に示したように、ＬＤＤ基板４２上にＬＤチップ４１がフリップチップ実装されるため、ＬＤＤ基板４２の温度はＬＤチップ４１の温度と相関がある。
　ドライバ回路６０は、供給されたクロック信号に基づいて、発光部１１の発光タイミングを制御する。また、ドライバ回路６０は、温度情報生成部６３から供給される信号に基づいて、発光部１１に印加する電流値を補正する。これにより、ドライバ回路６０は、発光部１１が発する光の強度について、温度による変動を抑制することができる。
（具体例）
　次に、ＬＤＤ基板４２上にＬＤチップ４１がフリップチップ実装された、ＶＣＳＥＬ実装体４０の構造について、より具体的に説明する。
　図４は、本開示の実施形態１に係るＶＣＳＥＬ実装体４０の構造例を示す断面図である。図４に示すように、ＶＣＳＥＬ実装体４０は、ＬＤＤ基板４２と、ＬＤチップ４１と、ＬＤＤ基板４２とＬＤチップ４１とを電気的に接続するバンプ電極４８と、を備える。ＬＤＤ基板４２は、上面４２ａ（本開示の「一方の面」の一例）と下面４２ｂとを有し、上面４２ａの側にバンプ電極４８を介してＬＤチップ４１がフリップチップ実装されている。
　ＬＤＤ基板４２は、例えばＳｉで構成される基板本体４２１を有する。ＬＤＤ基板４２の上面４２ａは基板本体４２１の上面であり、ＬＤＤ基板４２の下面４２ｂは基板本体４２１の下面である。基板本体４２１に、ドライバ回路６０と、バイアス回路６１と、ＣＬＫ回路６２（図３参照）と、温度情報生成部６３（図３参照）とが設けられている。例えば、ドライバ回路６０とバイアス回路６１は、基板本体４２１の下面４２ｂ側に設けられている。ドライバ回路６０とバイアス回路６１は、図示しない配線層（又は、後述の配線層７１から７３の少なくとも一部）を介して、互いに電気的に接続している。
　バイアス回路６１は、ウェル層６１１と、ウェル層６１１に設けられたｎｐｎ型のバイポーラトランジスタ６１２と、ウェル層６１１に設けられたｐｎｐ型のバイポーラトランジスタ６１３と、を有する。
　また、基板本体４２１に、遮光膜５０と、パッド電極７０と、複数の配線層７１から７３とが設けられている。例えば、遮光膜５０と、パッド電極７０は、基板本体４２１の上面４２ａに設けられている。配線層７１から７３は、基板本体４２１の内部に設けられている。ドライバ回路６０の上方にパッド電極７０が位置し、ドライバ回路６０とパッド電極７０との間に複数の配線層７１から７３が設けられている。ドライバ回路６０とパッド電極７０は、複数の配線層７１から７３と、配線層７１から７３の間を上下方向（Ｚ軸方向）に接続する貫通電極（図示せず）とを介して、互いに電気的に接続している。
　遮光膜５０は、例えばアルミニウム（Ａｌ）又は銅（Ｃｕ）など、赤外線に対して遮光性を有する金属で構成されている。遮光膜５０は、基板本体４２１の上面４２ａ側からバイアス回路６１の全領域を覆っている。遮光膜５０は、図４に示すようにパッド電極７０と同一層に設けられていてよいし、パッド電極７０とは異なる層に設けられていてもよい。遮光膜５０がパッド電極７０と同一層に設けられる場合、遮光膜５０とパッド電極７０は同一工程で同時に形成してもよい。
　パッド電極７０上にバンプ電極４８が設けられている。ドライバ回路６０は、複数の配線層７１から７３と、パッド電極７０と、バンプ電極４８とを介して、ＬＤチップ４１と電気的に接続している。ＬＤチップ４１の上方に、補正レンズ４６（図２参照）が配置されている。
（実施形態１の効果）
　以上説明したように、本開示の実施形態１に係る測距装置１００は、駆動回路１２を有するＬＤＤ基板４２と、駆動回路１２によって駆動される発光部１１を有するＬＤチップ４１と、遮光膜５０とを備える。ＬＤチップ４１は、ＬＤＤ基板４２の上面４２ａ側にフリップチップ実装される。遮光膜５０は、ＬＤＤ基板４２に設けられ、発光部１０が発する光（例えば、赤外線）から駆動回路１２の少なくとも一部（例えば、バイアス回路６１）を遮光する。
　これによれば、発光部１０が発する赤外線の一部が、補正レンズ４６の表面で反射して、バイアス回路６１に向かう場合でも、この赤外線は遮光膜５０で遮られる。ＬＤＤ基板４２の上面４２ａにＬＤチップ４１がフリップチップ実装され、バイアス回路６１の上方がモールド樹脂等で封止されていない状態（すなわち、ベア状態）でも、遮光膜５０が、バイアス回路６１への赤外線の入射を妨げる。遮光膜５０は、バイアス回路６１が有するバイポーラトランジスタ６１２、６１３等の素子のｐｎ接合面で光起電力効果が生じることを抑制することができ、光起電力効果により素子の特性が変化することを抑制することができる。これにより、遮光膜５０は、駆動回路１２が誤作動する可能性を低減することができる。
　駆動回路１２の中でも特にバイアス回路６１は、光に対する感度が高く、面積も大きい。このため、本開示の実施形態１では、特にバイアス回路６１を遮光することが好ましい。上述したように、バイアス回路６１は基準電流を生成するが、バイアス回路６１に赤外線が照射されると、光起電力効果によりバイポーラトランジスタ６１２、６１３等の素子の特性が変化して、基準電流が変動する。基準電流の変動が大きいと、駆動回路１２が誤作動し易くなる。バイアス回路６１を遮光することで、基準電流の変動を抑制することができ、駆動回路１２が誤作動する可能性を低減することができる。
（変形例１）
　上記の実施形態１では、ＬＤＤ基板４２の厚さ方向（例えば、Ｚ軸方向）において、バイアス回路６１と重なる領域に遮光膜５０を配置し、それ以外の領域にはバイアス回路６１を配置しない態様を示した。しかし、本開示の実施形態１はこれに限定されない。本開示の実施形態１では、Ｚ軸方向において、ドライバ回路６０（図３参照）と重なる領域に遮光膜５０を配置してもよいし、ＣＬＫ回路６２（図３参照）と重なる領域に遮光膜５０を配置してもよいし、温度情報生成部６３（図３参照）と重なる領域に遮光膜５０を配置してもよい。これにより、遮光膜５０は、ドライバ回路６０、ＣＬＫ回路６２、温度情報生成部６３への赤外線の入射を妨げることができる。
　ドライバ回路６０、ＣＬＫ回路６２及び温度情報生成部６３のいずれも、バイポーラトランジスタやＭＯＳトランジスタなど、ｐｎ接合面を含む素子を有するが、遮光膜５０が赤外線の入射を妨げることによって、ｐｎ接合面で光起電力効果が生じることを抑制することができる。これにより、遮光膜５０は、ドライバ回路６０、ＣＬＫ回路６２及び温度情報生成部６３のいずれにおいても、光起電力効果により素子の特性が変化することを抑制することができ、駆動回路１２が誤作動する可能性を低減することができる。
　ＬＤＤ基板４２の上面４２ａにおいて、遮光膜５０による被覆率は高いほうが好ましい。例えば、ＬＤＤ基板４２の上面４２ａにおいて、遮光膜５０による単位面積当たりの被覆率は、ＬＤチップ４１が実装される領域を除いて、５０％以上であることが好ましく、６５％以上であることがより好ましく、８０％以上であることがさらに好ましい。遮光膜５０は、ＬＤチップ４１が実装される領域を除いて、ＬＤＤ基板４２の上面４２ａ全体を覆うように（すなわち、単位面積当たりの被覆率が１００％となるように）設けられていてもよい。ＬＤチップ４１が実装される領域を除いて、単位面積当たりの被覆率が１００％となる例を、以下の図５に示す。
　図５は、本開示の実施形態１の変形例１に係るＶＣＳＥＬ実装体４０Ａの構成例を示す断面図である。図５に示すように、変形例１に係るＶＣＳＥＬ実装体４０Ａにおいて、遮光膜５０は、ＬＤチップ４１が実装される領域を除いて、ＬＤＤ基板４２の上面４２ａ全体を覆うように設けられている。このような構成であれば、遮光膜５０は、バイアス回路６１だけでなく、ドライバ回路６０、ＣＬＫ回路６２、温度情報生成部６３への赤外線の入射も妨げることができる。これにより、遮光膜５０は、ＬＤＤ基板４２に設けられた各素子の特性が光起電力効果により変化することをさらに抑制することができ、駆動回路１２が誤作動する可能性をさらに低減することができる。
（変形例２）
　本開示の実施形態１では、遮光膜５０に加えて、配線層７１から７３の一部が遮光部として機能してもよい。遮光部として機能する配線層は、例えばアルミニウム（Ａｌ）又は銅（Ｃｕ）など、赤外線に対して遮光性を有する金属で構成されている。
　図６は、本開示の実施形態１の変形例２に係るＶＣＳＥＬ実装体４０Ｂの構成例を示す断面図である。図６に示すように、変形例２に係るＶＣＳＥＬ実装体４０Ｂでは、例えば、配線層７１の一部が、バイアス回路６１の上方まで延設されている。バイアス回路６１は、ＬＤＤ基板４２の厚さ方向（例えば、Ｚ軸方向）において遮光膜５０と重なる第１領域Ｒ１と、Ｚ軸方向において遮光膜５０とは重ならない第２領域Ｒ２とを有する。配線層７１は、第２領域Ｒ２の少なくとも一部を覆っている。配線層７１は、例えばアルミニウム（Ａｌ）又は銅（Ｃｕ）など、赤外線に対して遮光性を有する金属で構成されている。
　変形例２に係るＶＣＳＥＬ実装体４０Ｂによれば、遮光膜５０と配線層７１は、水平方向における位置が互いにずれている。このような位置関係にある遮光膜５０と配線層７１とによってバイアス回路６１への赤外線の入射が妨げられる。このため、上記の実施形態１と同様に、光起電力効果により素子の特性が変化することを抑制することができ、駆動回路１２が誤作動する可能性を低減することができる。
（変形例３）
　本開示の実施形態１において、バイアス回路６１は、ＬＤＤ基板４２の外周の側面４２ｃから離れた位置に配置されることが好ましい。図７は、本開示の実施形態１の変形例３に係るＶＣＳＥＬ実装体４０Ｃの構成例を示す断面図である。図７に示すように、変形例３に係るＶＣＳＥＬ実装体４０Ｃにおいて、バイアス回路６１は、ＬＤＤ基板４２の外周の側面４２ｃから十分に離れた位置に配置されている。例えば、ＬＤＤ基板の外周の側面４２ｃからバイアス回路６１までの距離ｄは、５００μｍ以上である。
　補正レンズ４６の表面で反射した光の一部は、補正レンズ保持部４５（図２参照）の内側の側面等で再反射して、ＬＤＤ基板４２の外周の側面４２ｃに入射する可能性がある。しかし、ＶＣＳＥＬ実装体４０Ｃにおいて、バイアス回路６１は、ＬＤＤ基板４２の外周の側面４２ｃから十分に離れた位置に配置されているので、この側面４２ｃから入射した光がバイアス回路６１に到達する可能性を低減することができる。これにより、バイアス回路６１の特性が光起電力効果により変化することをさらに抑制することができる。
（変形例４Ａ、４Ｂ）
　本開示の実施形態１では、ＬＤＤ基板４２の外周の側面４２ｃと駆動回路１２（図１参照）との間に、遮光性の材料で構成された貫通層が設けられていてもよい。
　図８Ａは、本開示の実施形態１の変形例４Ａに係るＶＣＳＥＬ実装体４０Ｄの構成例を示す断面図である。図８Ａに示すように、変形例４Ａに係るＶＣＳＥＬ実装体４０Ｄにおいて、ＬＤＤ基板４２は、ＬＤＤ基板４２の厚さ方向（例えば、Ｚ軸方向）において、ＬＤＤ基板４２を貫く貫通層５１を有する。貫通層５１は、例えばアルミニウム（Ａｌ）又は銅（Ｃｕ）など、赤外線に対して遮光性を有する金属で構成されている。貫通層５１は、ＬＤＤ基板４２の外周の側面４２ｃとバイアス回路６１との間に設けられており、例えば、外周の側面４２ｃに沿ってリング状に設けられている。
　上述したように、補正レンズ４６の表面で反射した光の一部は、補正レンズ保持部４５（図２参照）の内側の側面等で再反射して、ＬＤＤ基板４２の外周の側面４２ｃに入射する可能性がある。しかし、ＶＣＳＥＬ実装体４０Ｄにおいて、バイアス回路６１は、外周の側面４２ｃに沿って設けられた貫通層５１で遮光されるので、側面４２ｃから入射した光がバイアス回路６１に到達する可能性を低減することができる。これにより、バイアス回路６１の特性が光起電力効果により変化することをさらに抑制することができる。
　図８Ｂは、本開示の実施形態１の変形例４Ｂに係るＶＣＳＥＬ実装体４０Ｅの構成例を示す断面図である。図８Ｂに示すように、貫通層５１は、１つではなく、複数設けられていてもよい。例えば、貫通層５１は、外周の側面４２ｃに沿って、２重又は３重以上に設けられていてもよい。このような構成であれば、側面４２ｃから入射した光がバイアス回路６１に到達する可能性をさらに低減することができる。
（変形例５Ａ、５Ｂ）
　上記の実施形態１では、遮光膜５０がアルミニウム（Ａｌ）又は銅（Ｃｕ）などの金属で構成されることを説明した。しかしながら、本開示の実施形態１はこれに限定されない。遮光膜５０は、例えば樹脂で構成されていてもよい。
　図９Ａは、本開示の実施形態１の変形例５Ａに係るＶＣＳＥＬ実装体４０Ｆの構成例を示す断面図である。図９Ａに示すように、変形例５Ａに係るＶＣＳＥＬ実装体４０Ｆは、金属で構成される遮光膜５０に代えて、遮光膜５２を備える。遮光膜５２は、赤外線に対して遮光性を有する樹脂で構成されている。このような構成であっても、遮光膜５２は、バイアス回路６１への赤外線の入射を妨げることができ、光起電力効果により素子の特性が変化することを抑制することができる。これにより、遮光膜５２は、駆動回路１２が誤作動する可能性を低減することができる。
　また、本開示の実施形態１では、図９Ａに示すように、ＬＤＤ基板４２とＬＤチップ４１との間の隙間が、絶縁性の樹脂５３で充填されていてもよい。樹脂５３は、アンダーフィル材と呼んでもよい。樹脂５３によって、ＬＤＤ基板４２とＬＤチップ４１との間の接続の信頼性を高めることができる。樹脂５３として、例えばエポキシ樹脂を用いることができる。
　変形例５Ａに係るＶＣＳＥＬ実装体４０Ｆでは、上記の樹脂５３と遮光膜５２とが同一の組成を有していてもよい。また、上記の樹脂５３と遮光膜５２とが同一工程で同時に形成された層であってもよい。これによれば、ＶＣＳＥＬ実装体４０Ｆを製造する際に、工程数を削減できる可能性があり、製造コストを低減できる可能性がある。
　図９Ｂは、本開示の実施形態１の変形例５Ｂに係るＶＣＳＥＬ実装体４０Ｇの構成例を示す断面図である。図９Ｂに示すように、遮光膜５２は、ＬＤチップ４１が実装される領域を除いて、ＬＤＤ基板４２の上面４２ａ全体に設けられていてもよい。このような構成であれば、遮光膜５２は、バイアス回路６１だけでなく、ＣＬＫ回路６２や温度情報生成部６３への赤外線の入射も妨げることができるので、駆動回路１２が誤作動する可能性をさらに低減することができる。
＜実施形態２＞
　本開示の実施形態において、ＬＤＤ基板４２は、金線等のワイヤーが接続されるワイヤーボンディングパッド電極（以下、ＷＢパッド電極）を備えてもよい。ＷＢパッド電極上には、ＷＢパッド電極の表面を露出させる開口部が設けられ、この開口部を通してＷＢパッド電極の表面にワイヤーが接続される。本開示の実施形態において、遮光膜５０は、駆動回路１２の上方だけでなく、ワイヤーボンディングパッド電極の周辺も覆ってよい。
　図１０は、本開示の実施形態２に係るＶＣＳＥＬ実装体１４０の構造例を示す平面図である。図１０に示すように、実施形態２に係るＶＣＳＥＬ実装体１４０は、図４に示したＶＣＳＥＬ実装体４０と同様に、ＬＤＤ基板４２上にＶＣＳＥＬを含むＬＤチップ４１がフリップチップ実装された構造体である。例えば図１に示した測距装置１００において、ＶＣＳＥＬ実装体１４０は、ＶＣＳＥＬ実装体４０に替えて、実装基板４３上に放熱基板４４を介して配置される。
　図１０に示すように、ＬＤＤ基板４２は、ＬＤＤ基板４２の上面４２ａ側に設けられた複数のＷＢパッド電極１１０（本開示の「ワイヤーボンディングパッド電極」の一例）と、ＬＤＤ基板４２の上面４２ａ側に設けられた保護膜１２０と、を備える。ＷＢパッド電極１１０は、図示しない金線等のワイヤーを接続するためのパッド電極である。複数のＷＢパッド電極１１０は、ＬＤＤ基板４２の上面４２ａの法線方向（例えば、Ｚ軸方向）からの平面視で、ＬＤＤ基板４２の外周部に設けられており、ＬＤＤ基板４２の外周に沿って矩形の枠を描くように、一定の間隔で配置されている。
　図１１は、図１０に示したＷＢパッド電極１１０とその周辺部を拡大して示す平面図である。図１２は、本開示の実施形態２に係るＶＣＳＥＬ実装体４０の構成例を示す断面図である。図１２は、図１０及び図１１に示した平面図をＡ－Ａ´線で切断した断面を示している。なお、図１１に示した平面図をＢ－Ｂ´線で切断した断面は、図１１に示した平面図をＡ－Ａ´線で切断した断面と同様の構成を有する。
　図１１及び図１２に示すように、保護膜１２０には、ＷＢパッド電極１１０の表面を露出する開口部Ｈ１２０が設けられている。図１１に示すように、Ｚ軸方向からの平面視で、開口部Ｈ１２０はＷＢパッド電極１１０の内側に位置し、開口部Ｈ１２０の底面はＷＢパッド電極１１０の表面となっている。
　図１１及び図１２に示すように、保護膜１２０上に遮光膜５０が設けられている。遮光膜５０にも開口部Ｈ５０が設けられている。遮光膜５０に設けられた開口部Ｈ５０は、ＷＢパッド電極１１０の上方に位置し、保護膜１２０に設けられた開口部Ｈ１２０と連通している。
　ＷＢパッド電極１１０は、例えば、アルミニウム（Ａｌ）、又は、Ａｌを含むＡｌ合金で構成されている。保護膜１２０は、例えば、シリコン酸化膜（ＳｉＯ２膜）１２１と、ＳｉＯ２膜１２１上に設けられたシリコン窒化膜（ＳｉＮ）１２２とを含んで構成されている。遮光膜５０は、例えばチタン（Ｔｉ）と、Ｔｉ上に設けられた金（Ａｕ）とを含んで構成されている。
　図１２に示すように、ＷＢパッド電極１１０の下方には、層間絶縁膜１３０を介してＺ軸方向に積層された複数（例えば７層）の配線Ｍ１からＭ７が設けられている。例えば、配線Ｍ６、Ｍ７は電源線である。配線Ｍ１からＭ５は信号線である。ＷＢパッド電極１１０の下方に位置する配線Ｍ１からＭ７は、それらの少なくとも一部がトランジスタ等の素子に電気的に接続されていないダミー配線であってもよい。
　実施形態２に係るＶＣＳＥＬ実装体１４０では、駆動回路１２の上方だけでなく、ＷＢパッド電極１１０の周辺も遮光膜５０で覆われる。発光部が発する光（例えば、赤外線）の一部が、レンズの表面で反射して、ＷＢパッド電極１１０の周辺に向かう場合でも、この光（外乱光）は遮光膜５０で遮られる。これにより、遮光膜５０は、ＷＢパッド電極１１０の周辺からＬＤＤ基板４２内に光が侵入することを抑制することができ、駆動回路１２が誤作動する可能性をさらに低減することが可能である。
　実施形態２では、遮光膜５０のうち、ＷＢパッド電極１１０の周辺に配置されている部位が、本開示の「周辺遮光部」の一例となる。
＜実施形態３＞
　実施形態２で説明したように、ＷＢパッド電極１１０上には、ＷＢパッド電極１１０の表面を露出させる開口部Ｈ１２０が設けられ、この開口部Ｈ１２０を通してＷＢパッド電極１１０の表面にワイヤーが接続される。この開口部Ｈ１２０の側面は、遮光膜５０から露出しているため、ＬＤＤ基板４２内への光の侵入口となる可能性がある。この可能性を低減するため、本開示の実施形態では、開口部Ｈ１２０の側面を周辺遮光部で覆ってもよい。このような態様として、実施形態３の構成例１から３を説明する。
（構成例１）
　図１３は、本開示の実施形態３に係るＶＣＳＥＬ実装体１４０Ａの構成例（構成例１）を示す断面図である。図１３に示すように、ＶＣＳＥＬ実装体１４０Ａでは、開口部Ｈ１２０の周辺に遮光用樹脂２１０（本開示の「周辺遮光部」の一例）が塗布されている。
　遮光用樹脂２１０は、絶縁性の樹脂である。また、遮光用樹脂２１０は、発光部１１が発する光に対して遮光性を有する。例えば、遮光用樹脂２１０は、濃色又は黒色の絶縁性樹脂であり、発光部１１が発する赤外線に対して遮光性する。遮光用樹脂２１０は、ブラックマトリクスと呼ばれる樹脂であってもよい。
　図１３に示すように、遮光用樹脂２１０は、遮光膜５０上と、遮光膜５０に設けられた開口部Ｈ５０の側面ｓ２と、遮光膜５０下から露出している保護膜１２０上と、保護膜１２０に設けられた開口部Ｈ１２０の側面ｓ１と、開口部Ｈ１２０の側面ｓ１の近傍に位置するＷＢパッド電極１１０上とを連続して覆っている。
　開口部Ｈ１２０からＬＤＤ基板４２への光（外乱光）の侵入口として、ＷＢパッド電極１１０と保護膜１２０との界面端と、開口部Ｈ１２０の側面ｓ１とが挙げられる。また、開口部Ｈ５０からＬＤＤ基板４２内への外乱光の侵入口として、保護膜１２０と遮光膜５０との界面端が挙げられる。遮光用樹脂２１０は、これらの侵入口を覆って塞いでいる。
　実施形態３の構成例１に係るＶＣＳＥＬ実装体１４０Ａでは、遮光用樹脂２１０が開口部Ｈ１２０、Ｈ５０の側面ｓ１、ｓ２を覆っている。これにより、遮光用樹脂２１０は、開口部Ｈ１２０、Ｈ５０からＬＤＤ基板４２内への外乱光の侵入を防ぐことができ、この外乱光から駆動回路１２の少なくとも一部（例えば、バイアス回路６１）を遮光することができる。これにより、遮光用樹脂２１０は、駆動回路１２が誤作動する可能性をさらに低減することが可能である。
　遮光用樹脂２１０は、開口部Ｈ１２０の側面ｓ１全てを覆うことが好ましい。これにより、遮光用樹脂２１０は、開口部Ｈ１２０の側面ｓ１等に存在する外乱光の侵入口を遮蔽することが容易となる。
　なお、実施形態３の構成例１は上記に限定されるものではない。遮光用樹脂２１０は、開口部Ｈ１２０の側面ｓ１の全部ではなく、側面ｓ１の一部を覆うように配置されていてもよい。例えば、遮光用樹脂２１０は、開口部Ｈ１２０の側面ｓ１のうち、駆動回路１２に近い側の側面を覆い、駆動回路１２から遠い側の側面を覆わないように塗布されていてもよい。この場合は、駆動回路１２に近い側の側面が遮光用樹脂２１０で覆われていない場合と比べて、駆動回路１２への外乱光の侵入を抑制できる可能性がある。
（構成例２）
　図１４は、本開示の実施形態３に係るＶＣＳＥＬ実装体１４０Ｂの構成例（構成例２）を示す断面図である。図１４に示すＶＣＳＥＬ実装体１４０Ｂにおいて、ＷＢパッド電極１１０は、厚みを積み増した厚膜部１１１（本開示の「周辺遮光部」の一例）を開口部Ｈ１２０の内側に有する。例えば、ＷＢパッド電極１１０は、開口部Ｈ１２０の内側に位置する厚膜部１１１と、開口部Ｈ１２０の外側に位置する他部位１１２とを有する。厚膜部１１１と他部位１１２は、同一材料で構成されており、一体に形成されている。ＶＣＳＥＬ実装体１４０Ｂでは、ＷＢパッド電極１１０の厚膜部１１１が、外乱光の侵入口となる開口部Ｈ１２０の側面ｓ１と、ＷＢパッド電極１１０と保護膜１２０との界面端とを覆って塞いでいる。
　これにより、ＷＢパッド電極１１０の厚膜部１１１は、開口部Ｈ１２０からＬＤＤ基板４２内への外乱光の侵入を防ぐことができ、この外乱光から駆動回路１２の少なくとも一部（例えば、バイアス回路６１）を遮光することができる。これにより、厚膜部１１１は、駆動回路１２が誤作動する可能性をさらに低減することが可能である。
　厚膜部１１１は、開口部Ｈ１２０の側面ｓ１全てを覆うことが好ましい。これにより、厚膜部１１１は、開口部Ｈ１２０の側面ｓ１等に存在する外乱光の侵入口を遮蔽することが容易となる。
　なお、実施形態３の構成例２は上記に限定されるものではない。厚膜部１１１は、開口部Ｈ１２０の側面ｓ１の全部ではなく、側面ｓ１の一部を覆うように配置されていてもよい。例えば、厚膜部１１１は、開口部Ｈ１２０の側面ｓ１のうち、駆動回路１２に近い側の側面を覆い、駆動回路１２から遠い側の側面を覆わないように形成されていてもよい。この場合は、駆動回路１２に近い側の側面が厚膜部１１１で覆われていない場合と比べて、駆動回路１２への外乱光の侵入を抑制できる可能性がある。
（構成例３）
　図１５は、本開示の実施形態３に係るＶＣＳＥＬ実装体１４０Ｃの構成例（構成例３）を示す断面図である。図１５に示すＶＣＳＥＬ実装体１４０Ｃは、保護膜１２０に設けられた開口部Ｈ１２０の側面ｓ１に配置されたサイドウォール２１１と、遮光膜５０に設けられた開口部Ｈ５０の側面ｓ２に配置されたサイドウォール２１２と、を備える。サイドウォール２１１、２１２は、それぞれ本開示の「周辺遮光部」の一例である。
　サイドウォール２１１、２１２は、絶縁性の樹脂で構成されている。また、サイドウォール２１１、２１２は、発光部１１が発する光に対して遮光性を有する。例えば、サイドウォール２１１、２１２は、濃色又は黒色の樹脂で構成されており、発光部１１が発する赤外線に対して遮光性する。サイドウォール２１１、２１２を構成する樹脂は、ブラックマトリクスと呼ばれる樹脂で構成されていてもよい。
　サイドウォール２１１、２１２は、例えば、開口部Ｈ１２０、Ｈ５０が形成されたＬＤＤ基板４２の上面４２ａに絶縁性で濃色又は黒色の樹脂を塗布し、塗布した樹脂をエッチバックすることによって形成される。
　ＶＣＳＥＬ実装体１４０Ｃでは、サイドウォール２１１が、外乱光の侵入口となる開口部Ｈ１２０の側面ｓ１と、ＷＢパッド電極１１０と保護膜１２０との界面端とを覆って塞いでいる。同様に、ＶＣＳＥＬ実装体１４０Ｃでは、サイドウォール２１２が、外乱光の侵入口となる保護膜１２０と遮光膜５０との界面端を覆って塞いでいる。これにより、サイドウォール２１１、２１２は、開口部Ｈ１２０、Ｈ５０からＬＤＤ基板４２内への外乱光の侵入を防ぐことができ、この外乱光から駆動回路１２の少なくとも一部（例えば、バイアス回路６１）を遮光することができる。これにより、サイドウォール２１１、２１２は、駆動回路１２が誤作動する可能性をさらに低減することが可能である。
　サイドウォール２１１は、開口部Ｈ１２０の側面ｓ１全てを覆うことが好ましい。これにより、サイドウォール２１１は、開口部Ｈ１２０の側面ｓ１等に存在する外乱光の侵入口を遮蔽することが容易となる。同様に、サイドウォール２１２は、開口部Ｈ５０の側面ｓ２全てを覆うことが好ましい。これにより、サイドウォール２１１は、開口部Ｈ５０の側面ｓ２近傍に存在する外乱光の侵入口を遮蔽することが容易となる。
　なお、実施形態３の構成例３は上記に限定されるものではない。例えば、サイドウォール２１１、２１２のどちらか一方のみが設けられていてもよい。
　また、サイドウォール２１１は、開口部Ｈ１２０の側面ｓ１の全部ではなく、側面ｓ１の一部を覆うように配置されていてもよい。例えば、サイドウォール２１１は、開口部Ｈ１２０の側面ｓ１のうち、駆動回路１２に近い側の側面を覆い、駆動回路１２から遠い側の側面を覆わないように形成されていてもよい。この場合は、駆動回路１２に近い側の側面がサイドウォール２１１で覆われていない場合と比べて、駆動回路１２への外乱光の侵入を抑制できる可能性がある。
　同様に、サイドウォール２１２は、開口部Ｈ５０の側面ｓ２の全部ではなく、側面ｓ２の一部を覆うように配置されていてもよい。この場合、サイドウォール２１２は、開口部Ｈ５０の側面ｓ２のうち、駆動回路１２に近い側の側面を覆い、駆動回路１２から遠い側の側面を覆わないように形成されていてもよい。この場合は、駆動回路１２に近い側の側面がサイドウォール２１２で覆われていない場合と比べて、駆動回路１２への外乱光の侵入を抑制できる可能性がある。
＜実施形態４＞
　本開示の実施形態では、周辺遮光部は、開口部Ｈ１２０等から侵入した外乱光の伝播経路を遮蔽するように配置されていてもよい。このような態様として、実施形態４の構成例１から４を示す。
（構成例１）
　図１６は、本開示の実施形態４に係るＶＣＳＥＬ実装体１４０Ｄの構成例（構成例１）を示す断面図である。図１７は、図１６に示したＷＢパッド電極１１０とその周辺部を拡大して示す平面図である。図１６に示す断面は、図１７に示した平面図をＡ－Ａ´線で切断した断面を示している。なお、図１７に示した平面図をＢ－Ｂ´線で切断した断面は、図１７に示した平面図をＡ－Ａ´線で切断した断面と同様の構成を有する。
　図１６に示すように、開口部Ｈ１２０から侵入した外乱光の少なくとも一部は、ＷＢパッド電極１１０と保護膜１２０との界面や、保護膜１２０を構成するＳｉＯ２膜１２１の膜中を伝播する。ＶＣＳＥＬ実装体１４０Ｄでは、不透明部材２２１（本開示の「周辺遮光部」の一例）がＷＢパッド電極１１０と保護膜１２０との間に配置されており、外乱光の伝播経路を塞いでいる。不透明部材２２１は、伝播経路を伝播してくる外乱光を吸収、減衰させる。
　不透明部材２２１は、例えば、窒化チタン（ＴｉＮ）で構成されている。ＴｉＮは、ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）又はスパッタリング等の半導体製造プロセスで成膜し、フォトリソグラフィ技術を用いてパターニングすることによって形成される。
　不透明部材２２１はＳｉＮ膜１２２と接触していることが好ましい。これにより、不透明部材２２１は、ＷＢパッド電極１１０上でＳｉＯ２膜１２１を分断でき、ＳｉＯ２膜１２１中を伝播する外乱光を吸収、減衰させることができる。例えば、ＷＢパッド電極１１０上に不透明部材２２１を形成した後、ＬＤＤ基板４２上にＳｉＯ２膜１２１を成膜し、ＳｉＯ２膜１２１の表面にＣＭＰ処理を施して不透明部材２２１の表面を露出させ、その後、ＳｉＮ膜１２２を成膜することで、不透明部材２２１をＳｉＮ膜１２２に接触させることができる。
　実施形態４に係るＶＣＳＥＬ実装体１４０Ｄでは、不透明部材２２１が外乱光の伝播経路を遮蔽することによって、外乱光から駆動回路１２の少なくとも一部（例えば、バイアス回路６１）を遮光することができる。これにより、不透明部材２２１は、駆動回路１２が誤作動する可能性をさらに低減することが可能である。
　また、図１７に示すように、不透明部材２２１は、Ｚ軸方向からの平面視で、開口部Ｈ１２０を外側から囲むように連続して設けられていることが好ましい。これにより、不透明部材２２１は、外乱光の伝播経路を遮蔽することが容易となる。
　なお、実施形態４の構成例１は上記に限定されるものではない。不透明部材２２１は、軸方向からの断面視で、開口部Ｈ１２０を外側から囲むように断続的に設けられていてもよい。また、不透明部材２２１は、開口部Ｈ１２０を必ずしも囲んでいなくてもよい。
　図１８は、不透明部材２２１の配置の変形例を示す平面図である。図１８に示すように、不透明部材２２１は、Ｚ軸方向からの平面視で、複数のＷＢパッド電極１１０が並んで構成される矩形の枠の内側及び外側にそれぞれ配置されていてもよい。このような構成であっても、不透明部材２２１は、外乱光の伝播経路を遮蔽することができる。
　なお、実施形態４の構成例１は上記に限定されない。不透明部材２２１は、Ｚ軸方向からの平面視で、複数のＷＢパッド電極１１０が並んで構成される矩形の枠の内側及び外側の一方にのみ配置されていてもよい。例えば、不透明部材２２１は、駆動回路１２に近い側である、矩形の枠の内側にのみ配置されていてもよい。この場合は、矩形の枠の外側にのみ不透明部材２２１が配置される場合と比べて、駆動回路１２への外乱光の伝播を抑制できる可能性がある。
（構成例２）
　図１９は、本開示の実施形態４に係るＶＣＳＥＬ実装体１４０Ｅの構成例（構成例２）を示す断面図である。図１９に示すＶＣＳＥＬ実装体１４０Ｅでは、反射防止膜２２２（本開示の「周辺遮光部」の一例）が、ＷＢパッド電極１１０と保護膜１２０との間に設けられており、外乱光の伝播経路を塞いでいる。反射防止膜２２２は、ＷＢパッド電極１１０とＳｉＮ膜１２２との間で反射しながら伝播する外乱光を吸収、減衰させて、外乱光の伝播を抑制する。
　反射防止膜２２２は、例えば、フォトレジストで構成されている。反射防止膜２２２は、ＣＶＤ又はスパッタリング等の半導体製造プロセスで成膜し、フォトリソグラフィ技術を用いてパターニングすることによって形成される。
　実施形態４の構成例２に係るＶＣＳＥＬ実装体１４０Ｅでは、反射防止膜２２２が外乱光の伝播経路を遮蔽することによって、外乱光から駆動回路１２の少なくとも一部（例えば、バイアス回路６１）を遮光することができる。これにより、反射防止膜２２２は、駆動回路１２が誤作動する可能性をさらに低減することが可能である。
　また、反射防止膜２２２は、図１７に示した不透明部材２２１のように、Ｚ軸方向からの平面視で、開口部Ｈ１２０を外側から囲むように連続して設けられていることが好ましい。これにより、反射防止膜２２２は外乱光の伝播経路を遮蔽することが容易となる。
　なお、実施形態４の構成例１は上記に限定されるものではない。反射防止膜２２２は、軸方向からの断面視で、開口部Ｈ１２０を外側から囲むように断続的に設けられていてもよい。また、反射防止膜２２２は、開口部Ｈ１２０を必ずしも囲んでいなくてもよい。
　また、図１８に示した変形例は、実施形態４の構成例２にも適用してよい。図１８において、不透明部材２２１を反射防止膜２２２に置き換えてもよい。Ｚ軸方向からの平面視で、複数のＷＢパッド電極１１０で構成される矩形の枠の内側及び外側の少なくとも一方に反射防止膜２２２が配置されてもよい。この場合でも、反射防止膜２２２は外乱光の伝播経路を遮蔽することができる。
（構成例３）
　図２０は、本開示の実施形態４に係るＶＣＳＥＬ実装体１４０Ｆの構成例（構成例３）を示す断面図である。図２０の右側の図の右端は、ＬＤＤ基板４２の外周端である。図２０の左側の図は、ＬＤＤ基板４２に設けられた遮光用のダミー配線層ＤＭＬ（本開示の「周辺遮光部」の一例）を拡大して示す断面図である。
　図２０に示すように、ＷＢパッド電極１１０とＬＤＤ基板４２の外周端４２Ｅとの間には、水分や不純物の侵入等を防ぐためにガードリングＧＲが存在する。ガードリングＧＲは、配線Ｍ１からＭ７や、ＷＢパッド電極１１０と同一レイヤーに形成された金属層で構成されている。ガードリングＧＲを構成する金属層は、トランジスタ等の素子に電気的に接続されていないダミー配線又はダミー電極である。
　ＷＢパッド電極１１０と保護膜１２０との界面や、保護膜１２０を構成するＳｉＯ２膜１２１の膜中を外乱光が伝播した場合、この外乱光の少なくとも一部は、ＷＢパッド電極１１０の周囲を通ってＬＤＤ基板４２内をさらに伝播する可能性がある。この可能性を考慮して、ＶＣＳＥＬ実装体１４０Ｆでは、ＷＢパッド電極１１０とその直下の領域の外周に遮光用のダミー配線層ＤＭＬが配置されている。例えば、ダミー配線層ＤＭＬは、ＷＢパッド電極１１０とその直下の領域と、ガードリングＧＲとの間に配置されている。ダミー配線層ＤＭＬは、ＷＢパッド電極１１０とその直下の領域の外周全てに配置されていてもよいし、ＷＢパッド電極１１０の外周の一部に配置されていてもよい。
　また、遮光用のダミー配線層ＤＭＬは、外乱光を遮光するために、複数のダミー配線が互いにオーバーラップして配置されている。例えば、図２０の左側の図において、ダミー配線ＤＭ７とダミー配線ＤＭ６は、電源用の配線Ｍ７、Ｍ６（図１２参照）と同一レイヤーに形成された金属配線層である。ダミー配線ＤＭ５、ＤＭ４は、信号用の配線Ｍ５、Ｍ４（図１２参照）と同一レイヤーに形成された金属配線層である。ダミー配線ＤＭ７、ＤＭ６、ＤＭ５、ＤＭ４は、トランジスタ等の素子に電気的に接続されていない。
　Ｚ軸方向において、ダミー配線ＤＭ７（本開示の「ｎ＋ｍ層目のダミー配線」の一例）の配線間スペースｓｐ７に、ダミー配線ＤＭ６（本開示の「ｎ層目のダミー配線」の一例）が重なるように、ダミー配線ＤＭ７とダミー配線ＤＭ６は互いにオーバーラップしている。これにより、外乱光がダミー配線ＤＭ７の配線間スペースｓｐ７を透過する場合でも、配線間スペースｓｐ７を透過した光は、その先に位置するダミー配線ＤＭ６で反射されて減衰する。
　同様に、ダミー配線ＤＭ５（本開示の「ｎ＋ｍ層目のダミー配線」の一例）の配線間スペースｓｐ５に、ダミー配線ＤＭ４（本開示の「ｎ層目のダミー配線」の一例）が重なるように、ダミー配線ＤＭ５とダミー配線ＤＭ４は互いにオーバーラップしている。これにより、外乱光がダミー配線ＤＭ５の配線間スペースｓｐ５を透過する場合でも、配線間スペースｓｐ５を透過した光は、その先に位置するダミー配線ＤＭ４に反射されて減衰する。
　これにより、ダミー配線層ＤＭＬは、外乱光の伝播経路を遮蔽することができる。ダミー配線層ＤＭＬは、外乱光の伝播を抑制することができ、外乱光から駆動回路１２の少なくとも一部（例えば、バイアス回路６１）を遮光することができる。これにより、ダミー配線層ＤＭＬは、駆動回路１２が誤作動する可能性をさらに低減することが可能である。
　なお、オーバーラップさせるダミー配線は、上記したように、ダミー配線ＤＭ７とダミー配線ＤＭ６、又は、ダミー配線ＤＭ５とダミー配線ＤＭ４のように、ＬＤＤ基板４２の厚さ方向で隣り合う配線同士であることが好ましい。つまり、上記のｎ＋ｍ層のｍは１であることが好ましい。これにより、配線間スペースを透過した外乱光の回折を小さく抑えることができ、外乱光の伝播をより効果的に抑制することが可能である。
　また、図１８に示した変形例は、実施形態４の構成例３にも適用してよい。図１８において、不透明部材２２１をダミー配線層ＤＭＬに置き換えてもよい。Ｚ軸方向からの平面視で、複数のＷＢパッド電極１１０で構成される矩形の枠の内側及び外側の少なくとも一方にダミー配線層ＤＭＬが配置されてもよい。この場合でも、ダミー配線層ＤＭＬは外乱光の伝播経路を遮蔽することができる。
（構成例４）
　図２１は、本開示の実施形態４に係るＶＣＳＥＬ実装体１４０Ｇの構成例（構成例４）を示す断面図である。図２１に示すように、ＶＣＳＥＬ実装体１４０Ｆでは、ＷＢパッド電極１１０及びその直下の領域の外周に、遮光用のトレンチアイソレーション２３０（本開示の「周辺遮光部」の一例）が配置されている。
　トレンチアイソレーション２３０は、層間絶縁膜１３０に設けられたトレンチ２３１と、トレンチ２３１内に設けられた埋設材２３２と、を有する。埋設材２３２は、例えば、ポリシリコン、金属、低誘電率材料（ｌｏｗ－Ｋ材）など、外乱光を吸収又は反射可能な材料で構成されている。
　これにより、トレンチアイソレーション２３０は、外乱光の伝播経路を遮蔽することができ、外乱光の伝播を抑制することができる。トレンチアイソレーション２３０は、外乱光から駆動回路１２の少なくとも一部（例えば、バイアス回路６１）を遮光することができるので、駆動回路１２が誤作動する可能性をさらに低減することが可能である。
（その他の実施形態）
　上記のように、本開示は実施形態及び変形例によって記載したが、この開示の一部をなす論述及び図面は本開示を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。例えば、発光部１１が発する光は、赤外線に限定されない。発光部１１が発する光は、可視光線でもよいし、紫外線でもよい。また、本開示の遮光部は、遮光膜５０と貫通層５１の両方を有してもよい。このように、本技術はここでは記載していない様々な実施形態等を含むことは勿論である。上述した実施形態及び変形例の要旨を逸脱しない範囲で、構成要素の種々の省略、置換及び変更のうち少なくとも１つを行うことができる。また、本明細書に記載された効果はあくまでも例示であって限定されるものでは無く、また他の効果があってもよい。
　なお、本開示は以下のような構成も取ることができる。
（１）
　駆動回路を有する第１基板と、
　前記駆動回路によって駆動される発光部を有し、前記第１基板の一方の面側に実装される第２基板と、
　前記第１基板に設けられ、前記発光部が発する光から前記駆動回路の少なくとも一部を遮光する遮光部と、を備える電子機器。
（２）
　前記駆動回路は、前記発光部に電流を印加するバイアス回路を有し、
　前記遮光部は、前記光から前記バイアス回路を遮光する、前記（１）に記載の電子機器。
（３）
　前記遮光部は、
　前記光に対して遮光性を有する材料で構成され、前記第１基板の一方の面に設けられる遮光膜を有し、
　前記遮光膜が前記駆動回路の少なくとも一部を覆う、前記（１）又は（２）に記載の電子機器。
（４）
　前記遮光膜は、前記第２基板が実装される領域を除いて、前記第１基板の一方の面の全体を覆うように設けられる、前記（３）に記載の電子機器。
（５）
　前記第１基板は、
　前記第１基板の厚さ方向において前記遮光膜とは異なる層に設けられ、前記光に対して遮光性を有する材料で構成される配線層、を有し、
　前記駆動回路は、
　前記第１基板の厚さ方向において前記遮光膜と重なる第１領域と、
　前記第１基板の厚さ方向において前記遮光膜とは重ならない第２領域と、を有し、
　前記配線層は、前記第２領域の少なくとも一部を覆う、前記（３）に記載の電子機器。
（６）
　前記第１基板の外周の側面から前記駆動回路までの距離は、５００μｍ以上である、前記（１）から（５）のいずれか１項に記載の電子機器。
（７）
　前記遮光部は、
　前記光に対して遮光性を有する材料で構成され、前記第１基板の厚さ方向において前記第１基板を貫通する貫通層、をさらに有する前記（１）から（６）のいずれか１項に記載の電子機器。
（８）
　前記貫通層は、前記第１基板の外周に沿ってリング状に設けられている、前記（７）に記載の電子機器。
（９）
　前記発光部はＶＣＳＥＬを有する、前記（１）から（８）のいずれか１項に記載の電子機器。
（１０）
　前記光は赤外線である、前記（１）から（９）のいずれか１項に記載の電子機器。
（１１）
　前記第２基板を挟んで前記第１基板と向かい合う位置に配置され、前記光が入射するレンズ、をさらに備える前記（１）から（１０）のいずれか１項に記載の電子機器。
（１２）
　前記第１基板は、
　前記第１基板の一方の面側に設けられたワイヤーボンディングパッド電極と、
　前記第１基板の一方の面側に設けられ、前記ワイヤーボンディングパッド電極の表面を露出する開口部が形成された保護膜と、を有し、
　前記遮光部は、
　前記光に対して遮光性を有し、前記ワイヤーボンディングパッド電極の周辺に配置される周辺遮光部を有する、前記（１）から（１１）のいずれか１項に記載の電子機器。
（１３）
　前記周辺遮光部は、前記開口部の側面を覆っている、前記（１２）に記載の電子機器。
（１４）
　前記周辺遮光部は、前記ワイヤーボンディングパッド電極と前記保護膜との間に配置されている、前記（１２）に記載の電子機器。
（１５）
　前記周辺遮光部は、前記ワイヤーボンディングパッド電極の外周に配置されている、前記（１２）に記載の電子機器。
（１６）
　前記周辺遮光部は、
　複数の配線が絶縁膜を介して前記第１基板の厚さ方向に積層されたダミー配線層を含み、
　前記ダミー配線層に含まれるｎ層目（ｎは１以上の整数）のダミー配線の配線間スペースと、前記ダミー配線層に含まれるｎ＋ｍ層目（ｍは１以上の整数）のダミー配線とが、前記第１基板の厚さ方向で重なるように、前記ｎ層目のダミー配線と前記ｎ＋ｍ層目のダミー配線は互いにオーバーラップしている、前記（１５）に記載の電子機器。
（１７）
　前記周辺遮光部は、
　前記第１基板に設けられたトレンチと、
　前記トレンチに埋め込まれた埋設材と、を有する前記（１５）に記載の電子機器。
（１８）
　駆動回路を有する第１基板と、
　前記駆動回路によって駆動される発光部を有し、前記第１基板の一方の面側に実装される第２基板と、
　前記発光部が発する光に対して遮光性を有する周辺遮光部と、を備え、
　前記第１基板は、
　前記第１基板の一方の面側に設けられたワイヤーボンディングパッド電極と、
　前記第１基板の一方の面側に設けられ、前記ワイヤーボンディングパッド電極の表面を露出する開口部が形成された保護膜と、を有し、
　前記周辺遮光部は、前記ワイヤーボンディングパッド電極の周辺に配置される、電子機器。
１　発光装置
２　撮像装置
３　制御装置
１１　発光部
１２　駆動回路
１３　電源回路
１４　発光側光学系
２１　イメージセンサ
２２　画像処理部
２３　撮像側光学系
３１　測距部
４０、４０Ａ、４０Ｂ、４０Ｃ、４０Ｄ、４０Ｅ、４０Ｆ、４０Ｇ、１４０Ａ、１４０Ｂ、１４０Ｃ、１４０Ｄ、１４０Ｅ、１４０Ｆ、１４０Ｇ　ＶＣＳＥＬ実装体（構造体）
４１　ＬＤチップ
４２　ＬＤＤ基板
４２ａ　上面
４２ｂ　下面
４３　実装基板
４４　放熱基板
４５　補正レンズ保持部
４６　補正レンズ
４８　バンプ電極
５０、５２　遮光膜
５１　貫通層
５３　樹脂
６０　ドライバ回路
６１　バイアス回路
６２　ＣＬＫ回路
６３　温度情報生成部
７０　パッド電極
７１、７２、７３　配線層
１００　測距装置
１１０　ＷＢパッド電極
１１１　厚膜部
１１２　他部位
１２０　保護膜
１２１　シリコン酸化膜（ＳｉＯ２膜）
１２２　シリコン窒化膜（ＳｉＮ）
１３０　層間絶縁膜
２１０　遮光用樹脂
２１１、２１２　サイドウォール
２２１　不透明部材
２２２　反射防止膜
２３０　トレンチアイソレーション
２３１　トレンチ
２３２　埋設材
４２１　基板本体
６１１　ウェル層
６１２、６１３　バイポーラトランジスタ
ＤＭ４、ＤＭ５、ＤＭ６、ＤＭ７　ダミー配線
ＤＭＬ　ダミー配線層
ＧＲ　ガードリング
Ｈ５０、Ｈ１２０　開口部
Ｍ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５、Ｍ６、Ｍ７　配線
ｓ１、ｓ２　側面
ｓｐ５、ｓｐ７　配線間スペース

Claims (18)

  1. 　駆動回路を有する第１基板と、
    　前記駆動回路によって駆動される発光部を有し、前記第１基板の一方の面側に実装される第２基板と、
    　前記第１基板に設けられ、前記発光部が発する光から前記駆動回路の少なくとも一部を遮光する遮光部と、を備える電子機器。
  2. 　前記駆動回路は、前記発光部に電流を印加するバイアス回路を有し、
    　前記遮光部は、前記光から前記バイアス回路を遮光する、請求項１に記載の電子機器。
  3. 　前記遮光部は、
    　前記光に対して遮光性を有する材料で構成され、前記第１基板の一方の面に設けられる遮光膜を有し、
    　前記遮光膜が前記駆動回路の少なくとも一部を覆う、請求項１に記載の電子機器。
  4. 　前記遮光膜は、前記第２基板が実装される領域を除いて、前記第１基板の一方の面の全体を覆うように設けられる、請求項３に記載の電子機器。
  5. 　前記第１基板は、
    　前記第１基板の厚さ方向において前記遮光膜とは異なる層に設けられ、前記光に対して遮光性を有する材料で構成される配線層、を有し、
    　前記駆動回路は、
    　前記第１基板の厚さ方向において前記遮光膜と重なる第１領域と、
    　前記第１基板の厚さ方向において前記遮光膜とは重ならない第２領域と、を有し、
    　前記配線層は、前記第２領域の少なくとも一部を覆う、請求項３に記載の電子機器。
  6. 　前記第１基板の外周の側面から前記駆動回路までの距離は、５００μｍ以上である、請求項１に記載の電子機器。
  7. 　前記遮光部は、
    　前記光に対して遮光性を有する材料で構成され、前記第１基板の厚さ方向において前記第１基板を貫通する貫通層、をさらに有する請求項１に記載の電子機器。
  8. 　前記貫通層は、前記第１基板の外周に沿ってリング状に設けられている、請求項７に記載の電子機器。
  9. 　前記発光部はＶＣＳＥＬを有する、請求項１に記載の電子機器。
  10. 　前記光は赤外線である、請求項１に記載の電子機器。
  11. 　前記第２基板を挟んで前記第１基板と向かい合う位置に配置され、前記光が入射するレンズ、をさらに備える請求項１に記載の電子機器。
  12. 　前記第１基板は、
    　前記第１基板の一方の面側に設けられたワイヤーボンディングパッド電極と、
    　前記第１基板の一方の面側に設けられ、前記ワイヤーボンディングパッド電極の表面を露出する開口部が形成された保護膜と、を有し、
    　前記遮光部は、
    　前記光に対して遮光性を有し、前記ワイヤーボンディングパッド電極の周辺に配置される周辺遮光部を有する、請求項１に記載の電子機器。
  13. 　前記周辺遮光部は、前記開口部の側面を覆っている、請求項１２に記載の電子機器。
  14. 　前記周辺遮光部は、前記ワイヤーボンディングパッド電極と前記保護膜との間に配置されている、請求項１２に記載の電子機器。
  15. 　前記周辺遮光部は、前記ワイヤーボンディングパッド電極の外周に配置されている、請求項１２に記載の電子機器。
  16. 　前記周辺遮光部は、
    　複数の配線が絶縁膜を介して前記第１基板の厚さ方向に積層されたダミー配線層を含み、
    　前記ダミー配線層に含まれるｎ層目（ｎは１以上の整数）のダミー配線の配線間スペースと、前記ダミー配線層に含まれるｎ＋ｍ層目（ｍは１以上の整数）のダミー配線とが、前記第１基板の厚さ方向で重なるように、前記ｎ層目のダミー配線と前記ｎ＋ｍ層目のダミー配線は互いにオーバーラップしている、請求項１５に記載の電子機器。
  17. 　前記周辺遮光部は、
    　前記第１基板に設けられたトレンチと、
    　前記トレンチに埋め込まれた埋設材と、を有する請求項１５に記載の電子機器。
  18. 　駆動回路を有する第１基板と、
    　前記駆動回路によって駆動される発光部を有し、前記第１基板の一方の面側に実装される第２基板と、
    　前記発光部が発する光に対して遮光性を有する周辺遮光部と、を備え、
    　前記第１基板は、
    　前記第１基板の一方の面側に設けられたワイヤーボンディングパッド電極と、
    　前記第１基板の一方の面側に設けられ、前記ワイヤーボンディングパッド電極の表面を露出する開口部が形成された保護膜と、を有し、
    　前記周辺遮光部は、前記ワイヤーボンディングパッド電極の周辺に配置される、電子機器。
PCT/JP2021/015492 2020-05-21 2021-04-14 電子機器 WO2021235143A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2022524332A JPWO2021235143A1 (ja) 2020-05-21 2021-04-14
EP21808067.9A EP4155663A4 (en) 2020-05-21 2021-04-14 ELECTRONIC DEVICE
US17/998,700 US20230238771A1 (en) 2020-05-21 2021-04-14 Electronic device
CN202180030821.8A CN115552745A (zh) 2020-05-21 2021-04-14 电子装置
TW110115848A TW202209929A (zh) 2020-05-21 2021-05-03 電子機器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020088857 2020-05-21
JP2020-088857 2020-05-21

Publications (1)

Publication Number Publication Date
WO2021235143A1 true WO2021235143A1 (ja) 2021-11-25

Family

ID=78707796

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/015492 WO2021235143A1 (ja) 2020-05-21 2021-04-14 電子機器

Country Status (6)

Country Link
US (1) US20230238771A1 (ja)
EP (1) EP4155663A4 (ja)
JP (1) JPWO2021235143A1 (ja)
CN (1) CN115552745A (ja)
TW (1) TW202209929A (ja)
WO (1) WO2021235143A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004526194A (ja) 2001-03-02 2004-08-26 イノベイティブ・ソリューションズ・アンド・サポート・インコーポレイテッド ヘッドアップディスプレイのためのイメージ表示生成器
JP2012227514A (ja) * 2011-04-08 2012-11-15 Sony Corp 画素チップ、表示パネル、照明パネル、表示装置および照明装置
US20170069609A1 (en) * 2015-09-04 2017-03-09 Hong Kong Beida Jade Bird Display Limited Semiconductor apparatus and method of manufacturing the same
WO2019202874A1 (ja) * 2018-04-19 2019-10-24 ソニーセミコンダクタソリューションズ株式会社 半導体レーザ駆動装置およびその製造方法
JP2019204823A (ja) * 2018-05-21 2019-11-28 シャープ株式会社 マイクロ発光素子、画像表示素子およびその形成方法
JP2019216186A (ja) * 2018-06-13 2019-12-19 富士通株式会社 駆動回路および光モジュール
JP2020020680A (ja) 2018-08-01 2020-02-06 ソニーセミコンダクタソリューションズ株式会社 光源装置、撮像装置、センシングモジュール
JP2020043229A (ja) * 2018-09-11 2020-03-19 ソニーセミコンダクタソリューションズ株式会社 光源装置、センシングモジュール

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004526194A (ja) 2001-03-02 2004-08-26 イノベイティブ・ソリューションズ・アンド・サポート・インコーポレイテッド ヘッドアップディスプレイのためのイメージ表示生成器
JP2012227514A (ja) * 2011-04-08 2012-11-15 Sony Corp 画素チップ、表示パネル、照明パネル、表示装置および照明装置
US20170069609A1 (en) * 2015-09-04 2017-03-09 Hong Kong Beida Jade Bird Display Limited Semiconductor apparatus and method of manufacturing the same
WO2019202874A1 (ja) * 2018-04-19 2019-10-24 ソニーセミコンダクタソリューションズ株式会社 半導体レーザ駆動装置およびその製造方法
JP2019204823A (ja) * 2018-05-21 2019-11-28 シャープ株式会社 マイクロ発光素子、画像表示素子およびその形成方法
JP2019216186A (ja) * 2018-06-13 2019-12-19 富士通株式会社 駆動回路および光モジュール
JP2020020680A (ja) 2018-08-01 2020-02-06 ソニーセミコンダクタソリューションズ株式会社 光源装置、撮像装置、センシングモジュール
JP2020043229A (ja) * 2018-09-11 2020-03-19 ソニーセミコンダクタソリューションズ株式会社 光源装置、センシングモジュール

Also Published As

Publication number Publication date
EP4155663A4 (en) 2023-11-08
US20230238771A1 (en) 2023-07-27
CN115552745A (zh) 2022-12-30
EP4155663A1 (en) 2023-03-29
TW202209929A (zh) 2022-03-01
JPWO2021235143A1 (ja) 2021-11-25

Similar Documents

Publication Publication Date Title
TWI442553B (zh) 固態成像裝置及電子設備
US10750112B2 (en) Substrate structures for image sensor modules and image sensor modules including the same
JP3781111B2 (ja) 光学的変換装置及びその製造方法
US7986021B2 (en) Semiconductor device
JP7095723B2 (ja) インターポーザ基板
JP2010040672A (ja) 半導体装置およびその製造方法
CN113785403B (zh) 包括光吸收层的oled显示屏幕以及包括这种oled显示屏幕的设备
JP2009266862A (ja) 半導体装置
JP6672747B2 (ja) 電子ユニット、撮像装置及びフレキシブル基板
US20190006550A1 (en) Semiconductor device
TW201607014A (zh) 半導體結構及其製造方法
US8547471B2 (en) Camera module and method of manufacturing the camera module
US11502119B2 (en) Radiation-resistant image sensor package
WO2021235143A1 (ja) 電子機器
TWI581449B (zh) Light source integrated light sensor
WO2022100443A1 (zh) 光学感测封装体
KR20130083543A (ko) 배면광 이미지 소자 및 이를 포함하는 센서 모듈
JP2008226969A (ja) 光通信モジュール
JPH07335932A (ja) 光学装置
TWI853023B (zh) 包括光吸收層之有機發光二極體顯示螢幕及包括其有機發光二極體顯示螢幕之設備
US20240021740A1 (en) Light-emitting photosensitive sensor structure and manufacturing method thereof
US20220384515A1 (en) Imaging element and imaging device
WO2022205113A1 (zh) 显示面板，显示装置，和用于制造显示面板的方法
JP2008186982A (ja) 受光素子およびそれを備えた電子機器
KR20230122573A (ko) 센서 및 이를 이용한 ToF 카메라

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21808067

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022524332

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2021808067

Country of ref document: EP

Effective date: 20221221