TW202205528A - 半導體結構的形成方法 - Google Patents

半導體結構的形成方法 Download PDF

Info

Publication number
TW202205528A
TW202205528A TW110111073A TW110111073A TW202205528A TW 202205528 A TW202205528 A TW 202205528A TW 110111073 A TW110111073 A TW 110111073A TW 110111073 A TW110111073 A TW 110111073A TW 202205528 A TW202205528 A TW 202205528A
Authority
TW
Taiwan
Prior art keywords
metal
layer
dielectric layer
conductive
metal lines
Prior art date
Application number
TW110111073A
Other languages
English (en)
Inventor
傅世剛
李明翰
眭曉林
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202205528A publication Critical patent/TW202205528A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本揭露提供了一種半導體結構的形成方法。該方法包括提供具有基板的裝置、在基板上方的第一介電層以及在第一介電層之上的第一導電部件，第一導電部件包括第一金屬，上述第一金屬為貴金屬。此方法還包括在第一介電層上方沉積第二介電層並至少覆蓋第一導電部件的側壁；以及蝕刻第二介電層以形成溝槽；並在溝槽中形成第二導電部件。第二導電部件包括與第一金屬不同的第二金屬。

Description

半導體結構的形成方法
本發明實施例係關於半導體結構及其形成方法，且特別關於半導體裝置中導電結構的結構及其形成方法。
半導體積體電路行業經歷了指數增長。積體電路材料和設計方面的技術進步已經產生了幾代的積體電路，其中每一代都比前一代具有更小、更複雜的電路。在積體電路發展的過程中，功能密度（亦即，單位晶片面積的互連裝置數目）通常增加，而幾何尺寸（亦即，可使用製程生產的最小元件（或線））卻減小了。此微縮化的過程通常會以增加生產效率與降低相關成本而提供助益。這種微縮化也增加了製造積體電路的複雜程度，並且為了使這些進展實現，積體電路製造方面也需要類似的發展。
作為半導體製造的一部分，可以使用鑲嵌（或雙鑲嵌）製程來形成互連結構（例如，金屬線及導孔），為積體電路中的各個元件提供電性互連。例如，可以通過在金屬層間介電質層中蝕刻溝槽狀開口並隨後進行化學電鍍製程，利用金屬（例如，銅）填充溝槽狀開口從而形成金屬線。隨著半導體裝置尺寸的不斷縮小，鑲嵌或雙鑲嵌製程將會出現許多潛在問題，這些問題可能會影響金屬化層的品質。例如，當金屬線的臨界尺寸低於20nm時，溝槽狀開口可能會變得過於狹窄，因此通過鑲嵌製程可能無法恰當地填充金屬，從而導致較高的阻抗。因此，儘管形成半導體互連結構的製程通常已足以達到其預期目的，但它們並不是在每個方面都完全令人滿意的。
本發明實施例提供了一種半導體結構的形成方法，包括：提供裝置，裝置具有基板、在基板上方的第一介電層以及在第一介電層上方的第一導電部件，第一導電部件包括第一金屬，第一金屬為貴金屬；該第一介電層上沉積第二介電層，並至少覆蓋第一導電部件的側壁；蝕刻第二介電層以形成溝槽；以及在溝槽中形成第二導電部件，其中第二導電部件包括不同於第一金屬的第二金屬。
本發明實施例提供了一種半導體結構的形成方法，包括：提供基板；在基板上形成金屬層，金屬層包括第一金屬；在蝕刻製程中對金屬層進行圖案化以形成數條金屬線；形成至少覆蓋數條金屬線側壁的介電層；凹蝕介電層以在數條金屬線中鄰近兩者之間形成溝槽，溝槽的寬度大於數條金屬線中的任意一者；以及在溝槽中形成導電部件，導電部件包括不同於第一金屬的第二金屬。
本發明實施例提供了一種半導體結構，包括：基板；以及基板上的互連層，其中互連層包括：介電層；第一導電部件，沉積在該介電層中，其中第一導電部件具有第一寬度，並且第一導電部件包括第一金屬；以及第二導電部件，沉積在介電層中，其中第二導電部件具有大於第一寬度的第二寬度，其中第二導電部件包括與該第一金屬不同的第二金屬，並且其中第一導電部件及第二導電部件具有大抵相同的高度。
以下揭露提供了許多的實施例或範例，用於實施所提供的標的物之不同元件。各元件和其配置的具體範例描述如下，以簡化本發明實施例之說明。當然，這些僅僅是範例，並非用以限定本發明實施例。舉例而言，敘述中若提及第一元件形成在第二元件之上，可能包含第一和第二元件直接接觸的實施例，也可能包含額外的元件形成在第一和第二元件之間，使得它們不直接接觸的實施例。
此外，本發明實施例可能在各種範例中重複參考數值以及∕或字母。如此重複是為了簡明和清楚之目的，而非用以表示所討論的不同實施例及∕或配置之間的關係。此外，一部件在本實施例中下述的另一部件上、與之連接及/或耦接的形成，可能包括部件之間直接接觸的實施例，還可能包括附加部件在兩者之間插入，使部件之間不直接接觸的實施例。另外，在空間上相對的用語，例如「較低的」、「較高的」、「水平的」、「垂直的」、「上方的」、「上方」、「下方的」、「在……之下的」、「上面的」、「下面的」、「頂部的」、「底部的」及其衍生詞（例如，「水平地」、「向下地」、「向上地」等）是為了便於描述圖式中一個部件與另一個部件之間的關係。空間相對用詞用以包括裝置以及部件之不同方位。更進一步，當用「約」、 「近似」等用語來描述一個數字或數字範圍時，除非另有說明，否則該術語旨在涵蓋在所述數字的+/- 10％以內的數字。例如，術語「約5nm」涵蓋從4.5nm至5.5nm的尺寸範圍。
積體電路包含被內部佈線間隔隔開的數條圖案化金屬線。垂直間隔的金屬化層之金屬圖案通過導孔電性互連。在溝槽狀開口中形成的金屬線通常大抵平行延伸於半導體基板。根據當前技術，這種類型的半導體裝置可包括八層或更多層的金屬化層以滿足裝置尺寸及微型化的要求。
形成金屬線或導孔的常見製程稱為「鑲嵌」製程。通常，鑲嵌製程涉及在金屬層間介電層中形成溝槽狀開口。溝槽狀開口是利用常規的微影和蝕刻技術來形成。形成溝槽狀開口之後，在溝槽狀開口中沉積擴散阻障層及黏合層。接著利用化學電鍍製程將金屬或金屬合金填充溝槽狀開口，以形成金屬線，以及填充可能在金屬線下的導孔。之後通過化學機械研磨去除金屬層間介電層表面上多餘的金屬材料。
隨著微電子裝置中堆積密度的增加，銅由於其優越的電導率（5.96E7 S/m）及出色的抗電遷移性，而在其他可用金屬材料中被選用為互連金屬。用銅的鑲嵌製程常被用於圖案化銅，該製程涉及電鍍銅，接著對銅進行化學機械研磨。與此同時，隨著半導體裝置尺寸的持續縮小，用銅的鑲嵌製程也出現了許多可能影響金屬化層品質的潛在問題。例如，當金屬線的臨界尺寸低於20nm時，溝槽狀開口可能變得太狹窄，另外擴散阻障層及黏合層的堆疊將佔據開口相當大的部分，留下較少空間給導電性更高的銅。剩餘較少量的銅具有較高的電阻，因此會降低半導體裝置的性能。在具有高深寬比的窄寬度溝槽狀開口中，這個問題尤為嚴重。另外，溝槽狀開口在鑲嵌製程中可能沒有被適當地填充，使得其開口的頂部可能被阻塞，這可能造成下方的空隙，使裝置性能惡化。此外，較窄的銅線在較高的電流密度通過電遷移破壞它們之前可能具有較短的壽命。
本發明總體上是關於積體電路中的互連結構，更具體地來說，是關於一種結合了金屬蝕刻製程及鑲嵌製程的混合方法，該方法形成了一互連結構，上述互連結構包括由貴金屬（或其他合適金屬）通過金屬蝕刻製程形成的窄金屬線，以及由銅（或其他合適金屬）通過鑲嵌製程形成的相對較寬的金屬線。在本發明實施例中，混合方法允許銅以外的塊體金屬形成窄金屬線，提供了較銅低的電阻，否則銅在窄溝槽狀開口中填充時會產生問題，而其他相對較寬的金屬線則仍受益於銅的低電阻率。
在用於形成互連結構的混合方法中，將在同一金屬層間介電層中定義各種金屬線的積體電路佈局分解為兩個子集，並且這兩個子集各自出現在資料檔中單獨的光罩層（或遮罩層）中。資料檔隨後會用於製造光罩。對應於兩子集的兩光罩之後會在兩個不同的製程中使用，一個光罩定義了窄於適用於金屬蝕刻製程的預定寬度的金屬線（即，窄金屬線），另一個光罩定義了寬於適用於鑲嵌製程的預定寬度的金屬線（即，寬金屬線），以在同一金屬層間介電層中共同定義由不同金屬製成的金屬線。在兩個不同的製程中使用兩個光罩，以在同一金屬層間介電層中對金屬線進行圖案化的這個過程，區分了混合方法與傳統方法，傳統方法僅使用一個製程完成作業。如本文內，光罩（或遮罩或遮罩板（reticle））是用於光學微影（或微影）的一個裝置(apparatus)，例如具有熔融石英基板的面板(plate)，該基板具有用於深紫外微影的圖案化鉻層，而光罩層是用於製造光罩的資料檔（例如GDS文件）。
拆解積體電路佈局可以在設計階段由設計工程師及/或佈局工程師執行。替代地或附加地，它可以在設計階段之後的稍後階段執行，例如，在製造階段中由晶圓廠執行。第1圖是積體電路製造系統100及其關聯的積體電路製造流程實施例的簡化方塊圖。積體電路製造系統100包括在設計、開發及製造週期及∕或與製造積體電路裝置160有關的服務中彼此交流的多個企業，例如設計廠120、遮罩廠130和積體電路製造商150（即，晶圓廠）。各個企業通過通信網絡連接，該通信網絡可以是單個網絡或各種不同的網絡，例如內聯網（Intranet）和互聯網（Internet），並且可以包括有線及∕或無線的通訊渠道。每個企業可以與其他企業交流，並且可以向其他企業提供服務及∕或從其他企業接收服務。設計廠120、遮罩廠130和積體電路製造商150中的一個或多個可以各由單獨的公司或共由單個公司所擁有，並且甚至可以共存於公共設施中並使用公共資源。
設計廠（或設計團隊）120產生積體電路設計佈局（或積體電路佈局）122。積體電路設計佈局122包括為積體電路裝置160設計的各種幾何圖案（例如，代表金屬線的多邊形）。圖案對應於組成積體電路裝置160的一層或多層半導體層中的積體電路部件。例示性積體電路部件包括有主動區、閘極、源極及汲極部件、隔離部件、金屬線、接觸插塞、導孔等。設計廠120實施適當的設計過程以形成積體電路設計佈局122。設計過程可能包括邏輯設計、物理設計、佈局與繞線及∕或各種設計檢查操作。積體電路設計佈局122被呈現在具有幾何圖案信息的一個或多個資料檔中。例如，積體電路設計佈局122可以GDSII文件格式或DFII文件格式呈現。
遮罩廠130使用積體電路設計佈局122來製造一組遮罩，以用於根據積體電路設計佈局122製造積體電路裝置160的各層。遮罩廠130執行資料準備132和遮罩製造144。資料準備132將積體電路設計佈局122轉換成可以由遮罩寫入器物理寫入的形式。遮罩製造144製造遮罩組（光罩或遮罩板）。
在本實施例中，資料準備132包括佈局拆解134，佈局拆解134被配置為，基於適合晶圓廠150採用兩種不同製程（例如，金屬蝕刻製程和鑲嵌製程）的金屬線寬度，將位於同一金屬層間介電層中的金屬線，拆解成兩個子集。資料準備132，尤其是佈局拆解134，可以產生對設計廠120的反饋，該反饋可以用於修改（或調整）積體電路設計佈局122以符合晶圓廠150的製造過程。如上所述，在一些實施例中，佈局拆解134可以由設計廠120而不是由遮罩廠130來實施。資料準備132可能進一步包括其他製造流程，例如光學鄰近修正（optical proximity correction, OPC）、偏軸照射( Off-Axis Illumination, OAI)、次解析度輔助圖形(SRAF, sub-resolution assist feature)、其他合適技術或其組合。佈局拆解134的細節將在本實施例之後的段落中討論。
在資料準備132為遮罩層準備資料之後，遮罩製造144製造一組遮罩，包括用於混合方法以形成互連結構的兩個遮罩。例如，基於從積體電路設計佈局122獲得的資料檔，利用電子束或多電子束的機制（a mechanism of multiple e-beams）在遮罩上形成圖案。遮罩作為各種技術而形成，例如二元遮罩、相位移光罩及極紫外光光罩。例如，二元遮罩包括透明基板（例如，熔融石英）和塗覆在該基板上的不透明材料（例如，鉻）。根據遮罩資料對不透明材料進行圖案化，從而在二元遮罩上形成不透明區域和透明區域。諸如紫外光光束的輻射束被不透明區域阻擋並透射穿過透明區域，從而將遮罩的圖像轉移至晶圓152上塗覆的敏感材料層（例如，光阻）上。另一個例子，極紫外光光罩包括低熱膨脹基板、在基板上方的反射多層及在反射多層上方的吸收層。根據遮罩資料對吸收層進行圖案化。極紫外光光束被圖案化吸收層吸收，或者被反射多層反射，從而將遮罩的圖像轉移至晶圓152上塗覆的敏感材料層（例如，光阻）上。在一些實施例中，晶圓廠150也可以採用某種無遮罩微影，例如電子束微影。例如，遮罩之一可以基於電子束微影。在這種情況下，資料準備132可以準備用於無遮罩微影的直接寫入資料檔，且遮罩製造144不為由無遮罩微影產生的那些特定子集製作光罩。
諸如半導體製造廠的積體電路製造商（晶圓廠）150利用例如微影的製程以使用遮罩製造積體電路裝置160。晶圓廠150可能包括前端加工設施和後端加工設施。特別地，晶圓廠150實施兩種不同的圖案化製程，以在半導體晶圓152上定義金屬線。例如，使用其中一個遮罩對窄金屬線進行圖案化的金屬蝕刻製程，以及使用另一個遮罩來定義寬金屬線的鑲嵌製程。窄金屬線與寬金屬線共同形成在晶圓152上一特定金屬層間介電層中的互連結構。
第2圖根據本實施例的各個面向，繪示出了方法200的流程圖。方法200的實施例可以藉由佈局拆解134（第1圖）實現。方法200為示例，並且不旨在將本實施例作出除了請求項中明確記載範圍之外的限制。附加操作可以在方法200之前、期間和之後提供，並且對於該方法的附加實施例，所描述的一些操作可以被替換、消除或重置。下面結合第3圖對方法200進行描述，第3圖以圖式繪示出了方法200的一些原理。
參照第2圖，在操作202處，方法200被提供了積體電路的佈局。參考第3圖，例示性的佈局300包括了各代表一金屬線的幾何圖案（在此實施例中為矩形）ML1 、ML2 、ML3 、ML4 、及ML5 。每條金屬線具有一寬度。特別地，金屬線ML1 具有寬度W1 ，金屬線ML2 具有寬度W2 ，金屬線ML3 具有寬度W3 ，金屬線ML4 具有寬度W4 ，並且金屬線ML5 具有寬度W5 。此外，在本實施例中，寬度W1 、寬度W4 及寬度W5 小於預定值X，而寬度W2 和寬度W3 等於或大於預定值X。預定值X代表金屬線能以鑲嵌製程形成的最小寬度。例如，預定值X是大約最小金屬線臨界尺寸的2.5倍。如果預定值X小於最小金屬線臨界尺寸的2.5倍，則通過鑲嵌製程形成的金屬線將面臨上述狹窄開口填充的困難。在所示的實施例中，金屬線的臨界尺寸約為10nm，預定值X約為25nm。寬度W1 、寬度W4 及寬度W5 中的每一者在約10nm至約20nm的範圍內，例如，等同於約10nm的金屬線臨界尺寸。寬度W2 和W3 中的每一者在約25nm至約1μm的範圍內，例如，在100nm至1μm的範圍內。金屬線ML2 或金屬線ML3 的寬度比金屬線ML1 、金屬線ML4 、或金屬線ML5 的寬度的比值至少為2.5，使得金屬線ML2 或金屬線ML3 的寬度對於鑲嵌製程不會太小。
金屬線彼此之間隔開。特別地，圖案ML1 和圖案ML2 間隔間距S12 ，圖案ML2 和圖案ML3 間隔間距S23 ，圖案ML3 和圖案ML4 間隔間距S34 ，圖案ML4 和圖案ML5 間隔間距S45 。此外，在本實施例中，間距S45 小於間距S23 。在特定實施例中，寬度W2 等於寬度W3 ，寬度W4 等於寬度W5 ，並且W2 +S23 定義為第一節距P23 ，W4 +S45 定義為第二節距P45 ，且第二節距P45 小於第一節距P23 。
重新參照第2圖。在操作204中，方法200通過與預定值X寬度的比較，將各金屬線分類為較窄的金屬線或較寬的金屬線。在繪示出的實施例中，金屬線ML1 、金屬線ML4 、金屬線ML5 的寬度皆小於預定值X。因此，金屬線ML1 、金屬線ML4 及金屬線ML5 中的每一者皆被分類為窄金屬線。同樣，金屬線ML2 和ML3 的寬度皆等於或大於預定值X。因此，金屬線ML2 和金屬線ML3 皆被分類為寬金屬線。
在操作206中，方法200將積體電路佈局拆解為兩個子佈局，一個包括所有窄金屬線，另一個包括所有寬金屬線。參照第3圖，例示性佈局300被拆解成子佈局302和子佈局304。子佈局302包括在操作204中分類的所有窄金屬線，例如金屬線ML1 、金屬線ML4 及金屬線ML5 。在子佈局302中，例示性佈局300中最初被金屬線ML2 及金屬線ML3 隔開的金屬線ML1 和金屬線ML4 成為相鄰的金屬線。子佈局304包括在操作204中分類的所有寬金屬線，例如金屬線ML2 及金屬線ML3 。子佈局302和304（GDSII文件格式或DFII文件格式）隨後被發送至遮罩製造144（第1圖）以創建兩個對應的遮罩。
第4圖根據本揭露的各個面向，繪示出了方法400的流程圖。方法400為運用兩個遮罩的混合方法，上述兩個遮罩代表了方法200中創建的兩個子佈局。方法400的實施例可以由晶圓廠150（第1圖）實現。方法400為示例，並且不旨在將本實施例作出除了請求項中明確記載範圍之外的限制。附加操作可以在方法400之前、期間和之後提供，並且對於附加的實施例，一些描述的操作可以替換、消除或重置。下面結合第5圖至第20圖對方法400進行描述。第5圖至第20圖根據一些實施例，繪示出了在方法400中各個製造階段的例示性積體電路500的橫截面。
參照第5圖，方法400通過提供或接收包括第5圖中所示基板502的裝置500，而以操作402為開始。在一些實施例中，基板502包括矽。或者，根據一些實施例，基板502可以包括其他元素半導體，例如鍺。在一些實施例中，基板502附加地或替代地包括化合物半導體，諸如碳化矽、砷化鎵、砷化銦和磷化銦。在一些實施例中，基板502包括合金半導體，例如矽鍺、碳化矽鍺、磷化砷化鎵和磷化銦鎵。
在一些實施例中，基板502包括絕緣體上覆半導體結構。例如，基板可以包括通過諸如通過氧離子佈植隔絕製程形成的埋藏氧化物層。在各個實施例中，基板502通過諸如離子植入及∕或擴散的製程，形成了包括各種p型摻雜區及∕或n型摻雜區，例如p型井、n型井、p型源極∕汲極部件及∕或n型源極∕汲極部件。基板502可以進一步包括其他功能部件，例如電阻器、電容器、二極體、電晶體（例如場效電晶體）。基板502可以包括橫向隔離部件，其被配置用以分離形成在基板502上的各種裝置。
裝置500包括沉積在基板502上方的介電層504。在一些實施例中，介電層504可以包括四乙氧基矽烷氧化物、未摻雜矽玻璃或摻雜的氧化矽，例如硼磷矽玻璃，熔融石英玻璃、磷矽玻璃、摻硼矽玻璃及∕或其他合適的介電材料。介電層504可以通過電漿增強化學氣相沉積，流動式化學氣相沉積或其他合適的方法形成。在一些實施例中，介電層504由低介電常數（例如，約3.5的介電常數值）的介電層或極低介電常數（例如，約2.5的介電常數值）的介電層形成，例如包含碳的介電材料，並且可以進一步包含氮、氫、氧及其組合。如果使用極低介電常數的介電層，則可在沉積極低介電常數的介電層之後進行固化製程，以增加其孔隙率，降低介電常數值並提高機械強度。操作402還可包括執行一道或多道的化學機械研磨製程以平坦化裝置500的頂表面。
在一些實施例中，介電層504為包括互連結構的金屬層間介電層。在一些實施例中，介電層504可包括複數的金屬層間介電層，不限於本實施例中繪示出的單一金屬層間介電層。每層金屬層間介電層可以具有約300nm至約1800nm的厚度。金屬層間介電層為多層互連結構提供電氣絕緣以及結構支撐。多層互連結構可包括複數的金屬化層，並且可進一步包括導孔或設置在金屬層間介電層上的互連結構之接觸件（例如，後段製程的元件）。例如，上層金屬化層（例如，金屬M4、金屬M5等）包括嵌入在金屬層間介電層中的多個導電部件（例如，金屬線、接觸件及∕或導孔）
介電層504的頂部可以包括蝕刻停止層506。蝕刻停止層506在功能上作為阻障層為介電層504的下部提供隔離，並且在後續蝕刻製程期間提供終點控制。選擇蝕刻停止層的材料成分，使其蝕刻選擇性位於蝕刻停止層與在其上方形成的材料層之間，使得蝕刻穿過其上方材料層的蝕刻製程，在蝕刻停止層處停止，不對下層的介電層造成蝕刻損壞。蝕刻停止層506可包括氮化矽、氮氧化矽、碳化矽、氮化碳矽、金屬氧化物（例如，AlOx）、金屬氧氮化物（例如，AlOxNy）及∕或其他合適的材料。在一些實施例中，蝕刻停止層506的厚度在約10nm至約100nm的範圍內，例如約50nm。
在操作404中，方法400（第4圖）在蝕刻停止層506上方形成金屬層508。如將在本實施例後段討論的，金屬層508將被圖案化為金屬線，以代表在方法200（第2圖）中分類的窄金屬線。在一些實施例中，金屬層508包括純貴金屬，或是貴金屬與貴金屬或非貴金屬的合金。如本文所用，術語「貴金屬」為指選自Ru、Rh、Pd、Os、Ir及Pt的金屬。貴金屬作為積體電路中的導電部件在技術上已變得很非常重要。不像其他一些不適合直接圖案化的非貴金屬，例如銅，貴金屬由於適合用於乾式蝕刻的方法（例如，反應性離子蝕刻製程），可直接圖案化以形成臨界尺寸於約20nm的金屬線。在所繪示出的實施例中，金屬層508包括選自Ru、Ir、Rh和Pt的貴金屬。在另一個實施例中，金屬層508包括貴金屬與貴金屬或非貴金屬的合金，例如PtIr、PdPt或PdNi。在又一實施例中，用於形成金屬層508的金屬不局限於貴金屬，只要是適合直接圖案化的金屬，例如Co、Mo和W。金屬層508可以通過化學氣相沉積、物理氣相沉積、電鍍或其他合適的方法來沉積。金屬層508的厚度可以在約15nm至約80nm的範圍內。
在操作406中，方法400（第4圖）圖案化金屬層508以在金屬蝕刻製程中形成窄金屬線。參照第7圖，操作406開始於在金屬層508上形成硬遮罩層510（例如，三層硬遮罩）。硬遮罩層510可使用任何合適的材料或組成，並且所繪示的三層硬遮罩為一式例。例示性硬遮罩層510包括底層512、中間層514及頂層516，每一層都具有不同或至少獨立的材料。例如，底層512可以包括四乙氧基矽烷、無氮抗反射塗層、氧摻雜碳化矽，氮化矽碳或電漿增強氧化物（PEOx）；中間層514可以包括富含矽的聚合物材料（例如，SiCx Hy Oz ）；頂層516可以包括四乙氧基矽烷或氧化矽（SiO2 ）。應當理解的是，在其他實施例中，可以省略一層或多層，並且可以提供附加層作為三層硬遮罩的一部分。
隨後可以使用合適的製程來圖案化硬遮罩層510，所述合適的製程包括雙重圖案化製程（double-patterning processes）、多重圖案化製程（multi-patterning processes），光學微影製程（photolithography）、自對準製程和心軸-間隔物製程（mandrel-spacer processes），以定義將被轉移至下方金屬層508上的窄線圖案。在所繪示出的實施例中，操作406在微影製程及蝕刻製程中對硬遮罩層510圖案化。光阻層518通過旋轉塗佈製程和軟烤製程在硬遮罩層510上形成。接著，光阻層518在輻射520下曝光。輻射520由遮罩廠130（第1圖）基於子佈局302（第3圖）製造的光罩522遮蔽，使僅光阻層518的一部分（例如，區域518' ）在輻射520下曝光。輻射520可為使用13.6nm波長的極紫外光輻射，使用436nm、405nm或365nm波長的紫外線，或使用248nm、193nm或157nm波長的深紫外光輻射，或其他可用於微影的輻射（例如電子束）。在電子束微影（其是無遮罩微影）的情況下，「光罩」是基於所述子佈局302（第3圖）的直寫資料圖案（direct-write data pattern）形式，而不是一個物理裝置。
參照第8圖，在繪示出的實施例中，使用曝光後烘烤、顯影和硬烤來顯影曝光的光阻層518，從而在硬遮罩層510上方形成圖案化光阻層518'。圖案化光阻層518'定義了窄線的圖案，該圖案首先將被轉移到硬遮罩層510，接著會被轉移到金屬層508。隨後，通過圖案化光阻層518的開口蝕刻硬遮罩層510，以形成圖案化硬遮罩層510'。此後，使用諸如濕式剝離或電漿灰化的適當製程來去除圖案化光阻層518'。在一實施例中，蝕刻製程包括施加乾式（或電漿）蝕刻以去除圖案化光阻層518'開口內的硬遮罩層510。在另一實施例中，蝕刻製程包括用氫氟酸溶液執行濕式蝕刻，以去除圖案化光阻層518'開口內的硬遮罩層510。
隨後，操作406在金屬蝕刻製程中，使用圖案化硬遮罩層510'作為蝕刻遮罩，蝕刻金屬層508。在所繪示的實施例中，金屬蝕刻製程是乾式蝕刻製程，例如電漿蝕刻製程。在實施例的進一步方案中，金屬蝕刻製程包括反應性離子蝕刻。反應性離子蝕刻可包括不同製程參數，例如範圍從約10 mTorr至約300 mTorr的反應器操作壓力、小於2700 W（例如，範圍從約900 W至約1600 W）的射頻功率、小於約4500 W的偏壓、範圍從約10°C至約80°C的溫度以及從約200秒至約500秒的反應性離子蝕刻週期。反應性離子蝕刻的來源氣體可包括離子成分，例如Ar，含氟氣體（例如CF4 、SF6 、CH2 F2 、CHF3 、C4 F8 、C2 F6 ）或其組合。反應性離子蝕刻的來源氣體可以進一步包括某些化學蝕刻劑，例如用於化學蝕刻的含氯氣體（例如Cl2 、CHCl3 、CCl4 ）。在一些實施例中，化學蝕刻劑包括硼（例如B2 F4 、BCl3 、B4 Cl4 、BBr3 ）。在特定的實施例中，化學蝕刻劑包括硼與氯的組合。在一些實施例中，總蝕刻劑流速小於1800sccm，例如約1200sccm。化學蝕刻劑可具有總蝕刻劑流速的約30％至約50％的流速，例如約40％。硬遮罩層510和金屬層508的蝕刻可以是原位的。圖案化硬遮罩中所得的金屬線524在第9圖中繪示出，其中每條金屬線524皆對應一條定義在子佈局302（第3圖）的窄金屬線（例如，金屬線ML1 、金屬線ML4 、金屬線或ML5 ）。即使金屬線524的寬度（例如，寬度W1 、寬度W4 或寬度W5 ）可以在小於20nm的範圍內，但是用於金屬層508的金屬成分（例如，貴金屬）之選擇導致每條窄金屬線的塊體金屬仍可確保低電阻率。
在操作408中，方法400（第4圖）沉積覆蓋金屬線524的側壁及頂表面的介電層526，如第10圖所繪示。在一些實施例中，介電層526的各種材料組合與上述第1圖中介電層504討論的材料組合類似。或者，介電層526可以包括諸如氧化鋯（ZrO2 ）的高介電常數介電材料。在其他一些實施例中，介電層526可選擇性地包括氧化矽（SiO2 ）、氮化矽（Si3 N4 ）、氮氧化矽（SiON）或其組合。可使用包括化學氣相沉積、低壓化學氣相沉積、電漿增強化學氣相沉積和原子層沉積的各種合適製程來形成介電層526。可執行化學機械研磨製程以去除過多的介電層526及∕或平坦化裝置500的頂表面。金屬線524可作為化學機械研磨的停止層。化學機械研磨製程之後所得的裝置500在第11圖中繪示出，其中金屬線524的頂表面被露出。由於金屬線ML1 與金屬線ML4 之間的金屬密度較低，位於金屬線ML1 與金屬線ML4 之間的介電層526部分，可能比其他部分遭受更多化學機械研磨損失，並形成一個凹陷輪廓528（由虛線表示）。凹陷輪廓的深度可以在約0.1nm至約10nm的範圍內。
在操作410中，方法400（第4圖）在介電層526和金屬線524上形成硬遮罩層530，如第12圖所繪示。在一些實施例中，硬遮罩層530的各種材料組成與上述第7圖中的硬遮罩層510討論的材料組成類似。在所繪示的實施例中，硬遮罩層530是三層硬遮罩，其包括底層532、中間層534及頂層536，每一層都具有不同或至少獨立的材料。例如，底層532可以包括四乙氧基矽烷、無氮抗反射塗層、氧摻雜碳化矽、氮化碳矽或電漿增強氧化物；中間層534可以包括富含矽的聚合物材料（例如，SiCx Hy Oz ）；頂層536可以包括四乙氧基矽烷或氧化矽。應當理解的是，在其他實施例中，可以省略一層或多層，並且可以提供附加層作為三層硬遮罩的一部分。
隨後硬遮罩層530可通過包括雙重圖案化製程、多重圖案化製程、微影製程、自對準製程和心軸-間隔物製程在內的合適製程圖案化，以定義要轉移到下方介電層的圖案，以形成溝槽狀開口並在開口中沉積金屬線526。在所繪示的實施例中，操作410在微影製程及蝕刻製程中圖案化硬遮罩層530。光阻層538通過旋轉塗佈製程和軟烤製程在硬遮罩層530上形成。接著，光阻層538在輻射540下曝光。輻射540被遮罩廠130（第1圖）基於子佈局304（第3圖）製造的光罩542，使僅光阻層538的一部分（例如，區域538'）在輻射540下曝光。輻射540可以是使用13.6nm波長的極紫外光輻射，使用436nm、405nm或365nm波長的紫外光輻射，或使用248nm、193nm或157nm波長的深紫外光輻射，或其他可用於微影的輻射，例如電子束。在電子束微影（無遮罩微影）的情況下，「光罩」是基於所述子佈局304（第3圖）的直寫資料圖案形式，而不是一個物理裝置。在所繪示的實施例中，光罩542與光罩522（第7圖）是相反的類型，使得光罩542的不透明部分對應於子佈局304中的金屬線，而光罩522的透明部分對應於子佈局302中的金屬線。
參照第13圖，在所繪示的實施例中，使用曝光後烘烤、顯影和硬烤來顯影曝光的光阻層538，從而在硬遮罩層530上形成圖案化光阻層538'。在圖案化光阻層538中開口並定義寬線的圖案，該圖案首先將被轉移到硬遮罩層530，接著會被轉移到介電層526。隨後，通過圖案化光阻層538'的開口蝕刻硬遮罩層530 ，從而形成圖案化的硬遮罩層530'。此後，使用諸如濕式剝離或電漿灰化的適當製程去除圖案化光阻層538'。在一示例中，蝕刻製程包括施加乾式（或電漿）蝕刻以去除圖案化光阻層538'開口內的硬遮罩層530。在另一示例中，蝕刻製程包括用氫氟酸溶液進行濕式蝕刻，以去除圖案化光阻層538'開口內的硬遮罩層530。
在操作412中，方法400（第4圖）使用圖案化硬遮罩層530'作為遮罩蝕刻介電層526，以在相鄰的窄金屬線524之間形成溝槽狀開口546（也稱為溝槽546），如第14圖所示。蝕刻製程可以包括乾式蝕刻、濕式蝕刻、反應性離子蝕刻及∕或其他合適製程。例如，乾式蝕刻製程可以使用含氧氣體、含氟氣體（例如CF4 、SF6 、 CH2 F2 、CHF3 及∕或C2 F6 ）、含氯氣體（例如Cl2 、 CHCl3 、 CCl4 及∕或BCl3 ），含溴氣體（例如HBr及∕或CHBR3 ），含碘氣體、其他合適的氣體及∕或電漿，及∕或其他組合。例如，濕蝕刻過程可以包括使用氫氟酸稀釋溶液（DHF）；氫氧化鉀（KOH）溶液；氨；含有氫氟酸（HF）、硝酸（HNO3 ）及∕或乙酸（CH3 COOH）的溶液；或其他合適的濕蝕刻劑。如將在下方進一步詳細說明的，相鄰窄金屬線524之間的溝槽546將隨後填充導電材料，例如銅，以形成寬金屬線。
在操作414中，方法400（第4圖）在金屬鑲嵌製程中，在溝槽546中形成作為寬金屬線的導電部件。參考第15圖，導電襯層552可在之前沉積以填充溝槽546。導電襯層552作為毯覆層，順應性地覆蓋在裝置500之上，其可以包括單層的Ta、TaN、WnN、TiN或其任何組合。導電襯層通常可作為阻障層，以防止諸如銅的導電材料擴散到相鄰的介電層526和下方的基板中。導電襯層552可以通過使用諸如化學氣相沉積、物理氣相沉積、原子層沉積的合適沉積製程或其他合適的方法來沉積。導電襯層552的厚度可以在約5Å至約35Å的範圍內。可選地，操作414可以在導電襯層552上順應性地形成黏合層554作為毯覆層，且可包括單層的Co、Mn、Ti、Ru、Ir或其任意組合。所述黏合層可以通過合適的沉積技術，例如物理氣相沉積、化學氣相沉積及∕或諸如此類的技術來形成。所述黏合層的厚度可以在約5Å至約35Å的範圍內。另外，黏合層554可以與改善種子層附著性的材料合金化，使其可以用作黏合層。例如，黏合層554可以與諸如錳或鋁的材料合金化，該材料將遷移至黏合層554與導電襯層552之間的界面，並將增強這兩層之間的附著。合金材料可以在形成黏合層554的過程中引入。合金材料可包含不超過約10％的黏合層554。
操作414隨後將導電材料填充在溝槽546中，並將其作為塊體金屬層556覆蓋裝置500。導電材料可以通過諸如電鍍製程、物理氣相沉積或其他適當方法的適當技術來沉積。以所示鑲嵌製程形成塊體金屬層556的一個有利特徵是，選擇的導電材料（例如，銅）無法適用於金屬蝕刻。與傳統基於蝕刻的技術相比，半導體裝置的總生產時間減少了。此外，在排除傳統製程中常用的蝕刻製程之下，可提高金屬線的分辨率。在各種實施例中，導電材料不同於在窄金屬線524中使用的金屬。在一些實施例中，窄金屬線524包括一種或多種如上所述的貴金屬，而塊體金屬層556包括一種或多種非貴金屬。例如，塊體金屬層556可以包括銅（Cu），儘管其他合適的材料例如鈷（Co）、鎳（Ni）、銀（Ag）、鋁（Al）、其組合及∕或其類似物可以替代地使用。在一些實施例中，塊體金屬層556還包括貴金屬，但是不同於在窄金屬線524中使用的貴金屬。例如，塊體金屬層556可以包括Pt，而窄金屬線524可以包括Ru，Ir或Rh。在一些替代實施例中，窄金屬線524和塊體金屬層556都包括非貴金屬，但是有很大的不同。例如，窄金屬線524可以包括Mo或W，而塊體金屬層556可以包括Cu。
接著進行化學機械研磨製程以從塊體金屬層556的頂部去除過量的導電材料。導電襯層552和黏合層554也從窄金屬線524的上方被去除，使得窄金屬線524被露出。溝槽546中塊體金屬層556的剩餘部分與周圍的導電襯層552及黏合層554一起形成寬金屬線558，例如所繪示實施例中的金屬線ML2 及金屬線ML3 。在一些實施例中，寬金屬線558的頂表面被配置具有凹陷輪廓（或凹陷）560。換句話說，化學機械研磨製程可在寬金屬線558（例如，塊體金屬層556）中形成一凹陷（凹陷輪廓560），而不是平坦化寬金屬線558的頂表面，使得其頂表面不與裝置500的其餘部分（例如，介電層526）的頂表面齊平。儘管可通過拋光製程的持續時間來控制從寬金屬線558頂表面上方的導電材料的去除，但也可通過配置化學機械研磨漿料中各種化學試劑的作用，調整對一種或多種材料的去除選擇性，來控制凹陷輪廓560的形成。換句話說，可以調整化學機械研磨製程以比寬金屬線558周圍的部件更高的速率，去移除位於寬金屬線558中的導電材料的部分。凹陷輪廓560的深度可為約零（平坦）至約寬金屬線558高度（大抵等於窄金屬線524的高度）的10％，例如在一些實施例中，從約為0Å到約60Å。
一同參考第18圖及第19圖，在一些實施例中，基板502頂部包括一個或多個下層導電部件580，並且操作412及414可進一步包括使蝕使刻終止層506開口並向下延伸開口546至介電層504，以形成落在的下層導電部件580上的寬金屬線及導孔的製程。下層導電部件580為一金屬部件，例如金屬線，金屬導孔，或金屬接觸部件。在一些實施例中，下層導電部件580同時包括金屬線與金屬導孔，其通過諸如雙鑲嵌製程或包括原子層沉積、化學氣相沉積、物理氣相沉積、無電鍍金屬或電化學鍍的其他適當製程形成。下層導電部件580的材料可以包括銅（Cu）或銅合金。另外，它也可以包括或由其他導電材料形成，例如Ni、Co、Ru、Ir、Al、Pt、Pd、Au、Ag、Os、W等。形成下層導電部件580的步驟可包括在基板502中形成鑲嵌開口，在開口中形成擴散阻障層、沉積黏合層以及填充開口，例如使用電鍍製程。
操作412可通過一道或多道的蝕刻製程以向下延伸開口546至介電層504中，其中開口546至少部分與下層導電部件580對準(align)。在繪示出的實施例中，開口546包括溝槽開口546'和導孔開口546''。操作412中包括蝕刻製程，以從溝槽開口546'的底部去除蝕刻停止層506的一部分，並露出介電層504。導孔開口546''的形成可以藉助於用於定義圖案的光阻來輔助。光阻之後在合適的製程中去除，例如光阻剝離或電漿灰化。操作414隨後用導電材料填充開口546，從而形成以導孔結構與下層導電部件580連接的寬金屬線558，其中導孔位於下層導電部件580與寬金屬線558之間。接著執行化學機械研磨製程去除多餘的材料。寬金屬線558的剩餘部分可以包括如第19圖中所繪示的凹陷輪廓560，上述凹陷輪廓與上方結合第17圖所討論的類似。
在一些實施例中，下層導電部件580可替代為其他導電部件。在一些實施例中，下層導電部件580為電容器或電阻器。在一些實施例中，下層導電部件580為閘極或源∕汲極接觸件。參考第20圖，在繪示的實施例中，下層導電部件580是一個源∕汲極接觸件（之後稱為源∕汲極接觸件580）。在操作412中使蝕刻停止層506開口並露出源∕汲極接觸件580的頂部。寬金屬線558此後落在源∕汲極接觸件580上並為下方的各個電晶體提供電佈線以與積體電路的其他部分連接。
仍參照第20圖，裝置500包括主動區582。在一些實施例中，主動區582包括遠離基板502頂表面延伸的複數個鰭片。如此，主動區582被認為提供了至少一個鰭式場效電晶體。替代地，主動區582可提供平面式場效電晶體。主動區582可以包括矽或諸如鍺的另一種元素半導體；包括碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及∕或銻化銦的化合物半導體；包括SiGe、GaAsP、AlInAs、AlGaAs、InGaAs、GaInP及∕或GaInAsP的合金半導體；或其上述半導體的組合。主動區582可以摻雜n型摻雜物或p型摻雜物，以分別形成p型場效電晶體和n型場效電晶體。在包括鰭片的情況下，則可使用雙圖案製程或多圖案製程以形成主動區582 。一般來說，雙重圖案化或多重圖案化製程結合了微影製程與自對準製程，以創建出例如，比使用單一、直接微影製程所得的節距更小的圖案。例如，在一個實施例中，在基板上方形成犧牲層，並使用微影製程對其進行圖案化。使用自對準製程在圖案化的犧牲層旁邊形成間隔物。之後去除犧牲層，然後可以使用剩餘的間隔物或心軸作為遮罩以圖案化鰭片。
裝置500還包括設置在主動區582中的源∕汲極部件584、與源∕汲極部件584相鄰設置的金屬閘堆疊586，以及在源∕汲極部件584上方設置且位於層間介電層588中的源∕汲極接觸件580。在許多實施例中，源∕汲極部件584可適用於p型場效電晶體裝置（例如p型磊晶材料）或者n型場效電晶體裝置（例如n磊晶材料）。該p型磊晶材料可包括一層或多層的矽鍺磊晶層（epi SiGe），其中該矽鍺摻雜包括諸如硼、鍺、銦及∕或其他p型摻物的p型摻雜物。該n型磊晶材料可包括一層或多層的矽（epi Si）或矽碳（epi SiC）的磊晶層，其中矽或矽碳摻雜包括諸如砷、磷及∕或其他n型摻雜的n型摻雜物。源∕汲極部件584可以通過任何合適技術來形成，例如蝕刻製程接著進行一或多個磊晶製程。
儘管並未描繪，但是金屬閘堆疊586可以包括複數層材料層，例如高介電常數介電層及設置在高介電常數介電層上方的閘極。金屬閘堆疊586可進一步包括其他材料層，例如界面層、阻障層、硬遮罩層、其他合適膜層或其組合。高介電常數介電層可包括具有高介電常數的介電材料，例如，其介電常數大於熱氧化矽的介電常數（〜3.9）。在一實施例中，高介電常數介電層可以包括高介電常數的介電層，例如氧化鉿（HfO2 ）。閘極可以包括至少一層功函數金屬層和塊體導電層。閘極可以包括Ti、Ag、Al、TiAlN、TaC、TaCN、TaSiN、Mn、Zr、TiN、TaN、Ru、Mo、Al、WN、Cu、W、Re、Ir、Co、Ni、其他合適的金屬或其組合。金屬閘堆疊586的各層可以通過任何合適的方法來形成，例如化學氧化、熱氧化、原子層沉積、化學氣相沉積、物理氣相沉積、電鍍、其他合適的方法或其組合。可執行拋光製程（例如化學機械研磨），從金屬閘堆疊的頂表面去除多餘的材料，以平坦化金屬閘堆疊586的頂表面。
在各個實施例中，裝置500還包括設置在金屬閘堆疊586側壁上的閘極間隔物590。閘極間隔物590可包括諸如氧化矽、氮化矽、碳化矽、氮氧化矽、其他合適的介電材料或其組合的介電材料。閘極間隔物590的形成可首先通過在裝置500上方沉積間隔物材料的毯覆層，接著執行非等向性蝕刻製程以去除在金屬閘堆疊586側壁上形成閘極間隔物590的間隔物材料之部分。
所述的源∕汲極接觸件580設置在層間介電層588並與源∕汲極部件584有物理接觸。源∕汲極接觸件580被配置為連接源∕汲極部件584與隨後形成的互連結構，例如導孔和導線。在許多實施例中，源∕汲極接觸件580包括導電材料，例如Cu、W、Ru、Mo、Al、Co、Ni、Mn、Ag、其他合適的導電材料或其組合。源∕汲極接觸件580的形成可以先通過圖案化層間介電層588以形成溝槽（未示出），露出源∕汲極部件584，並通過化學氣相沉積、物理氣相沉積、原子層沉積、電鍍、其他合適技術或其組合以沉積形成源∕汲極接觸件580。在許多實施例中，層間介電層588大抵與介電層504的組成類似，並可通過以上討論的任何合適方法來形成。在特定實施例中，層間介電層588包括多孔低介電常數的介電材料，諸如具約1％至約8％孔隙率的碳摻雜氧化矽。
儘管無旨在限定，但是本揭露中的一個或多個實施例為半導體裝置及其形成提供了許多助益。例如，本揭露的實施例提供了一種混合方法，其結合了金屬蝕刻製程和鑲嵌製程，得到新穎的互連結構，該互連結構包括由貴金屬（或其他合適的金屬）通過金屬蝕刻製程形成的窄金屬線，及由銅（或其他合適的金屬）通過鑲嵌製程形成的相對較寬的金屬線。即使在最小的金屬線寬下，互連層的導電率也有得到改善。此外，用於形成互連結構的混合方法可以容易地合併到現有的半導體製造過程中。
根據一些實施例，一種半導體結構的形成方法，包括：提供裝置，裝置具有基板、在基板上方的第一介電層以及在第一介電層上方的第一導電部件，第一導電部件包括第一金屬，第一金屬為貴金屬；在第一介電層上沉積第二介電層，並至少覆蓋第一導電部件的側壁；蝕刻第二介電層以形成溝槽；以及在溝槽中形成第二導電部件，其中第二導電部件包括不同於第一金屬的第二金屬。
根據一些實施例，第二金屬為非貴金屬。
根據一些實施例，第一金屬選自Ru、Ir、Rh及Pt，並且第二金屬選自Cu、Co、Ni、Ag及Al。
根據一些實施例，第二導電部件的形成包括：在溝槽中並在第一導電部件上方沉積第二導電部件；以及平坦化第二導電部件以去除位於第一導電部件上方的第二導電部件的頂部，從而露出第一導電部件。
根據一些實施例，在第二導電部件的平坦化之後，第二導電部件的頂表面具有凹陷輪廓。
根據一些實施例，第一導電部件具有第一寬度，並且溝槽具有大於第一寬度的第二寬度。
根據一些實施例，第二寬度比第一寬度的比值至少為2.5。
根據一些實施例，第二導電部件的沉積包括：在溝槽中沉積襯層；以及在襯層上形成塊體金屬層，其中塊體金屬層包括第二金屬。
根據一些實施例，裝置在基板與第一介電層之間包括第三導電部件，並且其中第三導電部件與該第一介電層的底表面直接接觸，形成方法更進一步包括：蝕刻第一介電層以向下延伸溝槽以露出第三導電部件，其中第二導電部件的底部落在第三導電部件上。
根據一些實施例，一種半導體結構的形成方法，包括：提供基板；在基板上形成金屬層，金屬層包括第一金屬；在蝕刻製程中對金屬層進行圖案化以形成數條金屬線；形成至少覆蓋數條金屬線側壁的介電層； 凹蝕該介電層以在數條金屬線中鄰近兩者之間形成溝槽，溝槽的寬度大於數條金屬線中的任意一者；以及在溝槽中形成導電部件，導電部件包括不同於第一金屬的第二金屬。
根據一些實施例，第一金屬為貴金屬，且第二金屬為非貴金屬。
根據一些實施例，第一金屬選自Ru、Ir、Rh、Pt、Co、Mo及W，且第二金屬選自Cu、Co、Ni、Ag及Al。
根據一些實施例，上述蝕刻製程包括反應性離子蝕刻。
根據一些實施例，導電部件的形成包括鑲嵌製程。
根據一些實施例，在凹蝕該介電層之前，更包括： 平坦化介電層以露出數條金屬線；形成覆蓋介電質層及數條金屬線的硬遮罩層；以及圖案化硬遮罩層以在介電層上方形成開口，其中介電層的凹蝕通過該開口進行。
根據一些實施例，導電部件的形成包括在硬遮罩層及數條金屬線上方沉積導電部件。
根據一些實施例，一種半導體結構，包括：基板；以及基板上的互連層，其中互連層包括：介電層；第一導電部件，沉積在介電層中，其中第一導電部件具有第一寬度，並且第一導電部件包括第一金屬；以及第二導電部件，沉積在介電層中，其中第二導電部件具有大於第一寬度的第二寬度，其中第二導電部件包括與第一金屬不同的第二金屬，並且其中第一導電部件與第二導電部件具有大抵相同的高度。
根據一些實施例，第一金屬為貴金屬，且第二金屬為非貴金屬。
根據一些實施例，第一金屬選自Ru、Ir、Rh、Pt、Co、Mo及W，且第二金屬選自Cu、Co、Ni、Ag及Al。
以上概述數個實施例之部件，以便在本發明所屬技術領域中具有通常知識者可更易理解本發明實施例的觀點。在本發明所屬技術領域中具有通常知識者應理解，他們能以本發明實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的或優勢。在本發明所屬技術領域中具有通常知識者也應理解到，此類等效的製程和結構並無悖離本發明的精神與範圍，且他們能在不違背本發明之精神和範圍之下，做各式各樣的改變、取代和替換。
100:積體電路製造系統 120:設計廠 122:積體電路設計佈局 130:遮罩廠 132:資料準備 134:佈局拆解 144:遮罩製造 150:積體電路製造商（晶圓廠） 152:晶圓 160:積體電路裝置 200:方法 202:操作 204:操作 206:操作 300:示例性佈局 302:子佈局 304:子佈局 400:方法 402:操作 404:操作 406:操作 408:操作 410:操作 412:操作 414:操作 500:裝置 502:基板 504:介電層 506:蝕刻停止層 508:金屬層 510:硬遮罩層 510':圖案化硬遮罩層 512:底層 514:中間層 516:頂層 518:光阻層 518':圖案化光阻層 520:輻射 522:光罩 524:金屬線 526:介電層 528:凹陷輪廓 530:硬遮罩層 530':圖案化硬遮罩層 532:底層 534:中間層 536:頂層 538:光阻層 538':圖案化光阻層 540:輻射 542:光罩 546:溝槽狀開口（溝槽） 552:導電襯層 554:黏合層 556:塊體金屬層 558:寬金屬線 560:凹陷輪廓（凹陷） 580:下層導電部件 582:主動區 584:源∕汲極部件 586:金屬閘堆疊 590:閘極間隔物 ML1 :金屬線（圖案） ML2 :金屬線（圖案） ML3 :金屬線（圖案） ML4 :金屬線（圖案） ML5 :金屬線（圖案） P23 :第一節距 P45 :第二節距 S12 :間離 S23 :間離 S34 :間離 S45 :間離 W1 :寬度 W2 :寬度 W3 :寬度 W4 :寬度 W5 :寬度
以下將配合所附圖式詳述本發明實施例。應注意的是，依據在業界的標準做法，各種特徵並未按照比例繪製且僅用以說明例示。事實上，可任意地放大或縮小元件的尺寸，以清楚地表現出本發明實施例的特徵。 第1圖係根據本實施例的各個面向，積體電路製造流程的方塊圖。 第2圖係根據本實施例的各個面向，將積體電路佈局分解為子佈局的方法的流程圖。 第3圖係根據本實施例的各個面向，繪示出了例示性積體電路佈局及其相關聯的子佈局。 第4圖係根據本實施例的各個面向，用於形成互連結構的混合方法的流程圖。 第5圖、第6圖、第7圖、第8圖、第9圖、第10圖、第11圖、第12圖、第13圖、第14圖、第15圖、第16圖、第17圖、第18圖、第19圖及第20圖是根據第4圖的一實施例，半導體裝置的一部分在各個製造階段的橫截面圖。
500:裝置
502:基板
504:介電層
506:蝕刻停止層
524:窄金屬線
526:介電層
552:導電襯層
554:黏合層
556:塊體金屬層
558:寬金屬線
560:凹陷輪廓
580:下層導電部件

Claims (1)

  1. 一種半導體結構的形成方法，包括： 提供一裝置，該裝置具有一基板、在該基板上方的一第一介電層以及在該第一介電層上方的一第一導電部件，該第一導電部件包括一第一金屬，該第一金屬為一貴金屬； 在該第一介電層上沉積一第二介電層，並至少覆蓋該第一導電部件的側壁； 蝕刻該第二介電層以形成一溝槽；以及 在該溝槽中形成一第二導電部件，其中該第二導電部件包括不同於該第一金屬的一第二金屬。
TW110111073A 2020-04-01 2021-03-26 半導體結構的形成方法 TW202205528A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/837,762 US11450602B2 (en) 2020-04-01 2020-04-01 Hybrid method for forming semiconductor interconnect structure
US16/837,762 2020-04-01

Publications (1)

Publication Number Publication Date
TW202205528A true TW202205528A (zh) 2022-02-01

Family

ID=77228040

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110111073A TW202205528A (zh) 2020-04-01 2021-03-26 半導體結構的形成方法

Country Status (3)

Country Link
US (3) US11450602B2 (zh)
CN (1) CN113270362A (zh)
TW (1) TW202205528A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11302575B2 (en) * 2020-07-29 2022-04-12 International Business Machines Corporation Subtractive line with damascene second line type

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7528066B2 (en) * 2006-03-01 2009-05-05 International Business Machines Corporation Structure and method for metal integration
JP4575999B2 (ja) * 2008-06-10 2010-11-04 パナソニック株式会社 半導体装置、半導体装置の製造方法、半導体チップおよびシステム
US8445883B2 (en) * 2008-10-30 2013-05-21 Panasonic Corporation Nonvolatile semiconductor memory device and manufacturing method thereof
JP4902821B1 (ja) * 2010-04-28 2012-03-21 パナソニック株式会社 抵抗変化型不揮発性記憶装置及びその製造方法
US8816444B2 (en) 2011-04-29 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. System and methods for converting planar design to FinFET design
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US8785285B2 (en) 2012-03-08 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US8860148B2 (en) 2012-04-11 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET integrated with capacitor
US8823065B2 (en) 2012-11-08 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US9105490B2 (en) * 2012-09-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8772109B2 (en) 2012-10-24 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for forming semiconductor contacts
US9236300B2 (en) 2012-11-30 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs in SRAM cells and the method of forming the same
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9425096B2 (en) * 2014-07-14 2016-08-23 Qualcomm Incorporated Air gap between tungsten metal lines for interconnects with reduced RC delay
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US10534273B2 (en) * 2016-12-13 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-metal fill with self-aligned patterning and dielectric with voids
WO2018125127A1 (en) * 2016-12-29 2018-07-05 Intel Corporation Methods of forming thin film resistor structures utilizing interconnect liner materials
US11152213B2 (en) * 2019-03-01 2021-10-19 International Business Machines Corporation Transistor device with ultra low-k self aligned contact cap and ultra low-k spacer

Also Published As

Publication number Publication date
CN113270362A (zh) 2021-08-17
US20220367346A1 (en) 2022-11-17
US20230118565A1 (en) 2023-04-20
US20210313262A1 (en) 2021-10-07
US11450602B2 (en) 2022-09-20

Similar Documents

Publication Publication Date Title
US9941164B1 (en) Self-aligned block patterning with density assist pattern
TWI605518B (zh) 積體電路結構及其製造方法
US9892963B2 (en) Device and method for reducing contact resistance of a metal
CN108615702B (zh) 具互连结构的半导体装置与其制作方法
JP2017500744A (ja) リソ・フリーズ・リソ・エッチプロセスを用いる伸長コンタクト
CN110660652A (zh) 半导体装置的图案化方法
TW201914030A (zh) 積體電路裝置及其製造方法
TW202205590A (zh) 半導體元件
US20220044941A1 (en) Methods Of Etching Metals In Semiconductor Devices
US11640924B2 (en) Structure and method for interconnection with self-alignment
US20160104646A1 (en) Method for forming semiconductor device
CN112017946A (zh) 半导体结构的形成方法、晶体管
CN110223956B (zh) 多孔结构及其制作方法
CN110875252B (zh) 半导体器件和制造半导体器件的方法
US20230118565A1 (en) Hybrid method for forming semiconductor interconnect structure
US6465346B2 (en) Conducting line of semiconductor device and manufacturing method thereof using aluminum oxide layer as hard mask
KR20080018437A (ko) 반도체 소자 및 그 제조방법
CN109494149B (zh) 半导体结构的制作方法
TWI358789B (en) Method for dual damascene process
KR101665784B1 (ko) 금속의 접촉 저항을 감소시키기 위한 장치 및 방법
KR20220044081A (ko) 실리콘-함유 층을 포함한 재료 패터닝 및 반도체 디바이스 제조 방법
JP3683570B2 (ja) 半導体装置の製造方法
CN113690174A (zh) 半导体结构及其形成方法
CN112951721A (zh) 用于光致抗蚀剂线粗糙度改善的沟槽蚀刻工艺
US8420542B2 (en) Method of patterned image reversal