TW202203222A - 縱橫式陣列裝置及其寫入方法 - Google Patents

縱橫式陣列裝置及其寫入方法 Download PDF

Info

Publication number
TW202203222A
TW202203222A TW110119598A TW110119598A TW202203222A TW 202203222 A TW202203222 A TW 202203222A TW 110119598 A TW110119598 A TW 110119598A TW 110119598 A TW110119598 A TW 110119598A TW 202203222 A TW202203222 A TW 202203222A
Authority
TW
Taiwan
Prior art keywords
write
current
writing
voltage
memory element
Prior art date
Application number
TW110119598A
Other languages
English (en)
Other versions
TWI763511B (zh
Inventor
冨田泰弘
矢野勝
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Publication of TW202203222A publication Critical patent/TW202203222A/zh
Application granted granted Critical
Publication of TWI763511B publication Critical patent/TWI763511B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Physics & Mathematics (AREA)
  • General Health & Medical Sciences (AREA)
  • Neurology (AREA)
  • Molecular Biology (AREA)
  • Biophysics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Data Mining & Analysis (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Computational Linguistics (AREA)
  • Artificial Intelligence (AREA)
  • Semiconductor Memories (AREA)

Abstract

本發明提供一種抑制由潛洩電流導致的寫入精度的劣化的縱橫式陣列裝置。本發明的突觸陣列裝置具有電阻變化型記憶元件連接而成的縱橫式陣列、列選擇/驅動電路、行選擇/驅動電路、以及對所選擇的電阻變化型記憶元件進行寫入的寫入單元。寫入單元於施加寫入電壓之前，測定對所選擇的列線施加寫入電壓時產生的潛洩電流，然後，施加具有所測定的潛洩電流與為了進行寫入動作而生成的電流的總和的寫入電壓，藉此向所選擇的電阻變化型記憶元件進行寫入。

Description

縱橫式陣列裝置及其寫入方法
本發明是有關於一種使用電阻變化型記憶元件的縱橫式陣列裝置，特別是有關於一種可用於神經元網路（neuron network）的突觸陣列裝置的寫入。
人工類神經網路（artificial neural network）於圖案辨識等辨識分類技術中作為軟體的演算法而被引入，其已成為藉由高積體的數位互補金屬氧化物半導體（complementary metal oxide semiconductor，CMOS）技術進行安裝的必要技術。藉由數位技術安裝的類神經網路於功率、規模的方面逐漸達到極限。另一方面，最近幾年進行將電阻元件用作突觸的類神經網路的研究及開發。
就積體度的觀點而言，於縱橫式結構中使用了可變電阻元件的突觸陣列為最佳的結構。特別理想的是使用與CMOS製程具有高親和性的氧化鉿等金屬過渡氧化物作為可變電阻元件。圖1中示出使用了可變電阻元件的縱橫式陣列的一例。縱橫式陣列包括於列方向上延伸存在的多個列線10、以與所述列線10正交的方式於行方向上延伸存在的多個行線20、以及連接於各列線10與行線20之間的交叉部的電阻變化型記憶元件30。電阻變化型記憶元件30藉由施加電壓或電流來記憶不同的電阻狀態。
類神經網路中的學習、亦即將突觸的結合強度設定為適當的值主要藉由反向傳播演算法（back propagation algorithm，BPA）來進行。反向傳播演算法的最重要的部分是於學習期間如何對突觸的結合強度進行微調整。然而，於將BPA應用於高積體度的電阻變化型記憶元件的縱橫式陣列時，存在由於潛洩電流（sneak current）的影響而向記憶元件的寫入精度劣化的大問題。
本發明的目的在於解決此種問題，且提供一種抑制由潛洩電流導致的寫入精度的劣化的縱橫式陣列裝置及其寫入方法。本發明的寫入方法向使用了電阻變化型記憶元件的縱橫式陣列進行寫入，且包括：測定對縱橫式陣列的所選擇的電阻變化型記憶元件施加寫入電壓時產生的潛洩電流的步驟；對潛洩電流的測定結果予以保持的步驟；以及對所述所選擇的電阻變化型記憶元件施加將根據所保持的測定結果而再生的潛洩電流與為了進行寫入而設定的寫入電流合計而成的寫入電流的步驟。
本發明的縱橫式陣列裝置具有：縱橫式陣列，包括多個列線、多個行線、連接於多個列線與多個行線之間的各交叉部的電阻變化型記憶元件；列選擇單元，選擇縱橫式陣列的列線；行選擇單元，選擇縱橫式陣列的行線；以及寫入單元，向電阻變化型記憶元件進行寫入，所述寫入單元測定對所選擇的電阻變化型記憶元件施加寫入電壓時產生的潛洩電流，並對所述所選擇的電阻變化型記憶元件施加將基於測定結果而再生的潛洩電流與為了進行寫入而設定的寫入電流合計而成的寫入電流。
根據本發明，測定潛洩電流並根據其測定結果再生潛洩電流，將再生的潛洩電流作為寫入電流而施加至所選擇的電阻變化型記憶元件，因此於進行寫入動作時可消除潛洩電流所帶來的影響，使電阻變化型記憶元件的寫入精度更準確。特別是於使用電阻變化型記憶元件的突觸縱橫式陣列中，即便於潛洩通路的影響下，亦可容易地進行突觸強度的微調整。
參照附圖對本發明的實施形態進行詳細說明。於本發明的某實施方式中，縱橫式陣列被用作用於構成類神經網路的突觸陣列裝置。縱橫式陣列於矩陣的交叉部包括作為憶阻器（memristor）的電阻變化型記憶元件，電阻變化型記憶元件為雙極型，可藉由施加極性不同的電流或電壓來記憶不同的電導狀態（高電阻狀態與低電阻狀態）。電阻變化型記憶元件構成突觸，縱橫式陣列構成突觸陣列裝置。突觸陣列裝置被組入電腦裝置或電腦系統中，負責由微處理機或中央處理單元（central processing unit，CPU）等進行的資料處理或演算處理的至少一部分。於本發明的其他實施方式中，縱橫式陣列被用作用於構成人工智慧（artificial intelligence，AI）硬體的乘積累加演算處理裝置。於以下的實施例中，說明將縱橫式陣列應用於類神經網路的突觸陣列裝置的例示。
於具有高電阻路徑的陣列中，作為更準確地控制電阻元件的手段，實施對寫入電流限制進行控制的寫入。於縱橫式陣列的情況下，存在由依存於未知的突觸狀態的潛洩通路引起的漏電電流（潛洩電流），因此難以施加所期望的電流限制來準確地進行寫入。於本發明中，於施加寫入脈衝之前測定潛洩電流，並於施加實際的寫入脈衝時，在用於進行寫入的所期望的電流限制中附加所測定的潛洩電流，藉此抑制由潛洩電流導致的寫入精度的劣化。圖2是表示本發明實施例的突觸陣列裝置的結構例的框圖。本實施例的突觸陣列裝置100包括具有電阻變化型記憶元件的縱橫式陣列110、列選擇/驅動電路120、行選擇/驅動電路130、控制部140及輸入/輸出（input/output，I/O）部150。突觸陣列裝置100例如安裝於AI晶片或半導體積體電路中。
縱橫式陣列110包括於列方向上延伸存在的多個列線（例如，X線）、於行方向上延伸存在的多個行線（例如，Y線）、以及連接於列線與行線之間的交叉部的電阻變化型記憶元件。電阻變化型記憶元件例如包含氧化鉿（HfOx）或氧化鉭（TaOx）等金屬過渡氧化物。於某實施方式中，各個電阻變化型記憶元件與如二極體般的選擇器（selector）整合。但並非必須進行選擇器的整合。
圖3的（A）是電阻變化記憶元件的示意性剖面圖。電阻變化型記憶元件MC於上部電極TE與下部電極BE之間包括包含金屬過渡氧化物的電阻切換層RS，進而於上部電極TE上形成選擇器SEL。下部電極BE經由通孔112而與下部導電層114電性連接，選擇器SEL經由通孔112而與上部導電層116連接。
圖3的（B）是表示選擇器SEL的I-V特性的圖表。橫軸為上部導電層116與下部導電層114之間的偏壓電壓Vtb（Vtb=上部電極電壓Vte-下部電極電壓Vbe），縱軸是流經選擇器SEL的電流Icell。選擇器SEL是具有如下特性的雙向二極體：當正向偏壓成為一定以上時，正向地流動電流，另外，當反向偏壓成為一定以上時，反向地流動電流。Vinh是於進行設定寫入時對非選擇的電阻變化型記憶元件的列線及行線施加的寫入禁止電壓或寫入保護電壓，Vinh2是於進行重設寫入時對非選擇的電阻變化型記憶元件的列線及行線施加的寫入禁止電壓或寫入保護電壓。寫入禁止電壓Vinh、寫入禁止電壓Vinh2是比電流流經選擇器SEL時的臨限值電壓小的電壓。
再者，縱橫式陣列110的列線及行線的數量、形狀、導電性材料等為任意的。另外，縱橫式陣列110亦可為於垂直方向上積層多個縱橫式陣列的三維結構。
列選擇/驅動電路120基於來自控制部140的列選擇訊號或控制訊號等選擇縱橫式陣列110的列線，並對所選擇的列線施加寫入電壓、寫入禁止電壓、讀出電壓等。行選擇/驅動電路130基於來自控制部140的行選擇訊號或控制訊號等選擇縱橫式陣列110的行線，並對所選擇的行線施加寫入電壓、寫入禁止電壓、讀出電壓等。另外，電阻變化型記憶元件為雙極型，於本例中，將自列線至行線施加偏壓電壓的寫入設為設定寫入，將自行線至列線施加偏壓電壓的寫入設為重設寫入。
當進行設定寫入時，列選擇/驅動電路120對連接於所選擇的電阻變化型記憶元件的列線施加設定寫入電壓（正電壓），對連接於非選擇的電阻變化型記憶元件的列線施加寫入禁止電壓（某正電壓），行選擇/驅動電路130對連接於所選擇的電阻變化型記憶元件的行線施加設定寫入電壓（0 V），對連接於非選擇的電阻變化型記憶元件的行線施加寫入禁止電壓（某正電壓）。
當進行重設寫入時，行選擇/驅動電路130對連接於所選擇的電阻變化型記憶元件的行線施加重設寫入電壓（正電壓），對連接於非選擇的電阻變化型記憶元件的行線施加寫入禁止電壓（某正電壓），列選擇/驅動電路120對連接於所選擇的電阻變化型記憶元件的列線施加重設寫入電壓（0 V），對連接於非選擇的電阻變化型記憶元件的列線施加寫入禁止電壓（某正電壓）。
控制部140由硬體及/或軟體構成，並對讀出動作、寫入動作或其他演算（例如，矩陣的乘積累加演算等）進行控制。於某實施方式中，控制部140包括具有唯讀記憶體/隨機存取記憶體（read-only memory/random access memory，ROM/RAM）的微控制器、微處理機或狀態機（state machine）等，並例如藉由執行ROM/RAM中所儲存的軟體來對讀出動作或寫入動作進行控制。另外，控制器140可包括感測電路，當進行讀出動作時，所述感測電路感測由列選擇/驅動電路120或行選擇/驅動電路130選擇的列或行的電壓或電流。
輸入/輸出部150例如經由內部資料匯流排而與控制部140連接，並向控制部140提供自外部接收的資料，或者將自控制部140接收的資料輸出至外部。控制部140可自輸入/輸出部150獲得用於向電阻變化型記憶元件MC進行寫入的資料。
圖4是表示列選擇/驅動電路120的內部結構的框圖。列選擇/驅動電路120包括：寫入電路122，當進行寫入動作時生成用於對所選擇的電阻變化型記憶元件施加設定寫入電壓的驅動訊號XD[n]；列解碼器124，對來自控制部140或輸入/輸出部150的列位址進行解碼，並生成列選擇訊號XS[n]、列選擇訊號/XS[n]；以及列選擇電路126，接收來自寫入電路122的驅動訊號XD[n]，並基於來自列解碼器124的列選擇訊號XS[n]、列選擇訊號/XS[n]，將驅動訊號XD[n]連接於縱橫式陣列110的列線X[n]。
寫入電路122更包括：潛洩電流測定/再生部122A，於對電阻變化型記憶元件施加設定寫入脈衝之前，測定由設定寫入電壓引起的潛洩電流，並對測定結果予以保持，根據所保持的測定結果再生潛洩電流；以及寫入電流生成部122B，藉由電流限制（限制器）的控制而生成用於進行設定寫入的寫入電流。當進行設定寫入動作時，首先，潛洩電流測定/再生部122A測定由於設定寫入電壓而產生的潛洩電流，並對其測定結果予以保持。當向所選擇的電阻變化型記憶元件進行寫入時，潛洩電流測定/再生部122A基於測定結果再生潛洩電流，另外，寫入電流生成部122B生成基於電流限制器的寫入電流，寫入電路122將所再生的潛洩電流與基於電流限制器的寫入電流的合計的寫入電流施加至電阻變化型記憶元件。由於施加的寫入電流中包含潛洩電流，因此對電阻變化型記憶元件施加補償了潛洩電流的寫入電流，可更準確地進行電阻變化型記憶元件的寫入（即，電導的微調整）。
圖5是表示列選擇/驅動電路120中所含的列選擇電路126及行選擇/驅動電路130中所含的行選擇電路136的結構。於圖5中，作為縱橫式陣列110的一部分而例示3列×3行的陣列，此處，將列方向設為X，將行方向設為Y。列選擇電路126針對每個列線而包括：輸入由寫入電路122生成的驅動訊號XD[n]的CMOS通路電晶體、輸入由列解碼器124生成的列選擇訊號XS[n]的反相器、以及於閘極被施加列選擇訊號/XS[n]的NMOS電晶體。當列選擇訊號XS[n]為H位準時，CMOS通路電晶體導通，驅動訊號XD[n]被施加至列線X[n]，NMOS電晶體關斷。當列選擇訊號XS[n]為L位準時，CMOS通路電晶體關斷，NMOS電晶體導通，列線X[n]被連接於GND位準。藉由列選擇訊號XS[n]、列選擇訊號/XS[n]的切換，驅動訊號XD[n]的脈衝經由列線X[n]被施加至電阻變化型記憶元件。
行選擇電路136針對每個行線而包括：輸入由未圖示的寫入電路生成的驅動訊號YD[n]的CMOS通路電晶體、輸入由未圖示的行解碼器生成的行選擇訊號YS[n]的反相器、以及於閘極被施加行選擇訊號/YS的NMOS電晶體。當行選擇訊號YS[n]為H位準時，CMOS通路電晶體導通，驅動訊號YD[n]被施加至行線Y[n]，NMOS電晶體關斷。當行選擇訊號YS[n]為L位準時，CMOS通路電晶體關斷，NMOS電晶體導通，行線Y[n]被連接於GND位準。藉由行選擇訊號YS[n]、行選擇訊號/YS[n]的切換，驅動訊號YD[n]的脈衝經由行線Y[n]而施加至電阻變化型記憶元件。
對本實施例的突觸陣列裝置100的寫入動作進行說明。圖6是說明本實施例的寫入動作的流程圖。圖7A中，作為縱橫式陣列110的一部分而示出3列×3行的陣列，且說明對列線X[1]與行線Y[0]的交叉的電阻變化型記憶元件MC0進行設定寫入的例子。
首先，對陣列施加潛洩通路偏壓（步驟S100）。潛洩通路偏壓是用於測定潛洩電流的直流（direct current，DC）偏壓，且具有對列線施加的包含寫入電壓與寫入禁止電壓的寫入模式、以及對行線施加的全部包含寫入禁止電壓的寫入模式。圖7A～圖7C示出了施加潛洩通路偏壓時的例子。對連接於所選擇的記憶元件MC0的列線X[1]施加寫入電壓Vset，對除此以外的列線X[0]、列線X[2]施加寫入禁止電壓Vinh。該些寫入模式由寫入電路122生成，即，連接於列線X[1]的寫入電路122生成寫入電壓Vset，連接於列線X[0]、列線X[2]的寫入電路122生成寫入禁止電壓Vinh。另外，行選擇/驅動電路130對所有的行線Y[0]、行線Y[1]、行線Y[2]施加寫入禁止電壓Vinh。
接著，測定施加了潛洩通路偏壓時的潛洩電流（步驟S110）。如圖7B所示，當對列線X[1]施加寫入電壓Vset時，起因於此而產生潛洩電流（漏電流）。於列線X[1]上，經由記憶元件MC0、記憶元件MC1、記憶元件MC2而連接行線Y[0]、行線Y[1]、行線Y[2]，從而可產生在該些路徑中流動的潛洩電流Isk0、潛洩電流Isk1、潛洩電流Isk2（由虛線表示）。潛洩電流Isk0、潛洩電流Isk1、潛洩電流Isk2的大小依存於潛洩路徑中的電壓差（Vset-Vinh）、記憶元件MC0、記憶元件MC1、記憶元件MC2的電阻狀態（電導狀態）。另外，當進行記憶元件MC0的設定寫入時，記憶元件MC0、記憶元件MC1、記憶元件MC2的電阻狀態是未知的。因此，潛洩電流Isk（Isk=Isk0+Isk1+Isk2）為可變的未知值，且其難以推斷。因此，於本實施例中，藉由潛洩電流測定/再生部122A來測定起因於寫入電壓Vset的潛洩電流Isk。
接著，設定用於施加寫入脈衝的寫入電流（步驟S120）。寫入脈衝是潛洩電流Isk與為了進行寫入動作而設定的寫入電流Iset的總和。具體而言，潛洩電流測定/再生部122A根據測定結果來再生或復原出潛洩電流Isk，寫入電流生成部122B藉由電流限制器而生成為了進行寫入動作所設定的寫入電流Iset，潛洩電流Isk與寫入電流Iset的總和為設定寫入電流脈衝。
接著，施加寫入偏壓（步驟S130）。如圖7C所示，對列線X[1]施加寫入電壓Vset，對列線X[0]、列線X[2]施加寫入禁止電壓Vinh。另一方面，對行線Y[0]施加GND電壓，對行線Y[1]、行線Y[2]施加寫入禁止電壓Vinh。如上所述，對列線X[1]施加由潛洩電流測定/再生部122A再生的潛洩電流Isk與由寫入電流生成部122B生成的寫入電流Iset的合計的電流。如此，對記憶元件MC0施加補償了潛洩電流Isk1、潛洩電流Isk2的寫入電流（Isk+Iset）。
將本實施例的寫入電路122的結構示於圖8。圖8中所示的寫入電路122是進行寫入電流控制的驅動電路，潛洩電流測定/再生部122A進行潛洩電流Isk的取樣/維持（sample/hold），寫入電流生成部122B包括用於生成寫入電流Iset的電流限制器。電流限制器例如可與進行設定寫入時的資料對應地可變。
潛洩電流測定/再生部122A包括：PMOS電晶體M1，連接於電壓源VPPD與節點N1之間；電容器C及PMOS電晶體M3，並聯地連接於節點N2與電壓源VPPD之間，所述節點N2連接於電晶體M1的閘極；以及類比開關SW1，連接於節點N1與節點N2之間。於電晶體M3的閘極連接清除訊號/CLR，於開關SW1連接控制訊號ACQ。當控制訊號ACQ為H位準時，開關SW1閉合，當控制訊號ACQ為L位準時，開關SW1斷開。節點N1與對應的驅動訊號XD[n]連接。
寫入電流生成部122B包括：PMOS電晶體M2，連接於電壓源VPPD與節點N1之間；PMOS電晶體M4，連接於電壓源VPPD與節點N3之間；類比開關SW2，連接於節點N3與節點N4之間；以及PMOS電晶體M5及定電流源，串聯地連接於電壓源VPPD與GND之間。定電流源設定電流限制，且該設定例如可與設定寫入的資料對應地可變。節點N4連接於賦能訊號EN，當賦能訊號EN為L位準時，開關SW2斷開，電晶體M4導通，電晶體M2、電晶體M5關斷，寫入電流生成部122B被去能。當賦能訊號EN為H位準時，開關SW2斷開，節點N3變為L位準，電晶體M2、電晶體M5導通，寫入電流生成部122B被賦能。電晶體M2、電晶體M5構成電流鏡電路，定電流源所設定的電流經由電晶體M2而於節點N1生成為寫入電流。
當測定潛洩電流時，如上所述般施加潛洩通路偏壓（S100），來進行潛洩電流的測定。當進行潛洩電流的測定時，控制部140將圖9的（B）所示的偏壓電壓施加至寫入電路122。寫入電流生成部122B因賦能訊號EN而被去能，電晶體M2被阻斷。當潛洩電流Isk流至驅動訊號XD[n]時，電晶體M1作為MOS二極體而構成，潛洩電流Isk被轉換為MOS二極體的閘極電壓，並作為靜電電容保持於電容器C中。圖9的（C）所示的IXD 為驅動訊號XD的電流。
於潛洩電流Isk的測定/保持後，向選擇記憶元件施加設定寫入時的偏壓。此時，控制部140將圖10的（B）中所示的偏壓電壓施加至寫入電路122。開關SW1斷開，MOS二極體成為開路，保持於電容器C中的電荷放電，潛洩電流作為再生的電流源而運作，且潛洩電流Isk被複製於節點N1。另外，寫入電流生成部122B成為賦能狀態，電晶體M2、電晶體M5導通，且於節點N1生成由定電流源設定的寫入電流Iset。如此，驅動訊號XD[n]的電流IXD 成為潛洩電流Isk+寫入電流Iset的總和。當對所選擇的記憶元件MC0進行設定寫入時，可消除由潛洩電流Isk1、潛洩電流Isk2造成的影響。
根據本實施例，當進行寫入動作時，測定潛洩電流，並將附加了所測定的潛洩電流的寫入電流脈衝施加至電阻變化型記憶元件，藉此可抑制由潛洩電流造成的影響，謀求向電阻變化型記憶元件的寫入精度的提高。
於進行潛洩電流的測定及測定結果的保持、施加作為所保持的測定結果和與所期望的寫入資料對應的電流的總和的寫入脈衝的動作時，相對於一個通道，需要類比數位轉換器（analog to digital converter，ADC）、數位類比轉換器（digital to analog converter，DAC）、記憶體及邏輯閘等比較大的類比，但本實施例的寫入電路可由簡易的類比電路構成。
於所述實施例中，由於使用相同的電晶體來用於潛洩電流的取樣及潛洩電流的再生，結果可消除電晶體的臨限值或汲極電流的製程/電壓/溫度的偏差。此可有效地應用於低成本及低功率的大規模突觸縱橫式陣列裝置。
於縱橫式陣列中使用電阻元件的突觸陣列裝置中，為了降低潛洩路徑的影響，需要圖3的（A）、圖3的（B）所示的選擇器元件。然而，於本發明中，由於寫入電流脈衝補償潛洩電流，因此可於並非一定需要選擇器的情況下，容易地對突觸強度（電阻變化型記憶元件的電阻變化）進行微調整。當然，於電阻變化型記憶元件與選擇器元件整合的情況下，亦可理所當然地獲得同樣的效果。
於所述實施例中，示出在寫入動作時進行潛洩電流的測定的例子，但潛洩電流的測定亦可間隔地進行。例如，亦可每隔一定的寫入頻率或每隔預定的時間間隔地進行。
關於使用了氧化鉿等金屬過渡氧化物的電阻變化型記憶元件的電阻變化的電壓依賴性，與重設寫入時相比，於設定寫入時變得非常大。因此，如所述實施例般當進行設定寫入時測定潛洩電流並消除潛洩電流的情況於設定寫入中特別有效。然而，本發明當然亦可適用於重設寫入。該情況下，如圖11所示，行選擇/驅動電路130包括寫入電路132、行解碼器134及行選擇電路136，且與列選擇/驅動電路120同樣地，寫入電路132包括潛洩電流測定/再生部132A以及寫入電流生成部132B。寫入電路132於施加重設寫入脈衝之前，測定施加重設寫入電壓時產生的潛洩電流，並基於其測定結果再生潛洩電流，將所再生的潛洩電流與為了進行重設寫入而設定的寫入電流Ireset的總和施加至所選擇的行或所選的記憶元件。
於本實施例中，示出將縱橫式陣列應用於突觸陣列的例子，但並不限於此，本實施例的縱橫式陣列的寫入方法亦可應用於其他器件（例如，記憶體、演算邏輯等）。
對本發明的較佳實施形態進行了詳述，但本發明並不限定於特定的實施形態，而是可於申請專利範圍所記載的本發明的主旨的範圍內進行各種變形、變更。
10:列線 20:行線 30:電阻變化型記憶元件 100:突觸陣列裝置 110:縱橫式陣列 112:通孔 114:下部導電層 116:上部導電層 120:列選擇/驅動電路 122:寫入電路 122A:潛洩電流測定/再生部 122B:寫入電流生成部 124:列解碼器 126:列選擇電路 130:行選擇/驅動電路 132:寫入電路 132A:潛洩電流測定/再生部 132B:寫入電流生成部 134:行解碼器 136:行選擇電路 140:控制部 150:輸入/輸出部 ACQ:控制訊號 BE:下部電極 C:電容器 EN:賦能訊號 Icell:電流 Isk0、Isk1、Isk2、Isk:潛洩電流 Iset、Ireset:寫入電流 IXD :驅動訊號的電流 M1、M2、M3、M4、M5:PMOS電晶體/電晶體 MC:電阻變化型記憶元件 MC0:電阻變化型記憶元件/記憶元件 MC1、MC2:記憶元件 N1、N2、N3、N4:節點 RS:電阻切換層 SEL:選擇器 SW1、SW2:類比開關/開關 S100、S110、S120、S130:步驟 TE:上部電極 Vbe:下部電極電壓 Vinh、Vinh2:寫入禁止電壓/寫入保護電壓 VPPD:電壓源 Vset:寫入電壓 Vtb:偏壓電壓 Vte:上部電極電壓 X[0]、X[1]、X[2]、X[n]:列線 XD[n]、YD[n]:驅動訊號 XS[n]、/XS[n]:列選擇訊號 Y[0]、Y[1]、Y[2]、Y[n]:行線 YS[n]、/YS[n]:行選擇訊號 /CLR:清除訊號
圖1是表示縱橫式陣列的結構例。 圖2是表示本發明實施例的突觸陣列裝置的一例的框圖。 圖3的（A）表示本實施例的電阻變化型記憶元件的結構， 圖3的（B）是表示選擇器的I-V特性的圖表。 圖4是表示本發明實施例的列選擇/驅動電路的內部結構。 圖5是表示列選擇/驅動電路中所含的列選擇電路與行選擇/驅動電路中所含的行選擇電路。 圖6是說明本發明實施例的寫入動作的流程圖。 圖7A是表示縱橫式陣列的所選擇的電阻變化型記憶元件的例子。 圖7B是例示當對列線施加寫入電壓時產生的潛洩電流。 圖7C是表示當對所選擇的電阻變化型記憶元件施加寫入電壓時的例子。 圖8是表示由本發明實施例提供的寫入電路的結構。 圖9的（A）～圖9的（C）是說明於圖8所示的寫入電路中測定潛洩電流時的動作。 圖10的（A）～圖10的（C）是說明於圖8所示的寫入電路中施加寫入電壓時的動作。 圖11是表示本發明實施例的列選擇/驅動電路的內部結構。
100:突觸陣列裝置
110:縱橫式陣列
120:列選擇/驅動電路
130:行選擇/驅動電路
140:控制部
150:輸入/輸出部

Claims (14)

  1. 一種縱橫式陣列的寫入方法，向使用了電阻變化型記憶元件的縱橫式陣列進行寫入，所述寫入方法包括： 測定對縱橫式陣列的所選擇的電阻變化型記憶元件施加寫入電壓時產生的潛洩電流的步驟； 對潛洩電流的測定結果予以保持的步驟；以及 對所述所選擇的電阻變化型記憶元件施加寫入電流的步驟，所述寫入電流是將根據所保持的測定結果而再生的潛洩電流與為了進行寫入而設定的寫入電流合計而成。
  2. 如請求項1所述的寫入方法，其中，所述測定的步驟對列線或行線施加包括寫入電壓及寫入禁止電壓的偏壓模式，且對全部的列線或行線施加包括寫入禁止電壓的偏壓模式。
  3. 如請求項1所述的寫入方法，其中，所述施加的步驟對連接於所選擇的電阻變化型記憶元件的列線及行線施加寫入電壓，對連接於非選擇的電阻變化型記憶元件的列線及行線施加寫入禁止電壓。
  4. 如請求項1所述的寫入方法，其中，所述保持的步驟將流經寫入電壓源的潛洩電流作為靜電電容保持於電容器中，所述施加的步驟根據保持於電容器中的靜電電容再生潛洩電流。
  5. 如請求項1所述的寫入方法，其中，所述寫入是使電阻變化型記憶元件遷移為低電阻狀態的設定寫入。
  6. 一種縱橫式陣列裝置，具有：縱橫式陣列，包括多個列線、多個行線、連接於多個列線與多個行線之間的各交叉部的電阻變化型記憶元件； 列選擇單元，選擇縱橫式陣列的列線； 行選擇單元，選擇縱橫式陣列的行線；以及 寫入單元，向電阻變化型記憶元件進行寫入， 所述寫入單元測定對所選擇的電阻變化型記憶元件施加寫入電壓時產生的潛洩電流，並對所述所選擇的電阻變化型記憶元件施加將基於測定結果而再生的潛洩電流與為了進行寫入而設定的寫入電流合計而成的寫入電流。
  7. 如請求項6所述的縱橫式陣列裝置，其中，當測定潛洩電流時，所述列選擇單元或行選擇單元對列線或行線施加包括寫入電壓及寫入禁止電壓的偏壓模式，且所述行選擇單元或所述列選擇單元對全部的行線或列線施加包括寫入禁止電壓的偏壓模式。
  8. 如請求項6所述的縱橫式陣列裝置，其中，當施加所述合計而成的寫入電流時，所述列選擇單元或所述行選擇單元對連接於所選擇的電阻變化型記憶元件的列線及行線施加寫入電壓，對連接於非選擇的電阻變化型記憶元件的列線及行線施加寫入禁止電壓。
  9. 如請求項6所述的縱橫式陣列裝置，其中，所述寫入單元包括測定及再生電路，所述測定及再生電路測定潛洩電流並保持所述潛洩電流的測定結果。
  10. 如請求項9所述的縱橫式陣列裝置，其中，所述測定及再生電路將流經寫入電壓源的潛洩電流作為靜電電容保持於電容器中，並根據保持於電容器中的靜電電容再生潛洩電流。
  11. 如請求項10所述的縱橫式陣列裝置，其中，所述測定及再生電路包括：金屬氧化物半導體電晶體，連接於所述寫入電壓源；以及所述電容器，連接於所述金屬氧化物半導體電晶體的閘極與所述寫入電壓源之間。
  12. 如請求項6所述的縱橫式陣列裝置，其中，所述寫入單元包括藉由定電流源生成一定的電流的電流限制器，並藉由使所述定電流源可變來設定寫入電流。
  13. 如請求項6所述的縱橫式陣列裝置，其中，各個所述電阻變化型記憶元件與選擇器整合，所述選擇器能夠於正向偏壓及反向偏壓中施加有超過臨限值的電壓時流動電流。
  14. 如請求項6所述的縱橫式陣列裝置，其中，所述縱橫式陣列應用於突觸陣列。
TW110119598A 2020-07-08 2021-05-31 縱橫式陣列裝置及其寫入方法 TWI763511B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-117559 2020-07-08
JP2020117559A JP6968941B1 (ja) 2020-07-08 2020-07-08 抵抗変化型クロスバーアレイ装置

Publications (2)

Publication Number Publication Date
TW202203222A true TW202203222A (zh) 2022-01-16
TWI763511B TWI763511B (zh) 2022-05-01

Family

ID=78605588

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110119598A TWI763511B (zh) 2020-07-08 2021-05-31 縱橫式陣列裝置及其寫入方法

Country Status (5)

Country Link
US (1) US11676662B2 (zh)
JP (1) JP6968941B1 (zh)
KR (1) KR102476877B1 (zh)
CN (1) CN113921059B (zh)
TW (1) TWI763511B (zh)

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6914839B2 (en) * 2001-12-24 2005-07-05 Intel Corporation Self-timed sneak current cancellation
US7990754B2 (en) * 2007-06-01 2011-08-02 Panasonic Corporation Resistance variable memory apparatus
JP5127661B2 (ja) * 2008-10-10 2013-01-23 株式会社東芝 半導体記憶装置
US9269042B2 (en) 2010-09-30 2016-02-23 International Business Machines Corporation Producing spike-timing dependent plasticity in a neuromorphic network utilizing phase change synaptic devices
WO2012067661A1 (en) * 2010-11-19 2012-05-24 Hewlett-Packard Development Company, L.P. Method and circuit for switching a memristive device in an array
JP5306401B2 (ja) * 2011-03-24 2013-10-02 株式会社東芝 抵抗変化メモリ
US9093143B2 (en) * 2013-03-22 2015-07-28 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method of controlling the same
JP5774154B1 (ja) * 2014-03-25 2015-09-02 ウィンボンド エレクトロニクス コーポレーション 抵抗変化型メモリ
KR102140785B1 (ko) * 2014-06-27 2020-08-03 삼성전자주식회사 저항성 메모리 장치 및 상기 저항성 메모리 장치의 동작 방법
KR102140787B1 (ko) * 2014-07-07 2020-08-03 삼성전자주식회사 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법
KR101753366B1 (ko) * 2014-10-29 2017-07-03 삼성전자 주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법
US9455032B2 (en) * 2014-10-30 2016-09-27 SK Hynix Inc. Semiconductor integrated circuit device including a leakage current sensing unit and method of operating the same
KR20170078649A (ko) * 2014-10-31 2017-07-07 휴렛 팩커드 엔터프라이즈 디벨롭먼트 엘피 메모리 셀에 액세스할 시 누설 전류를 재사용하는 기법
WO2016076879A1 (en) * 2014-11-14 2016-05-19 Hewlett Packard Enterprise Development Lp Memory controllers
US20170271001A1 (en) * 2015-01-30 2017-09-21 Hewlett Packard Enterprise Development Lp Determining a current in a memory element of a crossbar array
US10049732B2 (en) * 2015-02-24 2018-08-14 Hewlett Packard Enterprise Development Lp Determining a state of memristors in a crossbar array
WO2016137437A1 (en) * 2015-02-24 2016-09-01 Hewlett Packard Enterprise Development Lp Determining a state of a memristor cell
WO2017138951A1 (en) * 2016-02-12 2017-08-17 Hewlett Packard Enterprise Development Lp Memory devices with volatile and non-volatile behavior
KR102446713B1 (ko) * 2016-02-15 2022-09-27 에스케이하이닉스 주식회사 전자 장치
US10755170B2 (en) 2017-03-01 2020-08-25 International Business Machines Corporation Resistive processing unit with hysteretic updates for neural network training
US11361215B2 (en) 2017-11-29 2022-06-14 Anaflash Inc. Neural network circuits having non-volatile synapse arrays
US10475510B2 (en) * 2017-12-21 2019-11-12 Macronix International Co., Ltd. Leakage compensation read method for memory device
US10635398B2 (en) 2018-03-15 2020-04-28 Macronix International Co., Ltd. Voltage sensing type of matrix multiplication method for neuromorphic computing system
KR102504836B1 (ko) * 2018-06-15 2023-02-28 삼성전자 주식회사 보상 회로를 구비하는 저항성 메모리 장치
US11049557B2 (en) 2019-07-19 2021-06-29 Macronix International Co., Ltd. Leakage current compensation in crossbar array
CN110619907B (zh) 2019-08-28 2021-06-04 中国科学院上海微系统与信息技术研究所 一种突触电路、突触阵列及基于突触电路的数据处理方法
KR102514931B1 (ko) * 2020-10-29 2023-03-29 한국과학기술연구원 확장 가능한 뉴로모픽 회로

Also Published As

Publication number Publication date
TWI763511B (zh) 2022-05-01
KR102476877B1 (ko) 2022-12-13
JP2022014991A (ja) 2022-01-21
US20220013172A1 (en) 2022-01-13
CN113921059B (zh) 2024-10-01
US11676662B2 (en) 2023-06-13
KR20220006461A (ko) 2022-01-17
JP6968941B1 (ja) 2021-11-24
CN113921059A (zh) 2022-01-11

Similar Documents

Publication Publication Date Title
TWI673657B (zh) 具有非揮發性突觸陣列的神經網路電路
CN110825345B (zh) 使用非易失性存储器单元的乘法
JP7429295B2 (ja) メモリセルのマルチステートプログラミング
US11217302B2 (en) Three-dimensional neuromorphic device including switching element and resistive element
US10748613B2 (en) Memory sense amplifiers and memory verification methods
JP2023508514A (ja) メモリセルの三状態プログラミング
JP2011204302A (ja) 半導体記憶装置
US11556616B2 (en) Methods to tolerate programming and retention errors of crossbar memory arrays
US11321608B2 (en) Synapse memory cell driver
KR20170080433A (ko) 뉴로모픽 소자의 시냅스로부터 데이터를 독출하는 방법
TWI763511B (zh) 縱橫式陣列裝置及其寫入方法
US20210104277A1 (en) Variably resistive memory device
CN117497026A (zh) 存储器单元、阵列电路结构及数据处理方法
US10943649B2 (en) Apparatus and method for controlling gradual conductance change in synaptic element
CN114207724A (zh) 控制突触元件中电阻逐渐变化的装置和方法
Lin et al. A test method for finding boundary currents of 1T1R memristor memories
US20220383083A1 (en) Method for training a binarized neural network and related electronic circuit
TWI764762B (zh) 陣列裝置及其寫入方法
CN117391161A (zh) 基于存储器的神经拟态器件及其操作方法
Yilmaz et al. Multi-Level Memory Architecture
KR20230076760A (ko) 아날로그-디지털 하이브리드 컴퓨팅 방법 및 이를 이용하는 뉴로모픽 시스템