JP2022014991A - 抵抗変化型クロスバーアレイ装置 - Google Patents
抵抗変化型クロスバーアレイ装置 Download PDFInfo
- Publication number
- JP2022014991A JP2022014991A JP2020117559A JP2020117559A JP2022014991A JP 2022014991 A JP2022014991 A JP 2022014991A JP 2020117559 A JP2020117559 A JP 2020117559A JP 2020117559 A JP2020117559 A JP 2020117559A JP 2022014991 A JP2022014991 A JP 2022014991A
- Authority
- JP
- Japan
- Prior art keywords
- write
- current
- writing
- voltage
- memory element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0023—Address circuits or decoders
- G11C13/0026—Bit-line or column circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0023—Address circuits or decoders
- G11C13/0028—Word-line or row circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0038—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0073—Write using bi-directional cell biasing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/72—Array wherein the access device being a diode
Landscapes
- Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biomedical Technology (AREA)
- Physics & Mathematics (AREA)
- General Health & Medical Sciences (AREA)
- Neurology (AREA)
- Molecular Biology (AREA)
- Biophysics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Data Mining & Analysis (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Computational Linguistics (AREA)
- Artificial Intelligence (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】 本発明のシナプスアレイ装置100は、抵抗変化型メモリ素子が接続されたクロスバーアレイ110と、行選択/駆動回路120と、列選択/駆動回路130と、選択された抵抗変化型メモリ素子に書込みを行う書込み手段とを有する。書込み手段は、書込み電圧を印加する前に、選択された行ラインに書込み電圧を印加したときに生じるスニーク電流を測定し、その後、測定されたスニーク電流と書込み動作のために生成された電流との合計を有する書込み電圧を印加することで選択された抵抗変化型メモリ素子への書込みを行う。
【選択図】 図2
Description
110:クロスバーアレイ
120:行選択/駆動回路
122:書込み回路
122A:スニーク電流測定/再生部
122B:書込み電流生成部
124:行デコーダ
126:行選択回路
130:列選択/駆動回路
136:列選択回路
140:制御部
150:入出力部
Claims (14)
- 抵抗変化型メモリ素子を用いたクロスバーアレイへの書込み方法であって、
クロスバーアレイの選択された抵抗変化型メモリ素子に書込み電圧を印加するときに生じるスニーク電流を測定するステップと、
スニーク電流の測定結果を保持するステップと、
保持した測定結果から再生されたスニーク電流と書込みのために設定された書込み電流とを合計した書込み電流を前記選択された抵抗変化型メモリ素子に印加するステップと、
を含む書込み方法。 - 前記測定するステップは、行ラインまたは列ラインに書込み電圧および書込み禁止電圧からなるバイアスパターンを印加し、かつ列ラインまたは行ラインの全てに書込み禁止電圧からなるバイアスパターンを印加する、請求項1に記載の書込み方法。
- 前記印加するステップは、選択された抵抗変化型メモリ素子に接続された行ラインおよび列ラインに書込み電圧を印加し、非選択の抵抗変化型メモリ素子に接続された行ラインおよび列ラインに書込み禁止電圧を印加する、請求項1に記載の書込み方法。
- 前記保持するステップは、書込み電圧源を流れるスニーク電流を静電容量としてキャパシタに保持し、前記印加するステップは、キャパシタに保持された静電容量からスニーク電流を再生する、請求項1に記載の書込み方法。
- 前記書込みは、抵抗変化型メモリ素子を低抵抗状態に遷移させるセット書込みである、請求項1に記載の書込み方法。
- 複数の行ライン、複数の列ライン、複数の行ラインと複数の列ラインとの各交差部に接続された抵抗変化型メモリ素子を含むクロスバーアレイと、
クロスバーアレイの行ラインを選択する行選択手段と、
クロスバーアレイの列ラインを選択する列選択手段と、
抵抗変化型メモリ素子への書込みを行う書込み手段とを有し、
前記書込み手段は、選択された抵抗変化型メモリ素子に書込み電圧を印加するときに生じるスニーク電流を測定し、測定結果に基づき再生されたスニーク電流と書込みのために設定された書込み電流とを合計した書込み電流を前記選択された抵抗変化型メモリ素子に印加する、クロスバーアレイ装置。 - スニーク電流を測定するとき、前記行選択手段または列選択手段は、行ラインまたは列ラインに書込み電圧および書込み禁止電圧からなるバイアスパターンを印加し、かつ前記列選択手段または前記行選択手段は、列ラインまたは行ラインの全てに書込み禁止電圧からなるバイアスパターンを印加する、請求項6に記載のクロスバーアレイ装置。
- 前記合計した書込み電流を印加するとき、前記行選択手段または前記列選択手段は、選択された抵抗変化型メモリ素子に接続された行ラインおよび列ラインに書込み電圧を印加し、非選択の抵抗変化型メモリ素子に接続された行ラインおよび列ラインに書込み禁止電圧を印加する、請求項6に記載のクロスバーアレイ装置。
- 前記書込み手段は、スニーク電流を測定し、その測定結果を保持する測定・保持回路を含む、請求項6に記載のクロスバーアレイ装置。
- 前記測定・保持回路は、書込み電圧源を流れるスニーク電流を静電容量としてキャパシタに保持し、キャパシタに保持された静電容量からスニーク電流を再生する、請求項9に記載のクロスバーアレイ装置。
- 前記測定・保持回路は、前記書込み電圧源に接続されたMOSトランジスタと、当該MOSトランジスタのゲートと前記書込み電圧源との間に接続された前記キャパシタとを含む、請求項10に記載のクロスバーアレイ装置。
- 前記書込み手段は、定電流源により一定の電流を生成する電流リミッタを含み、前記定電流源を可変することで書込み電流を設定する、請求項6に記載のクロスバーアレイ装置。
- 前記抵抗変化型メモリ素子の各々は、順方向バイアスおよび逆方向バイアスにおいてしきい値を超える電圧が印加されたときに電流を流すことができるセレクタを集積する、請求項6に記載のクロスバーアレイ装置。
- 前記クロスバーアレイは、シナプスアレイに適用される、請求項6に記載のクロスバーアレイ装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020117559A JP6968941B1 (ja) | 2020-07-08 | 2020-07-08 | 抵抗変化型クロスバーアレイ装置 |
TW110119598A TWI763511B (zh) | 2020-07-08 | 2021-05-31 | 縱橫式陣列裝置及其寫入方法 |
CN202110681328.4A CN113921059A (zh) | 2020-07-08 | 2021-06-18 | 纵横式数组装置及其写入方法 |
KR1020210080721A KR102476877B1 (ko) | 2020-07-08 | 2021-06-22 | 크로스바 어레이 장치 및 그 기록 방법 |
US17/367,641 US11676662B2 (en) | 2020-07-08 | 2021-07-06 | Crossbar array apparatus and write method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020117559A JP6968941B1 (ja) | 2020-07-08 | 2020-07-08 | 抵抗変化型クロスバーアレイ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6968941B1 JP6968941B1 (ja) | 2021-11-24 |
JP2022014991A true JP2022014991A (ja) | 2022-01-21 |
Family
ID=78605588
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020117559A Active JP6968941B1 (ja) | 2020-07-08 | 2020-07-08 | 抵抗変化型クロスバーアレイ装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US11676662B2 (ja) |
JP (1) | JP6968941B1 (ja) |
KR (1) | KR102476877B1 (ja) |
CN (1) | CN113921059A (ja) |
TW (1) | TWI763511B (ja) |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9269042B2 (en) | 2010-09-30 | 2016-02-23 | International Business Machines Corporation | Producing spike-timing dependent plasticity in a neuromorphic network utilizing phase change synaptic devices |
WO2012067661A1 (en) * | 2010-11-19 | 2012-05-24 | Hewlett-Packard Development Company, L.P. | Method and circuit for switching a memristive device in an array |
JP5306401B2 (ja) | 2011-03-24 | 2013-10-02 | 株式会社東芝 | 抵抗変化メモリ |
KR102140785B1 (ko) * | 2014-06-27 | 2020-08-03 | 삼성전자주식회사 | 저항성 메모리 장치 및 상기 저항성 메모리 장치의 동작 방법 |
KR102140787B1 (ko) * | 2014-07-07 | 2020-08-03 | 삼성전자주식회사 | 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법 |
KR101753366B1 (ko) * | 2014-10-29 | 2017-07-03 | 삼성전자 주식회사 | 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법 |
US10049733B2 (en) * | 2014-10-31 | 2018-08-14 | Hewlett Packard Enterprise Development Lp | Reusing sneak current in accessing memory cells |
WO2016076879A1 (en) * | 2014-11-14 | 2016-05-19 | Hewlett Packard Enterprise Development Lp | Memory controllers |
KR20170109564A (ko) * | 2015-01-30 | 2017-09-29 | 휴렛 팩커드 엔터프라이즈 디벨롭먼트 엘피 | 크로스바 어레이의 메모리 소자의 전류 측정 |
WO2016137446A1 (en) * | 2015-02-24 | 2016-09-01 | Hewlett Packard Enterprise Development Lp | Determining a state of memristors in a crossbar array |
WO2017138951A1 (en) * | 2016-02-12 | 2017-08-17 | Hewlett Packard Enterprise Development Lp | Memory devices with volatile and non-volatile behavior |
KR102446713B1 (ko) * | 2016-02-15 | 2022-09-27 | 에스케이하이닉스 주식회사 | 전자 장치 |
US10755170B2 (en) | 2017-03-01 | 2020-08-25 | International Business Machines Corporation | Resistive processing unit with hysteretic updates for neural network training |
US11361215B2 (en) | 2017-11-29 | 2022-06-14 | Anaflash Inc. | Neural network circuits having non-volatile synapse arrays |
US10635398B2 (en) | 2018-03-15 | 2020-04-28 | Macronix International Co., Ltd. | Voltage sensing type of matrix multiplication method for neuromorphic computing system |
KR102504836B1 (ko) * | 2018-06-15 | 2023-02-28 | 삼성전자 주식회사 | 보상 회로를 구비하는 저항성 메모리 장치 |
US11049557B2 (en) | 2019-07-19 | 2021-06-29 | Macronix International Co., Ltd. | Leakage current compensation in crossbar array |
CN110619907B (zh) | 2019-08-28 | 2021-06-04 | 中国科学院上海微系统与信息技术研究所 | 一种突触电路、突触阵列及基于突触电路的数据处理方法 |
KR102514931B1 (ko) * | 2020-10-29 | 2023-03-29 | 한국과학기술연구원 | 확장 가능한 뉴로모픽 회로 |
-
2020
- 2020-07-08 JP JP2020117559A patent/JP6968941B1/ja active Active
-
2021
- 2021-05-31 TW TW110119598A patent/TWI763511B/zh active
- 2021-06-18 CN CN202110681328.4A patent/CN113921059A/zh active Pending
- 2021-06-22 KR KR1020210080721A patent/KR102476877B1/ko active IP Right Grant
- 2021-07-06 US US17/367,641 patent/US11676662B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
TWI763511B (zh) | 2022-05-01 |
JP6968941B1 (ja) | 2021-11-24 |
TW202203222A (zh) | 2022-01-16 |
US20220013172A1 (en) | 2022-01-13 |
KR102476877B1 (ko) | 2022-12-13 |
US11676662B2 (en) | 2023-06-13 |
CN113921059A (zh) | 2022-01-11 |
KR20220006461A (ko) | 2022-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110825345B (zh) | 使用非易失性存储器单元的乘法 | |
US10528643B1 (en) | Vector-matrix multiplication using non-volatile memory cells | |
US11157803B2 (en) | Neuromorphic device including a synapse having a variable resistor and a transistor connected in parallel with each other | |
US9799398B2 (en) | Memory cell verification circuits, memory cell sense circuits and memory cell verification methods | |
TWI753532B (zh) | 神經網絡中用於權重更新的記憶體元件 | |
US20210117500A1 (en) | Methods to tolerate programming and retention errors of crossbar memory arrays | |
Pedretti et al. | Conductance variations and their impact on the precision of in-memory computing with resistive switching memory (RRAM) | |
Mbarek et al. | On the design and analysis of a compact array with 1T1R RRAM memory element | |
JP6968941B1 (ja) | 抵抗変化型クロスバーアレイ装置 | |
CN114051620A (zh) | 神经网络存储器 | |
US20220147796A1 (en) | Circuit and method for spike time dependent plasticity | |
Aziza et al. | An augmented OxRAM synapse for spiking neural network (SNN) circuits | |
Prodromakis et al. | Enabling technologies for very large-scale synaptic electronics | |
JP7150787B2 (ja) | 抵抗変化型クロスバーアレイ装置 | |
KR102575847B1 (ko) | 스파이크 타이밍 의존 가역성의 기재 방법 및 시냅스 어레이 장치 | |
EP4095759A1 (en) | Method for training a binarized neural network and related electronic circuit | |
Mbarek et al. | Design and properties of logic circuits based on memristor devices | |
CN117391161A (zh) | 基于存储器的神经拟态器件及其操作方法 | |
KR20230164442A (ko) | 셀렉터 소자를 이용한 하드웨어 기반의 인공 신경망 드롭아웃 구현 장치 및 이를 이용한 신경망 회로 시스템 | |
CN117497026A (zh) | 存储器单元、阵列电路结构及数据处理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200708 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210714 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210924 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211013 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211027 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6968941 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |