TW202145367A - Ldmos架構及形成方法 - Google Patents

Ldmos架構及形成方法 Download PDF

Info

Publication number
TW202145367A
TW202145367A TW110116255A TW110116255A TW202145367A TW 202145367 A TW202145367 A TW 202145367A TW 110116255 A TW110116255 A TW 110116255A TW 110116255 A TW110116255 A TW 110116255A TW 202145367 A TW202145367 A TW 202145367A
Authority
TW
Taiwan
Prior art keywords
gate
region
polysilicon
active layer
lateral extent
Prior art date
Application number
TW110116255A
Other languages
English (en)
Inventor
大衛 史耐德
尚暉 杜
Original Assignee
新加坡商西拉娜亞洲私人有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新加坡商西拉娜亞洲私人有限公司 filed Critical 新加坡商西拉娜亞洲私人有限公司
Publication of TW202145367A publication Critical patent/TW202145367A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/765—Making of isolation regions between components by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66689—Lateral DMOS transistors, i.e. LDMOS transistors with a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一種用於形成一半導體裝置之方法涉及提供一半導體晶圓，該半導體晶圓具有一第一導電性類型之一作用層。在該作用層上形成具有第一及第二閘極多晶矽之第一及第二閘極。在該作用層上形成一第一遮罩區域。使用該第一遮罩區域、該第一閘極多晶矽及該第二閘極多晶矽作為一遮罩，在該第一閘極與該第二閘極之間形成一第二導電性類型之一深井、該第二導電性類型之一淺井、該第一導電性類型之一源極區域以及該第二導電性類型之第一及第二通道區域。使用一或多個第二遮罩區域，在該作用層中形成該第一導電性類型之第一及第二漂移區域、該第一導電性類型之第一及第二汲極區域以及該第二導電性類型之一源極連接區域。

Description

LDMOS架構及形成方法
相關申請案
本申請案主張在2020年5月20日申請之題為「LDMOS架構及形成方法」之美國非臨時專利申請案第16/879,046號之優先權，其出於所有目的藉由引用方式併入。
本發明係有關於LDMOS架構及形成方法。
金屬氧化物場效電晶體(MOSFET)通常包括一個多晶矽閘極、一源極區域、一汲極區域及一通道區域。源極區域及汲極區域具有一第一導電性類型，而通道區域具有一第二導電性類型。在某些MOSFET裝置中，第一導電性類型係一n型導電性，而第二導電性類型係一p型導電性。在其他MOSFET裝置中，此關係係相反的。當一MOSFET裝置處於一導通狀態時，回應於一所施加的閘極電壓，電流經由通道區域在汲極區域與源極區域之間流動。當MOSFET裝置處於一斷開狀態時，只要MOSFET兩端之一反向偏壓電壓不超過一崩潰電壓位準，電流就不會在汲極區域與源極區域之間流動。若反向偏壓電壓超過崩潰電壓，則無論是否向閘極施加一電壓，一個大的不受控電流皆可在源極區域與汲極區域之間流動。當反向偏壓電壓增加到崩潰電壓以上時，可發生一突崩崩潰事件。在突崩崩潰事件期間，流過MOSFET之電流以一增加速率增加且可迅速超過MOSFET之一最大額定電流，從而可能損壞或破壞MOSFET。
橫向擴散MOSFET (LDMOS)係一類MOSFET，其等另外包括一橫向漂移汲極(LDD)區域，以與一典型MOSFET之崩潰電壓相比增加崩潰電壓。LDD區域藉由吸收電場之部分來容許LDMOS在斷開狀態下承受更大電壓，否則電場會導致MOSFET崩潰。
在某些實例中，一種用於形成一半導體裝置之方法涉及提供一半導體晶圓，該半導體晶圓具有一基板層及一第一導電性類型之一作用層。在該作用層上形成一第一閘極，該第一閘極包括第一閘極多晶矽。在該作用層上形成一第二閘極，該第二閘極自該第一閘極橫向安置且包括第二閘極多晶矽。在該作用層上形成一第一遮罩區域。使用該第一遮罩區域、該第一閘極多晶矽及該第二閘極多晶矽作為一遮罩，在該作用層中於該第一閘極與該第二閘極之間形成一第二導電性類型之一深井、該第二導電性類型之一淺井、該第一導電性類型之一源極區域及一通道區域，該通道區域被分割為該第二導電性類型之一第一通道區域及該第二導電性類型之一第二通道區域。使用一或多個第二遮罩區域，在該作用層中形成該第一導電性類型之一第一漂移區域、該第一導電性類型之一第二漂移區域、該第一導電性類型之一第一汲極區域、該第一導電性類型之一第二汲極區域及該第二導電性類型之一源極連接區域。
在某些實例中，一種半導體裝置包括一半導體晶圓，該半導體晶圓具有一第一導電性類型之一作用層。該作用層包括一第二導電性類型之一深井、該第二導電性類型之一淺井、該第一導電性類型之一源極區域、該第二導電性類型之一第一通道區域、該第二導電性類型之一第二通道區域、該第一導電性類型之一第一漂移區域、該第一導電性類型之一第二漂移區域、該第一導電性類型之一第一汲極區域、該第一導電性類型之一第二汲極區域及該第二導電性類型之一源極連接區域。該半導體裝置包括形成在該作用層上方之第一閘極多晶矽。一第一多晶矽閘極間隔物靠近該第一閘極多晶矽橫向安置。該半導體裝置包括形成在該作用層上方之第二閘極多晶矽。一第二多晶矽閘極間隔物靠近該第二閘極多晶矽橫向安置。該源極連接區域橫向安置在該第一多晶矽閘極間隔物與該第二多晶矽閘極間隔物之間。一第一閘極屏蔽物形成在該第一閘極多晶矽上方。一第二閘極屏蔽物形成在該第二閘極多晶矽上方。一介電質區域形成在該作用層上方。該半導體裝置包括一金屬源極觸點，該金屬源極觸點自該介電質區域之一頂部表面垂直延伸至該源極連接區域，該金屬源極觸點橫向安置在該第一多晶矽閘極間隔物與該第二多晶矽閘極間隔物之間且具有沿該金屬源極觸點之一第一垂直範圍之一第一寬度，該第一寬度寛於沿該金屬源極觸點之一第二垂直範圍之一第二寬度，該金屬源極觸點之該第一垂直範圍之該第一寬度與該第一閘極屏蔽物橫向重疊並接觸。
與不具有一輕摻雜汲極(LDD)區域之其他金屬氧化物場效電晶體(MOSFET)相比，一橫向擴散金屬氧化物場效電晶體(LDMOS)之一LDD區域為LDMOS裝置提供了一增加的崩潰電壓，代價係增加LDMOS裝置之一導通電阻。LDD區域之導電性及LDD區域之長度各自分別與該區域在電流流動方向上之阻抗成比例。因此，可藉由減小LDD區域之摻雜位準或藉由擴展LDD之橫向範圍來達成增加LDMOS裝置之崩潰電壓。此相互關係提出了一困難設計問題，此乃因通常期望保持LDMOS裝置之導通狀態電阻為低，或者當LDMOS裝置汲取功率裝置(諸如LDMOS裝置)經常傳導之大電流時，該LDMOS裝置將消耗大量功率。
本文揭示了一種半導體結構，該半導體結構包括具有單個指狀物或多個指狀物之至少一個LDMOS裝置，與習知LDMOS裝置相比，該至少一個LDMOS裝置有利地改良了若干關鍵特徵。此等特徵包括對製程差異之一增強穩健性、與高電場及崩潰條件相關之一增強穩定性、與LDMOS裝置之用於源極/汲極電流之一通道區域之一較低電阻連接，及/或在處置突崩產生的少數載子方面增加耐用性。與習知LDMOS裝置相比，本文揭示之LDMOS裝置的額外優點包括歸因於LDMOS裝置之一源極區域之一緊湊性而降低特定的Rdson或Rsp、提高可製造性之便利性；及/或一更低晶圓成本。
與習知LDMOS裝置相比，圖1展示了根據某些實施例之一橫向擴散MOSFET (LDMOS)裝置102之一剖面之一部分，該LDMOS裝置具有顯著改良裝置效能並減小製造差異之一裝置架構。圖1中已經省略了LDMOS裝置102之某些元件以簡化對LDMOS裝置102之闡述。一般而言，LDMOS裝置102係一絕緣體上覆矽(SOI)裝置，其包括一半導體晶圓，該半導體晶圓包括一基板104、基板104上之一埋入式氧化物(BOX)層106 (例如，SiO2 )及BOX層106上之一作用層107。閘極及接觸層108在作用層107上，且一金屬化層(即，頂部金屬)109在閘極及接觸層108上。
如本文所述，在一第二層之至少一部分上形成、黏附或安置在該第二層「上」或「形成在該第二層上」之一第一層。一般而言，第一層之一最低垂直範圍之至少一部分與第二層之最高垂直範圍之至少一部分直接接觸，或者與接合材料(諸如將第一層連接至第二層之一黏合劑或焊料)直接接觸。例如，LDMOS裝置102之作用層107在基板104上方 ，但不在基板104「上」。實情係，LDMOS裝置102之作用層107形成在BOX層106「上」。在某些實施例中，接合元件(諸如一化學黏合劑或焊料)可以插入形成於第二層上之第一層之間。
對於一n型LDMOS裝置，作用層107通常包括n型導電性矽117、一n型導電性源極區域110、一p型導電性源極連接區域111、一p型導電性淺井112、一p型導電性深井114、一p型導電性通道區域116、一n型導電性漂移區域118 (即，一LDD區域)及一n型導電性汲極區域120。對於一p型LDMOS裝置，區域導電性類型係相反的。閘極及接觸層108通常包括一閘極氧化物層124、閘極多晶矽122、一金屬源極觸點之一第一部分135、一金屬汲極觸點之一第一部分134、多晶矽閘極間隔物128、129、一閘極觸點126、一閘極屏蔽物130、金屬源極觸點之一第二部分136、金屬汲極觸點之一第二部分138，及介電質139。金屬化層109通常包括金屬源極觸點之一第三部分140及金屬汲極觸點之一第三部分142。
如本文所揭示的，包括源極區域110、通道區域116、淺井112、深井114及源極連接區域111之一源極架構有利地提供了一穩定電平面，LDMOS裝置102之閘極、漂移及汲極區域自該穩定電平面在一寬範圍偏壓條件下操作。如本文所示揭的，使用一實例性製程1500有利地形成此源極架構，該實例性製程限制重要的源極受控電參數(如Vt及Ioff)之差異。與習知LDMOS裝置之源極架構相比，LDMOS裝置102之源極架構有利地提供了增加的突返及未箝位電感切換(UIS)耐用性、當LDMOS裝置102導通時呈現給電流之一較低源極電阻及當LDMOS裝置102斷開時之一較低源極洩漏電流。閘極屏蔽物130有利地減小了閘極多晶矽122至汲極區域120之金屬化物之一電容耦合。另外，如本文所揭示的，用於形成LDMOS裝置102之實例性製程1500涉及使用一單個光遮蔽步驟來形成通道區域116、淺井112、深井114及源極區域110。因此，與用於形成一習知LDMOS裝置之一習知製程相比，製程1500有利地減少了光遮蔽步驟之一總數，在該習知製程中，前述區域中之每一者在一單獨的光遮蔽步驟中進行處理。
汲極區域120經組態以接收一偏壓電壓(未展示)，且閘極多晶矽122控制通道區域116之反轉/空乏，以經由漂移區域118及通道區域116控制汲極區域120與源極區域110之間的一電流流動。通道區域116在作用層107中於閘極多晶矽122下方提供p型摻雜。通道區域116之摻雜及橫向範圍有助於產生LDMOS裝置102之一所要Vt，且影響LDMOS裝置102之其他參數，諸如Rsp、Ids、Ioff及Gm。深井114在源極區域110下方提供重p型摻雜。因此，深井114有利地有助於弱化一源極側寄生雙極電晶體，使得LDMOS裝置102之突返及UIS滿足應用要求。源極區域110被重摻雜且比一習知LDMOS裝置之源極區域更淺，以容許深井114有利地有效地收集突崩產生的少數載子而無需源極側寄生雙極電晶體導通。
源極區域110、通道區域116、深井114及淺井112之植入條件使得摻雜劑不會穿透閘極多晶矽122之一厚度。此具有基於自作用層107上蝕刻掉閘極多晶矽122之位置來摻雜作用層107之效果。在通道區域116之情況下，摻雜劑物質以一角度植入且穿透閘極多晶矽122之一邊緣以形成通道區域116。與用於形成一習知LDMOS裝置之一習知製程相比，將摻雜劑以此方式引入作用層107中有利地消除了對光阻劑之未對準或臨界尺寸控製的處理差異。因此，與一習知LDMOS裝置相比，使用如本文所揭示的製程1500形成之LDMOS裝置102有利地包括：i)通道區域116在閘極多晶矽122下方之一可重複長度(即，一橫向範圍)，藉此消除了LDMOS裝置102之電參數中之差異之一重要來源；ii)在源極區域110正下方對準之一深井114，藉此實現了LDMOS裝置102之穩定UIS及突返效能，該效能在一多指狀物LDMOS裝置之相對指狀物之間不變化；及iii)被植入在閘極多晶矽122之一邊緣處且在受控距離內熱驅動之一源極區域110，藉此有利地提供了源極區域110與一通道反轉層之一良好連接，藉此改良了LDMOS裝置102之一源極至汲極電流位準Ids。
圖2A展示了一基本先前技術LDMOS裝置200，其包括一源極觸點201、一汲極觸點202、一n+源極區域203、一p+源極接觸區域204、一n+汲極區域205、一p井206、一n磊晶區域207、一閘極208及閘極氧化物209。p井206形成一本體區域，且一通道區域形成在本體區域的在閘極208下方之一部分中。n磊晶區域207在p井206與n+汲極區域205之間在其頂部表面附近包括一n漂移區域210。
與LDMOS裝置102相比，先前技術LDMOS裝置200具有若干缺點。例如，與利用LDMOS裝置102的改良設計達成之一崩潰電壓BVdss相比，形成於p井206中之通道區域與n漂移區域210之間的一接面區域中之高電壓通常導致一相對較低的崩潰電壓。
圖2B展示了另一先前技術LDMOS裝置220，其包括一源極觸點221、一汲極觸點222、一n+源極區域223、一p+源極連接區域224、一n+汲極區域225、一p井區域226、一p磊晶區域227、一閘極228、閘極氧化物229、一n漂移區域230及一矽局部氧化(LOCOS)隔離區域231。p井區域226形成一本體區域，且一通道區域形成在本體區域的在閘極228下方之一部分中。n漂移區域230植入在p磊晶區域227中，且LOCOS隔離區域231形成在n漂移區域230上。閘極228之一部分作為一場板在LOCOS隔離區域231上方延伸。先前技術LDMOS裝置220係比LDMOS裝置200更高電壓之一裝置。為了達成較高電壓能力，必須延長n漂移區域230及/或必須減少n漂移區域230的摻雜。LOCOS隔離區域231減少了n漂移區域230的摻雜。在此等設計中，必須將n+汲極區域225進一步移動遠離p井區域226，此乃因LDMOS裝置220之矽可在突崩崩潰發生之前處置〜30 V/um。在習知LDMOS裝置中，15 V/um至20 V/um係一典型的突崩極限。因此，為了增加BVdss，在此等設計中必須增加Rsp。
圖3展示了根據某些實施例之一多指狀物LDMOS裝置302之一剖面。在某些實施例中，LDMOS裝置302通常包括兩個指狀物301a、301b，每個指狀物與LDMOS裝置102類似或相同。在其他實施例中，LDMOS裝置302包括兩個以上指狀物。一般而言，LDMOS裝置302包括一基板304、基板304上之一BOX層306、BOX層306上之一n型作用層307、作用層307上之一閘極及接觸層308以及閘極及接觸層308上之一金屬化層309。
LDMOS裝置302在本文中被闡述為具有n型導電性(「n型」)區域及p型導電性(「p型」)區域之一n型LDMOS裝置。然而，LDMOS裝置302可以替代地被實施為一p型LDMOS裝置，因此交換了相應區域之導電性(即，一n型區域變為一p型區域)。
在指狀物301a、301b之間共用作用層307之某些區域。指狀物301a至301b之間共用之作用層307之區域包括一重摻雜p型源極連接區域311、一p型淺井312及一p型深井314。作用層307之特定於第一指狀物301a之一第一部分包括一第一n型矽區域317a、一第一n型源極區域310a、一第一p型通道區域316a、一第一n型漂移區域318a (即，LDD區域)及一第一n型汲極區域320a。作用層307之特定於第二指狀物301b之一第二部分包括一第二n型矽區域317b、一第二n型源極區域310b、一第二p型通道區域316b、一第二n型漂移區域318b (即，LDD區域)及一第二n型汲極區域320b。
在指狀物301a至301b之間共用閘極及接觸層308之某些元件。在指狀物301a至301b之間共用之元件包括一金屬源極觸點之一第一部分335及金屬源極觸點之一第二部分336。閘極及接觸層308之特定於第一指狀物301a之一第一部分包括一第一閘極氧化物層324a、一第一閘極多晶矽322a、第一多晶矽閘極間隔物328a、329a、一第一閘極觸點326a、一第一閘極屏蔽物330a、一第一金屬汲極觸點之一第一部分334a、第一金屬汲極觸點之一第二部分338a及第一介電質339a。閘極及接觸層308之特定於第二指狀物301b之一第二部分包括一第二閘極氧化物層324b、一第二閘極多晶矽322b、第二多晶矽閘極間隔物328b、329b、一第二閘極觸點326b、一第二閘極屏蔽物330b、一第二金屬汲極觸點之一第一部分334b、第二金屬汲極觸點之一第二部分338b及第二介電質339b。金屬化層309通常包括在指狀物301a、301b之間共用之金屬源極觸點之一第三部分340、第一金屬汲極觸點之一第三部分342a及第二金屬汲極觸點之一第三部分342b。與一習知LDMOS裝置相比，LDMOS裝置302之優點與參考LDMOS裝置102闡述之此等優點類似或相同。
圖4至圖14係詳述根據某些實施例之用於在一實例性製程1500的各個階段處形成LDMOS裝置102或302之步驟之簡化剖面示意圖。圖4至圖14之細節在下文進行簡單介紹，隨後參考圖15至圖18及圖19A至圖19B進行詳細論述。
圖4係根據某些實施例之形成與LDMOS裝置102、302相同或類似之LDMOS裝置402時之一第一步驟之一示意圖之一簡化剖面圖。LDMOS裝置402包括相應的第一指狀物401a及第二指狀物401b之第一及第二部分。LDMOS裝置402之由「a」指定之區域及元件被理解為第一指狀物401a之一部分。LDMOS裝置402之由「b」指定之區域及元件被理解為第二指狀物401b之一部分。LDMOS裝置402之未由「a」或「b」指定之的區域及元件被理解為由兩個指狀物401a、401b共用。在某些實施例中，藉由製程1500形成之LDMOS裝置402可具有一個指狀物、兩個指狀物或兩個以上指狀物。
LDMOS裝置402之區域通常包括一基板層404、形成於基板層404上之一埋入式氧化物(BOX)層406及形成於BOX層406上之一n型矽作用層407。第一指狀物401a之一第一閘極包括形成於作用層407上之閘極氧化物424a及閘極多晶矽422a。第二指狀物401b之一第二閘極包括閘極氧化物424b及閘極多晶矽422b，其等形成於作用層407上且自閘極氧化物424a及閘極多晶矽422a橫向安置。在某些實施例中，LDMOS裝置402包括淺溝槽隔離結構(STI) (未展示)及深溝槽隔離結構(DTI) (未展示)，其等形成於作用層407中以提供LDMOS裝置402與形成於box 406上之其他半導體結構之間的隔離及/或終止。
圖5圖解說明了在已經在作用層407上形成一第一遮罩「Mask1 」之後的LDMOS裝置402。根據某些實施例，第一遮罩Mask1 包括作為實例性製程1500之一部分形成於作用層407上之光阻劑區域561a、561b。亦展示了作用層407之被曝露(即，其上未安置光阻劑或閘極多晶矽)之一橫向範圍512、閘極多晶矽422a之一第一橫向範圍513a、閘極多晶矽422a之一第二橫向範圍514a、閘極多晶矽422b之一第一橫向範圍513b及閘極多晶矽422b之一第二橫向範圍514b。
如圖所示，第一光阻劑區域561a形成在第一閘極多晶矽422a之第一橫向範圍513a上，且不包括閘極多晶矽422a之第二橫向範圍514a及作用層407之曝露的橫向範圍512二者(即，未形成在該二者上)。類似地，第二光阻劑區域561b形成在第二閘極多晶矽422b之第一橫向範圍513b上，且不包括閘極多晶矽422b之第二橫向範圍514b及作用層407之曝露的橫向範圍512二者(即，未形成在該二者上)。在某些實施例中，可以基於設計規則(例如，閘極多晶矽與源極觸點間隔)、所要的操作參數及/或製造能力來選擇橫向範圍512，可以基於LDMOS裝置402之所要的效能標準(諸如IDsat及熱載子穩健性)來選擇橫向範圍513a至513b，並且可以基於光阻劑區域561a至561b與閘極多晶矽422a至422b之所要的對準標準來選擇橫向範圍514a至514b。
圖6圖解說明了使用光阻劑區域561a、561b及閘極多晶矽422a、422b作為形成通道區域616之一遮罩藉由以一第一範圍之傾斜角652a (如虛線箭頭所示)植入和以一第二範圍之傾斜角652b (如實線箭頭所示)植入之摻雜劑671在作用層407中形成一p型通道區域616。通道區域616之植入條件使得摻雜劑不會穿透閘極多晶矽422a、422b之一厚度。通道區域616在閘極多晶矽422a下方橫向延伸達一第一橫向範圍614a。類似地，通道區域616在閘極多晶矽422b下方橫向延伸達一第二橫向範圍614b。
在某些實施例中，摻雜劑671係包括硼之p型摻雜劑。摻雜劑671之硼植入條件取決於閘極氧化物424a至424b之一厚度及通道區域616之一所要通道長度(例如，橫向範圍614a至614b之一所要相應長度)。例如，在某些實施例中，對於70埃之閘極氧化物424a至424b之一閘極氧化物厚度，摻雜劑671之一植入劑量可在1e13 B/cm2 至7e13 B/cm2 之範圍內，這取決於LDMOS裝置402之其他摻雜劑影響通道區域616之摻雜之一程度。在某些實施例中，傾斜角652a至652b (相對於垂直於平行於作用層407之一頂部表面之一水平面之一平面)在自7度至45度之範圍內，且可被選擇適於通道區域616之一所要橫向範圍614a至614b。傾斜角652a至652b之範圍之一較淺傾斜角(例如，7度)將比較大傾斜角(例如，45度)產生通道區域616之一更短通道長度。
圖7圖解說明了根據某些實施例之在使用光阻劑區域561a、561b及閘極多晶矽422a、422b作為一遮罩(即，Mask1 )藉由以一傾斜角753植入之摻雜劑772在作用層407中形成一p型淺井712及一p型深井714之後的LDMOS裝置402。p型淺井712及p型深井714將作用層407之n型作用矽之植入區域轉換為p型矽，藉此形成LDMOS裝置402，使得它表現出所要的突返及UIS效能。如圖所示，井712、714現在將圖6中所示的通道區域616分割為p型通道區域716a、716b。類似於通道區域616，井712、714之植入條件使得摻雜劑不會穿透閘極多晶矽422a、422b之一厚度。在某些實施例中，傾斜角753垂直於平行於作用層407之一頂部表面之一水平面，在其他實施例中，傾斜角753相對於平行於作用層407之頂部表面之水平面在70度至120度之範圍內。在某些實施例中，摻雜劑772係包括硼之p型摻雜劑且以自1e13 B/cm2 至7e13 B/cm2 之範圍內之一濃度植入。
圖8圖解說明了根據某些實施例之在使用光阻劑區域561a、561b及閘極多晶矽422a、422b作為一遮罩(即，Mask1 )藉由處於一傾斜角854之摻雜劑873形成具有一深度851之一n型源極區域810之後的LDMOS裝置402。在某些實施例中，光阻劑區域561a至561b延伸至LDMOS裝置402之一外邊緣。在某些實施例中，傾斜角854相對於平行於作用層407之一頂部表面之一水平面在70度至120度之範圍內。源極區域810之植入條件使得摻雜劑873不會穿透閘極多晶矽422a、422b之一厚度。與習知LDMOS裝置之源極區域相比，源極區域810具有一更高植入濃度且具有一更淺深度。在某些實施例中，摻雜劑873係n型摻雜劑且包括砷，並以自1e14 As/cm2 至2.5e15 As/cm2 之範圍內之一相對較高濃度植入。為了達成一淺深度，使用低能量植入來植入源極區域810，例如對於砷源極而言，該等低能量植入具有7 keV至20 keV之一範圍。在某些實施例中，摻雜劑873包括第一及第二砷植入。第一砷植入係一低能量高濃度砷植入以靠近作用層407的頂部表面形成n型源極區域810，如圖8中對n型源極區域810之一深度851之一指示所示。在某些實施例中，源極區域810之深度851在80 nm至200 nm之範圍內。在某些實施例中，與摻雜劑873之第一砷植入相比，摻雜劑873之一第二砷植入以一稍微更高能量且以一類似濃度進行。在此等實施例中，摻雜劑873之第二砷植入之能量在20 keV至70 keV之範圍內。源極區域810與閘極多晶矽422a至422b對準。
在形成源極區域810之後，去除Mask1 之光阻劑區域561a至561b。
在用於形成LDMOS裝置之習知製程中，習知地在一標準N+光/植入步驟處執行源極區域摻雜。因此，與本文所揭示的LDMOS裝置402相比，使用習知製程形成之LDMOS裝置具有一更深n型接面。結果，因此，與LDMOS裝置402相比，一習知LDMOS裝置之一深p井植入可能必須更深，且因此可能不與該裝置之作用層之一閘極多晶矽開口自對準。相比之下，圖5至圖8圖解說明了一單個遮罩(Mask1 )之使用，該遮罩包括光阻劑(561a至561b)且利用閘極多晶矽422a至422b以有利地形成LDMOS裝置402之經自對準以及與閘極多晶矽422a至422b對準之四個區域(616、712、714、810)。另外，使用一習知n型光/植入步驟對與一習知LDMOS裝置之閘極多晶矽相鄰之一源極區域之兩側進行摻雜可留下在該裝置之閘極多晶矽之間居中之一光阻之一長細線，以容許一p型源連接區域植入，這可能導致光阻提升的處理問題。本文揭示之製程1500藉由使用低於一源極連接區域之一p型摻雜劑濃度之一源極區域摻雜劑濃度來避免此問題，藉此容許p型摻雜劑對源極區域進行反摻雜。
圖9圖解說明了根據某些實施例之在包括一光阻劑區域962之一第二遮罩Mask2 形成於作用層407上之後且在使用光阻劑區域962作為一漂移區域遮罩藉由處於一傾斜角955之摻雜劑974在作用層407中形成漂移區域918a、918b (即，LDD區域)之後的LDMOS裝置402。用於形成n型漂移區域918a至918b之一植入模組包括一個至若干個植入步驟以定制漂移區域918a至918b之一摻雜輪廓。以在5e11 P/cm2 至7e12 P/cm2 之一範圍內之一濃度植入單獨劑量的摻雜劑974。在某些實施例中，傾斜角955垂直於平行於作用層407之一頂部表面之一水平面，在其他實施例中，傾斜角955相對於平行於作用層407之頂部表面之水平面在70度至120度之範圍內。在形成漂移區域918a至918b之後，去除Mask2 之光阻劑區域962。
圖10圖解說明了根據某些實施例之在包括一光阻劑區域1063之一第三遮罩Mask3 已經形成於作用層407上之後且在使用光阻劑區域1063作為一汲極區域遮罩藉由處於一傾斜角1056之摻雜劑1075在作用層407中形成n汲極區域1020a、1020b之後的LDMOS裝置402。亦展示了形成於閘極多晶矽422a、422b的相應內側及外側上的多晶矽閘極間隔物1028a、1028b及1029a、1029b。多晶矽閘極間隔物1029a垂直安置在漂移區域918a上方，而多晶矽閘極間隔物1028a垂直置安在源極區域810上方。類似地，多晶矽閘極間隔物1029b垂直安置在漂移區域918b上方，而多晶矽閘極間隔物1028b垂直安置在源極區域810上方。在某些實施例中，根據LDMOS裝置402之一源極連接區域之一所要橫向範圍來選擇閘極間隔物1028a至1028b及1029a至1029b之相應橫向範圍。在某些實施例中，摻雜劑1075係包括砷及磷的n型摻雜劑，且以例如3e15 As/cm2 及8e13 P/cm2 之一高濃度植入，以形成與相應金屬汲極觸點之一低電阻歐姆接觸。在形成汲極區域1020a至1020b之後，去除Mask3 之光阻劑區域1063。
圖11A圖解說明了根據某些實施例之在包括光阻劑區域1164a、1164b之一第四遮罩Mask4 已經形成在作用層407上且使用光阻劑區域1164a、1164b作為一遮罩藉由以一傾斜角1157植入之摻雜劑1176在作用層407中已經形成一重摻雜p型源極連接區域1111之後的LDMOS裝置402之一第一實例。在某些實施例中，光阻劑區域1164a至1164b延伸至LDMOS裝置402之一外邊緣。光阻劑區域1164a在作用層407上延伸超過多晶矽閘極間隔物1028a之一內邊緣達一橫向範圍1114a。類似地，光阻劑區域1164b在作用層407上延伸超過多晶矽閘極間隔物1028b之一內邊緣達一橫向範圍1114b。因此，光阻劑區域1164a延伸達或超過多晶矽閘極間隔物1028a之一整個橫向範圍，而光阻劑區域1164b延伸達或超過多晶矽閘極間隔物1028b之一整個橫向範圍。作用層407之在橫向範圍1114a與橫向範圍1114b之間的一區域被曝露於以傾斜角1157植入之摻雜劑1176，以形成源極連接區域1111。如圖所示，圖8之源極區域810已經由源極連接區域1111分割為n型源極區域1110a、1110b。圖11A和圖11B中所示的源極連接區域1111/1111'係一重摻雜p型區域，其適於與一金屬源極觸點形成一良好的歐姆接觸。在某些實施例中，傾斜角1157垂直於平行於作用層407之一頂部表面之一水平面，在其他實施例中，傾斜角1157相對於平行於作用層407之頂部表面之水平面在70度至120度之範圍內。在某些實施例中，摻雜劑1176係包括硼之p型摻雜劑且以自1e15 B/cm2 至5e15 B/cm2 之範圍內之一高濃度植入。在某些實施例中，橫向範圍1114a至1114b具有0 nm至0.2 μm之一寬度，而作用層407之曝露區域之橫向範圍具有0.1 μm至0.4 μm之一寬度。
圖11B展示了根據某些實施例之在包括光阻劑區域1164a'、1164b'之一替代第四遮罩Mask4 ’已經形成在作用層407上且使用光阻劑區域1164a'、1164b'及多晶矽閘極間隔物1028a、1028b作為一遮罩藉由處於傾斜角1157之摻雜劑1176在作用層407中已經形成一重摻雜p型連接區域1111'之後的LDMOS裝置402之一替代實例。在某些實施例中，光阻劑區域1164a'至1164b'延伸至LDMOS裝置402之一外邊緣。如圖所示，圖8之源極區域810已經由源極連接區域1111'分割為n型源極區域1110a、1110b。
光阻劑區域1164a'不包括在多晶矽閘極間隔物1028a之一橫向範圍1116a中(即，未形成在該橫向範圍上)，而光阻劑區域1164b'不包括在多晶矽閘極間隔物1028b之一橫向範圍1116b中。作用層407之在多晶矽閘極間隔物1028a與多晶矽閘極間隔物1028b之間的一區域被曝露於以傾斜角1157植入之摻雜劑1176，以形成源極連接區域1111'。多晶矽閘極間隔物1028a至1028b之橫向範圍1116a至1116b可操作以相對於摻雜劑1176將作用層407遮蔽，並且因此，由摻雜劑1176形成之源極連接區域1111'有利地與多晶矽閘極間隔物1028a至1028b之一內邊緣1115對準。在某些實施例中，橫向範圍1116a至1116b具有30 nm至100 nm之一寬度，而作用層407之曝露區域之橫向範圍具有0.2 μm至0.6 μm之一寬度。
相比之下，通常在一習知LDMOS裝置之閘極多晶矽之間拉開習知LDMOS形成製程中之光阻劑區域，其裕度足以為一源極植入和多晶矽閘極間隔物留出空間。然而，在所示實施例中，光阻劑區域1164a'、1164b'被拉近多晶矽閘極間隔物1028a、1028b或與其等重疊，藉此形成源極連接區域1111'，使得源極連接區域1111'與多晶矽閘極間隔物1028a、1028b自對準。因此，多晶矽閘極間隔物1028a、1028b將源極區域1110a、1110b與摻雜劑1176屏蔽開。結果，與一習知LDMOS裝置相比，有利地產生LDMOS裝置402之較小源極區域1110a至1110b。
圖12圖解說明了根據某些實施例之在作用層407上形成一閘極及接觸層1208之某些元件之後的LDMOS裝置402。圖12中所示的閘極及接觸層1208之元件包括一第一金屬汲極觸點之一第一部分1234a、一第一閘極屏蔽物1230a、一第一閘極觸點1226a、一金屬源極觸點1235、一第二金屬汲極觸點之一第一部分1234b、一第二閘極屏蔽物1230b、一第二閘極觸點1226b及介電質1239。如圖所示，第一閘極觸點1226a形成在第一閘極多晶矽422a上。閘極屏蔽物1230a之一第一部分形成在第一閘極觸點1226a上方。閘極屏蔽物1230a之一第二部分橫向延伸超過多晶矽閘極間隔物1029a，且垂直地安置在漂移區域918a上方。閘極屏蔽物1230a之第二部分比閘極屏蔽物1230a之第一部分更靠近作用層407之一頂部表面。類似地，第二閘極觸點1226b形成在第二閘極多晶矽422b上。閘極屏蔽物1230b之一第一部分形成在第二閘極觸點1226b上方。閘極屏蔽物1230b之一第二部分橫向延伸超過多晶矽閘極間隔物1029b，且垂直地安置在漂移區域918b上方。閘極屏蔽物1230b之第二部分比閘極屏蔽物1230b之第一部分更靠近作用層407之頂部表面。在圖12中所示的LDMOS裝置402的形成階段處，介電質1239覆蓋閘極及接觸層1208中的所有組件。閘極屏蔽物1230a至1230b有利地減小了閘極多晶矽422a至422b與相應汲極區域1020a至1020b之金屬化物之一電容耦合。
圖13圖解說明了根據某些實施例之在作用層407上形成閘極及接觸層1208之額外元件及一金屬化層1309之後的LDMOS裝置402之一第一實例。圖13中所示之閘極及接觸層1208之元件包括第一金屬汲極觸點之一第二部分1338a、第二金屬汲極觸點之一第二部分1338b、介電質之一第一部分1339a及介電質(如圖12所示，介電質1239)之一第二部分1339b。金屬化層1309包括第一金屬汲極觸點之一第三部分1342a、金屬源極觸點之一第三部分1340 (即，頂部金屬)及第二金屬汲極觸點之一第三部分1342b (即，頂部金屬)。亦展示了橫向範圍1358、1359a、1359b及1360之尺寸指示符。
在某些實施例中，LDMOS裝置402之一源極區域之佈局尺寸由閘極多晶矽422a、422b之間的一橫向範圍1358、金屬源極觸點之第二部分1336之一寬度1360、閘極多晶矽422a與金屬源極觸點之第二部分1336之間的橫向範圍1359a以及閘極多晶矽422b與金屬源極觸點之第二部分1336之間的橫向範圍1359b來判定且取決於LDMOS裝置402之技術節點。作為一第一實例，對於一0.18 μm技術節點，閘極多晶矽422a、422b之間的橫向範圍1358 (即，一源極寬度)可等於0.25 μm，金屬源極觸點之第二部分1336之寬度1360可等於0.22 μm，且閘極多晶矽422a、422b與金屬源極觸點之第二部分1336之間的橫向範圍1359a、1359b可各自分別等於0.16 μm。作為一第二實例，對於一90 nm技術節點，閘極多晶矽422a、422b之間的橫向範圍1358可等於0.17 μm，金屬源極觸點之第二部分1336之寬度1360可等於0.12 μm，且閘極多晶矽422a、422b與金屬源極觸點之第二部分1336之間的橫向範圍1359a、1359b可分別等於0.10 μm。在某些實施例中，用於LDMOS裝置402之一最小源極寬度(即，橫向範圍1358)之限制規則等於寬度1360加上橫向範圍1359a再加上橫向範圍1359b。因此，使用本段先前給出的實例性尺寸，對於一0.18 µm節點，LDMOS裝置402之源極寬度為0.54 µm，而對於一90 nm技術節點，LDMOS裝置402之源極寬度為0.32 µm。
圖14圖解說明了根據某些實施例之在作用層407上形成閘極及接觸層1208之額外元件及一金屬化層1309之後的LDMOS裝置402之一第二實例。圖14中所示之閘極及接觸層1208之元件包括金屬源極觸點之一第二部分1436之一第二實例。在所示的實例性實施例中，閘極屏蔽物1230a用作金屬源極觸點之第二部分1436之一金屬源極觸點蝕刻停止層，使得金屬源極觸點之第二部分1436沿一第一垂直範圍之一寬度與閘極屏蔽物1430a之一部分重疊。金屬源極觸點之第二部分1436在第一閘極屏蔽物1230a之一頂部表面上方沿第一垂直範圍具有一第一寬度1460a，且在第一閘極屏蔽物1230a之頂部表面下方及在閘極多晶矽422a至422b之間沿一第二垂直範圍具有一第二較窄寬度1460b。在所示實例中，第一寬度1460a寬於第二寬度1460b。藉由有利地提供用於形成金屬源極觸點之第三部分1340之一更寬區域，經重疊閘極屏蔽物部分容許一源極觸點在p型源極連接區域1111處變窄。即，寬度1460b窄於LDMOS裝置402之一最小接觸特徵大小。結果，與一習知LDMOS裝置相比，可以減小LDMOS裝置402之單元節距。
根據某些實施例，圖15中示出之一實例性製程1500高層次地闡述了用於形成LDMOS裝置302/402之細節。圖15中僅出於說明性和解釋性目的示出了特定步驟、步驟順序及步驟組合。其他實施例可以實施不同的特定步驟、步驟順序及步驟組合，以達成類似功能或結果。參考圖4至圖14闡述圖15之步驟。
在步驟1502處，提供具有一作用n型層407之一半導體晶圓(例如，基板404及BOX層406)。在步驟1504處，在作用層407上形成閘極氧化物424a至424b及閘極多晶矽422a至422b。在步驟1506處，作為被指定為Mask1 之一製程之部分，在作用層407中各自形成p型通道區域616、p型淺井712、p型深井714及n型源極區域810。在步驟1508處，作為被指定為Mask2 之一製程之部分，在作用層407中形成n型漂移區域918a、918b。在步驟1510處，與閘極多晶矽422a至422b相鄰地形成多晶矽閘極間隔物1028a至1028b、1029a至1029b。在步驟1512處，作為被指定為Mask3 之一製程之部分，在作用層407中形成n型汲極區域1020a至1020b。在步驟1514處，作為被指定為Mask4 之一製程之部分，在作用層407中形成p型源極連接區域1111 (或者使用Mask4 '形成p型源極連接區域1111')。在步驟1516處，形成閘極屏蔽物1230a至1230b、閘極觸點1226a至1226b、金屬汲極觸點1234a至1234b、1338a至1338b、金屬源極觸點1235、1336及頂部金屬1340、1342a至1342b，且形成介電質1339a至1339b。
圖16展示了根據某些實施例之步驟1506 (「Mask1 製程」)之一實例性實施例之細節。圖16中僅出於說明性和解釋性目的示出了特定步驟、步驟順序及步驟組合。其他實施例可以實施不同的特定步驟、步驟順序及步驟組合，以達成類似功能或結果。參考圖5至圖8闡述圖16之步驟。
在步驟1602處，在作用層407上形成遮蔽區域Mask1 。遮蔽區域Mask1 包括光阻劑區域561a、561b及有利地可操作以執行遮蔽功能之閘極多晶矽422a至422b。在步驟1604處，如圖6所示，使用光阻劑區域561a、561b及閘極多晶矽422a至422b作為一遮罩，藉由摻雜劑671在作用層407中形成p型通道區域616。以第一範圍之傾斜角652a植入且熱驅動摻雜劑671以形成p型通道區域616之一第一部分，該第一部分在閘極多晶矽422a下方水平地延伸達一橫向範圍614a。類似地，以第二範圍之傾斜角652b植入且熱驅動摻雜劑671以形成p型通道區域616之一第二部分，該第二部分在閘極多晶矽422b下方水平地延伸達一橫向範圍614b。藉由以傾斜角652a至652b進行之植入中之任一者或其組合來形成p型通道區域616之一第三部分，該第三部分在閘極多晶矽422a之內邊緣615與閘極多晶矽422b之間橫向延伸。
在步驟1606處，如圖7所示，使用光阻劑區域561a至561b及閘極多晶矽422a至422b作為一遮罩，藉由摻雜劑772在作用層407中形成p型淺井712。以傾斜角753植入摻雜劑772，使得p型淺井712與閘極多晶矽422a至422b之內邊緣615對準。
在步驟1608處，使用光阻劑區域561a至561b及閘極多晶矽422a至422b作為用於一重p型摻雜之一遮罩，藉由摻雜劑772在作用層407中形成p型深井714。以傾斜角753植入摻雜劑772，使得深井714與閘極多晶矽422a至422b之內邊緣615對準，但摻雜劑772可擴散。
在步驟1610處，如圖8所示，使用光阻劑區域561a、561b及閘極多晶矽422a、422b作為一遮罩，藉由以傾斜角854植入之摻雜劑873在作用層407中形成n型源極區域810。在步驟1612處，去除Mask1 區域之光阻劑區域561a、561b。
圖17展示了根據某些實施例之步驟1508 (「Mask2 製程」)之一實例性實施例之細節。圖17中僅出於說明性和解釋性目的示出了特定步驟、步驟順序及步驟組合。其他實施例可以實施不同的特定步驟、步驟順序及步驟組合，以達成類似功能或結果。參考圖9闡述圖17之步驟。
在步驟1702處，在作用層407上形成遮蔽區域Mask2 。在某些實施例中，遮蔽區域Mask2 包括光阻劑區域962，且閘極多晶矽422a至422b有利地可操作以執行遮蔽功能。在步驟1704處，如圖9所示，使用光阻劑區域962及閘極多晶矽422a至422b作為一遮罩，藉由以傾斜角955植入之摻雜劑974在作用層407中形成n型漂移區域918a至918b。在步驟1706處，去除Mask2 區域之光阻劑區域962。
圖18展示了根據某些實施例之步驟1512 (「Mask3 製程」)之一實例性實施例之細節。圖18中僅出於說明性和解釋性目的示出了特定步驟、步驟順序及步驟組合。其他實施例可以實施不同的特定步驟、步驟順序及步驟組合，以達成類似功能或結果。參考圖10闡述圖18之步驟。
在步驟1802處，在作用層407上形成遮蔽區域Mask3 。在某些實施例中，遮蔽區域Mask3 包括光阻劑區域1063。在步驟1804處，如圖10所示，使用光阻劑區域1063作為一遮罩，藉由以傾斜角1056植入之摻雜劑1075在作用層407中形成n型汲極區域1020a、1020b。以傾斜角1056沈積摻雜劑1075，使得n汲極區域1020a至1020b與光阻劑區域1063之外邊緣對準。在某些實施例中，傾斜角1056相對於平行於作用層407之水平面之一頂部表面在70度至120度之範圍內。在步驟1806處，去除Mask3 區域之光阻劑區域1063。
圖19A展示了根據某些實施例之步驟1514 (「Mask4 製程」)之一第一實例性實施例之細節。圖19A中僅出於說明性和解釋性目的示出了特定步驟、步驟順序及步驟組合。其他實施例可以實施不同的特定步驟、步驟順序及步驟組合，以達成類似功能或結果。參考圖11A闡述圖19A之步驟。在步驟1902a處，在作用層407上形成遮蔽區域Mask4 。在某些實施例中，遮蔽區域Mask4 包括光阻劑區域1164a、1164b。在步驟1904a處，如圖11A所示，使用光阻劑區域1164a至1164b作為一遮罩，藉由摻雜劑1176在作用層407中形成p型(即，P+)源極連接區域1111。以傾斜角1157植入摻雜劑1176，使得p型源極連接區域1111與光阻劑區域1164a至1164b之內邊緣對準。在步驟1906a處，去除Mask4 區域之光阻劑區域1164a、1164b。
圖19B展示了根據某些實施例之步驟1514 (「Mask4 製程」)之一第二實例性實施例之細節。圖19B中僅出於說明性和解釋性目的示出了特定步驟、步驟順序及步驟組合。其他實施例可以實施不同的特定步驟、步驟順序及步驟組合，以達成類似功能或結果。參考圖11B闡述圖19B之步驟。
在步驟1902b處，在作用層407上形成遮蔽區域Mask4 '。在某些實施例中，遮蔽區域Mask4 '包括光阻劑區域1164a’至1164b’。在步驟1904b處，如圖11B所示，使用光阻劑區域1164a’至1164b’及多晶矽閘極間隔物1028a至1028b作為一遮罩，藉由摻雜劑1176在作用層407中形成p型(即，P+)源極連接區域1111'。摻雜物1176以傾斜角1157沈積，使得p型源極連接區域1111與多晶矽閘極間隔物1028a至1028b之內邊緣1115對準。在步驟1906b處，去除Mask4 '區域之光阻劑區域1164a'、1164b'。
已經詳細參考了所揭示發明之實施例，在附隨圖式中圖解說明了其一或多個實例。已經藉助於解釋本技術而不係對本技術之一限制之方式提供了每個實例。實際上，儘管已經關於本發明之特定實施例詳細地闡述了本說明書，但應當理解，熟習此項技術者在理解前述內容之後可輕易想到對此等實施例之替代、變型及等效物。例如，作為一個實施例之部分圖解說明或闡述之特徵可與另一個實施例一起使用以產生又一實施例。因此，本標的物意欲涵蓋隨附申請專利範圍及其等同物之範疇內的所有此等修改及變型。在不背離本發明之範疇之情況下，熟習此項技術者可對本發明實踐此等及其他修改及變型，本發明之範疇在隨附申請專利範圍中更具體地陳述。此外，熟習此項技術者應當理解，前述闡述僅係實例性的且不意欲限制本發明。
術語「橫向」及「水平」係指與一基板之平面或表面平行之一方向或平面，而與定向無關。術語「垂直」係指垂直於水平面之一方向。相對於水平面限定諸如「在……上」、「在……上方」、「底部」、「頂部」、「側面」、「上部」及「在……上面」之類的術語。
102:橫向擴散MOSFET (LDMOS)裝置 104:基板 106:埋入式氧化物(BOX)層 107:作用層 108:閘極及接觸層 109:金屬化層 110:n型導電性源極區域/源極區域 111:p型導電性源極連接區域/源極連接區域 112:p型導電性淺井/淺井 114:p型導電性深井/深井 116:p型導電性通道區域/通道區域 117:n型導電性矽 118:n型導電性漂移區域/漂移區域 120:n型導電性汲極區域/汲極區域 122:閘極多晶矽 124:閘極氧化物層 126:閘極觸點 128:多晶矽閘極間隔物 129:多晶矽閘極間隔物 130:閘極屏蔽物 134:金屬汲極觸點之第一部分 135:金屬源極觸點之第一部分 136:金屬源極觸點之第二部分 138:金屬汲極觸點之第二部分 139:介電質 140:金屬源極觸點之第三部分 142:金屬汲極觸點之第三部分 200:先前技術LDMOS裝置/LDMOS裝置 201:源極觸點 202:汲極觸點 203:n+源極區域 204:p+源極接觸區域 205:n+汲極區域 206:p井 207:n磊晶區域 208:閘極 209:閘極氧化物 210:n漂移區域 220:先前技術LDMOS裝置/LDMOS裝置 221:源極觸點 222:汲極觸點 223:n+源極區域 224:p+源極連接區域 225:n+汲極區域 226:p井區域 227:p磊晶區域 228:閘極 229:閘極氧化物 230:n漂移區域 231:矽局部氧化(LOCOS)隔離區域 301a:指狀物/第一指狀物 301b:指狀物/第二指狀物 302:多指狀物LDMOS裝置/LDMOS裝置 304:基板 306:BOX層 307:n型作用層/作用層 308:閘極及接觸層 309:金屬化層 310a:第一n型源極區域 310b:第二n型源極區域 311:重摻雜p型源極連接區域 312:p型淺井 314:p型深井 316a:第一p型通道區域 316b:第二p型通道區域 317a:第一n型矽區域 317b:第二n型矽區域 318a:第一n型漂移區域 318b:第二n型漂移區域 320a:第一n型汲極區域 320b:第二n型汲極區域 322a:第一閘極多晶矽 322b:第二閘極多晶矽 324a:第一閘極氧化物層 324b:第二閘極氧化物層 326a:第一閘極觸點 326b:第二閘極觸點 328a:第一多晶矽閘極間隔物 328b:第二多晶矽閘極間隔物 329a:第一多晶矽閘極間隔物 329b:第二多晶矽閘極間隔物 330a:第一閘極屏蔽物 330b:第二閘極屏蔽物 334a:第一金屬汲極觸點之第一部分 334b:第二金屬汲極觸點之第一部分 335:金屬源極觸點之第一部分 336:金屬源極觸點之第二部分 338a:第一金屬汲極觸點之第二部分 338b:第二金屬汲極觸點之第二部分 339a:第一介電質 339b:第二介電質 340:金屬源極觸點之第三部分 342a:第一金屬汲極觸點之第三部分 342b:第二金屬汲極觸點之第三部分 401a:第一指狀物/指狀物 401b:第二指狀物/指狀物 402:LDMOS裝置 404:基板層/基板 406:埋入式氧化物(BOX)層 407:n型矽作用層/作用層/作用n型層 422a:閘極多晶矽/第一閘極多晶矽 422b:閘極多晶矽/第二閘極多晶矽 424a:閘極氧化物 424b:閘極氧化物 512:橫向範圍 513a:第一橫向範圍/橫向範圍 513b:第一橫向範圍/橫向範圍 514a:第二橫向範圍/橫向範圍 514b:第二橫向範圍/橫向範圍 561a:光阻劑區域/第一光阻劑區域 561b:光阻劑區域/第二光阻劑區域 614a:第一橫向範圍/橫向範圍 614b:第二橫向範圍/橫向範圍 615:內邊緣 616:通道區域/p型通道區域 652a:傾斜角 652b:傾斜角 671:摻雜劑 712:p型淺井/井 714:p型深井/井/深井 716a:p型通道區域 716b:p型通道區域 753:傾斜角 772:摻雜劑 810:n型源極區域/源極區域 851:深度 854:傾斜角 873:摻雜劑 918a:漂移區域/n型漂移區域 918b:漂移區域/n型漂移區域 955:傾斜角 962:光阻劑區域 974:摻雜劑 1020a:n汲極區域/汲極區域/n型汲極區域 1020b:n汲極 1028a:多晶矽閘極間隔物/閘極間隔物 1028b:多晶矽閘極間隔物/閘極間隔物 1029a:多晶矽閘極間隔物/閘極間隔物 1029b:多晶矽閘極間隔物/閘極間隔物 1056:傾斜角 1063:光阻劑區域 1075:摻雜劑 1110a:n型源極區域/源極區域 1110b:n型源極區域/源極區域 1111:重摻雜p型源極連接區域/源極連接區域/p型源極連接區域 1111':源極連接區域/重摻雜p型連接區域/p型源極連接區域 1114a:橫向範圍 1114b:橫向範圍 1115:內邊緣 1116a:橫向範圍 1116b:橫向範圍 1157:傾斜角 1164a:光阻劑區域 1164a':光阻劑區域 1164b:光阻劑區域 1164b':光阻劑區域 1176:摻雜劑 1208:閘極及接觸層 1226a:第一閘極觸點/閘極觸點 1226b:第二閘極觸點/閘極觸點 1230a:第一閘極屏蔽物/閘極屏蔽物 1230b:第二閘極屏蔽物/閘極屏蔽物 1234a:第一金屬汲極觸點之第一部分/金屬汲極觸點 1234b:第二金屬汲極觸點之第一部分/金屬汲極觸點 1235:金屬源極觸點 1239:介電質 1309:金屬化層 1336:金屬源極觸點之第二部分/金屬源極觸點 1338a:第一金屬汲極觸點之第二部分/金屬汲極觸點 1338b:第二金屬汲極觸點之第二部分/金屬汲極觸點 1339a:介電質之第一部分/介電質 1339b:介電質之第二部分/介電質 1340:金屬源極觸點之第三部分/頂部金屬 1342a:第一金屬汲極觸點之第三部分/頂部金屬 1342b:第二金屬汲極觸點之第三部分/頂部金屬 1358:橫向範圍 1359a:橫向範圍 1359b:橫向範圍 1360:橫向範圍/寬度 1436:金屬源極觸點之第二部分 1460a:第一寬度 1460b:第二較窄寬度/第二寬度/寬度 1500:製程 1502:步驟 1504:步驟 1506:步驟 1508:步驟 1510:步驟 1512:步驟 1514:步驟 1516:步驟 1602:步驟 1604:步驟 1606:步驟 1608:步驟 1610:步驟 1612:步驟 1702:步驟 1704:步驟 1706:步驟 1802:步驟 1804:步驟 1806:步驟 1902a:步驟 1902b:步驟 1904a:步驟 1904b:步驟 1906a:步驟 1906b:步驟 Mask1 :第一遮罩/遮蔽區域 Mask2 :第二遮罩/遮蔽區域 Mask3 :第三遮罩/遮蔽區域 Mask4 :第四遮罩/遮蔽區域 Mask4 ':替代第四遮罩/遮蔽區域
圖1係根據某些實施例之一實例性LDMOS裝置之一簡化剖面圖。
圖2A至圖2B係LDMOS裝置之先前技術實例。
圖3係根據某些實施例之一實例性LDMOS裝置之一簡化剖面圖。
圖4至圖14係詳述根據某些實施例之用於形成圖3中所示之LDMOS裝置之一實例性製程之簡化剖面圖。
圖15至圖19B展示了根據某些實施例之用於形成圖3中所示之LDMOS裝置之一實例性製程之一部分之簡化步驟。
301a:指狀物/第一指狀物
301b:指狀物/第二指狀物
302:多指狀物LDMOS裝置/LDMOS裝置
304:基板
306:BOX層
307:n型作用層/作用層
308:閘極及接觸層
309:金屬化層
310a:第一n型源極區域
310b:第二n型源極區域
311:重摻雜p型源極連接區域
312:p型淺井
314:p型深井
316a:第一p型通道區域
316b:第二p型通道區域
317a:第一n型矽區域
317b:第二n型矽區域
318a:第一n型漂移區域
318b:第二n型漂移區域
320a:第一n型汲極區域
320b:第二n型汲極區域
322a:第一閘極多晶矽
322b:第二閘極多晶矽
324a:第一閘極氧化物層
324b:第二閘極氧化物層
326a:第一閘極觸點
326b:第二閘極觸點
328a:第一多晶矽閘極間隔物
328b:第二多晶矽閘極間隔物
329a:第一多晶矽閘極間隔物
329b:第二多晶矽閘極間隔物
330a:第一閘極屏蔽物
330b:第二閘極屏蔽物
334a:第一金屬汲極觸點之第一部分
334b:第二金屬汲極觸點之第一部分
335:金屬源極觸點之第一部分
336:金屬源極觸點之第二部分
338a:第一金屬汲極觸點之第二部分
338b:第二金屬汲極觸點之第二部分
339a:第一介電質
339b:第二介電質
340:金屬源極觸點之第三部分
342a:第一金屬汲極觸點之第三部分
342b:第二金屬汲極觸點之第三部分

Claims (19)

  1. 一種用於形成一半導體裝置之方法，其包括： 提供一半導體晶圓，該半導體晶圓具有一基板層及一第一導電性類型之一作用層； 在該作用層上形成一第一閘極，該第一閘極包括第一閘極多晶矽； 在該作用層上形成一第二閘極，該第二閘極自該第一閘極橫向安置且包括第二閘極多晶矽； 在該作用層上形成一第一遮罩區域； 使用該第一遮罩區域、該第一閘極多晶矽及該第二閘極多晶矽作為一遮罩，在該作用層中於該第一閘極與該第二閘極之間形成一第二導電性類型之一深井、該第二導電性類型之一淺井、該第一導電性類型之一源極區域及一通道區域，該通道區域被分割為該第二導電性類型之一第一通道區域及該第二導電性類型之一第二通道區域；及 使用一或多個第二遮罩區域，在該作用層中形成該第一導電性類型之一第一漂移區域、該第一導電性類型之一第二漂移區域、該第一導電性類型之一第一汲極區域、該第一導電性類型之一第二汲極區域及該第二導電性類型之一源極連接區域。
  2. 如請求項1之方法，其中： 該第一導電性類型係一n型導電性；且 該第二導電性類型係一p型導電性。
  3. 如請求項1之方法，其中該第一遮罩區域包括： 一第一光阻劑區域，該第一光阻劑區域形成在該作用層上且形成在該第一閘極多晶矽之一第一橫向範圍上，該第一光阻劑區域不包括該第一閘極多晶矽之一第二橫向範圍及該作用層之一橫向範圍，該作用層之第一橫向範圍安置在該第一閘極多晶矽與該第二閘極多晶矽之間；及 一第二光阻劑區域，該第二光阻劑區域形成在該作用層上且形成在該第二閘極多晶矽之一第一橫向範圍上，該第二光阻劑區域不包括該第二閘極多晶矽之一第二橫向範圍及該作用層之該橫向範圍。
  4. 如請求項3之方法，其中： 該第一光阻劑區域、該第二光阻劑區域、該第一閘極多晶矽之該第二橫向範圍及該第二閘極多晶矽之該第二橫向範圍將該作用層與以垂直於該作用層之一水平面之一植入角植入之摻雜劑屏蔽開，該水平面平行於該作用層之一頂部表面。
  5. 如請求項4之方法，其中： 形成該第一通道區域包括以一第一範圍之植入角植入並熱驅動該第二導電性類型之摻雜劑，使得該第二導電性類型之該等摻雜劑在該第一閘極多晶矽下方延伸達一第一橫向範圍，該第一光阻劑區域及該第二光阻劑區域以及該第一閘極多晶矽之該第二橫向範圍及該第二閘極多晶矽之該第二橫向範圍用作一遮罩；且 形成該第二通道區域包括以一第二範圍之植入角植入並熱驅動該第二導電性類型之該等摻雜劑，使得該第二導電性類型之該等摻雜劑在該第二閘極多晶矽下方延伸達一第二橫向範圍，該第一光阻劑區域及該第二光阻劑區域以及該第一閘極多晶矽之該第二橫向範圍及該第二閘極多晶矽之該第二橫向範圍用作一遮罩。
  6. 如請求項4之方法，其中形成該淺井包括： 以一植入角植入該第二導電性類型之摻雜劑，使得該淺井具有與該第一閘極多晶矽之一內邊緣及該第二閘極多晶矽之一內邊緣橫向對準之一橫向範圍，該第一光阻劑區域及該第二光阻劑區域以及該第一閘極多晶矽之該第二橫向範圍及該第二閘極多晶矽之該第二橫向範圍用作一遮罩。
  7. 如請求項4之方法，其中形成該深井包括： 以一植入角植入該第二導電性類型之摻雜劑，使得在該源極區域之正下方形成該深井，該第一光阻劑區域及該第二光阻劑區域以及該第一閘極多晶矽之該第二橫向範圍及該第二閘極多晶矽之該第二橫向範圍用作一遮罩。
  8. 如請求項4之方法，其中形成該源極區域包括： 以一植入角植入該第一導電性類型之摻雜劑，使得該源極區域與該第一閘極多晶矽之一內邊緣及該第二閘極多晶矽之一內邊緣橫向對準，該第一光阻劑區域及該第二光阻劑區域以及該第一閘極多晶矽之該第二橫向範圍及該第二閘極多晶矽之該第二橫向範圍用作一遮罩。
  9. 如請求項1之方法，其中形成該第一漂移區域及該第二漂移區域包括： 在該作用層上形成一漂移區域遮罩；及 以一植入角植入該第一導電性類型之摻雜劑，使得該第一漂移區域及該第二漂移區域各自與該漂移區域遮罩之一相應邊緣橫向對準。
  10. 如請求項1之方法，其中形成該第一汲極區域及該第二汲極區域包括： 在該作用層上形成一汲極區域遮罩；及 以一植入角植入該第一導電性類型之摻雜劑，使得該第一汲極區域及該第二汲極區域各自與該汲極區域遮罩之一相應邊緣橫向對準。
  11. 如請求項1之方法，其中在形成該源極連接區域之前，該方法進一步包括： 在該作用層上形成一第一多晶矽閘極間隔物，且該第一多晶矽閘極間隔物靠近該第一閘極多晶矽之一內邊緣橫向安置且垂直地安置在該源極區域上方；及 在該作用層上形成一第二多晶矽閘極間隔物，且該第二多晶矽閘極間隔物靠近該第二閘極多晶矽之一內邊緣橫向安置且垂直地安置在該源極區域上方。
  12. 如請求項11之方法，其中形成該源極連接區域包括： 在該作用層上、在該第一閘極多晶矽上及在該第一多晶矽閘極間隔物之一第一橫向範圍上形成一第一光阻劑區域，該第一光阻劑區域不包括該作用層之安置在該第一多晶矽閘極間隔物與該第二多晶矽閘極間隔物之間的一第一橫向範圍； 在該作用層上、在該第二閘極多晶矽上及在該第二多晶矽閘極間隔物之一第一橫向範圍上形成一第二光阻劑區域，該第二光阻劑區域不包括該作用層之安置在該第一多晶矽閘極間隔物與該第二多晶矽閘極間隔物之間的該第一橫向範圍；及 在該作用層之安置在該第一多晶矽閘極間隔物與該第二多晶矽閘極間隔物之間的該第一橫向範圍中植入該第二導電性類型之摻雜劑。
  13. 如請求項12之方法，其中： 該第一多晶矽閘極間隔物之該第一橫向範圍係該第一多晶矽閘極間隔物之一整個橫向範圍，且該第一光阻劑區域形成在該作用層上且延伸超出該第一多晶矽閘極間隔物達該作用層之一第二橫向範圍； 該第二多晶矽閘極間隔物之該第一橫向範圍係該第二多晶矽閘極間隔物之一整個橫向範圍，且該第二光阻劑區域形成在該作用層上且延伸超出該第二多晶矽閘極間隔物達該作用層之一第三橫向範圍；且 該作用層之該第一橫向範圍安置在該作用層之該第二橫向範圍與該作用層之該第三橫向範圍之間。
  14. 如請求項12之方法，其中： 該第一光阻劑區域形成在該第一多晶矽閘極間隔物之一第一橫向範圍上且不包括該第一多晶矽閘極間隔物之一第二橫向範圍； 該第二光阻劑區域形成在該第二多晶矽閘極間隔物之一第一橫向範圍上且不包括該第二多晶矽閘極間隔物之一第二橫向範圍； 該第一多晶矽閘極間隔物之該第二橫向範圍將該作用層之安置在該第一多晶矽閘極間隔物下方之一區域與該第二導電性類型之摻雜劑屏蔽開；且 該第二多晶矽閘極間隔物之該第二橫向範圍將該作用層之安置在該第二多晶矽閘極間隔物下方之一區域與該第二導電性類型之該等摻雜劑屏蔽開。
  15. 如請求項11之方法，其進一步包括： 在該作用層上形成一第三多晶矽閘極間隔物，且該第三多晶矽閘極間隔物靠近該第一閘極多晶矽之一外邊緣橫向安置且垂直地安置在該第一漂移區域上方；及 在該作用層上形成一第四多晶矽閘極間隔物，且該第四多晶矽閘極間隔物靠近該第二閘極多晶矽之一外邊緣橫向安置且垂直地安置在該第二漂移區域上方。
  16. 如請求項15之方法，其進一步包括： 形成一第一閘極屏蔽物，該第一閘極屏蔽物具有安置在該第一閘極多晶矽上方之一第一部分及在該第一閘極多晶矽之該外邊緣上延伸超過該第三多晶矽閘極間隔物之一第二部分，該第一閘極屏蔽物之該第二部分安置在該第一漂移區域上方且比該第一閘極屏蔽物之該第一部分更靠近該作用層；及 形成一第二閘極屏蔽物，該第二閘極屏蔽物具有安置在該第二閘極多晶矽上方之一第一部分及在該第二閘極多晶矽之該外邊緣上延伸超過該第四多晶矽閘極間隔物之一第二部分，該第二閘極屏蔽物之該第二部分安置在該第二漂移區域上方且比該第二閘極屏蔽物之該第一部分更靠近該作用層。
  17. 如請求項16之方法，其進一步包括： 在該作用層上、在該第一閘極屏蔽物上及在該第二閘極屏蔽物上形成一介電質區域；及 形成自該介電質區域之一頂部區域垂直延伸至該源極連接區域之一金屬源極觸點，該金屬源極觸點橫向安置在該第一多晶矽閘極間隔物與該第二多晶矽閘極間隔物之間。
  18. 如請求項17之方法，其中： 該金屬源極觸點沿該金屬源極觸點之一第一垂直範圍之一第一寬度寬於該金屬源極觸點沿該金屬源極觸點之一第二垂直範圍之一第二寬度： 該金屬源極觸點之該第一垂直範圍自該第一閘極屏蔽物之該第一部分之一頂部表面延伸至該介電質區域之該頂部表面； 該金屬源極觸點之該第一垂直範圍之該第一寬度與該第一閘極屏蔽物之該第一部分橫向重疊並接觸；且 該金屬源極觸點之該第二垂直範圍在該第一閘極屏蔽物下方延伸。
  19. 一種半導體裝置，其包括： 一半導體晶圓，該半導體晶圓具有一第一導電性類型之一作用層，該作用層包括一第二導電性類型之一深井、該第二導電性類型之一淺井、該第一導電性類型之一源極區域、該第二導電性類型之一第一通道區域、該第二導電性類型之一第二通道區域、該第一導電性類型之一第一漂移區域、該第一導電性類型之一第二漂移區域、該第一導電性類型之一第一汲極區域、該第一導電性類型之一第二汲極區域及該第二導電性類型之一源極連接區域； 第一閘極多晶矽，該第一閘極多晶矽形成在該作用層上方且具有靠近該第一閘極多晶矽橫向安置之一第一多晶矽閘極間隔物； 第二閘極多晶矽，該第二閘極多晶矽形成在該作用層上方且具有靠近該第二閘極多晶矽橫向安置之一第二多晶矽閘極間隔物，該源極連接區域橫向安置在該第一多晶矽閘極間隔物與該第二多晶矽閘極間隔物之間； 一第一閘極屏蔽物，該第一閘極屏蔽物形成在該第一閘極多晶矽上方； 一第二閘極屏蔽物，該第二閘極屏蔽物形成在該第二閘極多晶矽上方； 一介電質區域，該介電質區域形成在該作用層上方；及 一金屬源極觸點，該金屬源極觸點自該介電質區域之一頂部表面垂直延伸至該源極連接區域，該金屬源極觸點橫向安置在該第一多晶矽閘極間隔物與該第二多晶矽閘極間隔物之間且具有沿該金屬源極觸點之一第一垂直範圍之一第一寬度，該第一寬度寛於沿該金屬源極觸點之一第二垂直範圍之一第二寬度，該金屬源極觸點之該第一垂直範圍之該第一寬度與該第一閘極屏蔽物橫向重疊並接觸。
TW110116255A 2020-05-20 2021-05-05 Ldmos架構及形成方法 TW202145367A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/879,046 US11282955B2 (en) 2020-05-20 2020-05-20 LDMOS architecture and method for forming
US16/879,046 2020-05-20

Publications (1)

Publication Number Publication Date
TW202145367A true TW202145367A (zh) 2021-12-01

Family

ID=78608419

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110116255A TW202145367A (zh) 2020-05-20 2021-05-05 Ldmos架構及形成方法

Country Status (5)

Country Link
US (2) US11282955B2 (zh)
KR (1) KR20230011302A (zh)
CN (1) CN115606005A (zh)
TW (1) TW202145367A (zh)
WO (1) WO2021234488A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI813420B (zh) * 2022-08-19 2023-08-21 世界先進積體電路股份有限公司 半導體結構

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11482543B2 (en) * 2020-05-29 2022-10-25 metaMOS Solutions Inc. Radio frequency (RF) amplifier device on silicon-on-insulator (SOI) and method for fabricating thereof
TWI817285B (zh) * 2021-12-13 2023-10-01 新唐科技股份有限公司 半導體裝置及其形成方法
CN117855283B (zh) * 2024-03-08 2024-05-17 粤芯半导体技术股份有限公司 一种ldmos器件及其制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5985743A (en) 1996-09-19 1999-11-16 Advanced Micro Devices, Inc. Single mask substrate doping process for CMOS integrated circuits
SE522576C2 (sv) 2001-03-09 2004-02-17 Ericsson Telefon Ab L M Effekt-LDMOS-transistor för radiofrekvens
KR20070071030A (ko) 2005-12-29 2007-07-04 매그나칩 반도체 유한회사 수평형확산 모스트랜지스터 및 그의 제조 방법
US7608513B2 (en) 2007-01-25 2009-10-27 Freescale Semiconductor, Inc. Dual gate LDMOS device fabrication methods
US20120094457A1 (en) 2010-10-14 2012-04-19 Ann Gabrys Sti-aligned ldmos drift implant to enhance manufacturability while optimizing rdson and safe operating area
US9087774B2 (en) 2013-09-26 2015-07-21 Monolithic Power Systems, Inc. LDMOS device with short channel and associated fabrication method
US9450076B2 (en) 2014-01-21 2016-09-20 Stmicroelectronics S.R.L. Power LDMOS semiconductor device with reduced on-resistance and manufacturing method thereof
US9887288B2 (en) * 2015-12-02 2018-02-06 Texas Instruments Incorporated LDMOS device with body diffusion self-aligned to gate
US10090409B2 (en) * 2016-09-28 2018-10-02 Monolithic Power Systems, Inc. Method for fabricating LDMOS with self-aligned body
US9923059B1 (en) * 2017-02-20 2018-03-20 Silanna Asia Pte Ltd Connection arrangements for integrated lateral diffusion field effect transistors
US10707345B2 (en) 2018-09-13 2020-07-07 Silanna Asia Pte Ltd Laterally diffused MOSFET with low Rsp*Qg product

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI813420B (zh) * 2022-08-19 2023-08-21 世界先進積體電路股份有限公司 半導體結構

Also Published As

Publication number Publication date
US20220190156A1 (en) 2022-06-16
US20210367073A1 (en) 2021-11-25
CN115606005A (zh) 2023-01-13
KR20230011302A (ko) 2023-01-20
US11664449B2 (en) 2023-05-30
WO2021234488A1 (en) 2021-11-25
US11282955B2 (en) 2022-03-22

Similar Documents

Publication Publication Date Title
TWI773303B (zh) 具有蕭特基或類蕭特基接觸的功率電晶體的裝置和方法
US7602037B2 (en) High voltage semiconductor devices and methods for fabricating the same
KR101217988B1 (ko) 적층 헤테로-도핑 림 및 점진적 드리프트 영역을 가진개선된 ｒｅｓｕｒｆ ｈｖｐｍｏｓ 장치
EP2264772B1 (en) Method of fabricating a high-voltage field-effect transistor
EP2264774B1 (en) High-voltage insulated gate field-effect transistor
US7365402B2 (en) LDMOS transistor
US8772871B2 (en) Partially depleted dielectric resurf LDMOS
JP5649597B2 (ja) トレンチｍｉｓデバイスの終端領域の作製プロセスおよび、ｍｉｓデバイスを含む半導体ダイとその形成方法
US8299494B2 (en) Nanotube semiconductor devices
EP1946378B1 (en) Method of manufacturing a semiconductor device
TW202145367A (zh) Ldmos架構及形成方法
US6255154B1 (en) Semiconductor device and method of manufacturing the same
JP3931138B2 (ja) 電力用半導体装置及び電力用半導体装置の製造方法
US20140061790A1 (en) Split-gate lateral diffused metal oxide semiconductor device
US20090283823A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP2004537162A (ja) パワーデバイスとその製造方法
TWI388011B (zh) 半導體裝置及其形成方法
JP4490094B2 (ja) トレンチ金属酸化膜半導体電界効果トランジスタ素子の製造方法
US7986004B2 (en) Semiconductor device and method of manufacture thereof
US9608057B2 (en) Semiconductor device and method for manufacturing semiconductor device
US6492679B1 (en) Method for manufacturing a high voltage MOSFET device with reduced on-resistance
JP2009004493A (ja) 半導体装置及びその製造方法
CN107093625B (zh) 双扩散漏nmos器件及制造方法
US20240178283A1 (en) Ldmos device and method of fabrication of same
CN116266608A (zh) 功率半导体器件和制造功率半导体器件的方法