TW202144948A - 延遲鎖相迴路裝置及其操作方法 - Google Patents

Abstract

本發明提供一種延遲鎖相迴路（delay-locked loop，DLL）裝置以及用於DLL裝置的操作方法。DLL裝置包括延遲線、複本電路、相位檢測器以及延遲控制器。延遲線反應於延遲碼對輸入時脈進行延遲以提供延遲時脈。複本電路依據延遲時脈產生回饋時脈。相位檢測器比較輸入時脈以及回饋時脈以產生延遲控制訊號。延遲控制器基於控制時脈依據延遲控制訊號在第一時間點產生延遲碼，延遲複本延遲時間長度以在第二時間點將延遲碼提供到延遲線。延遲線在第二時間點調整輸入時脈。控制時脈的週期被調整為大於複本延遲時間長度。

Description

延遲鎖相迴路裝置及其操作方法

本發明是有關於一種延遲鎖相迴路裝置以及延遲鎖相迴路裝置的操作方法，且特別是有關於一種可適用於任意輸入時脈的週期的延遲鎖相迴路裝置以及延遲鎖相迴路裝置的操作方法。

一般來說，延遲鎖相迴路（delay-locked loop，DLL）會被設定在一預設週期內將所接收的輸入時脈調整為所期望的延遲時脈。然而，在輸入時脈具有較小的週期的情況下，DLL會頻繁地發生過度偏移（over shift），進而使延遲時脈發生延遲不足或延遲過多的情況。在輸入時脈具有較大的週期的情況下，DLL可改善過度偏移，但會使DLL無法在預設週期內將所接收的輸入時脈調整為所期望的延遲時脈。

因此，設計出適用於任意輸入時脈的週期的延遲鎖相迴路裝置是本領域技術人員努力研究的課題之一。

本發明提供一種可適用於任意輸入時脈的週期的延遲鎖相迴路裝置以及延遲鎖相迴路裝置的操作方法。

本發明的延遲鎖相迴路裝置包括延遲線、複本電路、相位檢測器以及延遲控制器。延遲線經配置以接收輸入時脈，並反應於多位元的延遲碼對輸入時脈進行延遲，藉以提供延遲時脈。複本電路耦接於延遲線。複本電路經配置以接收延遲時脈，並依據延遲時脈產生回饋時脈。相位檢測器耦接於複本電路。相位檢測器經配置以接收輸入時脈以及回饋時脈，並比較輸入時脈以及回饋時脈以產生延遲控制訊號。延遲控制器耦接於相位檢測器以及延遲線。延遲控制器經配置以基於控制時脈依據延遲控制訊號在第一時間點產生延遲碼，延遲複本延遲時間長度以在第二時間點將延遲碼提供到延遲線，並使延遲線在第二時間點對輸入時脈的時序進行調整。控制時脈的週期被調整為大於複本延遲時間長度。

本發明的操作方法適用於延遲鎖相迴路裝置。操作方法包括：接收輸入時脈，並反應於多位元的延遲碼對輸入時脈進行延遲，藉以提供延遲時脈；依據延遲時脈產生回饋時脈；比較輸入時脈以及回饋時脈以產生延遲控制訊號；以及基於控制時脈依據延遲控制訊號在第一時間點產生延遲碼，延遲複本延遲時間長度以在第二時間點提供延遲碼，並在第二時間點對輸入時脈的時序進行調整，其中控制時脈的週期被調整為大於複本延遲時間長度。

基於上述，控制時脈的週期被調整為大於複本延遲時間長度，延遲鎖相迴路裝置以及操作方法能夠基於控制時脈提供延遲碼，使得延遲碼在複本延遲時間長度後對輸入時脈的相位進行調整。如此一來，本發明的延遲鎖相迴路裝置以及操作方法能夠適用於任意輸入時脈的週期。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

本發明的部份實施例接下來將會配合附圖來詳細描述，以下的描述所引用的元件符號，當不同附圖出現相同的元件符號將視為相同或相似的元件。這些實施例只是本發明的一部份，並未揭示所有本發明的可實施方式。更確切的說，這些實施例只是本發明的專利申請範圍中的裝置的範例。

請參考圖1，圖1是依據本發明第一實施例所繪示的延遲鎖相迴路裝置的裝置示意圖。延遲鎖相迴路裝置100包括延遲線110、複本（replica）電路120、相位檢測器130以及延遲控制器140。延遲線110接收輸入時脈I_CLK，並反應於多位元的延遲碼DCD對輸入時脈I_CLK進行延遲，藉以提供延遲時脈D_CLK。複本電路120耦接於延遲線110。複本電路120接收來自於延遲線110的延遲時脈D_CLK，並依據延遲時脈D_CLK產生回饋時脈FB_CLK。相位檢測器130耦接於複本電路120。相位檢測器130接收輸入時脈I_CLK以及回饋時脈FB_CLK，並比較輸入時脈I_CLK以及回饋時脈FB_CLK以產生延遲控制訊號DCS。

延遲控制器140耦接於相位檢測器130以及延遲線110。延遲控制器140基於控制時脈CTRL_CLK依據延遲控制訊號DCS在第一時間點產生延遲碼DCD。在本實施例中，延遲控制訊號DCS包括延遲指令UP、DN。延遲控制器140會依據延遲指令UP提高延遲碼DCD的數值。延遲線110會依據數值被提高的延遲碼DCD增加輸入時脈I_CLK的延遲。在另一方面，延遲控制器140會依據延遲指令DN降低延遲碼DCD的數值。延遲線110會依據數值被降低的延遲碼DCD減少輸入時脈I_CLK的延遲。延遲控制器140在第一時間點產生延遲碼DCD時，會延遲複本延遲時間長度RDT以在第二時間點將延遲碼DCD提供到延遲線110。因此，延遲線110會在第二時間點對輸入時脈I_CLK的時序進行調整。在本實施例中，控制時脈CTRL_CLK的週期被調整為大於複本延遲時間長度RDT並小於複本延遲時間長度RDT加總輸入時脈I_CLK的週期的時間長度。接下來，在第二時間點之後，延遲控制器140會基於控制時脈CTRL_CLK以提供另一延遲碼DCD。

值得一提的是，控制時脈CTRL_CLK的週期被調整為大於複本延遲時間長度RDT。也就是說，延遲鎖相迴路裝置100是追隨複本延遲時間長度RDT以調整控制時脈CTRL_CLK的週期，並且控制時脈CTRL_CLK的週期會略大於複本延遲時間長度RDT。延遲控制器140能夠在回饋時脈FB_CLK被提供之後隨即（即，在至少一個輸入時脈I_CLK週期的時間區間內）產生另一延遲碼DCD。舉例來說，控制時脈CTRL_CLK的週期被調整為大於複本延遲時間長度RDT並小於複本延遲時間長度RDT加總單一個輸入時脈I_CLK週期的時間長度。另舉例來說，控制時脈CTRL_CLK的週期被調整為大於複本延遲時間長度RDT並小於複本延遲時間長度RDT加總2個輸入時脈I_CLK週期的時間長度。因此，延遲控制器140能夠在回饋時脈FB_CLK被提供之後（即，在1個或2個輸入時脈I_CLK週期的時間區間內）隨即產生另一延遲碼DCD。因此在輸入時脈I_CLK具有較小的週期的情況下，延遲鎖相迴路裝置100並不會有過度偏移（over shift）的狀況。此外，在輸入時脈I_CLK具有較大的週期的情況下，延遲鎖相迴路裝置100是依據複本延遲時間長度RDT調整控制時脈CTRL_CLK的週期。因此，延遲鎖相迴路裝置100輸入時脈I_CLK調整為所期望的延遲時脈D_CLK的時間長度並不會被延長。如此一來，延遲鎖相迴路裝置100能夠適用於任意輸入時脈I_CLK的週期，並且能夠在所規定的預設週期內將所接收的輸入時脈I_CLK調整為所期望的延遲時脈D_CLK。

舉例來說，請同時參考圖1及圖2A，圖2A是依據本發明一實施例應用於具有最小週期的輸入時脈的訊號時序圖。本實施例的訊號時序圖適用於延遲鎖相迴路裝置100。延遲控制器140會依據延遲指令UP提高延遲碼DCD的數值以增加輸入時脈I_CLK的延遲。在另一方面，延遲控制器140會依據延遲指令DN降低延遲碼DCD的數值以減少輸入時脈I_CLK的延遲。在本實施例中，延遲控制器140基於控制時脈CTRL_CLK依據延遲控制訊號DCS在第一時間點t1產生延遲碼DCD。在本實施例中，延遲控制器140會基於控制時脈CTRL_CLK的上升緣（rising edge）產生關連於延遲控制訊號DCS的延遲碼DCD。在一些實施例中，延遲控制器140會基於控制時脈CTRL_CLK的下降緣（falling edge）產生關連於延遲控制訊號DCS的延遲碼DCD。延遲線110會在第二時間點t2對輸入時脈I_CLK的時序進行調整。第二時間點t2相對於第一時間點t1具有複本延遲時間長度RDT的延遲。在本實施例中，控制時脈CTRL_CLK的週期被調整為大於複本延遲時間長度RDT。因此，延遲控制器140會基於控制時脈CTRL_CLK在第二時間點t2以後的第三時間點t3產生另一延遲碼DCD。第三時間點t3與第一時間點t1之間的時間長度實質上等於控制時脈CTRL_CLK的週期。

在本實施例中，控制時脈CTRL_CLK的週期是取決於複本延遲時間長度RDT。因此，延遲控制器140能夠在回饋時脈FB_CLK被提供之後在單一個輸入時脈I_CLK的週期或單一個回饋時脈FB_CLK的週期（輸入時脈I_CLK的週期實質上等於回饋時脈FB_CLK的週期）的時間區間內產生另一延遲碼DCD。因此，因此在輸入時脈I_CLK具有最小的週期的情況下，延遲鎖相迴路裝置100並不會有過度偏移的狀況。

舉例來說，請同時參考圖1、圖2A及圖2B，圖2B是依據本發明一實施例應用於具有最大週期的輸入時脈的訊號時序圖。圖2B的訊號時序圖也適用於延遲鎖相迴路裝置100。在本實施例中，圖2A的複本延遲時間長度RDT相同於圖2B的複本延遲時間長度RDT。因此在本實施例中，圖2B的控制時脈CTRL_CLK的週期可以是等於圖2A所示的控制時脈CTRL_CLK的週期。亦即，因此在輸入時脈I_CLK具有最大的週期的情況下，延遲鎖相迴路裝置100是依據複本延遲時間長度RDT調整控制時脈CTRL_CLK的週期。因此，延遲鎖相迴路裝置100輸入時脈I_CLK調整為所期望的延遲時脈D_CLK的時間長度並不會被延長。

請同時參考圖1、圖3A以及圖3B，圖3A是依據本發明一實施例應用於慢偏斜的訊號時序圖。圖3B是依據本發明一實施例應用於快偏斜的訊號時序圖。圖3A的訊號時序圖以及圖3B的訊號時序圖也適用於延遲鎖相迴路裝置100。在本實施例中，複本延遲時間長度RDT會依據延遲鎖相迴路裝置100的製程所產生的電晶體偏斜（skew）被調整。電晶體偏斜取決於電晶體中的臨界電壓值。舉例來說，基於延遲鎖相迴路裝置100的製程，當延遲鎖相迴路裝置100的電晶體具有較大的臨界電壓值時，這意謂著延遲鎖相迴路裝置100具有慢偏斜（slow skew）的狀況，這會使得延遲鎖相迴路裝置100具有較大的延遲。複本延遲時間長度RDT隨慢偏斜被增加，如圖3A所示。由於複本延遲時間長度RDT隨慢偏斜被增加，控制時脈CTRL_CLK的週期也會被增加。

另舉例來說，當延遲鎖相迴路裝置100的電晶體具有較小的臨界電壓值時，這意謂著延遲鎖相迴路裝置100具有快偏斜（fast skew）的狀況，這會使得延遲鎖相迴路裝置100具有較小的延遲。複本延遲時間長度RDT隨快偏斜被降低，如圖3B所示。由於複本延遲時間長度RDT隨快偏斜被降低，控制時脈CTRL_CLK的週期也會被降低。

請參考圖4，圖4是依據本發明第二實施例所繪示的延遲鎖相迴路裝置的裝置示意圖。與第一實施例不同的是，延遲鎖相迴路裝置200還包括振盪器150。在本實施例中，振盪器150耦接於延遲控制器140。振盪器150提供控制時脈CTRL_CLK。在本實施例中，振盪器150會接收致能訊號ES。振盪器150依據致能訊號ES而被致能，進而提供控制時脈CTRL_CLK。

請參考圖5，圖5是依據本發明第三實施例所繪示的延遲鎖相迴路裝置的裝置示意圖。與第二實施例不同的是，延遲鎖相迴路裝置300還包括致能訊號產生器160。在本實施例中，致能訊號產生器160耦接於振盪器150。致能訊號產生器160提供致能訊號ES。在本實施例中，致能訊號產生器160還會耦接至延遲線110、複本電路120、相位檢測器130以及延遲控制器140。致能訊號產生器160也會藉由致能訊號ES來致能延遲線110、複本電路120、相位檢測器130以及延遲控制器140。

請同時參考圖1以及圖6，圖6是依據本發明一實施例所繪示的操作方法流程圖。在步驟S110中，延遲線110會接收輸入時脈I_CLK，並反應於多位元的延遲碼DCD對輸入時脈I_CLK進行延遲，藉以提供延遲時脈D_CLK。在步驟S120中，複本電路120會依據延遲時脈D_CLK產生回饋時脈FB_CLK。在步驟S130中，相位檢測器130會比較輸入時脈I_CLK以及回饋時脈FB_CLK以產生延遲控制訊號DCS。在步驟S140中，基於控制時脈，延遲控制器140會依據延遲控制訊號DCS在第一時間點產生延遲碼DCD，延遲複本延遲時間長度以在第二時間點提供延遲碼DCD。並且延遲線110在第二時間點對輸入時脈I_CLK的時序進行調整。本實施例的步驟S110~S140的實施細節能夠至少在圖1至圖3B的多個實施例中獲致足夠的教示，因此恕不在此重述。

綜上所述，本發明控制時脈的週期被調整為大於複本延遲時間長度，延遲鎖相迴路裝置以及操作方法能夠基於控制時脈提供延遲碼，使得延遲碼在複本延遲時間長度後對輸入時脈的相位進行調整。如此一來，本發明的延遲鎖相迴路裝置以及操作方法能夠適用於任意輸入時脈的週期，並且能夠在所規定的預設週期內將所接收的輸入時脈調整為所期望的延遲時脈。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100、200、300:延遲鎖相迴路裝置 110:延遲線 120:複本電路 130:相位檢測器 140:延遲控制器 150:振盪器 160:致能訊號產生器 D_CLK:延遲時脈 DCD:延遲碼 DCS:延遲控制訊號 DN、UP:延遲指令 ES:致能訊號 FB_CLK:回饋時脈 I_CLK:輸入時脈 RDT:複本延遲時間長度 S110~S140:步驟 t1:第一時間點 t2:第二時間點 t3:第三時間點

圖1是依據本發明第一實施例所繪示的延遲鎖相迴路裝置的裝置示意圖。 圖2A是依據本發明一實施例應用於具有最小週期的輸入時脈的訊號時序圖；圖2B是依據本發明一實施例應用於具有最大週期的輸入時脈的訊號時序圖。 圖3A是依據本發明一實施例應用於慢偏斜的訊號時序圖；圖3B是依據本發明一實施例應用於快偏斜的訊號時序圖。 圖4是依據本發明第二實施例所繪示的延遲鎖相迴路裝置的裝置示意圖。 圖5是依據本發明第三實施例所繪示的延遲鎖相迴路裝置的裝置示意圖。 圖6是依據本發明一實施例所繪示的操作方法流程圖。

100:延遲鎖相迴路裝置

110:延遲線

120:複本電路

130:相位檢測器

140:延遲控制器

D_CLK:延遲時脈

DCD:延遲碼

DCS:延遲控制訊號

FB_CLK:回饋時脈

I_CLK:輸入時脈

RDT:複本延遲時間長度

UP、DN:延遲指令

Claims (13)

1. 一種延遲鎖相迴路裝置，包括： 一延遲線，經配置以接收一輸入時脈，並反應於多位元的一延遲碼對該輸入時脈進行延遲，藉以提供一延遲時脈； 一複本電路，耦接於該延遲線，經配置以接收該延遲時脈，並依據該延遲時脈產生一回饋時脈； 一相位檢測器，耦接於該複本電路，經配置以接收該輸入時脈以及該回饋時脈，並比較該輸入時脈以及該回饋時脈以產生一延遲控制訊號；以及 一延遲控制器，耦接於該相位檢測器以及該延遲線，經配置以基於一控制時脈依據該延遲控制訊號在一第一時間點產生該延遲碼，延遲一複本延遲時間長度以在一第二時間點將該延遲碼提供到該延遲線，並使該延遲線在該第二時間點對該輸入時脈的時序進行調整， 其中該控制時脈的週期被調整為大於該複本延遲時間長度。
2. 如請求項1所述的延遲鎖相迴路裝置，其中基於該控制時脈，該延遲控制器在該第二時間點之後的一第三時間點提供另一延遲碼，其中該第三時間點與該第一時間點之間的時間長度實質上等於該控制時脈的週期。
3. 如請求項1所述的延遲鎖相迴路裝置，其中該複本延遲時間長度依據該延遲鎖相迴路裝置的製程所產生的一電晶體偏斜被調整，其中該電晶體偏斜取決於電晶體中的臨界電壓值。
4. 如請求項3所述的延遲鎖相迴路裝置，其中該複本延遲時間長度依據該電晶體偏斜中的慢偏斜被增加，其中該複本延遲時間長度依據該電晶體偏斜中的快偏斜被降低。
5. 如請求項1所述的延遲鎖相迴路裝置，還包括： 一振盪器，耦接於該延遲控制器，經配置以提供該控制時脈。
6. 如請求項5所述的延遲鎖相迴路裝置，其中該振盪器依據一致能訊號而被致能，藉以提供該控制時脈。
7. 如請求項6所述的延遲鎖相迴路裝置，還包括： 一致能訊號產生器，耦接於該振盪器，經配置以提供該致能訊號。
8. 如請求項7所述的延遲鎖相迴路裝置，其中該致能訊號產生器還耦接至該延遲線、該複本電路、該相位檢測器以及該延遲控制器，並藉由該致能訊號致能該延遲線、該複本電路、該相位檢測器以及該延遲控制器。
9. 一種用於一延遲鎖相迴路裝置的操作方法，包括： 接收一輸入時脈，並反應於多位元的一延遲碼對該輸入時脈進行延遲，藉以提供一延遲時脈； 依據該延遲時脈產生一回饋時脈； 比較該輸入時脈以及該回饋時脈以產生一延遲控制訊號；以及 基於一控制時脈依據該延遲控制訊號在一第一時間點產生該延遲碼，延遲一複本延遲時間長度以在一第二時間點提供延遲碼，並在該第二時間點對該輸入時脈的時序進行調整， 其中該控制時脈的週期被調整為大於該複本延遲時間長度。
10. 如請求項9所述的操作方法，還包括： 在該第二時間點之後的一第三時間點提供另一延遲碼， 其中該第三時間點與該第一時間點之間的時間長度實質上等於該控制時脈的週期。
11. 如請求項9所述的操作方法，還包括： 依據該延遲鎖相迴路裝置的製程所產生的一電晶體偏斜調整該複本延遲時間長度，其中該電晶體偏斜取決於電晶體中的臨界電壓值。
12. 如請求項11所述的操作方法，其中該複本延遲時間長度依據該電晶體偏斜中的慢偏斜被增加，其中該複本延遲時間長度依據該電晶體偏斜中的快偏斜被降低。
13. 如請求項9所述的操作方法，還包括： 依據一致能訊號提供該控制時脈。

Images