TW202143305A - 半導體裝置以及製造半導體裝置的方法 - Google Patents

半導體裝置以及製造半導體裝置的方法 Download PDF

Info

Publication number
TW202143305A
TW202143305A TW110115236A TW110115236A TW202143305A TW 202143305 A TW202143305 A TW 202143305A TW 110115236 A TW110115236 A TW 110115236A TW 110115236 A TW110115236 A TW 110115236A TW 202143305 A TW202143305 A TW 202143305A
Authority
TW
Taiwan
Prior art keywords
nitride semiconductor
semiconductor layer
type doped
drain
layer
Prior art date
Application number
TW110115236A
Other languages
English (en)
Inventor
郝榮暉
黃敬源
Original Assignee
大陸商英諾賽科（蘇州）半導體有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商英諾賽科（蘇州）半導體有限公司 filed Critical 大陸商英諾賽科（蘇州）半導體有限公司
Publication of TW202143305A publication Critical patent/TW202143305A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/432—Heterojunction gate for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Bipolar Transistors (AREA)
  • Noodles (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

半導體裝置包括第一氮化物半導體層、第二氮化物半導體層、源極和汲極、閘極結構、第一p型摻雜氮化物半導體層導電層、導電層、第二p型摻雜氮化物半導體層、汲極場板及源極場板。第二氮化物半導體層設置於第一氮化物半導體層上。源極、汲極和閘極結構設置於第二氮化物半導體層上。第一p型摻雜氮化物半導體層位於閘極結構和汲極之間，且其整體係設置在汲極之外。導電層形成在第一p型摻雜氮化物半導體層的頂表面上。第二p型摻雜氮化物半導體層設置於第二氮化物半導體層上。汲極場板以及源極場板用以共同抑制電場分佈並減小電場的峰值。

Description

半導體裝置以及製造半導體裝置的方法
本案是關於一種半導體裝置，尤其是關於涉及具有p型摻雜III-V族化合物/氮化物半導體層的高電子遷移率電晶體(high electron mobility transistor；HEMT)半導體裝置。
近年來，高電子遷移率電晶體(high electron mobility transistor；HEMT)的研究在半導體裝置中得到了廣泛的應用，如高功率開關裝置和高頻應用裝置。HEMT利用具有不同帶隙的兩種材料之間的接面作為通道。例如，氮化鋁鎵/氮化鎵 (AlGaN/GaN) HEMT是一種異質結合裝置，其能夠在比常規電晶體更高的頻率下工作。在HEMT異質結合結構中，會因兩種材料之間的帶隙不連續，而形成量子阱結構，其能夠容納二維電子氣(two-dimensional electron gas；2DEG)，從而導致異質結合界面處的載流子濃度增加，以達到滿足高功率/高頻率裝置的要求。對於具有異質結合結構的裝置，其實例包括：異質結雙極電晶體(heterojunction bipolar transistor；HBT)、異質結場效應電晶體(heterojunction field effect transistor；HFET)、高電子遷移率電晶體(HEMT)或調製摻雜場效應管(modulation-doped FET；MODFET)。
目前，所面臨的需求包括如何提高裝置性能和克服現有缺陷。舉例而言，在裝置運作期間，可能會發生熱載流子效應。也就是說，熱載流子將可能因具有足夠能量，而能夠通過薄層體，並呈現為漏電流。如此熱載流子形式的電子將可能從通道區或汲極躍遷到閘極或基板。亦即，熱載流子形式的電子不會如預期形式地促進電流通過通道，反之，其是做為漏電流流動。這種載流子在裝置中的存在會觸發許多物理性的損壞現象，這些物理性的損壞現象將會極大地改變裝置的特性，且最終將導致包含裝置的電路發生故障。因此，在本領域中，需要一種新穎的HEMT結構，以防止熱載流子效應，從而提高裝置性能和其可靠性。
本揭露內容提供一種半導體裝置，其包括第一氮化物半導體層、第二氮化物半導體層、源極和汲極、閘極結構、第一p型摻雜氮化物半導體層導電層、導電層、第二p型摻雜氮化物半導體層、汲極場板以及源極場板。第二氮化物半導體層設置於第一氮化物半導體層上，且具有的帶隙大於第一氮化物半導體層的帶隙。源極和汲極設置於第二氮化物半導體層上。閘極結構設置於第二氮化物半導體層上且位於源極和汲極之間。第一p型摻雜氮化物半導體層設置於第二氮化物半導體層上，並位於閘極結構和汲極之間。第一p型摻雜氮化物半導體層的整體係設置在汲極之外，第一p型摻雜氮化物半導體層具有背對閘極結構的第一側表面以及背對第二氮化物半導體層的頂表面。頂表面接觸汲極面向閘極結構之邊緣，使得第一p型摻雜氮化物半導體層和汲極彼此電性耦合。導電層形成在第一p型摻雜氮化物半導體層的頂表面上。第二p型摻雜氮化物半導體層設置於第二氮化物半導體層上並位於閘極結構下，且其厚度與第一p型摻雜氮化物半導體層的厚度大致相同。汲極場板設置於至少一部分的汲極上，並透過自汲極場板延伸至第一p型摻雜氮化物半導體層的通孔，電性耦合至汲極以及電性耦合至導電層，其中導電層係形成在第一p型摻雜氮化物半導體層的頂表面上。源極場板透過從源極場板延伸到源極的通孔電性連接到源極，其中源極場板在半導體裝置中橫向延伸，且在閘極結構上方橫向延伸，並延伸進入閘極結構和汲極之間的區域，其中汲極場板以及源極場板用以共同抑制電場分佈並減小電場的峰值。
本揭露內容提供一種製造半導體器件的方法，包括以下步驟。形成第一氮化物半導體層在基板上。形成第二氮化物半導體層在第一氮化物半導體層上，其中第二氮化物半導體層的帶隙大於第一氮化物半導體層的帶隙。形成第一p型摻雜氮化物半導體層在第二氮化物半導體層上。形成p型摻雜氮化物半導體覆蓋層在第二氮化物半導體層上。圖案化p型摻雜氮化物半導體覆蓋層以形成彼此分離的第一p型摻雜氮化物半導體層和第二p型摻雜氮化物半導體層。形成源極結構在第二氮化物半導體層上。形成汲極結構，其中汲極結構直接與第一p型摻雜氮化物半導體層相鄰，且第一p型摻雜氮化物半導體層的整體位於汲極結構之外。形成導電層在第一p型摻雜氮化物半導體層的頂表面上。形成閘極結構在第二p型摻雜氮化物半導體層上。形成汲極場板在汲極結構上，並將其電性連接至汲極結構。形成源極場板在源極結構上，其中源極場板在半導體裝置中橫向延伸，且在閘極結構上方橫向延伸，並延伸進入閘極結構和汲極之間的區域，使得汲極場板以及源極場板共同抑制電場分佈並減小電場的峰值。
本揭露內容提供一種半導體裝置，其包括第一氮化物半導體層、第二氮化物半導體層、源極和汲極、閘極結構、第一p型摻雜氮化物半導體層導電層、第二p型摻雜氮化物半導體層、汲極場板以及源極場板。第二氮化物半導體層設置於第一氮化物半導體層上，且具有的帶隙大於第一氮化物半導體層的帶隙。源極和汲極設置於第二氮化物半導體層上。閘極結構設置於第二氮化物半導體層上且位於源極和汲極之間。第一p型摻雜氮化物半導體層設置於第二氮化物半導體層上，並位於閘極結構和汲極之間。汲極係位在第一p型摻雜氮化物半導體層的整體之上，使得第一p型摻雜氮化物半導體層和汲極彼此電性耦合。第二p型摻雜氮化物半導體層設置於第二氮化物半導體層上並位於閘極結構下，且其厚度與第一p型摻雜氮化物半導體層的厚度大致相同。汲極場板設置於至少一部分的汲極上，並透過自汲極場板延伸至汲極的通孔，電性耦合至汲極以及電性耦合至第一p型摻雜氮化物半導體層。源極場板透過從源極場板延伸到源極的通孔電性連接到源極，其中源極場板在半導體裝置中橫向延伸，且在閘極結構上方橫向延伸，並延伸進入閘極結構和汲極之間的區域，其中汲極場板以及源極場板用以共同抑制電場分佈並減小電場的峰值。
透過應用上述配置，可透過第一p型摻雜氮化物半導體層，而有利地改善由熱載流子效應對於半導體裝置所引起的可靠性問題。對此，由於汲極邊緣的電場強度隨著汲極電壓的增加而增加，因此於此區域內的高電場會藉由轟擊電離(impact ionization)而產生電子-空穴對(electron-hole pairs)，此將會為熱載流子形式的電子提供足夠的能量，使其意外地穿透半導體裝置中的某些層體，並將導致半導體裝置的永久性衰退。簡言之，在第一p型摻雜氮化物半導體層和第二半導體層之間可以形成p-n接面的情況下，第一p型摻雜氮化物半導體層能夠向第一半導體層供應少數電荷載流子，從而抑制住汲極邊緣的電場。因此，由於降低了汲極邊緣的電場，熱載流子形式的電子也減少了，使得半導體裝置的可靠性問題能獲得改善。
於全部的附圖和詳細說明中，將使用相同的參考符號來表示相同或相似的部件。藉由以下結合附圖的詳細描述，將可容易理解本揭露內容的實施方式。
於空間描述中，像是「上」、「下」、「上方」、「左側」、「右側」、「下方」、「頂部」、「底部」、「縱向」、「橫向」、「一側」、「較高」、「較低」、「較上」、「之上」、「之下」等的用語，是針對某個元件或是由元件所構成的群組的某個平面定義的，對於元件的定向可如其對應圖所示。應當理解，這裡使用的空間描述僅用於說明目的，並且在此所描述的結構於實務上的具體實現可以是以任何方向或方式佈置在空間中，對此的前提為，本揭露內容的實施方式的優點不因如此佈置而偏離。
於下面的描述中，半導體裝置和其製造方法等被列為優選實例。本領域技術人員將能理解到，可以在不脫離本發明的範圍和精神的情況下進行修改，包括添加和/或替換。特定細節可以省略，目的為避免使本發明模糊不清；然而，本揭露內容是為了使本領域技術人員能夠在不進行過度實驗的情況下，實現本揭露內容中的教示。
圖1A和圖1B為根據本發明的一些實施方式繪示半導體裝置100A的橫截面圖和俯視圖。半導體裝置100A包括基板110、緩衝層120、半導體層130、半導體層132、閘極結構140、源極146、汲極148和p型摻雜III-V族化合物/氮化物半導體層150。為了簡單起見，圖1B的繪示內容省略繪示了圖1A中的一些元件。
基板110的示例性材料例如可包括但不限於矽(Si)、矽鍺(SiGe)、碳化矽(SiC)、砷化鎵(GaAs)、p型摻雜矽(p-doped Si)、n型摻雜矽(n-doped Si)、藍寶石(sapphire)、絕緣體層上覆半導體層，例如絕緣層上覆矽(silicon on insulator；SOI)，或其他適當的半導體材料，其包括第三族元素、第四族元素、第五族元素或其組合。在一些其它的實施方式中，基板110也可包括一個或多個其它特徵，例如摻雜區域、埋層、磊晶(epitaxy)層或其組合。
緩衝層120設置於基板110上。緩衝層120的示例性材料例如可包括但不限於氮化物或III-V族化合物，像是氮化鎵(GaN)、砷化鎵(GaAs)、氮化銦(InN)、氮化鋁(AlN)、氮化銦鎵(InGaN)、氮化鋁鎵(AlGaN)、氮化鋁銦鎵(AlInGaN)或其組合。緩衝層120可用於減少基板110和將在緩衝層120上形成的層體(例如在其上磊晶形成的層體)之間的晶格不匹配和熱不匹配，從而修補因不匹配所引起的缺陷。也就是說，透過緩衝層120，可降低錯位和缺陷的發生。緩衝層可以是具有相同或不同成分的單層體或多層體，並且也可以是在不同條件下使用相同材料沉積而成。
半導體層130設置於緩衝層120上。半導體層130的示例性材料例如可包括但不限於氮化物或III-V族化合物，例如氮化鎵(GaN)、氮化鋁(AlN)、氮化銦(InN)、氮化銦鋁鎵(Inx Aly Ga(1 – x – y) N，其中x+y≤1)，氮化鋁鎵(Aly Ga(1 – y) N，其中y≤1)。半導體層132設置於半導體層130上。半導體層132的示例性材料可以包括但不限於氮化物或III-V族化合物，例如氮化鎵(GaN)、氮化鋁(AlN)、氮化銦(InN)、氮化銦鋁鎵(Inx Aly Ga(1 – x – y) N，其中x+y≤1)，氮化鋁鎵(Aly Ga(1 – y) N，其中y≤1)。
可選擇性地挑選半導體層130和132的示例性材料，以使得半導體層132的帶隙(bandgap)，或稱禁帶寬度(forbidden band width)，大於半導體層130的帶隙，這將導致其電子親和力彼此不同。例如，當半導體層130是未摻雜GaN層且其具有約3.4ev的帶隙時，半導體層132可以是AlGaN層且其具有約4.0ev的帶隙。因此，半導體層130和132分別可用作通道層和阻障層。在通道層和阻障層之間的鍵合界面處會產生三角勢阱，使得電子積聚在三角勢阱中，從而在同一界面處產生二維電子氣(two-dimensional electron gas；2DEG)區域134。因此，半導體裝置100A可以用作高電子遷移率電晶體(high electron mobility transistor；HEMT)。
閘極結構140設置在半導體層132上。在本實施方式中，閘極結構140包括與半導體層132形成界面的p型摻雜III-V族化合物/氮化物半導體層142，並也包括堆疊在p型摻雜III-V族化合物/氮化物半導體層142上的導電閘極144。在其它實施例中，閘極結構140還可包括設置於p型摻雜III-V族化合物/氮化物半導體層142與導電閘極144之間的介電結構(圖未示出)，且其中介電結構可由一層或多層介電材料形成。
在本揭露內容中，半導體裝置100A是一種增強模式(enhancement mode)裝置，當導電閘極144大致處於零偏置時，此增強模式裝置會處於常關閉(normally-off)狀態。具體而言，呈長條形或帶狀的p型摻雜III-V族化合物/氮化物半導體層142與半導體層132會形成p-n接面以耗盡2DEG區域134，使得2DEG區域134中的對應於閘極結構140下方區所具有的特性會不同於2DEG區域134的其餘部分(例如不同的電子濃度)，而因此被阻擋。
透過這種機制，半導體裝置100A可以具有常閉特性。換言之，當沒有電壓施加到導電閘極144，或是施加到導電閘極144的電壓小於閾值電壓(即，在閘極結構140下方形成反轉層所需的最小電壓)時，2DEG區域134中的位於閘極結構140下方區仍維持著被阻擋，因此，將不會有電流流過此區。此外，透過提供p型摻雜III-V族化合物/氮化物半導體層142，可減小閘極漏電流，並且在關閉狀態期間能實現增加閾值電壓的效果。
p型摻雜III-V族化合物/氮化物層142的示例性材料例如可包括但不限於，p型摻雜III-V族氮化物半導體材料，像是p型氮化鎵(GaN)、p型氮化鋁鎵(AlGaN)、p型氮化銦(InN)、p型氮化鋁銦(AlInN)、p型氮化銦鎵(InGaN)、p型氮化鋁銦鎵(AlInGaN)或其組合。在一些實施方式中，可透過使用p型雜質，像是鈹(Be)、鎂(Mg)、鋅(Zn)、鎘(Cd)來實現p型摻雜材料。在一個實施方式中，半導體層130包括未摻雜GaN，半導體層132包括AlGaN，而p型摻雜III-V族化合物/氮化物層142是p型GaN層，此p型GaN層可向上彎曲下方層的能帶結構，並耗盡2DEG區域134的相應區域，以使半導體裝置100A進入關閉狀態的條件。導電閘極144的示例性材料可以是金屬或金屬化合物，包括但不限於鎢(W)、金(Au)、鈀(Pd)、鈦(Ti)、鉭(Ta)、鈷(Co)、鎳(Ni)、鉑(Pt)、鉬(Mo)、氮化鈦(TiN)、氮化鉭(TaN)、其他金屬化合物、氮化物、氧化物、矽化物、摻雜半導體、金屬合金或其組合。可選的介電結構例如可包括但不限於一層或多層的氧化物層、氧化矽(SiOx )層、氮化矽(SiNx )層、高介電常數(high-k)材料，像是二氧化鉿(HfO2 )、氧化鋁(Al2 O3 )、二氧化鈦(TiO2 )、鋯氧化鉿(HfZrO)、氧化鉭(Ta2 O3 )、矽酸鉿(HfSiO4 )、二氧化鋯(ZrO2 )、矽酸鋯(ZrSiO2 )等或其組合。
源極146和汲極148設置於半導體層132上，並且位於閘極結構140的相對兩側(即閘極結構140位於源極146和汲極148之間)。圖第1A的示例性繪圖中，源極146和汲極148對於閘極結構140是不對稱的，且源極146比汲極148更接近閘極結構140。然而，本揭露內容不限於此，即源極146和汲極148的配置關係屬可調整的。源極146和汲極148的示例性材料例如可包括但不限於金屬、合金、摻雜半導體材料(例如摻雜晶體矽)、其他導體材料或其組合。
儘管於圖1A所示的導電閘極144是單層結構，但是，應可理解，閘極144也可以是多層結構。在一些實施例中，於導電閘極144的多層結構中，每一層各自可具有與其他層相同或相似的材料。在一些實施例中，於導電閘極144的多層結構中，每一層各自可具有與其他層不同的材料。
儘管於圖1A所示的源極146是單層結構，但是，應可理解，源極146也可以是多層結構。在一些實施例中，於源極146的多層結構中，每一層各自可具有與其他層相同或相似的材料。在一些實施例中，於源極146的多層結構中，每一層各自可具有與其他層不同的材料。
儘管於圖1A所示的汲極148是單層結構，但是，應可理解，汲極148也可以是多層結構。在一些實施例中，於汲極148的多層結構中，每一層各自可具有與其他層相同或相似的材料。在一些實施例中，於汲極148的多層結構中，每一層各自可具有與其他層不同的材料。
p型摻雜III-V族化合物/氮化物半導體層150設置在半導體層132上，並也位於閘極結構140和汲極148之間，其中汲極148比閘極結構140更接近p型摻雜III-V族化合物/氮化物半導體層150。
在圖1A和圖1B的示例性繪圖中，p型摻雜III-V族化合物/氮化物半導體層150與汲極148接觸，並因此與汲極148電性耦合，且p型摻雜III-V族化合物/氮化物半導體層150的至少一個表面可與汲極148形成至少一個界面。具體而言，p型摻雜III-V化合物族/氮化物半導體層150具有側表面SS1且其背對閘極結構140，並也具有頂表面ST且其背對半導體層132。側表面SS1和頂表面ST分別與汲極148形成界面，並且這些界面沿不同方向延伸(例如沿縱向和橫向方向)。此外，p型摻雜III-V族化合物/氮化物半導體層150具有側表面SS2且其面對閘極結構140，並且比汲極148更接近閘極結構140，使得汲極148和p型摻雜III-V族化合物/氮化物半導體層150可共同在半導體層132上形成台階狀輪廓。
p型摻雜III-V族化合物/氮化物半導體層150改善了半導體裝置100A中由熱載流子效應引起的可靠性問題。通常，由於汲極邊緣的電位會劇烈變化，故汲極邊緣的電場強度會隨著汲極電壓的增加而增加。因此，在半導體裝置中，此區域內的高電場會藉由轟擊電離(impact ionization)而產生電子-空穴對(electron-hole pairs)。由於這種機制，所產生的電子會有足夠的能量，並可意外性地穿透半導體裝置中的某些區域的層體，從而導致半導體裝置的永久性衰退。換言之，如果半導體裝置被允許在這些安全工作條件之外的環境運作，則將可能導致嚴重的可靠性降低問題。
為了解決這些缺陷，與汲極148接觸的p型摻雜III-V族化合物/氮化物半導體層150與半導體層132可形成p-n接面，使得p型摻雜III-V極化合物/氮化物半導體層150能夠提供少數電荷載流子(例如，空穴)進入半導體層130，從而抑制汲極邊緣處(例如汲極148的邊緣處)的電場。如此一來，由於減小了汲極邊緣的電場，故可減少熱載流子形式的電子，從而提高半導體裝置100A的可靠性。舉例而言，透過這樣的改進，半導體裝置100A將允許能有更高的臨界電流Id(即汲極電流)於其中流通，並也允許當導通電阻(Ron)開始降低時，能夠有更高的漏-源電壓Vds(drain-to-source voltage)。由於受到這樣的貢獻，在半導體裝置100A的電壓應用範圍可比先前裝置更高。因此，具有這種p型摻雜III-V族化合物/氮化物半導體層的半導體裝置100A也被稱為在高壓或超高壓下執行的降低表面場(reduced surface field；RESURF)裝置。除上述機制外，由於在汲極邊緣處的電場被抑制，故電場強度能有效地釋放，這可以增強半導體裝置100A的擊穿電壓(breakdown voltage)。在一些實施方式中，半導體裝置100A被允許在約20V到約1200V的範圍內的高壓條件下運作。在各種實施方式中，半導體裝置100A的可靠性可允許半導體裝置100A在至少約20V的擊穿電壓下運作。
此外，由於考慮了從2DEG區域134到汲極148的阻抗，故p型摻雜III-V族化合物/氮化物半導體層150是設置於閘極結構140和汲極148之間的位置。
參照圖1B，p型摻雜III-V族化合物/氮化物半導體層150具有多個p型摻雜III-V族化合物/氮化物半導體島152。在一些實施例中，每個p型摻雜III-V化合物族/氮化物半導體島152都是矩形的，且其長度介於大約0.1微米(μm)至大約3微米之間，而寬度介於大約0.1微米至大約3微米之間。在此，矩形的p型摻雜III-V族化合物/氮化物半導體島152是指，沿著垂直於第二半導體層132的方向上觀看時而定義出的。然而，本揭露內容不限於此，在其他實施方式中，每個p型摻雜III-V族化合物/氮化物半導體島152可以是其他樣式的多邊形。汲極148的寬度可大於汲極148和任何一個p型摻雜III-V族化合物/氮化物半導體島152之間的重疊寬度。
p型摻雜III-V族化合物/氮化物半導體島152可至少透過汲極148而與彼此分離，並且能夠透過相同的間距SP沿著一方向(例如圖1B的縱向方向)排列。在一些實施方式中，p型摻雜III-V族化合物/氮化物半導體島152的間距SP介於在大約0.1微米到大約10微米的範圍內。此外，汲極148可填充於p型摻雜III-V族化合物/氮化物半導體島152之間的間隔中，使得每個p型摻雜III-V族化合物/氮化物半導體島152具有至少部分地被汲極148覆蓋的兩個相對的側表面SS3和SS4。
另一方面，如圖1C所示，其繪示了沿圖1B中的線段1C-1C的橫截面圖，由於p型摻雜III-V族化合物/氮化物半導體島152形成一些其從半導體層132的頂面突出的凸塊154，故覆蓋p型摻雜III-V族化合物/氮化物半導體島152和半導體層132的汲極148可以與島152的輪廓共形。具體而言，汲極148具有頂表面ST1且其位於凸塊154之間的間隔上方，並也具有頂表面ST2且其位於凸塊154上方，並且汲極148的頂表面ST1所處位置低於汲極148的頂表面ST2的所處位置。此共形輪廓可用作為，所形成的汲極148是覆蓋著由相同間距SP排列而成的凸塊狀p型摻雜III-V族化合物/氮化物半導體島152的證據。
p型摻雜III-V族化合物/氮化物半導體層150的示例性材料例如可包括但不限於p型摻雜氮化物半導體材料，例如p型氮化鎵(GaN)、p型氮化鋁鎵(AlGaN)、p型氮化銦(InN)、p型氮化鋁銦(AlInN)、p型氮化銦鎵(InGaN)、p型氮化鋁銦鎵(AlInGaN)或其組合。在一些實施方式中，可透過使用p型雜質，像是鈹(Be)、鎂(Mg)、鋅(Zn)、鎘(Cd)，以實現p型摻雜材料。在一個實施方式中，p型摻雜III-V族化合物/氮化物半導體層142和150具有相同厚度的p型摻雜III-V族/氮化物半導體材料，因此p型摻雜III-V化合物族/氮化物半導體層142和150可以選擇性地在相同的製程中形成，此有利於簡化半導體裝置100A的製造工藝。在一個實施例中，半導體層130包括未摻雜GaN，半導體層132包括AlGaN，p型摻雜III-V族化合物層142和150都包括p型GaN。由於p型摻雜III-V族化合物/氮化物半導體層/島150/152的尺寸與降低汲極邊緣處電場的程度有相關，故若是落在設計範圍(即如前所述的尺寸範圍)外的尺寸將可能會導致影響程度變弱。此外，p型摻雜III-V族化合物/氮化物半導體層150的摻雜濃度可以是在1×1017 cm-3 到1×1020 cm-3 的範圍內。同樣地，超出此設計範圍的摻雜濃度可能會導致降低電場的效果變弱。
請回到圖1A和圖1B，半導體裝置100A還包括設置於半導體層132上並且覆蓋閘極結構140的一層或多層的介電層160。此外，介電層160也至少部分地覆蓋p型摻雜III-V族化合物/氮化物半導體層150。舉例而言，p型摻雜III-V族化合物/氮化物半導體層150的側表面SS2被介電層160覆蓋，且其頂表面ST及相對的兩個側表面SS3和SS4也至少部分地被介電層160覆蓋，並在其之間形成界面。亦即，p型摻雜III-V族化合物/氮化物半導體層150的所有側表面SS1-SS4都會被介電層160和汲極148共同地覆蓋，使得p型摻雜III-V族化合物/氮化物半導體層150被半導體層132、介電層160和汲極148的組合完全包覆。在一些實施方式中，介電層160可用作鈍化層以保護下方的元件或層體。在各種實施方式中，介電層160具有的最上層表面為平坦的，其能夠用作平坦基底，以承載於介電層160形成之後所形成的層體。介電層160的示例性材料可例如包括但不限於氮化矽(SiNx )、氧化矽(SiOx )、氮氧化矽(SiON)、碳化矽(SiC)、矽硼氮(SiBN)、碳氮硼化矽(SiCBN)、氧化物、氮化物或其組合。在一些實施方式中，介電層160是多層結構，例如氧化鋁/氮化矽(Al2 O3 /SiN)、氧化鋁/氧化矽(Al2 O3 /SiO2 )、氮化鋁/氮化矽(AlN/SiN)、氮化鋁/氧化矽(AlN/SiO2 )或其組合的複合介電層體。
可選地，半導體設備100A還包括設置在源極146上方的源極場板162、位於源極場板162和源極146之間的第一通孔(via)164、設置在汲極148上方的汲極場板166，以及，位於汲極場板166和汲極148之間的第二通孔168，其中，相對於半導體層132，源極場板162和汲極場板166的高度會大於閘極結構140的高度。
源極場板162可從源極146上方的位置延伸到閘極結構140上方的位置。在一些實施方式中，源極場板162具有的延伸長度會大於從源極146到閘極結構140的距離。亦即，閘極結構140於半導體層132上的垂直投影會落於源極場板162於半導體層132上的垂直投影內。第一通孔164連接源極146和源極場板162，使得源極146和源極場板162彼此電性耦合。
汲極場板166從汲極148上方的位置朝著閘極結構140上方的位置延伸。在一些實施方式中，汲極場板166的延伸長度小於從汲極148到閘極結構140的距離。亦即，閘極結構140於半導體層132上的垂直投影超出了汲極場板166於半導體層132上的垂直投影。在一些實施方式中，汲極場板166的延伸長度大於p型摻雜III-V族化合物/氮化物半導體層150的寬度或長度，使得汲極場板166於半導體層132上的垂直投影至少部分地與p型摻雜III-V族化合物/氮化物半導體層150於半導體層132上的垂直投影重疊。在圖1A的示例性繪示中，p型摻雜III-V族化合物/氮化物半導體層150的垂直投影會落在汲極場板166於半導體層132的垂直投影內。第二通孔168連接汲極148和汲極場板166，使得汲極148和汲極場板166彼此電性耦合。
源極場板162和汲極場板166可以改變源極區域和汲極區域的電場分佈，並進而影響半導體裝置100A的擊穿電壓。換句話說，源極場板162和汲極場板166能夠預期地抑制目的地區域的電場分佈，並降低其峰值。源極場板162和汲極場板166的示例性材料例如可包括但不限於金屬、合金、摻雜半導體材料(例如摻雜晶體矽)、其他合適的導體材料或其組合。
請參照圖1D，其根據本公開的一些其他實施例出示了半導體設備100A’的橫截面圖。半導體裝置100A’的配置類似半導體裝置100A於圖1A所繪和其相關描述，其差異點為，導電閘極144還包括層體200及210，並且層體210形成在汲極148和p型摻雜III-V族化合物/氮化物半導體層150之間。
層體200可以包括氮化鈦(TiN)或氮化鉭(TaN)或其他適當的材料，以促進導電閘極144的形成。層體200可以包括能夠與p型摻雜III-V族化合物/氮化物半導體層142形成肖特基接觸(Schottky contact)的材料。層體200可以包括具有相對良好的粘附力或結合力的材料。
層體210可以包括與層體200相同或相似的材料。層體210可以包括能夠與p型摻雜III-V族化合物/氮化物半導體層150形成肖特基接觸的材料。層體210可以包括具有相對良好的粘附力或結合力的材料。層體210可以包括用於耗盡p型摻雜III-V族化合物/氮化物半導體層150中一些空穴的材料，以便用作空穴耗盡層。儘管如圖1D所示的，層體210僅覆蓋一部分的p型摻雜III-V族化合物/氮化物半導體層150，然而，可以預期地，於一些其它實施例中，層體210的面積或尺寸可以改變，以使其覆蓋p型摻雜III-V族化合物/氮化物半導體層150的整個頂表面ST。儘管如圖1D所示的，層體210形成於p型摻雜III-V族化合物/氮化物半導體層150和汲極148之間，然而，於一些其它實施例中，可以改變或減小層體210的面積或尺寸，以使其僅覆蓋p型摻雜III-V族化合物/氮化物半導體層150。
如上所述，為了避免半導體層132中的2DEG區域134被完全耗盡，如圖1B所示的俯視圖視角，可將p型摻雜III-V族化合物/氮化物半導體層150分離成島，以便2DEG區域134可以在兩個島之間的路徑中流動。在p型摻雜III-V族化合物/氮化物半導體島152上形成的層體210可與p型摻雜III-V族化合物/氮化物半導體島152形成肖特基接觸，以耗盡p型摻雜III-V族化合物/氮化物半導體島152中的一些空穴，並從而進一步地避免2DEG區域(於毗鄰汲極148處)於半導體層132中被耗盡。
請參照圖2，其根據本揭露內容的一些實施方式繪示半導體裝置100B的俯視圖，本實施方式和前述實施方式之間的至少一個差異點是，沿著垂直於半導體層(請見圖1A或圖1C中的半導體層132)的方向上看向每個p型摻雜III-V族化合物/氮化物半導體島152，其呈現具有近似圓形的配置。藉由這種配置，汲極148和p型摻雜III-V族化合物/氮化物半導體島152的界面也包括了曲線形的邊界，其可對應於p型摻雜III-V族化合物/氮化物半導體島152的圓形配置。在圖2的示例性繪示中，對於每個p型摻雜III-V族化合物/氮化物半導體島152，其大約有一半是被汲極148覆蓋，而另一半則不被汲極148覆蓋(亦即，其是被介電層覆蓋)。因此，對於單個p型摻雜III-V族化合物/氮化物半導體島152，其分別由汲極148覆蓋和未由汲極148覆蓋的兩個部分是彼此對稱的半圓形。然而，本揭露內容並不限於此，在其他實施方式中，單個p型摻雜III-V族化合物/氮化物半導體島152的被覆蓋部分和未被覆蓋部分之間的比率是可以調整的。
請參照圖3，其根據本揭露內容的一些實施方式繪示半導體裝置100C的俯視圖，本實施方式和前述實施方式之間的至少一個差異點是，沿著垂直於半導體層(請見圖1A或圖1C中的半導體層132)的方向上看向每個p型摻雜III-V族化合物/氮化物半導體島152，其呈現錐形的輪廓。在圖3的示例性繪示中，對於單個錐形的p型摻雜III-V族化合物/氮化物半導體島152，錐形輪廓的較短側被汲極148覆蓋，而其較長側則未被汲極148覆蓋(即，其是被介電層覆蓋)。同樣地，單個p型摻雜III-V族化合物/氮化物半導體島152的被覆蓋部分和未被覆蓋部分之間的比率是可調整的。
在本揭露內容中，p型摻雜III-V族化合物/氮化物半導體島152的形狀不限於上述實施方式，當視線是沿著垂直於半導體層的方向，其形狀也可以是其他二維形狀，像是多邊形、橢圓形或其組合(甚至是先前描述形狀的組合)。
請參照圖4A和圖4B，其根據本揭露內容的一些實施方式繪示半導體裝置100D的橫截面圖和俯視圖，本實施方式和前述實施方式之間的至少一個差異點是，p型摻雜III-V族化合物/氮化物半導體層150的頂表面ST未被汲極148覆蓋。具體而言，在圖4A和圖4B的示例性繪示中，p型摻雜III-V族化合物/氮化物半導體島152的側表面SS1與汲極148會形成界面，而p型摻雜III-V族化合物/氮化物半導體島152的其餘側表面SS2-SS4則是與介電層160形成界面。因此，p型摻雜III-V族化合物/氮化物半導體層150和汲極148於半導體層132上的垂直投影會具有彼此重合的邊緣，如圖4B所示。
半導體裝置100D還包括設置在p型摻雜III-V族化合物/氮化物半導體層150上的導電層170，並也包括為位於導電層170和汲極場板166之間的第三通孔172。導電層170與p型摻雜III-V族化合物/氮化物半導體層150的頂表面ST接觸，第三通孔172連接汲極場板166和導電層170，使得汲極場板166和p型摻雜III-V族化合物/氮化物半導體層150彼此電性耦合。在一些實施方式中，導電層170是金屬層，並且可與導電閘極144透過相同的製程形成，因此導電層170和導電閘極144可以具有相同的厚度和組成。
在本揭露內容中，p型摻雜III-V族化合物/氮化物半導體層150和汲極148之間的關係不以在圖式中所繪示的關係為限。在其它實施方式中，p型摻雜III-V族化合物/氮化物半導體層150的形成位置可更遠離汲極148，使得p型摻雜III-V族化合物/氮化物半導體層150能藉由介電層160而與汲極148分離，並且p型摻雜III-V族化合物/氮化物半導體島152的所有側表面SS1-SS4皆由介電層160覆蓋。p型摻雜III-V族化合物/氮化物半導體層150與汲極148之間的配置關係是可調整的，且由p型摻雜III-V族化合物/氮化物半導體層150提供的減少汲極側電場的效果仍能保持不變。因此，對於製造半導體裝置100D的製程是有彈性的。根據半導體裝置的最終應用方式，並取決於預期的汲極電場分佈形狀，p型摻雜III-V族化合物/氮化物半導體層150的形成位置是可選擇的。
請參照圖5A和圖5B，其根據本揭露內容的一些實施方式繪示半導體裝置100E的橫截面圖和俯視圖，本實施方式和前述實施方式之間的至少一個差異點是，p型摻雜III-V族化合物/氮化物半導體層150的頂表面ST完全被汲極148覆蓋。具體而言，在圖5A和圖5B的示例性繪示中，p型摻雜III-V族化合物/氮化物半導體層150嵌入到汲極148中，使得p型摻雜III-V族化合物/氮化物半導體島152的側表面SS2與汲極148的側表面為共面關係，其中汲極148的側表面位於半導體層132上方，並面對閘極結構140。因此，p型摻雜III-V族化合物/氮化物半導體層150於半導體層132的垂直投影會落在汲極148於半導體層132的垂直投影內，且其邊緣與汲極148的垂直投影的邊緣重合。在如此的結構配置中，p型摻雜III-V族化合物/氮化物半導體層150仍然能夠降低汲極側的電場，這有利於使半導體裝置100E的製程為有彈性的。
在本揭露內容中，還提供了一種製造方法，可製造半導體裝置，且半導體裝置具有能夠降低汲極邊緣電場的p型摻雜III-V化合物/氮化物半導體層。如圖6A-6C所示，其繪示用於製造半導體裝置100A的方法中的不同階段圖，其中這些階段也可以應用於前述不同實施方式的其它半導體裝置。
請參照圖6A，先準備基板110，並接著於基板110上方依序形成一層或多層的緩衝層120、半導體層130和半導體132。在一些實施方式中，緩衝層120、半導體層130和半導體132可以透過使用原子層沉積(atomic layer deposition；ALD)、物理氣相沉積(physical vapor deposition；PVD)、化學氣相沉積(chemical vapor deposition；CVD)、金屬有機化學氣相沉積(metal organic chemical vapor deposition；MOCVD)、磊晶生長(epitaxial growth)或其他合適的過程來形成。
請參照圖6B，在半導體層132上形成p型摻雜III-V族化合物/氮化物半導體覆蓋層136。在一些實施方式中，可透過使用磊晶生長過程形成p型摻雜III-V族化合物/氮化物半導體覆蓋層136。在各種實施方式中，可透過使用沉積和離子植入(ion implantation)的組合形成p型摻雜III-V族化合物/氮化物半導體覆蓋層136。例如，可先使用ALD、PVD、CVD、或是MOCVD，以形成III-V族化合物/氮化物半導體覆蓋層，接著，進行離子植入處理，使得III-V族化合物/氮化物半導體覆蓋層被摻雜雜質，進而成為p型摻雜III-V族化合物/氮化物半導體覆蓋層136。
請參照圖6C，可在p型摻雜III-V族化合物/氮化物半導體覆蓋層136上進行圖案化處理，以形成彼此分離的p型摻雜III-V族化合物/氮化物半導體層150和p型摻雜III-V族化合物/氮化物半導體層142，其中p型摻雜III-V族化合物/氮化物半導體層150還被圖案化為如前所述的多個p型摻雜III-V族化合物/氮化物半導體島。
經由圖案化處理，可定義出p型摻雜III-V族化合物/氮化物半導體島的形狀和位置(即其在第二半導體層132上的位置)。例如，在圖案化過程中使用的遮罩層可具有開口，且其用於定義p型摻雜III-V族化合物/氮化物半導體島的形狀。在一些實施方式中，圖案化過程可以是透過光刻、曝光和顯影、蝕刻、其他合適的過程或其組合來進行。
於圖6C的階段之後，可在半導體層132上形成金屬閘極、源極、汲極、通孔和場板。在一些實施例中，可以使用沉積工藝形成金屬閘極、源極、汲極、通孔和場板。所形成的結構即如圖1A-1C所示。
在一些實施方式中，於透過沉積製程形成汲極的過程中，汲極和p型摻雜III-V族化合物/氮化物半導體層之間的界面面積會隨著沉積製程的進行而增加(即逐漸增加)。此外，在用於形成這些結構的製程中，可在半導體層132上形成至少一層的介電層160。並且，於不同階段中，所形成的介電材料可以彼此合併，從而在半導體層132上形成介電層結構。
本發明的以上描述是為了達到說明和描述目的而提供。本發明並非意圖全面性地或是將本發明限制成上所公開的精確形式。意圖詳盡無遺或僅限於所公開的精確形式。對於發明所屬技術領域通常知識者來說，顯著地，可存在許多修改和變化。
以上實施方式是經挑選並配上相應描述，以為了盡可能地解釋本發明的原理及其實際應用，從而使本發明領域所屬技術領域通常知識者能夠理解到，本發明的各種實施例以及適合於預期特定用途的各式修改。
如本文所用且未另行定義的術語，像是「實質上地」、「實質的」、「近似地」和「約」，其為用於描述和解釋小的變化。當與事件或狀況一起使用時，術語可以包括事件或狀況有精確發生的示例，以及事件或狀況近似發生的示例。例如，當與數值一起使用時，術語可以包含小於或等於所述數值的±10%的變化範圍，例如小於或等於±5%、小於或等於±4%、小於或等於±3%、小於或等於±2%、小於或等於±1%、小於或等於±0.5%，小於或等於±0.1%，或小於或等於±0.05%。對於術語「實質共面」，其可指沿同一平面躺在微米範圍內的兩個表面，例如在40微米(μm)內、在30μm內、在20μm內、在10μm內，或是沿同一平面躺在1μm內。
如本文所使用的，除非上下文另有明確規定，否則單數術語「單個」、「一個」和「所述單個」可包括複數參考詞。在一些實施方式的描述中，所提供的在另一元件「上方」或「上面」的元件可以包括的狀況有，前一元件直接在後一元件上(例如，與後一元件有物理接觸)的狀況，以及一個或多個仲介元件位於前一元件和後一元件之間的狀況。
雖然已經參考本揭露內容的具體實施方式來描述和說明本揭露內容，但是這些描述和說明並不受到限制。本發明所屬技術領域通常知識者應當理解，在不脫離所附權利要求所定義的本揭露內容的真實精神和範圍的情況下，可以進行各種修改和替換為等效物。附圖並非一定是按比例繪製而成的。由於製造工藝和公差的因素，本揭露內容中所呈現的工藝與實際裝置之間可能存在區別。本揭露內容的其他實施方式可能沒有具體說明。說明書和附圖應當視為是說明性的，而不是限制性的。可作出修改以使特定情況、材料、物質組成、方法或過程能夠適應本揭露內容的目的、精神和範圍。所有這些修改都會落在本文所附權利要求的範圍內。雖然本文所揭露的方法是透過參照特定循序執行特定操作來描述的，但是應當理解，可以進行組合、子劃分或重新排序這些操作，以形成等效的方法，並且此並不會脫離本公開的教示。因此，除非在此有特別指出，否則，此些操作的順序和分組是不受限制的。
100A, 100B, 100C, 100D, 100E:半導體裝置 110:基板 120:緩衝層 130:半導體層 132:半導體層 134:二維電子氣區域 136:p型摻雜III-V族化合物/氮化物半導體覆蓋層 140:閘極結構 142:p型摻雜III-V族化合物/氮化物半導體層 144:導電閘極 146:源極 148:汲極 150:p型摻雜III-V族化合物/氮化物半導體層 152: p型摻雜III-V族化合物/氮化物半導體島 154:凸塊 160:介電層 162:源極場板 164:第一通孔 166:汲極場板 168:第二通孔 170:導電層 172:第三通孔 200, 210:層體 1C-1C:線段 SP:間距 SS1, SS2, SS3, SS4:側表面 ST, ST1, ST2:頂表面
當結合附圖閱讀時，從以下具體實施方式能容易地理解本揭露內容的各方面。應注意的是，各個特徵可以不按比例繪製。實際上，為了便於論述，可任意增大或減小各種特徵的尺寸。以下所參照的附圖為更詳細地描述本發明的實施方式，其中： 圖1A和圖1B為根據本揭露內容的一些實施方式繪示半導體裝置的橫截面圖和俯視圖； 圖1C繪示沿著圖1B中的線段1C-1C的橫截面圖； 圖1D為根據本揭露內容的一些其他實施方式繪示半導體裝置的橫截面圖； 圖2是根據本揭露內容的一些實施方式繪示半導體裝置的俯視圖； 圖3是根據本揭露內容的一些實施方式繪示半導體裝置的俯視圖； 圖4A和圖4B是根據本揭露內容的一些實施方式繪示半導體裝置的橫截面圖和俯視圖； 圖5A和圖5B是根據本揭露內容的一些實施方式繪示半導體裝置的橫截面圖和俯視圖；以及 圖6A-6C是根據本揭露內容的一些實施方式繪示於製造半導體裝置的方法中的不同階段圖。
100A:半導體裝置
110:基板
120:緩衝層
130:半導體層
132:半導體層
134:二維電子氣區域
140:閘極結構
142:p型摻雜III-V族化合物/氮化物半導體層
144:導電閘極
146:源極
148:汲極
150:p型摻雜III-V族化合物/氮化物半導體層
152:p型摻雜III-V族化合物/氮化物半導體島
160:介電層
162:源極場板
164:第一通孔
166:汲極場板
168:第二通孔
SS1,SS2:側表面
ST:頂表面

Claims (25)

  1. 一種半導體裝置，包括： 第一氮化物半導體層； 第二氮化物半導體層，設置於所述第一氮化物半導體層上，且具有的帶隙大於所述第一氮化物半導體層的帶隙； 源極和汲極，設置於所述第二氮化物半導體層上； 閘極結構，設置於所述第二氮化物半導體層上且位於所述源極和所述汲極之間； 第一p型摻雜氮化物半導體層，設置於所述第二氮化物半導體層上，並位於所述閘極結構和所述汲極之間，所述第一p型摻雜氮化物半導體層的整體係設置在所述汲極之外，所述第一p型摻雜氮化物半導體層具有背對所述閘極結構的第一側表面以及背對所述第二氮化物半導體層的頂表面，且所述頂表面接觸所述汲極面向所述閘極結構之邊緣，使得所述第一p型摻雜氮化物半導體層和所述汲極彼此電性耦合； 導電層，形成在所述第一p型摻雜氮化物半導體層的所述頂表面上； 第二p型摻雜氮化物半導體層，設置於所述第二氮化物半導體層上並位於所述閘極結構下，且其厚度與所述第一p型摻雜氮化物半導體層的厚度大致相同； 汲極場板，設置於至少一部分的所述汲極上，並透過自所述汲極場板延伸至所述第一p型摻雜氮化物半導體層的通孔，電性耦合至所述汲極以及電性耦合至所述導電層，其中所述導電層係形成在所述第一p型摻雜氮化物半導體層的所述頂表面上；以及 源極場板，透過從所述源極場板延伸到所述源極的通孔電性連接到所述源極，其中所述源極場板在所述半導體裝置中橫向延伸，且在所述閘極結構上方橫向延伸，並延伸進入所述閘極結構和所述汲極之間的區域，其中所述汲極場板以及所述源極場板用以共同抑制電場分佈並減小電場的峰值。
  2. 如請求項1所述的半導體器件，其中所述汲極和所述第一p型摻雜氮化物半導體層共同形成台階狀輪廓。
  3. 如請求項1所述的半導體器件，其中所述第一p型摻雜氮化物半導體層的所述第一側表面與位於所述第二氮化物半導體層上的所述汲極的側表面是共面的。
  4. 如請求項1所述的半導體器件，更包括： 介電層，設置於所述第二氮化物半導體層上，其中所述第一p型摻雜氮化物半導體層的所有側表面是由所述介電層和所述汲極的組合覆蓋。
  5. 如請求項1所述的半導體器件，其中所述第一p型摻雜氮化物半導體層包括多個彼此分離的p型摻雜氮化物半導體化合物島。
  6. 如請求項5所述的半導體器件，其中於垂直所述第二氮化物半導體層的方向上看向每個所述p型摻雜氮化物半導體島的形狀為圓形、錐形、多邊形、橢圓形或其組合。
  7. 如請求項5所述的半導體器件，其中每個所述p型摻雜氮化物半導體島是矩形的，且其長度介於0.1微米至3微米之間，其寬度介於0.1微米至3微米之間。
  8. 如請求項1所述的半導體器件，其中所述第一氮化物半導體層包括未摻雜的氮化鎵(GaN)，所述第二氮化物半導體層包括氮化鋁鎵(AlGaN)，所述第一和第二p型摻雜氮化物半導體層各自包括p型氮化鎵(p-GaN)。
  9. 如請求項1所述的半導體器件，其中所述汲極場板於所述第二氮化物半導體層上的垂直投影至少部分地與所述第一p型摻雜氮化物半導體層於所述第二氮化物半導體層上的垂直投影重疊。
  10. 如請求項1所述的半導體器件，更包括基板，其選自矽(Si)、矽鍺(SiGe)、碳化矽(SiC)、砷化鎵(GaAs)、p摻雜矽(p-doped Si)、n摻雜矽(n-doped Si)、藍寶石(sapphire)或絕緣體層上覆半導體層。
  11. 如請求項10所述的半導體器件，更包括緩衝層，其位於所述基板上。
  12. 如請求項11所述的半導體器件，其中所述緩衝層包括一層或多層的氮化鎵(GaN)、砷化鎵(GaAs)、氮化銦(InN)、氮化鋁(AlN)、氮化銦鎵(InGaN)、氮化鋁鎵(AlGaN)、氮化鋁銦鎵(AlInGaN)或其組合。
  13. 如請求項1所述的半導體器件，其中所述汲極和所述第一p型摻雜氮化物半導體層之間的介面是曲線形的。
  14. 如請求項1所述的半導體器件，其中所述半導體器件具有至少20伏的擊穿電壓。
  15. 一種製造如請求項1所述的半導體器件的方法，包括： 形成第一氮化物半導體層在基板上； 形成第二氮化物半導體層在所述第一氮化物半導體層上，其中所述第二氮化物半導體層的帶隙大於所述第一氮化物半導體層的帶隙； 形成第一p型摻雜氮化物半導體層在所述第二氮化物半導體層上； 形成p型摻雜氮化物半導體覆蓋層在所述第二氮化物半導體層上； 圖案化所述p型摻雜氮化物半導體覆蓋層以形成彼此分離的第一p型摻雜氮化物半導體層和第二p型摻雜氮化物半導體層； 形成源極結構在所述第二氮化物半導體層上； 形成汲極結構，其中所述汲極結構直接與所述第一p型摻雜氮化物半導體層相鄰，且所述第一p型摻雜氮化物半導體層的整體位於所述汲極結構之外； 形成導電層在所述第一p型摻雜氮化物半導體層的所述頂表面上； 形成閘極結構在所述第二p型摻雜氮化物半導體層上； 形成汲極場板在所述汲極結構上，並將其電性連接至所述汲極結構；以及 形成源極場板在所述源極結構上，其中所述源極場板在所述半導體裝置中橫向延伸，且在所述閘極結構上方橫向延伸，並延伸進入所述閘極結構和所述汲極之間的區域，使得所述汲極場板以及所述源極場板共同抑制電場分佈並減小電場的峰值。
  16. 如請求項15所述的方法，更包括： 圖案化所述第一p型摻雜氮化物半導體層為多個p型摻雜氮化物半導體島。
  17. 如請求項15所述的方法，其中所述汲極結構是由沉積製程形成，且所述汲極結構與所述第一p型摻雜氮化物半導體層之間的介面面積隨著沉積製程的進行而增加。
  18. 如請求項15所述的方法，其中所述p型摻雜氮化物半導體覆蓋層為以一道或多道的原子層沉積(atomic layer deposition；ALD)、物理氣相沉積(physical vapor deposition；PVD)、化學氣相沉積(chemical vapor deposition；CVD)、或金屬有機化學氣相沉積(metal organic chemical vapor deposition；MOCVD)製程所形成，且隨後再進行離子注入(ion implantation)製程。
  19. 如請求項15所述的方法，更包括沉積介電層在所述源極結構、所述汲極結構和所述閘極結構上。
  20. 一種半導體裝置，包括： 第一氮化物半導體層； 第二氮化物半導體層，設置於所述第一氮化物半導體層上，且具有的帶隙大於所述第一氮化物半導體層的帶隙； 源極和汲極，設置於所述第二氮化物半導體層上； 閘極結構，設置於所述第二氮化物半導體層上且位於所述源極和所述汲極之間； 第一p型摻雜氮化物半導體層，設置於所述第二氮化物半導體層上，並位於所述閘極結構和所述汲極之間，其中所述汲極係位在所述第一p型摻雜氮化物半導體層的整體之上，使得所述第一p型摻雜氮化物半導體層和所述汲極彼此電性耦合； 第二p型摻雜氮化物半導體層，設置於所述第二氮化物半導體層上並位於所述閘極結構下，且其厚度與所述第一p型摻雜氮化物半導體層的厚度大致相同； 汲極場板，設置於至少一部分的所述汲極上，並透過自所述汲極場板延伸至所述汲極的通孔，電性耦合至所述汲極以及電性耦合至所述第一p型摻雜氮化物半導體層；以及 源極場板，透過從所述源極場板延伸到所述源極的通孔電性連接到所述源極，其中所述源極場板在所述半導體裝置中橫向延伸，且在所述閘極結構上方橫向延伸，並延伸進入所述閘極結構和所述汲極之間的區域，其中所述汲極場板以及所述源極場板用以共同抑制電場分佈並減小電場的峰值。
  21. 如請求項20所述的半導體器件，其中所述第一p型摻雜氮化物半導體層具有第一側表面，面向所述閘極結構，並與所述汲極的側表面是共面的。
  22. 如請求項20所述的半導體器件，更包括： 介電層，設置於所述第二氮化物半導體層上，其中所述第一p型摻雜氮化物半導體層的所有側表面是由所述介電層和所述汲極的組合覆蓋。
  23. 如請求項20所述的半導體器件，其中所述第一p型摻雜氮化物半導體層包括多個彼此分離的p型摻雜氮化物半導體化合物島。
  24. 如請求項23所述的半導體器件，其中於垂直所述第二氮化物半導體層的方向上看向每個所述p型摻雜氮化物半導體島的形狀為圓形、錐形、多邊形、橢圓形或其組合。
  25. 如請求項20所述的半導體器件，其中所述第一氮化物半導體層包括未摻雜的氮化鎵(GaN)，所述第二氮化物半導體層包括氮化鋁鎵(AlGaN)，所述第一和第二p型摻雜氮化物半導體層各自包括p型氮化鎵(p-GaN)。
TW110115236A 2020-04-30 2021-04-28 半導體裝置以及製造半導體裝置的方法 TW202143305A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
WOPCT/CN2020/088486 2020-04-30
PCT/CN2020/088486 WO2021217651A1 (en) 2020-04-30 2020-04-30 Semiconductor device and method for manufacturing the same
WOPCT/CN2020/120972 2020-10-14
PCT/CN2020/120972 WO2021218044A1 (zh) 2020-04-30 2020-10-14 半导体器件以及制造半导体器件的方法

Publications (1)

Publication Number Publication Date
TW202143305A true TW202143305A (zh) 2021-11-16

Family

ID=73052111

Family Applications (3)

Application Number Title Priority Date Filing Date
TW110115236A TW202143305A (zh) 2020-04-30 2021-04-28 半導體裝置以及製造半導體裝置的方法
TW110115246A TWI798689B (zh) 2020-04-30 2021-04-28 半導體裝置
TW110115261A TWI823081B (zh) 2020-04-30 2021-04-28 半導體裝置

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW110115246A TWI798689B (zh) 2020-04-30 2021-04-28 半導體裝置
TW110115261A TWI823081B (zh) 2020-04-30 2021-04-28 半導體裝置

Country Status (4)

Country Link
US (2) US10833159B1 (zh)
CN (1) CN113875020A (zh)
TW (3) TW202143305A (zh)
WO (2) WO2021217651A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022048690A (ja) * 2020-09-15 2022-03-28 住友電気工業株式会社 半導体装置
EP4012782A1 (en) * 2020-12-08 2022-06-15 Imec VZW Method of manufacturing a iii-n enhancement mode hemt device
CN112736130A (zh) * 2020-12-31 2021-04-30 西安电子科技大学 氮化镓基高电子迁移率晶体管及其制作方法
CN112768505B (zh) * 2020-12-31 2023-02-10 西安电子科技大学 异质结功率器件及其制作方法
TWI798676B (zh) * 2021-04-08 2023-04-11 杰力科技股份有限公司 氮化鎵高電子移動率電晶體
EP4115449A4 (en) * 2021-05-25 2023-08-02 Innoscience (Suzhou) Semiconductor Co., Ltd. BIDIRECTIONAL NITRIDE-BASED SEMICONDUCTOR SWITCHING DEVICE AND METHOD OF MANUFACTURE THEREOF
KR102568798B1 (ko) * 2021-07-13 2023-08-21 삼성전자주식회사 고전자 이동도 트랜지스터
WO2023035102A1 (en) * 2021-09-07 2023-03-16 Innoscience (Suzhou) Technology Co., Ltd. Nitride-based semiconductor device and method for manufacturing thereof
US20230078017A1 (en) * 2021-09-16 2023-03-16 Wolfspeed, Inc. Semiconductor device incorporating a substrate recess
CN113903802A (zh) * 2021-09-29 2022-01-07 西安电子科技大学 基于阵列条的增强型开关晶体管及其制作方法
US20230352540A1 (en) * 2021-11-09 2023-11-02 Innoscience (Suzhou) Technology Co., Ltd. Nitride-based semiconductor device and method for manufacturing the same

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7501669B2 (en) * 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
JP2007220895A (ja) 2006-02-16 2007-08-30 Matsushita Electric Ind Co Ltd 窒化物半導体装置およびその製造方法
WO2008151138A1 (en) 2007-06-01 2008-12-11 The Regents Of The University Of California P-gan/algan/aln/gan enhancement-mode field effect transistor
US8552471B2 (en) 2009-01-16 2013-10-08 Nec Corporation Semiconductor apparatus having reverse blocking characteristics and method of manufacturing the same
TWI434414B (zh) 2009-04-08 2014-04-11 Efficient Power Conversion Corp 具改良閘極特性之增強模式氮化鎵電晶體
DE112010001589T5 (de) 2009-04-08 2012-06-28 Efficient Power Conversion Corporation Kompensierter GATE-MISFET und Verfahren zu seiner Herstellung
JP5595685B2 (ja) 2009-07-28 2014-09-24 パナソニック株式会社 半導体装置
JP5618571B2 (ja) 2010-03-02 2014-11-05 パナソニック株式会社 電界効果トランジスタ
WO2012172753A1 (ja) 2011-06-13 2012-12-20 パナソニック株式会社 半導体装置及びその製造方法
JP5903642B2 (ja) 2011-08-08 2016-04-13 パナソニックＩｐマネジメント株式会社 半導体装置
KR101922121B1 (ko) 2012-10-09 2018-11-26 삼성전자주식회사 고전자 이동도 트랜지스터 및 그 제조방법
US20150021666A1 (en) * 2013-07-17 2015-01-22 Taiwan Semiconductor Manufacturing Company., Ltd. Transistor having partially or wholly replaced substrate and method of making the same
US9362389B2 (en) 2013-08-27 2016-06-07 University Of Notre Dame Du Lac Polarization induced doped transistor
FR3011981B1 (fr) 2013-10-11 2018-03-02 Centre National De La Recherche Scientifique - Cnrs - Transistor hemt a base d'heterojonction
JP6230456B2 (ja) * 2014-03-19 2017-11-15 株式会社東芝 半導体装置
JP6055799B2 (ja) * 2014-07-29 2016-12-27 株式会社豊田中央研究所 半導体装置とその製造方法
JP2016184652A (ja) * 2015-03-26 2016-10-20 京セラ株式会社 光電変換装置
JP2017054960A (ja) * 2015-09-10 2017-03-16 株式会社東芝 半導体装置
US9577048B1 (en) * 2015-09-24 2017-02-21 Epistar Corporation Heterostructure field-effect transistor
EP3182460A1 (en) * 2015-12-18 2017-06-21 IMEC vzw Method of fabricating an enhancement mode group iii-nitride hemt device and a group iii-nitride structure fabricated thereof
US10741682B2 (en) * 2016-11-17 2020-08-11 Semiconductor Components Industries, Llc High-electron-mobility transistor (HEMT) semiconductor devices with reduced dynamic resistance
US10002956B1 (en) * 2017-08-31 2018-06-19 Vanguard International Semiconductor Corporation High electron mobility transistor
JP7075128B2 (ja) 2018-04-23 2022-05-25 ナヴィタス セミコンダクター インコーポレイテッド 改良された終端構造を有する窒化ガリウムトランジスタ
CN108878509B (zh) * 2018-08-02 2024-02-23 杭州士兰集成电路有限公司 氮化镓晶体管及其制造方法
JP7065329B2 (ja) * 2018-09-27 2022-05-12 パナソニックＩｐマネジメント株式会社 窒化物半導体装置及びその製造方法
TWI686873B (zh) * 2019-05-09 2020-03-01 世界先進積體電路股份有限公司 半導體裝置及其製造方法
WO2021189182A1 (zh) * 2020-03-23 2021-09-30 英诺赛科（珠海）科技有限公司 半导体装置及其制造方法

Also Published As

Publication number Publication date
TW202143490A (zh) 2021-11-16
CN113875019A (zh) 2021-12-31
US20210343839A1 (en) 2021-11-04
CN113875020A (zh) 2021-12-31
WO2021218044A1 (zh) 2021-11-04
TW202213770A (zh) 2022-04-01
US10833159B1 (en) 2020-11-10
TWI798689B (zh) 2023-04-11
WO2021217651A1 (en) 2021-11-04
TWI823081B (zh) 2023-11-21

Similar Documents

Publication Publication Date Title
WO2021218044A1 (zh) 半导体器件以及制造半导体器件的方法
CN113066864B (zh) 半导体器件
US10892357B2 (en) Double-channel HEMT device and manufacturing method thereof
CN112951909B (zh) 半导体器件
CN112768519A (zh) 半导体器件
CN107680999B (zh) 高功率半导体元件
US20230034255A1 (en) Semiconductor device and manufacturing method thereof
WO2022178773A1 (en) Semiconductor device and method for manufacturing thereof
CN114270532A (zh) 半导体装置及其制造方法
WO2023108591A1 (en) Nitride-based semiconductor device and method for manufacturing the same
WO2023123392A1 (en) Nitride-based semiconductor device and method for manufacturing the same
WO2023141749A1 (en) GaN-BASED SEMICONDUCTOR DEVICE WITH REDUCED LEAKAGE CURRENT AND METHOD FOR MANUFACTURING THE SAME
WO2023082058A1 (en) Nitride-based semiconductor device and method for manufacturing thereof
WO2023102744A1 (en) Nitride-based semiconductor device and method for manufacturing the same
CN113875019B (zh) 半导体器件以及制造半导体器件的方法
JP6145985B2 (ja) 電界効果トランジスタ
LU102891B1 (en) Semiconductor device and method for manufacturing the same
CN111613666A (zh) 半导体组件及其制造方法
WO2024108488A1 (en) Nitride-based semiconductor device and method for manufacturing the same
WO2023015494A1 (en) Semiconductor device and method for manufacturing the same
WO2024092720A1 (en) Semiconductor device and method for manufacturing the same
WO2024092419A1 (en) Nitride-based semiconductor device and method for manufacturing the same
WO2024108489A1 (en) Nitride-based semiconductor device and method for manufacturing the same
WO2024116612A1 (ja) 窒化物半導体デバイス
WO2024016216A1 (en) Nitride-based semiconductor device and method for manufacturing the same