TW202139681A - 攝像裝置及其控制方法 - Google Patents

攝像裝置及其控制方法 Download PDF

Info

Publication number
TW202139681A
TW202139681A TW110106670A TW110106670A TW202139681A TW 202139681 A TW202139681 A TW 202139681A TW 110106670 A TW110106670 A TW 110106670A TW 110106670 A TW110106670 A TW 110106670A TW 202139681 A TW202139681 A TW 202139681A
Authority
TW
Taiwan
Prior art keywords
pixels
pixel
data
internal memory
signal
Prior art date
Application number
TW110106670A
Other languages
English (en)
Inventor
児玉和俊
Original Assignee
日商索尼半導體解決方案公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商索尼半導體解決方案公司 filed Critical 日商索尼半導體解決方案公司
Publication of TW202139681A publication Critical patent/TW202139681A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/70—Circuitry for compensating brightness variation in the scene
    • H04N23/73—Circuitry for compensating brightness variation in the scene by influencing the exposure time
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H04N25/441—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array by reading contiguous pixels from selected rows or columns of the array, e.g. interlaced scanning
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/532—Control of the integration time by controlling global shutters in CMOS SSIS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/779—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H04N25/445—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array by skipping some contiguous pixels within the read portion of the array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H04N25/447—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array by preserving the colour pattern with or without loss of information

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本發明提供一種同時進行靜態圖像記錄及動態圖像顯示之攝像裝置，可提高訊框率。 像素陣列係排列複數個像素而構成。複數個像素於各者具備內部記憶體。曝光控制部進行使複數個像素之全體像素統一曝光，且將拍攝之資料保持於其像素之內部記憶體之第1曝光控制。又，曝光控制部進行使複數個像素之特定像素統一曝光，且將拍攝之資料保持於該像素之內部記憶體之第2曝光控制。

Description

攝像裝置及其控制方法
本技術係關於一種攝像裝置。詳細而言，關於一種同時進行靜態圖像記錄及動態圖像顯示之攝像裝置及其控制方法。
於先前之攝像裝置中，於按下快門按鈕時記錄靜態圖像，在此之前監視器圖像被作為實景顯示於顯示部。將來自攝像元件之攝像資料切換為靜態圖像記錄或實景顯示之一者而構成之情形，存在靜態圖像記錄時實景顯示會間斷之問題。為消除此問題，分別供給來自攝像元件之攝像資料，作為靜態圖像記錄用與實景顯示用之2串資料流較為有用。例如，提案有一種將來自相位差像素之焦點圖像信號作為第1資料流，將來自常規像素之主線像素信號作為第2資料流輸出之攝像裝置(例如參照專利文獻1)。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2017-005443號公報
[發明所欲解決之問題]
上述之先前技術中，藉由設置訊框記憶體而將2串資料流獨立輸出。然而，於該先前技術中，因必須於1訊框期間內結束對訊框記憶體之寫入及讀取，故存在訊框率受限制之問題。
本技術係鑒於此種狀況而產生者，其目的在於提高同時進行靜態圖像記錄及動態圖像顯示之攝像裝置之訊框率。 [解決問題之技術手段]
本技術係為消除上述問題點而完成者，其第1態樣為一種攝像裝置及其控制方法，具備：像素陣列，其排列有複數個像素，該複數個像素於各者具備內部記憶體；及曝光控制部，其進行第1曝光控制及第2曝光控制，該第1曝光控制使上述複數個像素之全體像素統一曝光而拍攝之資料保持於該像素之上述內部記憶體，該第2曝光控制使上述複數個像素之特定像素統一曝光而拍攝之資料保持於該像素之上述內部記憶體。藉此，發揮使全體像素統一曝光而拍攝後，使特定像素統一曝光而拍攝，且其以外之像素維持於內部記憶體之作用。
又，如該第1態樣，其中亦可進而具備：行處理部，其具備將保持於上述複數個像素之上述內部記憶體之攝像資料，自類比信號轉換為數位信號之複數個類比數位轉換器；及信號處理部，其將轉換為上述數位信號之攝像信號作為相互訊框率不同之第1及第2資料流輸出。藉此，發揮將特定像素與其以外之像素作為不同之資料流輸出之作用。
又，如該第1態樣，其中上述第1資料流亦可為自上述複數個像素之上述內部記憶體跨複數個訊框期間讀取之信號行。藉此，發揮提高第2資料流之訊框率之作用。
又，如該第1態樣，其中上述第1資料流亦可與上述第2資料流相比訊框率低，較上述第2資料流高畫質。例如，上述第1資料流可為用以記錄靜態圖像之圖像信號行，上述第2資料流可為用以顯示監視器圖像之圖像信號行。
又，如該第1態樣，其中上述曝光控制部可具備：複數個列控制部，該等控制與上述像素陣列之像素列之每個位址對應之像素之曝光。該情形時，上述列控制部可對相當於上述特定像素之像素列輸入上述第2曝光控制之控制信號。又，上述列控制部亦可預先被設定是否為相當於上述特定像素之像素列，於作為相當於上述特定像素之像素列而設定之情形，受理上述第2曝光控制之控制信號。
又，如該第1態樣，其中上述信號處理部亦可具備訊框緩衝器，該訊框緩衝器保持自上述複數個像素之上述內部記憶體讀取之上述第1資料流。
又，如該第1態樣，其中上述內部記憶體可為將拍攝之資料作為電荷保持之電荷保持型，又可為將拍攝之資料作為電壓保持之電壓保持型。
以下，對用以實施本技術之形態(以下稱為實施形態)進行說明。說明按以下順序進行。 1.構成 2.動作
＜1.構成＞ [攝像裝置] 圖1係顯示本技術之實施形態之攝像裝置之整體構成例之圖。
該攝像裝置具備像素陣列部100、像素驅動部200、水平驅動部300、行處理部400、系統控制部500及信號處理部600。
像素陣列部100為將複數個像素配置成2維矩陣狀之像素陣列。該像素陣列部100之各像素藉由像素驅動部200驅動控制，對來自被攝體之入射光進行拍攝，並輸出攝像資料之類比信號。
像素驅動部200係根據來自系統控制部500之控制，將像素陣列部100之排列於垂直方向之像素行之各者按列驅動控制者。該像素驅動部200如後述，具備僅使與動態圖像用像素位址相應之像素曝光之機構。
水平驅動部300係根據來自系統控制部500之控制，以將來自像素陣列部100之各像素之攝像資料按行方向讀取並供給至行處理部400，且於水平方向統一處理之方式驅動控制者。
行處理部400係根據來自系統控制部500之控制，對依據來自像素陣列部100之各像素之類比信號之攝像資料進行處理者。具體而言，具備將類比信號轉換為數位信號之AD轉換器(Analog-to-Digital converter)，且將依據類比信號之攝像資料轉換為數位信號。
系統控制部500係控制攝像裝置整體者。該系統控制部500於自攝像電路之外部接收快門按鈕之按下信號之時序，使像素陣列部100之全體像素曝光。另一方面，於未接收快門按鈕之按下信號之時序，僅使與動態圖像用像素位址相應之像素曝光。
信號處理部600係對來自行處理部400之水平方向之像素資料實施特定之信號處理，產生靜態圖像之記錄用與監視器圖像之實景顯示用之2串資料流者。
[像素構造] 圖2係顯示本技術之實施形態之像素陣列部100之各像素之第1構成例之圖。該第1構成例顯示電荷保持型(Charge Domain)之全局快門用像素之構成例。
該第1構成例之像素101具備光電轉換部110、第1電荷傳送部131、電荷保持部120、第2電荷傳送部132、電荷電壓轉換部140、電荷重設部150、信號放大部160及像素選擇部170。
光電轉換部110為PN接合之光電二極體(PD：Photo Diode)，即曝光時產生與入射光量對應之電荷並累積者。
第1電荷傳送部131係根據第1傳送信號TRX將累積於光電轉換部110之電荷傳送至電荷保持部120者。
電荷保持部120係於曝光時保持光電轉換部110所累積之電荷的內部記憶體(MEM)。藉由該電荷保持部120，可於像素101內保持電荷，可採用統一進行曝光之全局快門，而非先前逐一進行曝光之滾動快門。另，電荷保持部120為申請專利範圍中記載之內部記憶體之一例。
第2電荷傳送部132係根據第2傳送信號TRG，將保持於電荷保持部120之電荷傳送至電荷電壓轉換部140者。
電荷電壓轉換部140為形成於第2電荷傳送部132之汲極與電荷重設部150之源極之間之浮動擴散(FD：Floating Diffusion)電容。該電荷電壓轉換部140將自第2電荷傳送部132傳送之電荷累積。
電荷重設部150係根據重設信號RST，將累積於電荷電壓轉換部140之電荷重設者。
信號放大部160係將累積於電荷電壓轉換部140之電荷放大，並輸出與該電荷對應之位準之像素信號者。該信號放大部160係閘極電極連接於電荷電壓轉換部140，汲極連接於電源電壓Vdd，成為讀取藉由光電轉換部110中之光電轉換而獲得之電荷之讀取電路，即所謂之源極跟隨器電路之輸入部。
像素選擇部170係選擇像素陣列部100中之任意像素者。該像素選擇部170連接於信號放大部160之源極與垂直信號線之間，對該閘極電極供給選擇信號SEL。當選擇信號SEL為H位準時，像素選擇部170成為導通狀態，像素成為選擇狀態。當像素成為選擇狀態時，自信號放大部160輸出之信號經由垂直信號線讀取。
圖3係顯示本技術之實施形態之像素陣列部100之各像素之第2構成例之圖。該第2構成例顯示電壓保持型(Voltage Domain)之全局快門用像素之構成例。
該第2構成例之像素101作為內部記憶體，具備第1電壓保持部121及第2電壓保持部122。第1電壓保持部121(MEM0)保持P相(Pre-Charge phase)之電位，即重設電位。第2電壓保持部122(MEM1)保持D相(Data phase)之電位，即信號電位。另，第1電壓保持部121及第2電壓保持部122為申請專利範圍中記載之內部記憶體之一例。
第1電壓保持部121之保持電位，藉由對像素選擇部171供給選擇信號SEL0設為導通狀態，而經由垂直信號線讀取。第2電壓保持部122之保持電位，藉由對像素選擇部172供給選擇信號SEL1設為導通狀態，而經由垂直信號線讀取。於相關2重取樣處理(CDS：Correlated Double Sampling)中，藉由自D相之電位減去P相之電位，可去除雜訊成分。
[AD轉換器] 圖4係顯示本技術之實施形態之像素陣列部100之各像素與AD轉換器410之連接關係例之圖。
於該例中，設想按行具備12條垂直信號線(VSL：Vertical Signal Line)190。因此，行處理部400按行具備12列量之AD轉換器410。藉此，將12列量之像素之類比信號之攝像資料，作為數位信號同時輸出。以下之例中，將該12列量之AD轉換器410之構成作為前提進行說明，但AD轉換器410之數量僅為一例，並非限定於此。
該實施形態中，於接收快門按鈕之按下信號、輸出靜態圖像記錄用之資料流時，讀取來自像素陣列部100之全體像素之攝像資料。該情形，使用12列量之AD轉換器410，較逐列逐一處理之情形，可獲得12倍之速度。又，該情形，AD轉換器410進行高精度之AD轉換(例如14位元)。
此時，用於靜態圖像記錄而讀取之12列量中，例如4列量亦使用於監視器圖像之實景顯示。因此，AD轉換後之高精度之攝像資料亦可降低精度(例如12位元)，輸出至用於實景顯示之後段。
另一方面，於未接收快門按鈕之按下信號時，為輸出實景顯示用之資料流，而將4列量進行AD轉換。該情形，AD轉換器410進行精度不高之AD轉換(例如12位元)。藉此，可抑制電力消耗。
[圖像處理系統] 圖5係顯示本技術之實施形態之攝像裝置於圖像處理系統之應用例之圖。
該圖像處理系統具備攝像裝置10與圖像處理處理器20。攝像裝置10係上述攝像裝置。此處，像素陣列部100、行處理部400及信號處理部600以外之構成係省略圖式。
圖像處理處理器(ISP：Image Signal Processor)20係對自攝像裝置10供給之攝像資料實施特定之圖像處理者。圖像處理處理器20具備圖像處理部700。該圖像處理部700，作為圖像處理，例如，對來自攝像裝置10之原始資料(RAW資料)，進行插值處理或去馬賽克處理等。
自攝像裝置10對圖像處理處理器20供給2串資料流(圖像信號行)。第1資料流為靜態圖像記錄用之資料流，第2資料流為實景顯示用之資料流。
靜態圖像記錄用之資料流在接收快門按鈕之按下信號時產生。另一方面，實景顯示用之資料流始終於實景顯示期間產生。因此，靜態圖像記錄用之資料流，可較實景顯示用之資料流，訊框率低。
又，靜態圖像記錄用之資料流係意欲記錄於記錄媒體者，一般係要求高畫質。另一方面，實景顯示時則不要求如此高之畫質。因此，靜態圖像記錄用之資料流可比實景顯示用之資料流高畫質。
圖6係顯示本技術之實施形態之攝像裝置之資料流之輸出例之圖。
此處，假定信號處理部600具備水平傳送部610、訊框緩衝器620及線緩衝器630。但，該等構成僅為一例，信號處理部600亦可不具備訊框緩衝器620等。
接收快門按鈕之按下信號時之訊框期間#1中，12列量之像素之攝像資料同時被AD轉換，且自水平傳送部610儲存於訊框緩衝器620。儲存於該訊框緩衝器620之圖像資料，其後，於1訊框量之攝像資料備齊時成為靜態圖像記錄用之資料流#1。又，被AD轉換之12列量之攝像資料中選出之4列量經由線緩衝器630而作為實景顯示用之資料流#2輸出。
於下個訊框期間#2中，12列量之像素之攝像資料同時被AD轉換。但，該AD轉換後之12列量中，8列量為前訊框未存取之靜態圖像記錄用之攝像資料，且儲存於訊框緩衝器620。又，其他4列量經由線緩衝器630，作為實景顯示用之資料流#2輸出。
如此，實景顯示用時，被選出之4列量之攝像資料始終作為資料流#2輸出。另一方面，靜態圖像記錄用時，跨訊框期間將攝像資料儲存於訊框緩衝器620，於1訊框量之攝像資料備齊時作為靜態圖像記錄用之資料流#1輸出。因此，無須於訊框期間內完成訊框緩衝器之寫入及讀取，可提高訊框率。
容許此種跨訊框期間之攝像資料之讀取之原因在於，利用為全局快門而設置於像素101內之內部記憶體(電荷保持部120、或第1電壓保持部121及第2電壓保持部122)。即，於接收快門按鈕之按下信號之時序之訊框期間內使像素陣列部100之全體像素曝光，於其以外之訊框期間僅使與動態圖像用像素位址相應之像素曝光。藉此，可抑制與動態圖像用像素位址相應之像素以外被重設，且跨訊框期間進行靜態圖像記錄用像素之讀取。
[像素驅動部] 此種僅使與動態圖像用像素位址相應之像素曝光之控制，於像素驅動部200中進行。以下對該像素驅動部200之2個構成例進行說明。
圖7係顯示本技術之實施形態之像素驅動部200之第1構成例之圖。
該像素驅動部200之第1構成例，與像素陣列部100之各列對應，具備位址選擇部210、強制快門控制部220及驅動電路290。位址選擇部210係選擇用以對像素陣列部100以列單位存取之位址者。強制快門控制部220係用以將像素陣列部100之全體之列或特定之列之像素101強制曝光之控制部。驅動電路290係用以驅動像素陣列部100之各列之驅動器。
一般，位址選擇部210及強制快門控制部220可以低電壓動作，關於驅動電路290，由於配線長變長而不適合低電壓動作且消耗電力變大。
對於強制快門控制部220，除來自位址選擇部210之個別存取用之控制信號外，還輸入用於全局快門之控制信號GLB0及GLB1。控制信號GLB0係指示像素陣列部100之全體之列之像素101之強制性曝光的控制信號。因此，該控制信號GLB0被輸入全體之列之強制快門控制部220。
另一方面，控制信號GLB1係指示像素陣列部100之特定之列之像素101之強制性曝光的控制信號。因此，該控制信號GLB1僅被配線輸入特定之列之強制快門控制部220。藉此，可僅對藉由硬線設定之實景用像素位址一齊進行快門。
另，強制快門控制部220為申請專利範圍中記載之列控制部之一例。
圖8係顯示本技術之實施形態之像素驅動部200之第2構成例之圖。
該像素驅動部200之第2構成例，與上述第1構成例同樣，與像素陣列部100之各列對應，具備位址選擇部210、強制快門控制部220及驅動電路290。但，指示像素陣列部100之特定列之像素101之強制性曝光的控制信號GLB1，與控制信號GLB0同樣，被輸入全體之列之強制快門控制部220。因此，該第2構成例中，於強制快門控制部220中保持顯示是否使控制信號GLB1之輸入有效之旗標。
圖9係顯示本技術之實施形態之像素驅動部200之第2構成例之強制快門控制部220之內部構成例的圖。
像素驅動部200之第2構成例之強制快門控制部220具備實景全局重設功能選擇部221、強制快門邏輯部222。實景全局重設功能選擇部221係保持顯示是否使控制信號GLB1之輸入有效之旗標，並選擇是否使實景用全局重設功能有效者。強制快門邏輯部222係用以於驅動電路290使各列驅動之邏輯電路。
即，於實景全局重設功能選擇部221顯示「有效」之情形，當自控制信號GLB1指示強制性曝光時，該列像素101被強制性曝光。另一方面，於該實景全局重設功能選擇部221顯示「無效」之情形，即使自控制信號GLB1指示強制性曝光，該列像素101亦未被強制性曝光。該實景全局重設功能選擇部221之「有效」或「無效」之設定，經由系統控制部500等事前設定。藉此，可一面使各列之配線均勻，一面僅對事前設定之實景用像素位址一齊進行快門。
＜2.動作＞ 如上所述，攝像裝置10利用設置於像素陣列部100之像素101內之內部記憶體(電荷保持部120、或第1電壓保持部121及第2電壓保持部122)，進行跨訊框期間之攝像資料之讀取。以下就該動作進行說明。
圖10係顯示本技術之實施形態之攝像裝置10之動作時序例之圖。
於接收快門按鈕之按下信號時之訊框期間#1，以包含實景顯示使用之像素位址之方式進行選出存取，將12列量之像素之攝像資料同時AD轉換，並儲存於訊框緩衝器620。又，AD轉換後之12列量之攝像資料中被選出之4列量，經由線緩衝器630，被作為實景顯示用之資料流#2輸出。
於該訊框期間#1中，由於無須將其以前之攝像資料預先保持於內部記憶體，故對全體像素一齊進行藉由全局快門之曝光。另，如同圖之縱點線所示，以全局快門一齊進行曝光。
於下個訊框期間#2中，12列量之像素之攝像資料同時被AD轉換。其中，該AD轉換後之12列量中，8列量為未由前訊框存取之靜態圖像記錄用之攝像資料，且儲存於訊框緩衝器620。又，其他4列量經由線緩衝器630，作為實景顯示用之資料流#2輸出。
於該訊框期間#2中，以訊框期間#1中保持於內部記憶體之攝像資料不會因重設而消失之方式，僅對實景顯示使用之像素位址之像素一齊進行藉由全局快門之曝光。藉此，可進行實景顯示用之資料流#2之輸出，同時將訊框期間#1中曝光之靜態圖像記錄用之攝像資料，儲存於訊框緩衝器620。於該例中，假定自訊框期間#1跨及#2，將1訊框量之攝像資料儲存於訊框緩衝器620。
於下個訊框期間#3中，儲存於訊框緩衝器620之1訊框量之攝像資料，作為靜態圖像記錄用之資料流#1輸出，供給至後段之圖像處理處理器20等。
又，於該訊框期間#3中，4列量之像素之攝像資料同時被AD轉換。該4列量經由線緩衝器630，作為實景顯示用之資料流#2輸出。
圖11係顯示本技術之實施形態之攝像裝置10之垂直信號線190之存取例之圖。
如上所述，於該實施形態中，假定每行具備12條垂直信號線190，每行具備12列量之AD轉換器410。因此，必須以實景顯示用像素位址所使用之垂直信號線190、與其餘之靜態圖像記錄用之像素位址所使用之垂直信號線190不衝突之方式來控制。
於同圖之例中，顯示拜爾排列中分為包含R(Red：紅)像素之R列、與包含B(Blue：藍)像素之B列，且分別使用12條垂直信號線190之例。由框包圍之數字表示實景顯示用像素位址所使用之垂直信號線190之編號，其以外之數字表示靜態圖像記錄用像素位址所使用之垂直信號線190之編號。
另，該例僅為顯示存取之一例者，自不待言亦可採用其他存取圖案。
如此，於本技術之實施形態中，像素驅動部200僅對實景顯示使用之像素位址之像素一齊進行藉由全局快門之曝光。藉此，不會間斷實景顯示而進行靜態圖像記錄之攝像裝置10，可容許跨訊框期間進行靜態圖像記錄用像素之讀取，從而可提高訊框率。即，可針對實景顯示用之動態圖像提高訊框率，且針對靜態圖像抑制PLS(Parasitic Light Sensitivity：寄生光靈敏度)之影響。
另，上述實施形態為顯示用以將本技術具體化之一例者，實施形態之事項與申請專利範圍之發明特定事項分別具有對應關係。同樣，申請專利範圍之發明特定事項與附加與其同一名稱之本技術之實施形態之事項分別具有對應關係。但，本技術並非限定於實施形態者，可在不脫離其主旨之範圍內，藉由對實施形態實施各種變化而具體化。
又，上述實施形態中說明之處理步驟，可視為具有該等一連串步驟之方法，又可視為用以於電腦執行該等一連串步驟之程式或記憶該程式之記錄媒體。作為該記錄媒體，例如可使用CD(Compact Disc：光碟)、MD(MiniDisc：迷你光碟)、DVD(Digital Versatile Disc：數位多功能光碟)、記憶卡、藍光光碟(Blu-ray(註冊商標) Disc)等。
另，本說明書記載之效果終究不過為例示，並非限定者，且，亦可有其他效果。
另，本技術亦可具有如下之構成。 (1)一種攝像裝置，其具備： 像素陣列，其排列有複數個像素，該複數個像素於各者具備內部記憶體；及 曝光控制部，其進行第1曝光控制及第2曝光控制，該第1曝光控制使上述複數個像素之全體像素統一曝光而拍攝之資料，保持於該像素之上述內部記憶體，該第2曝光控制使上述複數個像素之特定像素統一曝光而拍攝之資料，保持於該像素之上述內部記憶體。 (2)如上述(1)之攝像裝置，其進而具備： 行處理部，其具備將保持於上述複數個像素之上述內部記憶體之攝像資料，自類比信號轉換為數位信號之複數個類比數位轉換器；及 信號處理部，其將轉換為上述數位信號之攝像信號作為相互訊框率不同之第1及第2資料流輸出。 (3)如上述(2)之攝像裝置，其中 上述第1資料流為自上述複數個像素之上述內部記憶體跨複數個訊框期間讀取之信號行。 (4)如上述(2)或(3)之攝像裝置，其中 上述第1資料流與上述第2資料流相比訊框率低，且較上述第2資料流高畫質。 (5)如上述(2)至(4)中任一項之攝像裝置，其中 上述第1資料流為用以記錄靜態圖像之圖像信號行； 上述第2資料流為用以顯示監視器圖像之圖像信號行。 (6)如上述(2)至(5)中任一項之攝像裝置，其中 上述曝光控制部具備複數個列控制部，該複數個列控制部控制與上述像素陣列之像素列之每個位址對應之像素之曝光。 (7)如上述(6)之攝像裝置，其中 上述列控制部就該當於上述特定像素之像素列，被輸入上述第2曝光控制之控制信號。 (8)如上述(6)之攝像裝置，其中 上述列控制部係預先被設定是否為該當於上述特定像素之像素列，於作為該當於上述特定像素之像素列而被設定之情形，受理上述第2曝光控制之控制信號。 (9)如上述(2)至(8)中任一項之攝像裝置，其中 上述信號處理部具備訊框緩衝器，該訊框緩衝器保持自上述複數個像素之上述內部記憶體讀取之上述第1資料流。 (10)如上述(1)至(9)中任一項之攝像裝置，其中 上述內部記憶體將拍攝後之資料，作為電荷保持。 (11)如上述(1)至(9)中任一項之攝像裝置，其中 上述內部記憶體將拍攝後之資料，作為電壓保持。 (12)一種攝像裝置之控制方法，其具備： 第1曝光控制步驟，其於具備排列有於各者具備內部記憶體之複數個像素之像素陣列之攝像裝置中，將使上述複數個像素之全體像素統一曝光而拍攝之資料，保持於該像素之上述內部記憶體；及 第2曝光控制步驟，其將使上述複數個像素之特定像素統一曝光而拍攝之資料，保持於該像素之上述內部記憶體。
10:攝像裝置 20:圖像處理處理器 100:像素陣列部 101:像素 110:光電轉換部 120:電荷保持部 121:電壓保持部 122:電壓保持部 131:電荷傳送部 132:電荷傳送部 140:電荷電壓轉換部 150:電荷重設部 160:信號放大部 170:像素選擇部 171:像素選擇部 172:像素選擇部 190:垂直信號線 200:像素驅動部 210:位址選擇部 220:強制快門控制部 221:實景全局重設功能選擇部 222:強制快門邏輯部 290:驅動電路 300:水平驅動部 400:行處理部 410:AD轉換器 500:系統控制部 600:信號處理部 610:水平傳送部 620:訊框緩衝器 630:行緩衝器 700:圖像處理部 AD:轉換器 FD:浮動擴散 GLB0:控制信號 GLB1:控制信號 MEM:電壓保持部 MEM0:第1電壓保持部 MEM1:第2電壓保持部 PD:光電二極體 RST:重設信號 SEL:選擇信號 SEL0:選擇信號 SEL1:選擇信號 TRG:第2傳送信號 TRX:第1傳送信號 Vdd:電源電壓 VSL:垂直信號線
圖1係顯示本技術之實施形態之攝像裝置之整體構成例之圖。 圖2係顯示本技術之實施形態之像素陣列部100之各像素之第1構成例之圖。 圖3係顯示本技術之實施形態之像素陣列部100之各像素之第2構成例之圖。 圖4係顯示本技術之實施形態之像素陣列部100之各像素與AD轉換器410之連接關係例之圖。 圖5係顯示本技術之實施形態之攝像裝置之對圖像處理系統之應用例之圖。 圖6係顯示本技術之實施形態之攝像裝置之資料流之輸出例之圖。 圖7係顯示本技術之實施形態之像素驅動部200之第1構成例之圖。 圖8係顯示本技術之實施形態之像素驅動部200之第2構成例之圖。 圖9係顯示本技術之實施形態之像素驅動部200之第2構成例之強制快門控制部220之內部構成例的圖。 圖10係顯示本技術之實施形態之攝像裝置10之動作時序例之圖。 圖11係顯示本技術之實施形態之攝像裝置10之垂直信號線190之存取例之圖。
100:像素陣列部
200:像素驅動部
300:水平驅動部
400:行處理部
500:系統控制部
600:信號處理部

Claims (12)

  1. 一種攝像裝置，其包含： 像素陣列，其排列有複數個像素，該複數個像素於各者具備內部記憶體；及 曝光控制部，其進行第1曝光控制及第2曝光控制，該第1曝光控制使上述複數個像素之全體像素統一曝光而拍攝之資料，保持於該像素之上述內部記憶體，該第2曝光控制使上述複數個像素之特定像素統一曝光而拍攝之資料，保持於該像素之上述內部記憶體。
  2. 如請求項1之攝像裝置，其進而包含： 行處理部，其包含將保持於上述複數個像素之上述內部記憶體之攝像資料，自類比信號轉換為數位信號之複數個類比數位轉換器；及 信號處理部，其將轉換為上述數位信號之攝像信號，作為相互之訊框率不同之第1及第2資料流輸出。
  3. 如請求項2之攝像裝置，其中 上述第1資料流為自上述複數個像素之上述內部記憶體，跨複數個訊框期間所讀取之信號行。
  4. 如請求項2之攝像裝置，其中 上述第1資料流係與上述第2資料流相比訊框率低，且較上述第2資料流高畫質。
  5. 如請求項2之攝像裝置，其中 上述第1資料流為用於記錄靜態圖像之圖像信號行； 上述第2資料流為用於顯示監視器圖像之圖像信號行。
  6. 如請求項2之攝像裝置，其中 上述曝光控制部包含複數個列控制部，該複數個列控制部控制與上述像素陣列之像素列之每個位址對應之像素之曝光。
  7. 如請求項6之攝像裝置，其中 上述列控制部就該當於上述特定像素之像素列，被輸入上述第2曝光控制之控制信號。
  8. 如請求項6之攝像裝置，其中 上述列控制部係預先被設定是否為該當於上述特定像素之像素列，於作為該當於上述特定像素之像素列而被設定之情形，受理上述第2曝光控制之控制信號。
  9. 如請求項2之攝像裝置，其中 上述信號處理部包含訊框緩衝器，該訊框緩衝器保持自上述複數個像素之上述內部記憶體讀取之上述第1資料流。
  10. 如請求項1之攝像裝置，其中 上述內部記憶體將拍攝後之資料，作為電荷保持。
  11. 如請求項1之攝像裝置，其中 上述內部記憶體將拍攝後之資料，作為電壓保持。
  12. 一種攝像裝置之控制方法，其包含： 第1曝光控制步驟，其於包含排列有於各者具備內部記憶體之複數個像素之像素陣列之攝像裝置中，將使上述複數個像素之全體像素統一曝光而拍攝之資料，保持於該像素之上述內部記憶體；及 第2曝光控制步驟，其將使上述複數個像素之特定像素統一曝光而拍攝之資料，保持於該像素之上述內部記憶體。
TW110106670A 2020-03-31 2021-02-25 攝像裝置及其控制方法 TW202139681A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-061951 2020-03-31
JP2020061951 2020-03-31

Publications (1)

Publication Number Publication Date
TW202139681A true TW202139681A (zh) 2021-10-16

Family

ID=77928055

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110106670A TW202139681A (zh) 2020-03-31 2021-02-25 攝像裝置及其控制方法

Country Status (4)

Country Link
US (1) US12047685B2 (zh)
EP (1) EP4131937A4 (zh)
TW (1) TW202139681A (zh)
WO (1) WO2021199658A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024200155A1 (en) * 2023-03-29 2024-10-03 Sony Semiconductor Solutions Corporation Sensor device and method

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6466265B1 (en) 1998-06-22 2002-10-15 Eastman Kodak Company Parallel output architectures for CMOS active pixel sensors
JP4450187B2 (ja) * 2004-06-08 2010-04-14 パナソニック株式会社 固体撮像装置
JP4497022B2 (ja) * 2005-04-26 2010-07-07 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および撮像装置
US8279312B2 (en) * 2005-11-24 2012-10-02 Stmicroelectronics S.A. Image sensor element with multiple outputs
US7839439B2 (en) * 2007-01-12 2010-11-23 Sony Corporation Solid-state imaging device and imaging device
US8035718B2 (en) * 2008-03-26 2011-10-11 Aptina Imaging Corporation Systems, methods, and devices for preventing shoot-through current within and between signal line drivers of semiconductor devices
JP5533292B2 (ja) * 2010-06-08 2014-06-25 ソニー株式会社 固体撮像素子およびその駆動方法、カメラシステム
JP5631643B2 (ja) 2010-06-24 2014-11-26 オリンパス株式会社 読出制御装置、読出制御方法、撮像装置、固体撮像装置およびプログラム
US8599292B2 (en) 2010-08-18 2013-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS sensor with low partition noise and low disturbance between adjacent row control signals in a pixel array
TWI672952B (zh) * 2014-03-06 2019-09-21 日商新力股份有限公司 影像擷取器件、控制方法及影像擷取裝置
WO2015170503A1 (ja) * 2014-05-08 2015-11-12 ソニー株式会社 情報処理装置及び情報処理方法
JP6682770B2 (ja) 2015-06-09 2020-04-15 ソニー株式会社 撮像装置、及び撮像方法
US9654712B2 (en) * 2015-10-07 2017-05-16 Semiconductor Components Industries, Llc Pixels with a global shutter and high dynamic range
JP2017112596A (ja) * 2015-12-14 2017-06-22 キヤノン株式会社 撮像装置及びその制御方法
US9955099B2 (en) * 2016-06-21 2018-04-24 Hand Held Products, Inc. Minimum height CMOS image sensor
JP6746402B2 (ja) * 2016-06-30 2020-08-26 キヤノン株式会社 撮像装置および撮像システム
US10021334B2 (en) * 2016-08-29 2018-07-10 Stmicroelectronics (Research & Development) Limited Pixel circuit and method of operating the same
JP6569022B2 (ja) * 2017-03-22 2019-08-28 富士フイルム株式会社 撮像装置、撮像方法、及び撮像プログラム
WO2018207731A1 (ja) * 2017-05-10 2018-11-15 ブリルニクスジャパン株式会社 固体撮像装置、固体撮像装置の駆動方法、および電子機器
JP2019140636A (ja) * 2018-02-15 2019-08-22 ソニーセミコンダクタソリューションズ株式会社 撮像装置
US10535695B2 (en) * 2018-03-13 2020-01-14 Stmicroelectronics (Research & Development) Limited Stacked wafer arrangement for global shutter pixels utilizing capacitive deep trench isolations
US11412136B2 (en) * 2018-12-07 2022-08-09 Samsung Electronics Co., Ltd. Apparatus and method for operating multiple cameras for digital photography
JP7292962B2 (ja) * 2019-05-08 2023-06-19 キヤノン株式会社 撮像装置およびその制御方法

Also Published As

Publication number Publication date
EP4131937A4 (en) 2023-10-11
US12047685B2 (en) 2024-07-23
WO2021199658A1 (ja) 2021-10-07
EP4131937A1 (en) 2023-02-08
US20230119596A1 (en) 2023-04-20

Similar Documents

Publication Publication Date Title
US7982789B2 (en) Image sensing apparatus driving method, image sensing apparatus, and image sensing system
US8411157B2 (en) Solid-state image pickup device and image pickup device
JP6234054B2 (ja) 撮像装置および撮像装置の制御方法
JP6406977B2 (ja) 光電変換装置、撮像システム
JP2008259179A (ja) 固体撮像装置及び固体撮像装置の駆動方法
JP2014039159A (ja) 固体撮像装置および駆動方法、並びに電子機器
CN108282601B (zh) 图像传感器和摄像设备
JP2015095772A (ja) 固体撮像装置および撮像システム
US20150288903A1 (en) Solid-state image sensor, image capturing apparatus and control method thereof, and storage medium
JP2001024946A (ja) 固体撮像素子およびその駆動方法
EP4007267A1 (en) Solid-state imaging device and method for driving same, and electronic instrument
TW202139681A (zh) 攝像裝置及其控制方法
JP2015002415A (ja) 光電変換装置、光電変換システム、光電変換装置の駆動方法
JP5222029B2 (ja) 撮像装置、撮像システム、および、撮像装置の制御方法
JP2014107739A (ja) 撮像装置及びその制御方法
JP6918517B2 (ja) 撮像素子及びその制御方法、及び撮像装置
JP5253280B2 (ja) 固体撮像素子、カメラシステム、および信号読出し方法
JP2015204583A (ja) 撮像装置
JP2017022578A (ja) 撮像装置及び撮像素子の制御方法
TW202116055A (zh) 攝像電路及攝像裝置
JP2021166354A (ja) 撮像素子及びその制御方法、及び撮像装置
JP2022156633A (ja) 撮像素子及び撮像装置
JP6389693B2 (ja) 撮像装置及びその制御方法、プログラム、記憶媒体
JP2009005015A (ja) 撮像装置、撮像システム、及び撮像装置の駆動方法
JPWO2019229835A1 (ja) 固体撮像装置および撮像システム