TW202133284A - 配線電路基板及其製造方法 - Google Patents

配線電路基板及其製造方法 Download PDF

Info

Publication number
TW202133284A
TW202133284A TW109135621A TW109135621A TW202133284A TW 202133284 A TW202133284 A TW 202133284A TW 109135621 A TW109135621 A TW 109135621A TW 109135621 A TW109135621 A TW 109135621A TW 202133284 A TW202133284 A TW 202133284A
Authority
TW
Taiwan
Prior art keywords
wiring
terminal
layer
thickness direction
circuit board
Prior art date
Application number
TW109135621A
Other languages
English (en)
Inventor
福島理人
高倉隼人
柴田直樹
Original Assignee
日商日東電工股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日東電工股份有限公司 filed Critical 日商日東電工股份有限公司
Publication of TW202133284A publication Critical patent/TW202133284A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/58—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head for the purpose of maintaining alignment of the head relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following
    • G11B5/60—Fluid-dynamic spacing of heads from record-carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本發明之配線電路基板1具備：基底絕緣層2；第1配線7，其配置於基底絕緣層2之厚度方向一面；中間絕緣層3，其以被覆第1配線7之方式配置於基底絕緣層2之厚度方向一面；第2配線12，其配置於中間絕緣層3之厚度方向一面；1層之第1端子8，其配置於基底絕緣層2之厚度方向一面，且與第1配線7電性連接；及1層之第2端子10，其配置於基底絕緣層2之厚度方向一面，且與第2配線電性12電性連接。第1端子8與第1配線7連續。第2端子10與第2配線12不連續。配線電路基板1進而具備配置於基底絕緣層2之厚度方向一面，且與第2端子10連續之連接部11。連接部11與第2配線12於厚度方向上電性連接。

Description

配線電路基板及其製造方法
本發明係關於一種配線電路基板及其製造方法。
先前，提案有一種具備配線端子部之緩衝用基板(例如，參照下述專利文獻1)。於配線端子部，安裝有其他電子機器。
又，專利文獻1記載之配線端子部具備形成於基底絕緣層之上之第1導體端子、與形成於其之上之第2導體端子。第1導體端子包含第1導體層。第2導體端子包含第2導體層。第1導體層及第2導體層之各者之長邊方向一端部係第1導體端子及第2導體端子之各者，且於第1導體層之長邊方向中間部及第2導體層之長邊方向中間部之間，介存中間絕緣層。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2012-198957號公報
[發明所欲解決之問題]
近年來，謀求配線端子部之薄型化。然而，因專利文獻1記載之配線端子部包含含有第1導體之第1導體端子、與含有第2導體之第2導體端子之2層，故薄型化有極限。
本發明提供一種具備較薄之第1端子與較薄之第2端子之配線電路基板及其製造方法。 [解決問題之技術手段]
本發明(1)包含一種配線電路基板，其具備：基底絕緣層；第1配線，其配置於上述基底絕緣層之厚度方向一面；中間絕緣層，其以被覆上述第1配線之方式配置於上述基底絕緣層之上述厚度方向一面；第2配線，其配置於上述中間絕緣層之厚度方向一面；1層之第1端子，其配置於上述基底絕緣層之上述厚度方向一面，且與上述第1配線電性連接；及1層之第2端子，其配置於上述基底絕緣層之上述厚度方向一面，且與上述第2配線電性連接；且上述第1端子與上述第1配線連續；上述第2端子與上述第2配線不連續；該配線電路基板進而具備配置於上述基底絕緣層之上述厚度方向一面，且與上述第2端子連續之連接部；且上述連接部與上述第2配線於厚度方向上電性連接。
該配線電路基板具備配置於基底絕緣層之厚度方向一面，且為1層之第1端子與1層之第2端子。因第1端子與第2端子均配置於基底絕緣層之厚度方向一面，故可謀求該等之薄型化。又，因第1端子與第2端子均為1層，故謀求該等之薄型化。
本發明(2)包含(1)記載之配線電路基板，其進而具備配置於上述第1配線之厚度方向一面及側面之鍍覆層。
於該配線電路基板，因鍍覆層被覆第1配線，故可保護第1配線。
本發明(3)包含(1)或(2)記載之配線電路基板，其中上述第2端子與上述第1端子為相同之厚度。
於該配線電路基板，因第2端子與第1端子為相同之厚度，故構成簡單。
本發明(4)包含(1)至(3)中任一項記載之配線電路基板，其中上述第2端子之厚度為20 μm以下。
於該配線電路基板，因第2端子之厚度為20 μm以下，故可確實地將第2端子薄化。
本發明(5)包含(1)至(4)中任一項記載之配線電路基板，其中上述第2配線厚於上述第2端子。
於該配線電路基板，可將第2端子薄化，且可減少較厚之第2配線之電阻。
本發明(6)包含(1)至(5)中任一項記載之配線電路基板，其中上述第2配線厚於上述第1配線。
於該配線電路基板，以較薄之第1配線，傳送電流值較低之電性信號，另一方面，以較厚之第2配線傳送電流值較高之電流。
本發明(7)包含(1)至(6)中任一項記載之配線電路基板，其進而具備配置於上述基底絕緣層之上述厚度方向一面，且與上述連接部連續之輔助配線。
於該配線電路基板，可由第2配線及輔助配線構成電源配線，並可增大其等之剖面積之合計。因此，可減少電流值較高之電源配線之電阻。其結果，可有效地傳送電流值較高之電源電流。
本發明(8)包含一種配線電路基板之製造方法，其具備以下步驟：準備基底絕緣層；將包含第1配線、與上述第1配線連續之第1端子、與上述第1端子連續之引線、連接部、及與上述連接部連續之第2端子的第1導體層形成於上述基底絕緣層之厚度方向一面；藉由使用上述引線之鍍覆，將鍍覆層形成於上述第1配線之厚度方向一面及側面；以被覆上述鍍覆層之方式將中間絕緣層形成於上述基底絕緣層之厚度方向一面；及以上述第2配線與上述連接部之厚度方向一面接觸之方式將包含與上述第2端子不連續之第2配線之第2導體層形成於上述中間絕緣層之厚度方向一面。
根據該配線電路基板之製造方法，可藉由使用引線之鍍覆，將鍍覆層形成於第1配線之厚度方向一面及側面。 [發明之效果]
於本發明之配線電路基板，可謀求第1端子與第2端子之薄型化。
根據本發明之配線電路基板之製造方法，可將鍍覆層形成於第1配線之厚度方向一面及側面。
＜一實施形態＞ 參照圖1～圖4G說明本發明之配線電路基板及其製造方法之一實施形態。另，圖1中，為了明確顯示第1圖案部5及第2圖案部6(稍後敘述)之相對位置而省略覆蓋絕緣層4(稍後敘述)。
如圖1～圖2D所示，配線電路基板1具有特定厚度，且具有於前後方向(圖1之紙面上下方向、圖2C及圖2D之紙面深度方向)延伸得較長之扁平帶形狀。配線電路基板1朝向厚度方向一側依序具備基底絕緣層2、中間絕緣層3、及覆蓋絕緣層4。
基底絕緣層2具有俯視下與配線電路基板1相同之外形形狀。基底絕緣層2之厚度方向一面為平坦。
中間絕緣層3配置於基底絕緣層2之厚度方向一面。詳細而言，中間絕緣層3配置於基底絕緣層2之厚度方向一面中較前側部更靠後側之區域。即，中間絕緣層3未配置於基底絕緣層2之厚度方向一面中之前側部。又，中間絕緣層3之厚度方向一面包含平坦面。
覆蓋絕緣層4配置於中間絕緣層3之厚度方向一面、與厚度方向上不與中間絕緣層3重疊之基底絕緣層2之厚度方向一面。
作為基底絕緣層2、中間絕緣層3及覆蓋絕緣層4之材料，列舉例如聚醯亞胺等絕緣樹脂。基底絕緣層2、中間絕緣層3及覆蓋絕緣層4之厚度分別為例如5 μm以上，又例如為30 μm以下。
又，配線電路基板1具備第1圖案部5、與第2圖案部6。第1圖案部5係配線電路基板1之寛度方向(與厚度方向及前後方向正交之方向)一側部，第2圖案部6係配線電路基板1之寛度方向另一側部。
如圖1所示，第1圖案部5於配線電路基板1中於前後方向延伸。如圖2A所示，第1圖案部5具備基底絕緣層2、第1配線7、第1端子8、中間絕緣層3、及覆蓋絕緣層4。
如圖2A及圖2C所示，第1配線7配置於基底絕緣層2之厚度方向一面。具體而言，第1配線7之厚度方向另一面之全體與基底絕緣層2之厚度方向一面接觸。如圖1所示，第1配線7具有俯視下於前後方向延伸之大致直線形狀。
第1端子8俯視下與第1配線7之前端緣連續。藉此，第1配線7及第1端子8朝向前側依序連續配置。第1端子8與第1配線7電性連接。第1端子8具有俯視下較第1配線7更寬之大致矩形焊盤形狀。
又，第1端子8配置於基底絕緣層2之厚度方向一面。具體而言，第1端子8之厚度方向另一面之全體與基底絕緣層2之厚度方向一面接觸。如此，第1端子8配置於與第1配線7相同之基底絕緣層2之厚度方向一面。
又，如圖2A及圖2D所示，第1端子8為1層。換言之，包含於厚度方向積層複數層之積層體(多層體)之積層型端子並非本發明之第1端子。另，上述之複數層之各者之厚度為1 μm以上。
作為第1配線7及第1端子8之材料，列舉例如銅、鉻、該等之合金等導體。
如圖2A所示，第1配線7之厚度T1及第1端子8之厚度T2例如相同或不同，較佳為相同。具體而言，第1配線7之厚度T1及第1端子8之厚度T2為例如3 μm以上，較佳為5 μm以上，又例如為100 μm以下，較佳為50 μm以下，更佳為20 μm以下。若第1端子8之厚度T2為上述之上限以下，則可將第1端子8薄化。
第1配線7之寛度為例如5 μm以上，又例如為50 μm以下。第1端子8之寛度及前後方向長度分別為例如10 μm以上，又例如為100 μm以下。
如圖1、圖2A及圖2C所示，第1圖案部5之中間絕緣層3不被覆第1配線7之前側部及後側部(無圖示)，而被覆前後方向中間部。中間絕緣層3被覆第1配線7之前後方向中間部之厚度方向一面及寛度方向兩側面。
第1圖案部5之覆蓋絕緣層4配置於中間絕緣層3之厚度方向一面。
如圖1所示，第2圖案部6於寛度方向另一側與第1圖案部5相鄰。第2圖案部6於配線電路基板1中於前後方向延伸。如圖2B所示，第2圖案部6具備基底絕緣層2、第2端子10、連接部11、中間絕緣層3、第2配線12、及覆蓋絕緣層4。
如圖1、圖2C及圖2D所示，第2圖案部6之基底絕緣層2與第1圖案部5之基底絕緣層2於寛度方向上連續，且為同一層。
第2端子10相對於第1端子8於寛度方向另一側隔開間隔對向配置。第2端子10配置於基底絕緣層2之厚度方向一面。具體而言，第2端子10之厚度方向另一面之全體與基底絕緣層2之厚度方向一面接觸。第2端子10具有俯視下大致矩形焊盤形狀。第2端子10之厚度T4、寛度及前後方向長度分別與第1端子8之厚度T2、寛度及前後方向長度相同。具體而言，第2端子10之厚度T4為例如3 μm以上，較佳為5 μm以下，又例如為100 μm以下，較佳為50 μm以下，更佳為20 μm以下。若第2端子10之厚度T4為上述之上限以下，則可將第2端子10薄化。
又，第2端子10為1層。換言之，包含於厚度方向積層複數層之積層體(多層體)之積層型端子並非本發明之第2端子。另，上述之複數層之各者之厚度為1 μm以上。
連接部11俯視下與第2端子10之後端緣連續，並具有於前後方向延伸之大致直線形狀。詳細而言，連接部11具有俯視下，前後方向較長且寬度較窄之大致矩形狀。又，連接部11相對於第1配線7之前側部於寛度方向另一側隔開間隔對向配置。連接部11之厚度及寛度與稍後敘述之第2配線12之寛度相同。連接部11之前後方向長度無特別限定，為例如100 μm以上，較佳為1,000 μm以上，又例如為100,000 μm以下，較佳為10,000 μm以下。
又，連接部11配置於基底絕緣層2之厚度方向一面。具體而言，連接部11之厚度方向另一面之全體與基底絕緣層2之厚度方向一面接觸。如此，連接部11與第2端子10配置於相同之基底絕緣層2之厚度方向一面。連接部11為1層。
如圖2B及圖2C所示，第2圖案部6之中間絕緣層3與第1圖案部5之中間絕緣層3於寛度方向上連續，且為同一層。中間絕緣層3配置於沿厚度方向投影時，不與連接部11重疊之基底絕緣層2之厚度方向一面、與連接部11之後端部之厚度方向一面、寛度方向兩面側及後面(後端面)。藉此，中間絕緣層3不被覆連接部11之前端部及前後方向中間部，而被覆連接部11之後端部。
如圖1所示，第2配線12具有於前後方向延伸之大致直線形狀。詳細而言，第2配線12具有俯視下，前後方向較長且寬度較窄之大致矩形狀。第2配線12之前端部於厚度方向上與連接部11之後側部重疊。詳細而言，第2配線12之前端部之厚度方向另一面與連接部11之後側部中不與中間絕緣層3重疊之部分之厚度方向一面接觸。藉此，第2配線12與連接部11於厚度方向上電性連接。又，第2配線12經由連接部11與第2端子10電性連接。
另一方面，第2配線12與第2端子10不連續。第2配線12俯視下與第2端子10隔開間隔。
又，如圖2B及圖2C所示，第2配線12之前後方向中間部及後側部配置於中間絕緣層3之厚度方向一面。詳細而言，第2配線12之前後方向中間部及後側部之厚度方向另一面之全體與中間絕緣層3之厚度方向一面接觸。
如圖2C所示，第2配線12之厚度T3與第1配線7之厚度T1例如相同或不同，較佳為相同。第2配線12之寛度與第1配線7之寬度例如相同。又，如圖2B所示，第2配線12之厚度T3與例如第2端子10之厚度T4亦相同。
作為第2端子10、連接部11及第2配線12之材料，列舉例如與第1配線7及第1端子8同樣之材料。
如圖2C所示，第2圖案部6之覆蓋絕緣層4與第1圖案部5之覆蓋絕緣層4於寛度方向上連續，且為同一層。覆蓋絕緣層4以被覆第2配線12之方式配置於中間絕緣層3之厚度方向一面。覆蓋絕緣層4被覆第2配線12之厚度方向一面及寛度方向兩側面、與厚度方向上不與第2配線12重疊之中間絕緣層3之厚度方向一面。
又，如圖3E及圖4G所示，該配線電路基板1進而具備鍍覆層9。鍍覆層9形成於第1配線7、第1端子8、第2端子10、連接部11及第2配線12之表面。鍍覆層9保護第1配線7、第1端子8、第2端子10、連接部11及第2配線12之表面。鍍覆層9包含第1鍍覆層13、與第2鍍覆層14。
第1鍍覆層13形成於第1配線7、第1端子8、第2端子10及連接部11之表面。具體而言，第1鍍覆層13形成於第1配線7之厚度方向一面及寛度方向兩側面、第1端子8之厚度方向一面及寛度方向兩側面、連接部11之厚度方向一面、寛度方向兩側面及後側面、及第2端子10之厚度方向一面及寛度方向兩側面。作為第1鍍覆層13之材料，列舉例如鎳、金、該等之合金等金屬材料。第1鍍覆層13之厚度為例如0.01 μm以上，較佳為0.02 μm以上，又例如未達1 μm，較佳為0.5 μm以下。另，雖如圖3E及圖4G所示，可明確視認到第1鍍覆層13、與第1配線7、第1端子8、第2端子10及連接部11之界面，但例如亦可如圖2C～圖2D之1點虛線所示不清晰，且第1鍍覆層13、與第1配線7、第1端子8、第2端子10及連接部11一體形成(第1鍍覆層13包含於第1配線7、第1端子8、第2端子10及連接部11之表層)。另，第1鍍覆層13亦可為複數層。
如圖4G所示，第2鍍覆層14形成於第2配線12之表面。具體而言，第2鍍覆層14形成於第2配線12之厚度方向一面、前側面(前端面)及寛度方向兩側面。作為第2鍍覆層14之材料，列舉例如與第1鍍覆層13之材料同樣之材料。第2鍍覆層14之厚度自以第1鍍覆層13之厚度例示之範圍選擇。另，雖如圖4G所示，明確視認到第2鍍覆層14、與第2配線12之界面，但例如亦可如圖2C之1點虛線所示不清晰，且第2鍍覆層14、與第2配線12一體形成(第2鍍覆層14包含於第2配線12之表層)。另，第2鍍覆層14亦可為複數層。
其次，說明配線電路基板1之製造方法。配線電路基板1之製造方法如圖3A～圖4G所示，具備以下：準備基底絕緣層2之第1步驟；形成包含第1配線7、第1端子8、第2端子10及連接部11之第1導體層31之第2步驟；形成第1鍍覆層13之第3步驟；形成中間絕緣層3之第4步驟；形成包含第2配線12之第2導體層32之第5步驟；形成第2鍍覆層14之第6步驟；形成覆蓋絕緣層4之第7步驟；及去除第1引線17、第2引引線18及金屬支持層15之第8步驟。以該順序實施第1步驟～第8步驟。
於第1步驟，如參照圖3A及圖4A，首先將基底絕緣層2形成於金屬支持層15之厚度方向一面。
金屬支持層15係支持基底絕緣層2之支持構件。又，金屬支持層15亦為稍後敘述之第3步驟及第6步驟之化學鍍(參照圖3B及圖4B)時之接地構件、及/或稍後敘述之第3步驟及第6步驟之電鍍(參照圖3B及圖4B)時之導電構件。金屬支持層15具有於面方向延伸之片材形狀。作為金屬支持層15之材料，列舉例如鐵、銅、合金(不鏽鋼、銅合金等)等金屬。金屬支持層15之厚度無特別限定。
基底絕緣層2係例如將感光性之絕緣樹脂組成物進行光微影，而形成於金屬支持層15之厚度方向一面。此時，於基底絕緣層2之前端部形成貫通孔19。貫通孔19貫通基底絕緣層2之厚度方向。貫通孔19露出金屬支持層15之厚度方向一面之一部分。
於第2步驟，一次形成包含第1配線7、第1端子8、第2端子10及連接部11之第1導體層31。又，此時一併形成作為引線之一例之第1引線17及第2引線18。第1引線17包含於第1導體層31。第1引線17及第2引線18為獨立體(參照圖1之1點虛線)或一體。第1導體層31為1層。以與第1端子8之前端緣連續，且填充貫通孔19之方式形成第1引線17。以與第2端子10之前端緣連續，且填充貫通孔19之方式形成第2引線18。
例如，藉由加法、減成法等圖案形成法，較佳為加法，一次形成第1導體層31。
如圖3B及圖4B所示，於第3步驟，形成第1鍍覆層13。
例如，藉由化學鍍、及/或電鍍，將第1鍍覆層13一次形成於第1導體層31之表面。
如圖3B所示，於化學鍍時，藉由第1引線17將第1端子8及第1配線7接地，且於第1端子8及第1配線7之表面，形成均一之第1鍍覆層13。另，亦於第1引線17之表面，形成第1鍍覆層13。
又，如圖4B所示，於化學鍍時，經由第2引線18，將第2端子10及連接部11接地，且於第2端子10及連接部11之表面，形成均一之第1鍍覆層13。另，亦於第2引線18之表面，形成第1鍍覆層13。
又，如圖3B所示，於電鍍時，藉由第1引線17對第1端子8及第1配線7供電，於第1端子8及第1配線7之表面形成第1鍍覆層13。另，亦於第1引線17之表面，形成第1鍍覆層13。
又，如圖4B所示，於化學鍍時，藉由第2引線18對第2端子10及連接部11供電，於第2端子10及連接部11之表面形成第1鍍覆層13。另，亦於第2引線18之表面，形成第1鍍覆層13。
如圖3C及圖4C所示，於第4步驟，形成中間絕緣層3。中間絕緣層3由與第1步驟中之形成基底絕緣層2同樣之方法形成。以被覆對應於第1配線7之前後方向中間部之第1鍍覆層13、及對應於連接部11之後端部之第1鍍覆層13之方式於基底絕緣層2之厚度方向一面形成中間絕緣層3。
如圖4D所示，於第5步驟，形成包含第2配線12之第2導體層32。第2導體層32為1層。由與第2步驟中之形成第1導體層31同樣之方法形成。將包含第2配線12之第2導體層32連續形成於中間絕緣層3之厚度方向一面、與對應於連接部11之第1鍍覆層13之厚度方向一面。
如圖4E所示，於第6步驟，形成第2鍍覆層14。第2鍍覆層14由與第1鍍覆層13同樣之方法形成。例如由與第3步驟同樣之方法形成第2鍍覆層14。
於化學鍍時，藉由第2引線18、第2端子10及連接部11，將第2配線12接地，且於第2配線12之表面，形成均一之第2鍍覆層14。
另一方面，於電鍍時，藉由第2引線18、第2端子10及連接部11，對第2配線12供電，於第2配線12之表面形成第2鍍覆層14。亦於第1引線17之表面，形成第2鍍覆層14。
如圖2C、圖3D及圖4F所示，於第7步驟，形成覆蓋絕緣層4。覆蓋絕緣層4由與第1步驟中之基底絕緣層2同樣之方法形成。以被覆第2鍍覆層14之方式將覆蓋絕緣層4形成於中間絕緣層3之厚度方向一面。
於第8步驟，如圖3E之實線及圖4G之實線所示，首先去除第1引線17及第2引線18。例如，蝕刻第1引線17及第2引線18。
於第8步驟，之後如圖3E之假想線及圖4G之假想線所示，去除金屬支持層15(第8步驟)。例如，將金屬支持層15進行蝕刻、剝離等。
藉此，獲得配線電路基板1。
另，可根據需要，藉由外形加工去除基底絕緣層2中包含貫通孔19之區域。
(第1實施形態之作用效果) 且，該配線電路基板1具備配置於基底絕緣層2之厚度方向一面，且為1層之第1端子8、與1層之第2端子10。由於第1端子8與第2端子10均配置於基底絕緣層2之厚度方向一面，故可謀求該等之薄型化。又，因第1端子8與第2端子10均為1層，故可謀求該等之薄型化。
又，於該配線電路基板1，因由第1鍍覆層13被覆第1配線7，故可保護第1配線7。
如圖2D所示，於該配線電路基板1，因第2端子10之厚度T4與第1端子8之厚度T2相同，故例如於將在厚度方向另一面具備2個電極35之外部基板33安裝於配線電路基板1之前端部時，可使處於相同之高度(水平)之2個電極35簡單且確實地接觸於相同厚度之第1端子8及第2端子10之厚度方向一面。
又，於該配線電路基板1，若第2端子10之厚度T4為20 μm以下，則可確實地將第2端子10薄化。
(變化例) 於以下之各變化例中，對於與上述之一實施形態同樣之構件及步驟，附加相同之參照符號，省略其詳細之說明。又，除特別記述以外，各變化例均可發揮與實施形態同樣之作用效果。再者，可適當組合一實施形態及其變化例。
於該變化例，如圖5B及圖5C所示，第2配線12之厚度T3厚於第2端子10之厚度T4。具體而言，第2配線12之厚度T3相對於第2端子10之厚度T4之比(T3/T4)為例如1.1以上，較佳為1.5以上，更佳為2以上，又例如為10以下。
於該變化例，第2配線12傳送例如電源電流(例如10 mA以上，進而100 mA以上之大電流)。
於該變化例，可將第2端子10薄化，且可由較厚之第2配線12傳送電流值較高之電源電流。再者，若比(T3/T4)為上述之下限以上，則可提高上述效果。另，於此情形時，可使與第2端子10連續之連接部11變寬。
又，第2配線12之厚度T3厚於第1配線7之厚度T1。第2配線12之厚度T3相對於第1配線7之厚度T1之比(T3/T1)為例如1.1以上，較佳為1.5以上，更佳為2以上，又例如為10以下。
具體而言，第1配線7傳送電性信號(例如未達10 mA，進而未達1 mA之微弱電流)。
於該變化例，可由較薄之第1配線7傳送微弱之電性信號，另一方面可由較厚之第2配線12傳送電流值較高之電源電流。再者，若比(T3/T1)為上述之下限以上，則可提高上述效果。
如圖6所示，配線電路基板1進而具備輔助配線20。
於該變化例，第2圖案部6包含輔助配線20。
輔助配線20配置於基底絕緣層2之厚度方向一面，且與連接部11連續。輔助配線20包含於第1導體層31。輔助配線20具有自連接部11之後端緣朝向前側延伸之直線形狀。於該變化例，於沿厚度方向投影時，輔助配線20與第2配線12重疊。於輔助配線20與第2配線12之間，介存中間絕緣層3。
於該變化例，將第2端子10設為電源端子時，輸入至第2端子10之電流值較高之電流電源分流到第2配線12及輔助配線20。第2配線12及輔助配線20作為電源配線發揮功能。
另一方面，於一實施形態中，僅第2配線12作為電源配線發揮功能。因此，電源配線之剖面積(與電流之傳送方向正交之剖面之面積)較小。
另一方面，於該變化例，第2配線12及輔助配線20之剖面積之合計大於一實施形態之剖面積。因此，可減少電源配線之電阻。其結果，可有效地傳送電流值較高之電源電流。
又，如圖7所示，可使圖6所示之變化例之第2配線12之厚度T3變厚，具體而言，可厚於第2端子10之厚度T4、及第1配線7之厚度T1(參照圖5A)。
藉此，可使包含第2配線12及輔助配線20之電源配線之剖面積之合計進一步變大，因此，可進一步減少電源配線之電阻。其結果，可進一步有效地傳送電流值較高之電源電流。
如圖8所示，第2配線12之前側部可經由中間通道21與連接部11電性連接。
中間通道21係於厚度方向貫通中間絕緣層3之貫通孔。於中間通道21，填充有第2配線12之前側部之一部分。於中間通道21內，第2配線12之厚度方向另一面與連接部11之厚度方向一面接觸。
如圖9所示，圖8所示之連接部11亦可與輔助配線20連續。
如圖10及圖12所示，第1圖案部5及第2圖案部6俯視下局部重疊。具體而言，第1配線7之一部分、與第2配線12之一部分於厚度方向投影時重疊。
於圖10～圖11D所示之變化例，第1配線7具有第1非重疊部22、與第1重疊部23。
第1非重疊部22具有俯視下大致L字形狀。具體而言，第1非重疊部22俯視下以與第2配線12平行之方式，自第1端子8之後端緣起朝向後側延伸，之後朝向第2配線12側(寛度方向另一側)彎曲並到達第2配線12之前。
第1重疊部23俯視下自第1非重疊部22之寛度方向另一端緣到達第2配線12，並與第2配線12重疊，且向後側延伸。
另一方面，於圖12～圖13D所示之變化例，第2配線12具有俯視下大致L字形狀，並具有第2非重疊部24、與第2重疊部25。
第2非重疊部24俯視下不與第1配線7於厚度方向上重疊，第2重疊部25與第1配線7重疊。
第2非重疊部24俯視下自中間通道21朝向第1配線7側(寛度方向一側)延伸並到達第1配線7之前。
第2重疊部25俯視下，自第2非重疊部24之寛度方向一端緣到達第1配線7，之後與第1配線7重疊，且向後側延伸。
於圖10～圖13D所示之變化例，第1圖案部5及第2圖案部6於俯視下重疊。
於圖10～圖13D所示之變化例，因第1配線7及第2配線12局部重疊，故可於較窄之空間牽繞第1配線7及第2配線12。
其次，為了幫助理解本發明，參照圖14A～圖14F說明比較例1之配線電路基板1。
於比較例1，如圖14F所示，與一實施形態(參照圖2A)不同，第1端子8與第1配線7不連續。另，第1端子8與第1配線7經由第2連接部30電性連接。第2連接部30與第1端子8之後端緣連續，自第1端子8之後端緣朝向後側延伸，行進至由第1配線7之前端部形成之階差之上，並與第1端子8之前端部之厚度方向一面接觸。
為了製造比較例1之配線電路基板1，首先如圖14A所示，將包含第1配線7之第1導體層31形成於基底絕緣層2之厚度方向一面。另，此時，第1配線7不位於基底絕緣層2之前側部(貫通孔19附近區域)。
接著，如圖14B之實線所示，以被覆第1配線7之方式於基底絕緣層2之厚度方向一面形成中間絕緣層3，接著如圖14C所示，將包含第1端子8及第2連接部30之第2導體層32形成於基底絕緣層2之厚度方向一面、及第2配線7之前端部之厚度方向一面。此時一併形成第2引線18。
接著，如圖14D所示，將鍍覆層9形成於包含第1端子8及第2連接部30之第2導體層32之表面。然而，鍍覆層9未形成於包含第1配線7之第1導體層31之表面。
之後，如圖14E所示，形成覆蓋絕緣層4，接著如圖14F所示，依序去除第2引線18及金屬支持層15。
且，於比較例1之製造方法，如圖14B所示，由於在包含自中間絕緣層3露出之第1配線7之第1導體層31之表面，無法利用貫通孔19及金屬支持層15，實施穩定之鍍覆，故無法形成均一之鍍覆層9(假想線)。即，如圖14A所示，於形成第1配線7時，為了確保之後形成之第1端子8之空間，故限定形成第1引線17之空間，而難以形成第1引線17，因此無法將上述之鍍覆層9形成於第1導體層31之表面。
對此，於一實施形態，如圖3A所示，於形成包含相互連續之第1端子8及第1配線7之第1導體層31時，一併形成第1引線17。因此，於第3步驟，如圖3B所示，於第1配線7之表面，可利用貫通孔19及金屬支持層15，實施穩定之鍍覆，並可形成均一之鍍覆層9。
另，如圖14B之假想線所示，即使欲不使用引線，於第1配線7之表面進行鍍覆，電鍍時亦因無引線，無法對第1配線7供電，而無法於第1配線7之表面形成電鍍層。另一方面，若為化學鍍，則因未藉由引線將第1配線7接地，而成為極其不均一之化學鍍層，這無法充分保護第1端子8。
又，如圖3E及圖4G所示，亦可不去除金屬支持層15，而使配線電路基板1具備金屬支持層15。
又，鍍覆層9亦可僅具有第1鍍覆層13及第2鍍覆層14之任一者。再者，配線電路基板1亦可不具備鍍覆層9。
另，上述發明作為本發明之例示之實施形態而提供，但此僅為例示，並非限定性解釋。對於該技術領域之業者顯而易見之本發明之變化例包含於後述申請專利範圍。 [產業上之可利用性]
配線電路基板可使用於各種電子用途。
1:配線電路基板 2:基底絕緣層 3:中間絕緣層 4:覆蓋絕緣層 5:第1圖案部 6:第2圖案部 7:第1配線 8:第1端子 9:鍍覆層 10:第2端子 11:連接部 12:第2配線 13:第1鍍覆層 14:第2鍍覆層 15:金屬支持層 17:第1引線 18:第2引線 19:貫通孔 20:輔助配線 21:中間通道 22:第1非重疊部 23:第1重疊部 24:第2非重疊部 25:第2重疊部 30:第2連接部 31:第1導體層 32:第2導體層 33:外部基板 35:電極 T1:第1配線之厚度 T2:第1端子之厚度 T3:第2配線之厚度 T4:第2端子之厚度
圖1係本發明之配線電路基板之一實施形態之放大俯視圖。 圖2A～圖2D係圖1所示之配線電路基板之剖視圖，圖2A係沿圖1之A-A線之剖視圖，圖2B係沿圖1之B-B線之剖視圖，圖2C係沿圖1之C-C線，且沿圖2A～圖2B之X-X線之剖視圖，圖2D係沿圖1之D-D線，且沿圖2A～圖2B之Y-Y線之剖視圖。 圖3A～圖3E係圖2A所示之配線電路基板之製造方法之步驟剖視圖，圖3A顯示第1步驟～第2步驟，圖3B顯示第3步驟，圖3C顯示第6步驟，圖3D顯示第7步驟，圖3E顯示第8步驟。 圖4A～圖4G係圖2B所示之配線電路基板之製造方法之步驟剖視圖，圖4A顯示第1步驟～第2步驟，圖4B顯示第3步驟，圖4C顯示第4步驟，圖4D顯示第5步驟，圖4E顯示第6步驟，圖4F顯示第7步驟，圖4G顯示第8步驟。 圖5A～圖5D係顯示本發明之配線電路基板之變化例(第2配線較厚之變化例)，且係對應於圖1之剖視圖，圖5A係沿圖1之A-A線之剖視圖，圖5B係沿圖1之B-B線之剖視圖，圖5C係沿圖1之C-C線，且沿圖5A～圖5B之X-X線之剖視圖，圖5D係沿圖1之D-D線，且沿圖5A～圖5B之Y-Y線之剖視圖。 圖6係圖2B所示之配線電路基板之進而變化例(進而具備輔助配線之變化例)之剖視圖。 圖7係圖6所示之配線電路基板之進而變化例(第2配線較厚之變化例)之剖視圖。 圖8係圖2B所示之配線電路基板之進而變化例(第2配線經由中間通道與連接部連接之變化例)之剖視圖。 圖9係圖8所示之配線電路基板之進而變化例(進而具備輔助配線之變化例)之剖視圖。 圖10係圖1所示之配線電路基板之變化例(第1圖案部及第2圖案部於俯視下局部重疊，第1配線彎曲之變化例)之俯視圖。 圖11A～圖11D係圖10所示之配線電路基板之剖視圖，圖11A係沿圖10之A-A線之剖視圖，圖11B係沿圖10之B-B線之剖視圖，圖11C係沿圖10之C-C線，且沿圖11～圖11B之X-X線之剖視圖，圖11D係沿圖10之D-D線，且沿圖11A～圖11B之Y-Y線之剖視圖。 圖12係圖1所示之配線電路基板之變化例(第1圖案部及第2圖案部於俯視下局部重疊，第2配線彎曲之變化例)之俯視圖。 圖13A～圖13C係圖12所示之配線電路基板之剖視圖，圖13A係沿圖12之A-A線之剖視圖，圖13B係沿圖12之B-B線之剖視圖，圖13C係沿圖12之C-C線，且沿圖13A～圖13B之X-X線之剖視圖，圖13D係沿圖12之D-D線，且沿圖13A～圖13B之Y-Y線之剖視圖。 圖14A～圖14F係比較例1之配線電路基板之製造方法之步驟剖視圖，圖14A係形成第1配線之步驟，圖14B係形成中間絕緣層之步驟，圖14C係形成第1端子及第2連接部之步驟，圖14D係形成鍍覆層之步驟，圖14E係形成覆蓋絕緣層之步驟，圖14F係去除第2引線及金屬支持層之步驟。
1:配線電路基板
2:基底絕緣層
3:中間絕緣層
4:覆蓋絕緣層
5:第1圖案部
6:第2圖案部
7:第1配線
8:第1端子
9:鍍覆層
10:第2端子
11:連接部
12:第2配線
13:第1鍍覆層
14:第2鍍覆層
31:第1導體層
32:第2導體層
33:外部基板
35:電極
T1:第1配線之厚度
T2:第1端子之厚度
T3:第2配線之厚度
T4:第2端子之厚度

Claims (8)

  1. 一種配線電路基板，其特徵在於具備： 基底絕緣層； 第1配線，其配置於上述基底絕緣層之厚度方向一面； 中間絕緣層，其以被覆上述第1配線之方式配置於上述基底絕緣層之上述厚度方向一面； 第2配線，其配置於上述中間絕緣層之厚度方向一面； 1層之第1端子，其配置於上述基底絕緣層之上述厚度方向一面，且與上述第1配線電性連接；及 1層之第2端子，其配置於上述基底絕緣層之上述厚度方向一面，且與上述第2配線電性連接；且 上述第1端子與上述第1配線連續； 上述第2端子與上述第2配線不連續；且該配線電路基板進而具備： 配置於上述基底絕緣層之上述厚度方向一面，且與上述第2端子連續的連接部；且 上述連接部與上述第2配線於厚度方向上電性連接。
  2. 如請求項1之配線電路基板，其進而具備配置於上述第1配線之厚度方向一面及側面之鍍覆層。
  3. 如請求項1或2之配線電路基板，其中上述第2端子與上述第1端子為相同之厚度。
  4. 如請求項1或2之配線電路基板，其中上述第2端子之厚度為20 μm以下。
  5. 如請求項1或2之配線電路基板，其中上述第2配線厚於上述第2端子。
  6. 如請求項1或2之配線電路基板，其中上述第2配線厚於上述第1配線。
  7. 如請求項1或2之配線電路基板，其進而具備配置於上述基底絕緣層之上述厚度方向一面，且與上述連接部連續的輔助配線。
  8. 一種配線電路基板之製造方法，其特徵在於具備以下步驟： 準備基底絕緣層； 將包含第1配線、與上述第1配線連續之第1端子、與上述第1端子連續之引線、連接部、及與上述連接部連續之第2端子的第1導體層形成於上述基底絕緣層之厚度方向一面； 藉由使用上述引線之鍍覆，將鍍覆層形成於上述第1配線之厚度方向一面及側面； 以被覆上述鍍覆層之方式將中間絕緣層形成於上述基底絕緣層之厚度方向一面；及 以上述第2配線與上述連接部之厚度方向一面接觸之方式將包含與上述第2端子不連續之第2配線之第2導體層形成於上述中間絕緣層之厚度方向一面。
TW109135621A 2019-11-12 2020-10-15 配線電路基板及其製造方法 TW202133284A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-204942 2019-11-12
JP2019204942A JP2021077806A (ja) 2019-11-12 2019-11-12 配線回路基板およびその製造方法

Publications (1)

Publication Number Publication Date
TW202133284A true TW202133284A (zh) 2021-09-01

Family

ID=75898316

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109135621A TW202133284A (zh) 2019-11-12 2020-10-15 配線電路基板及其製造方法

Country Status (6)

Country Link
US (1) US20220386459A1 (zh)
JP (1) JP2021077806A (zh)
KR (1) KR20220098735A (zh)
CN (1) CN114651534A (zh)
TW (1) TW202133284A (zh)
WO (1) WO2021095421A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009129490A (ja) * 2007-11-21 2009-06-11 Nitto Denko Corp 配線回路基板
JP5699311B2 (ja) * 2009-10-06 2015-04-08 大日本印刷株式会社 配線回路基板、サスペンション、ヘッド付サスペンション、ハードディスクドライブおよび配線回路基板の製造方法
JP5712717B2 (ja) 2011-03-18 2015-05-07 大日本印刷株式会社 サスペンション用基板、サスペンション、ヘッド付サスペンション、およびハードディスクドライブ
JP6151654B2 (ja) * 2014-02-25 2017-06-21 日東電工株式会社 配線回路基板およびその製造方法

Also Published As

Publication number Publication date
WO2021095421A1 (ja) 2021-05-20
CN114651534A (zh) 2022-06-21
JP2021077806A (ja) 2021-05-20
US20220386459A1 (en) 2022-12-01
KR20220098735A (ko) 2022-07-12

Similar Documents

Publication Publication Date Title
JP5365389B2 (ja) 同軸ケーブルハーネス
JP5249870B2 (ja) 配線回路基板およびその製造方法
TWI383553B (zh) 同軸電纜線束之連接構造及連接方法
JP2004095607A (ja) モジュール部品
US8895870B2 (en) Printed circuit board and method of manufacturing the same
JP2010027996A (ja) 高周波モジュール及びその製造方法
JP4470935B2 (ja) 多心同軸ケーブルおよびその製造方法
TW201703592A (zh) 印刷電路板及製造印刷電路板之方法
US20120058692A1 (en) Contact of electrical connector and plating method thereof
TW202133284A (zh) 配線電路基板及其製造方法
JP2007042957A (ja) 半導体装置用多層基板の部分めっき方法
CN105976836B (zh) 带电路的悬挂基板及其制造方法
TWI290015B (en) Circuit board with plating bar
JP7424802B2 (ja) 配線回路基板およびその製造方法
WO2021125166A1 (ja) 配線回路基板
JP5591384B2 (ja) 配線回路基板およびその製造方法
US20230137656A1 (en) Wiring circuit board
US20240164017A1 (en) Wiring circuit board
CN218041911U (zh) 线路板及移动终端
WO2021049521A1 (ja) モジュール
JP7234876B2 (ja) 基板の接続構造
JP2022040623A (ja) 配線回路基板
JP5469261B2 (ja) 配線回路基板およびその製造方法
JP2024065885A (ja) 配線基板
JPH10233568A (ja) プリント配線基板の製造方法及びこれに用いるメッキ用治具